JP6156509B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP6156509B2
JP6156509B2 JP2015542431A JP2015542431A JP6156509B2 JP 6156509 B2 JP6156509 B2 JP 6156509B2 JP 2015542431 A JP2015542431 A JP 2015542431A JP 2015542431 A JP2015542431 A JP 2015542431A JP 6156509 B2 JP6156509 B2 JP 6156509B2
Authority
JP
Japan
Prior art keywords
wafer
dicing
dicing tape
ring portion
flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015542431A
Other languages
English (en)
Other versions
JPWO2015056303A1 (ja
Inventor
民雄 松村
民雄 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015056303A1 publication Critical patent/JPWO2015056303A1/ja
Application granted granted Critical
Publication of JP6156509B2 publication Critical patent/JP6156509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

この発明は、例えばＩＧＢＴ(Insulated Gate Bipolar Transistor)などの半導体素子の製造方法、及びその製造方法で用いるウエハマウント装置に関する。
特許文献１には、ＦＺウエハの表面にトランジスタなどの表面構造を形成した後に、当該ウエハの裏面を研削することが開示されている。この研削により、ウエハの裏面の中央部を外周端部よりも薄くする。これによりウエハの裏面の外周端部にリブ部が形成される。研削後のウエハにはイオン注入及び金属電極膜の形成等の処理が施される。
日本特開２００９−２８３６３６号公報 日本特表平１０−５００９０３号公報
例えばウエハを１００μｍ以下の厚さになるまで研削すると、電極膜の応力等によりウエハが数ｍｍから数十ｍｍ反ってしまう。反ったウエハは搬送できない。そこで、ウエハの外周の数ｍｍの領域を研削せずに残しておくことでウエハの中央部よりも厚いリング部を設けウエハの反りを抑制することがある。
ダイシングブレードを用いてウエハをダイシングする場合、ウエハにダイシングテープを貼り付ける。しかしながら、リング部を有するウエハをダイシングテープに貼り付けようとするとウエハとダイシングテープの間に隙間が生じ、有効チップ数（有効半導体素子数）が低下するなどの弊害があった。
本発明は上述の課題を解決するためになされたものであり、有効チップ数が低下するなどの弊害なくウエハをダイシングできる半導体素子の製造方法、及びウエハマウント装置を提供することを目的とする。
本願の発明にかかる半導体素子の製造方法は、外周に中央部より厚いリング部が形成され、第１面と、該第１面と反対の面である第２面とを有するウエハの該第１面を吸着ステージに吸着させつつ、レーザ光で該ウエハから該リング部を切り離すことで、平坦ウエハを形成するカット工程と、該平坦ウエハの該第２面を吸着ハンドに吸着させつつ、該平坦ウエハを該吸着ステージから離し、該第１面をダイシングテープに貼り付ける貼り付け工程と、該ダイシングテープに貼り付けられた該平坦ウエハをダイシングするダイシング工程と、を備え、該カット工程では、ゴムリングと防塵カバーで該第２面の中央部を覆った後に、該ウエハから該リング部を切り離すことを特徴とする。
本願の発明にかかる他の半導体素子の製造方法は、外周に中央部より厚いリング部が形成され、第１面と、該第１面と反対の面である第２面とを有するウエハの該第１面を吸着ステージに吸着させつつ、レーザ光で該ウエハから該リング部を切り離すことで、平坦ウエハを形成するカット工程と、該平坦ウエハの該第２面を吸着ハンドに吸着させつつ、該平坦ウエハを該吸着ステージから離し、該第１面をダイシングテープに貼り付ける貼り付け工程と、該ダイシングテープに貼り付けられた該平坦ウエハをダイシングするダイシング工程と、を備え、該カット工程では、該第２面の中央部から外周部に向かう気流を生じさせつつ、該ウエハから該リング部を切り離すことを特徴とする。
本発明のその他の特徴は以下に明らかにする。
この発明によれば、レーザ光によりウエハからリング部を除去して平坦ウエハを形成してから、平坦ウエハをダイシングテープに付着させるので、弊害なくウエハをダイシングできる。
ウエハの断面図である。 ウエハと吸着ステージの断面図である。 レーザ発振器等を示す図である。 カット工程後のウエハを示す断面図である。 平坦ウエハを吸着ステージから離すことを示す図である。 平坦ウエハをダイシングテープに貼り付けることを示す断面図である。 被ダイシング構造を示す断面図である。 平坦ウエハをダイシングすることを示す断面図である。 ダイシング工程後の平坦ウエハ等の平面図である。 実施の形態１に係るウエハマウント装置の平面図である。 比較例を説明する図である。 比較例を説明する図である。 比較例におけるウエハに対するダイシングテープの貼り付けを説明する図である。 比較例におけるダイシングを説明する図である。 比較例の隙間を示す図である。 比較例におけるエキスパンドステージ等を示す図である。 比較例におけるダイシングテープの破断を説明する図である。 実施の形態２に係るウエハマウント装置のカット部を示す図である。 実施の形態３に係るウエハマウント装置のカット部を示す図である。 実施の形態４に係るウエハマウント装置のカット部を示す図である。 実施の形態５に係るウエハマウント装置のカット部を示す図である。 変形例に係るカット部を示す図である。 変形例に係るカット部を示す図である。
本発明の実施の形態に係る半導体素子の製造方法とウエハマウント装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
本発明の実施の形態１に係る半導体素子の製造方法について説明する。図１は、第１面１０ａと、第１面１０ａと反対の面である第２面１０ｂとを有するウエハの断面図である。ウエハ１０は、中央部１０Ａとリング部１０Ｂを有している。中央部１０Ａは第１面１０ａ側が研削されて例えば１００μｍ以下の厚さとなっている。中央部１０Ａの第２面１０ｂ側にはデバイスの表面構造として例えばトランジスタなどの素子が形成されている。
リング部１０Ｂは、中央部１０Ａの外周に位置する中央部１０Ａより厚い部分である。リング部１０Ｂは、ウエハ１０の強度を高め、ウエハ１０の反りを防止するために形成されている。なお、外周に厚い部分を有するウエハは、ＴＡＩＫＯ（登録商標）ウエハと称されている。
図２は、ウエハ１０を吸着ステージにのせることを示す断面図である。ウエハ１０の第２面１０ｂに吸着ハンド１２を吸着させてウエハ１０を移動させ、ウエハ１０を吸着ステージ１４にのせる。これにより、ウエハ１０の第１面１０ａが吸着ステージ１４に接触する。
次いで、リング部１０Ｂを除去する。図３は、リング部１０Ｂを除去することを示す断面図である。この工程では、ウエハ１０の第１面１０ａを吸着ステージ１４に吸着させつつ、レーザ光１６ａでウエハ１０からリング部１０Ｂを切り離す。このとき、レーザ光１６ａは、中央部１０Ａとリング部１０Ｂの境界に照射する。レーザ光１６ａはレーザ発振器１６から放出する。レーザ発振器１６としてＹＡＧレーザを用いることが好ましいが、特にこれに限定されない。
このように、ウエハ１０からリング部１０Ｂを切り離す工程をカット工程と称する。図４はカット工程後のウエハを示す断面図である。カット工程により、ウエハ１０からリング部１０Ｂがカットされ、中央部１０Ａだけが残る。中央部１０Ａだけで形成された厚みが一定のウエハを平坦ウエハ１１と称する。
次いで、図５に示すように、平坦ウエハ１１を吸着ステージ１４から離す。具体的には、平坦ウエハ１１の第２面１０ｂを吸着ハンド１２に吸着させつつ、平坦ウエハ１１を吸着ステージ１４から離す。ここで、吸着ハンド１２を平坦ウエハ１１の第２面１０ｂの殆どの部分と接触できる大きさとしておくことで、平坦ウエハ１１の反りを吸着ハンド１２で防止できる。
次いで、図６に示すように、平坦ウエハ１１をダイシングテープ２０に貼り付ける。ダイシングテープ２０は糊材２０Ａと基材２０Ｂが密着した構造を有している。ダイシングテープ２０の外周は環状のマウントフレーム２２に付着している。この工程では、平坦ウエハ１１の第１面１０ａをダイシングテープ２０の糊材２０Ａに貼り付ける。このように、平坦ウエハ１１の第２面１０ｂを吸着ハンド１２に吸着させつつ、平坦ウエハ１１を吸着ステージ１４から離し、第１面１０ａをダイシングテープ２０に貼り付ける工程を、貼り付け工程と称する。
次いで、図７に示すように、吸着ハンドを平坦ウエハ１１から退避させる。この状態では、平坦ウエハ１１はダイシングテープ２０に貼り付けられているので反らない。図７に示すマウントフレーム２２、ダイシングテープ２０、及び平坦ウエハ１１が一体となった構造を被ダイシング構造と称する。
次いで、図８に示すように、ダイシングテープ２０に貼り付けられた平坦ウエハ１１をダイシングする。この工程をダイシング工程と称する。ダイシング工程では、まず、被ダイシング構造をダイサーの吸着ステージ４０の上に置く。そして、ダイシングテープ２０をダイサーの吸着ステージ４０に吸着させた状態で、ダイシングブレード４２により平坦ウエハ１１をダイシングする。これにより、平坦ウエハ１１は個々の半導体素子１１Ａ（チップ）に分割される。そして、ダイシングブレード４２によりダイシングテープ２０に溝４４が形成される。
図９は、ダイシング工程後のウエハ等の平面図である。縦方向の溝４４Ａと横方向の溝４４Ｂによって、平坦ウエハ１１が個々の半導体素子１１Ａに分割されている。本発明の実施の形態１に係る半導体素子の製造方法は、上述の工程を備える。
続いて、被ダイシング構造を形成するための装置であるウエハマウント装置について説明する。図１０は、ウエハマウント装置５０の平面図である。ウエハマウント装置５０は、主としてカット工程と貼り付け工程を実施する装置である。ウエハマウント装置５０はステージ５２を備えている。ステージ５２の上にはマウントフレーム２２を収容するマウントフレームカセット５４が設けられている。マウントフレームカセット５４内のマウントフレーム２２は、ダイシングテープ貼り付け部６０へ搬送される。搬送方向は矢印５６で示されている。
ダイシングテープ貼り付け部６０は、マウントフレーム２２をダイシングテープ２０に貼り付ける場所である。マウントフレーム２２をダイシングテープ２０に貼り付けた後にダイシングテープ２０の外周部をカットする。ダイシングテープ２０が貼り付けられたマウントフレーム２２は、貼り付け部７０へ搬送される。搬送方向は矢印６２で示されている。
貼り付け部７０の説明の前にウエハの処理について説明する。ウエハマウント装置５０は、ステージ８０を備えている。ステージ８０の上には、ウエハ１０を収容するウエハカセット８２が設けられている。ウエハカセット８２のウエハ１０は吸着ハンド１２を用いてカット部９０へ搬送される。搬送方向は矢印８４で示されている。
カット部９０は、吸着ステージ１４とレーザ発振器１６を備えている。カット部９０で、図２−４を参照しつつ説明したとおり、リング部１０Ｂをカットする。リング部１０Ｂをカットすることで形成された厚みが一定の平坦ウエハ１１は、吸着ステージ１４に保持されているので反ることはない。
平坦ウエハ１１は、矢印９２で示す搬送方向へ搬送する。具体的には、吸着ハンド１２で、平坦ウエハ１１の第２面１０ｂを真空吸着しつつ、平坦ウエハ１１を吸着ステージ１４から貼り付け部７０へ移動させる。そして、貼り付け部７０ではダイシングテープ２０が貼り付けられたマウントフレーム２２が待機しており、図６を参照しつつ説明したとおり、平坦ウエハ１１をダイシングテープ２０に貼り付ける。この時、平坦ウエハ１１に対しダイシングテープ２０に向かう方向のローラー加圧、又は真空-大気加圧等を印加して、平坦ウエハ１１とダイシングテープ２０を密着させることが好ましい。
こうして、貼り付け部７０において、マウントフレーム２２、ダイシングテープ２０、及び平坦ウエハ１１が一体となった被ダイシング構造が完成する。被ダイシング構造は、ステージ１００へ搬送される。搬送方向は矢印９４で示されている。ステージ１００の上には、被ダイシング構造を収容するカセット１０２が設けられている。被ダイシング構造がカセット１０２に収容されて、ウエハマウント装置５０による処理が終了する。
次に、本発明の意義の理解を容易にするために、比較例について説明する。比較例の半導体素子の製造方法ではまず、図１１に示すようにダイシングテープ２０が貼り付けられたマウントフレーム２２、及びウエハ１０をチャンバー２００内に搬送する。次いで、チャンバー２００内を真空引きする。真空引きは、チャンバー２００に通じる配管２０２からチャンバー２００内の空気を排気して行う。真空になったら、図１２に示すように、ウエハ１０のリング部１０Ｂとダイシングテープ２０を密着させる。
次いで、チャンバー２００内を大気圧に戻す。そうすると、図１３に示すように大気圧２０４がウエハ１０の第１面１０ａにダイシングテープ２０を付着させる。このとき、ウエハ１０の段差部とダイシングテープ２０の間に隙間２０６が生じる。こうして比較例の被ダイシング構造が完成する。比較例の被ダイシング構造は、リング部１０Ｂをカットしていないウエハ１０を有する。
次いで、リング部１０Ｂをカットする。具体的には、図１４に示すように、被ダイシング構造を吸着ステージ２１０にのせ、ダイシングブレード２１２でウエハ１０を周状にカットする。ダイシングブレード２１２の回転方向は方向２１４で示され、移動方向は方向２１６（ウエハ１０の外周に沿った方向）で示されている。
この時、ダイシングブレード２１２の直下には吸着ステージ２１０がなければならない。もし、ダイシングブレード２１２の直下に吸着ステージ２１０がなければ、ダイシングブレード２１２がウエハ１０を曲げ押して割ってしまう。そのため、リング部１０Ｂの幅のばらつき、ダイシングテープ２０の厚み、吸着ステージ２１０とウエハ１０の中心ズレ等を考慮すると、リング部１０Ｂよりも距離Ｘ１（１．５ｍｍ程度）程度内側をカットしなければならない。
このように、比較例では、リング部１０Ｂをカットする際に、中央部１０Ａの一部もカットしなければならないので、その分有効チップ数が減る。この問題を第１の問題と称する。
本発明の実施の形態１に係る半導体素子の製造方法によれば、第１の問題を解消できる。つまり、実施の形態１では、レーザ光を用いるので、リング部１０Ｂと中央部１０Ａの境界をカットしてリング部１０Ｂを除去することができる。よって、実質的に中央部１０Ａをカットすることなく、リング部１０Ｂをカットできるので、有効チップ数が減ることは無い。このような効果は、図１０に示すウエハマウント装置５０のカット部９０にレーザ発振器１６を設けたことで得られる。
ところで、比較例において、ウエハ１０とダイシングテープ２０の密着性が悪い場合は、これらの間の隙間が大きくなる。図１５は、ウエハ１０とダイシングテープ２０の隙間２０６が大きく形成されたことを示す図である。図１５の上側には断面図が示され、図１５の下側には平面図が示されている。隙間２０６が大きいと、リング部１０Ｂからカットを行う場所までの距離Ｘ１を大きくしなければならないので、有効チップ数が減ってしまう。具体的には、円２２０で囲まれた部分のみがダイシング工程に進むので、無駄になるチップ（半導体素子）が多い。しかも、ウエハ１０とダイシングテープ２０の接着面積が小さくなるので、ダイシング中にウエハ１０が飛びやすい。隙間２０６が大きくなることで生じるこれらの問題を第２の問題という。
本発明の実施の形態１に係る半導体素子の製造方法によれば、第２の問題を解消できる。つまり、実施の形態１では、平坦ウエハ１１をダイシングテープ２０に貼り付けるので、平坦ウエハ１１とダイシングテープ２０の間に隙間ができることはない。従って、実施の形態１に係る半導体素子の製造方法では、第２の問題は生じない。
ウエハをダイシングして個々の半導体素子に分割した後に、半導体素子をピックアップし易くするために、ダイシングテープをエキスパンド（伸ばす）することが一般的である。図１６はダイシングテープをエキスパンドすることを示す断面図である。個片化された半導体素子１０Ｃがダイシングテープ２０に接着している。ダイシングテープ２０には、リング部カット時に形成された環状の溝３０２、及びウエハ１０を個々の半導体素子１０Ｃに分割したときに生じた溝３０４が形成されている。エキスパンドステージ３００を上昇させてダイシングテープ２０を伸ばすことで、ダイシングライン（溝３０４）の幅が拡張されて半導体素子１０Ｃをピックアップし易くなる。
ここで、溝３０２は環状に形成され、平面視したエキスパンドステージ３００も円形であるので、エキスパンド時にダイシングテープ２０の溝３０２の周辺に力が集中し、溝３０２に沿ってダイシングテープ２０が切れることがある。図１７は溝３０２に沿ってダイシングテープ２０が切れたことを示す断面図である。当然ながら、ダイシングテープ２０が切れると半導体素子１０Ｃをピックアップしづらくなる。これを第３の問題という。
本発明の実施の形態１に係る半導体素子の製造方法によれば、第３の問題を解消できる。つまり、実施の形態１では、ウエハ１０をダイシングテープ２０に貼り付ける前にリング部１０Ｂをカットするので、ダイシングテープ２０にリング部カットに起因する環状の溝は形成されない。従って、実施の形態１の半導体素子の製造方法では、第３の問題は生じない。
上記のとおり、本発明の実施の形態１に係る半導体素子の製造方法は、比較例の方法と比べて有効チップ数が増え、ダイシング中にウエハが飛ぶことがなく、エキスパンド時におけるダイシングテープ２０の破断を回避できるものである。
ところで、ウエハ１０をダイシングテープ２０に貼り付ける前にリング部１０Ｂをカットすると、平坦ウエハ１１の反りが懸念される。しかしながら、本発明の実施の形態１のカット工程では、ウエハ１０の第１面１０ａを吸着ステージ１４に吸着させつつ、レーザ光でウエハ１０からリング部１０Ｂを切り離すので、平坦ウエハ１１が反ることはない。さらに、貼り付け工程では、平坦ウエハ１１の第２面１０ｂを吸着ハンド１２に吸着させつつ、平坦ウエハ１１を吸着ステージ１４から離し、第１面１０ａをダイシングテープ２０に貼り付けるので、平坦ウエハ１１が反ることはない。このように、リング部１０Ｂをカットする時から、平坦ウエハ１１をダイシングテープ２０に貼り付けるまで、常に、平坦ウエハ１１を平坦に保つことができる。
レーザ発振器１６としては、固体レーザで扱いやすい上に高効率で寿命が長いＹＡＧレーザを用いることが好ましい。しかし、レーザ発振器１６として他のレーザ素子を用いても良い。また、本発明の実施の形態１では、ウエハ１０のうち研磨されて表れた面を第１面１０ａとし、その反対の面を第２面１０ｂとした。しかし、研磨されて表れた面を第２面とし、その反対の面を第１面と定義して、上記の処理を実施しても本発明の効果を得ることができる。なお、これらの変形は以下の実施の形態に係る半導体素子の製造方法及びウエハマウント装置にも応用できる。
以下の実施の形態に係る半導体素子の製造方法とウエハマウント装置については、実施の形態１と一致する点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
図１８は、本発明の実施の形態２に係るウエハマウント装置のカット部を示す図である。カット部を用いたカット工程では、まず、第２面１０ｂに水溶性の保護膜４００を形成する。その後、レーザ光１６ａでウエハ１０からリング部１０Ｂを切り離す。保護膜４００により、レーザカット屑４０２がウエハ１０に付着することを防止できる。
実施の形態３．
図１９は、本発明の実施の形態３に係るウエハマウント装置のカット部を示す図である。カット部を用いたカット工程では、まず、ゴムリング４１０と防塵カバー４１２で第２面１０ｂの中央部を覆う。その後、レーザ光１６ａでウエハ１０からリング部１０Ｂを切り離す。ゴムリング４１０と防塵カバー４１２によりレーザカット屑４０２がウエハ１０に付着することを防止できる。この方法は、第２面１０ｂに水溶性の保護膜を形成するよりは少ない工程で実現できる。
実施の形態４．
図２０は、本発明の実施の形態４に係るウエハマウント装置のカット部を示す図である。カット部を用いたカット工程では、まず、ゴムリング４１０と防塵カバー４１２で第２面１０ｂの中央部を覆う。その後、ゴムリング４１０と防塵カバー４１２を覆うように気流生成装置４２０をセットする。気流生成装置４２０の中には、矢印方向の気流が流れる空洞４２０ａがある。気流生成装置４２０は、空洞４２０ａを経由して第２面１０ｂの中央部から外周部へ向かう気流４２２を生じさせるものである。そして、気流４２２を生じさせつつ、レーザ光１６ａでウエハ１０からリング部１０Ｂを切り離す。この方法によれば、レーザカット屑４０２がウエハ１０のエッジに付着することを防止できる。
実施の形態５．
図２１は、本発明の実施の形態５に係るウエハマウント装置のカット部を示す図である。カット部は高水圧ポンプ４５０を備えている。高水圧ポンプ４５０には配管４５２が接続されている。配管４５２にはノズル４５４が接続されている。このカット部は、高水圧ポンプ４５０から放出された水が、配管４５２及びノズル４５４を経由して、ウエハ１０に噴きつけられるように構成されている。ノズル４５４から噴出する水柱４５８の直径は例えば数１０μｍである。
レーザ発振器１６から放出されるレーザ光１６ａは、光ファイバー４５６とノズル４５４を通って水柱４５８内に導入され、中央部１０Ａとリング部１０Ｂの境界に照射される。このように、カット工程において、レーザ光の照射部分に水（水柱４５８）を噴きつけることで、当該照射部分の温度上昇を抑えることができる。また、この水によりレーザカット屑４０２を外部へ排出することができる。
なお、上記の各実施の形態に係る半導体素子の製造方法とウエハマウント装置の特徴を適宜に組み合わせて、本発明の効果を高めても良い。例えば、図２２に示すように、実施の形態５の構成に、ゴムリング４１０と防塵カバー４１２を付加してもよい。また、図２３に示すように、実施の形態５の構成にゴムリング４１０、防塵カバー４１２、及び気流生成装置４２０を付加してもよい。
１０ ウエハ、 １０Ａ 中央部、 １０Ｂ リング部、 １０Ｃ 半導体素子、 １０ａ 第１面、 １０ｂ 第２面、 １１ 平坦ウエハ、 １１Ａ 半導体素子、 １２ 吸着ハンド、 １４ 吸着ステージ、 １６ レーザ発振器、 ２０ ダイシングテープ、 ２０Ａ 糊材、 ２０Ｂ 基材、 ２２ マウントフレーム、 ４０ ダイサーの吸着ステージ、 ４２ ダイシングブレード、 ４４ 溝、 ５０ ウエハマウント装置、 ５２ ステージ、 ５４ マウントフレームカセット、 ６０ ダイシングテープ貼り付け部、 ７０ 貼り付け部、 ８０ ステージ、 ８２ ウエハカセット、 ９０ カット部、 １００ ステージ、 １０２ カセット、 ２００ チャンバー、 ２０２ 配管、 ２０６ 隙間、 ３００ エキスパンドステージ、 ３０２,３０４ 溝、 ４００ 保護膜、 ４０２ レーザカット屑、 ４１０ ゴムリング、 ４１２ 防塵カバー、 ４２０ 気流生成装置、 ４２２ 気流、 ４５０ 高水圧ポンプ、 ４５２ 配管、 ４５４ ノズル、 ４５６ 光ファイバー

Claims (6)

  1. 外周に中央部より厚いリング部が形成され、第１面と、前記第１面と反対の面である第２面とを有するウエハの前記第１面を吸着ステージに吸着させつつ、レーザ光で前記ウエハから前記リング部を切り離すことで、平坦ウエハを形成するカット工程と、
    前記平坦ウエハの前記第２面を吸着ハンドに吸着させつつ、前記平坦ウエハを前記吸着ステージから離し、前記第１面をダイシングテープに貼り付ける貼り付け工程と、
    前記ダイシングテープに貼り付けられた前記平坦ウエハをダイシングするダイシング工程と、を備え、
    前記カット工程では、ゴムリングと防塵カバーで前記第２面の中央部を覆った後に、前記ウエハから前記リング部を切り離すことを特徴とする半導体素子の製造方法。
  2. 外周に中央部より厚いリング部が形成され、第１面と、前記第１面と反対の面である第２面とを有するウエハの前記第１面を吸着ステージに吸着させつつ、レーザ光で前記ウエハから前記リング部を切り離すことで、平坦ウエハを形成するカット工程と、
    前記平坦ウエハの前記第２面を吸着ハンドに吸着させつつ、前記平坦ウエハを前記吸着ステージから離し、前記第１面をダイシングテープに貼り付ける貼り付け工程と、
    前記ダイシングテープに貼り付けられた前記平坦ウエハをダイシングするダイシング工程と、を備え、
    前記カット工程では、前記第２面の中央部から外周部に向かう気流を生じさせつつ、前記ウエハから前記リング部を切り離すことを特徴とする半導体素子の製造方法。
  3. 前記カット工程では、ＹＡＧレーザを用いることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  4. 前記カット工程では、前記第２面に水溶性の保護膜を形成した後に、前記ウエハから前記リング部を切り離すことを特徴とする請求項２に記載の半導体素子の製造方法。
  5. 前記カット工程では、前記レーザ光の照射部分に水を噴きつけることを特徴とする請求項１〜４のいずれか１項に記載の半導体素子の製造方法。
  6. 前記カット工程では、前記中央部と前記リング部の境界に前記レーザ光を照射することを特徴とする請求項１〜５のいずれか１項に記載の半導体素子の製造方法。
JP2015542431A 2013-10-15 2013-10-15 半導体素子の製造方法 Active JP6156509B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/077989 WO2015056303A1 (ja) 2013-10-15 2013-10-15 半導体素子の製造方法、ウエハマウント装置

Publications (2)

Publication Number Publication Date
JPWO2015056303A1 JPWO2015056303A1 (ja) 2017-03-09
JP6156509B2 true JP6156509B2 (ja) 2017-07-05

Family

ID=52827777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015542431A Active JP6156509B2 (ja) 2013-10-15 2013-10-15 半導体素子の製造方法

Country Status (7)

Country Link
US (1) US9659808B2 (ja)
JP (1) JP6156509B2 (ja)
KR (1) KR101787926B1 (ja)
CN (1) CN105637618B (ja)
DE (1) DE112013007505B4 (ja)
TW (1) TWI609418B (ja)
WO (1) WO2015056303A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9633883B2 (en) 2015-03-20 2017-04-25 Rohinni, LLC Apparatus for transfer of semiconductor devices
US9748140B1 (en) * 2016-05-13 2017-08-29 Infineon Technologies Ag Method of manufacturing semiconductor devices
JP2017212255A (ja) * 2016-05-23 2017-11-30 株式会社ジェイデバイス 半導体製造装置及び製造方法
DE102016110378B4 (de) * 2016-06-06 2023-10-26 Infineon Technologies Ag Entfernen eines Verstärkungsrings von einem Wafer
DE102016111629B4 (de) * 2016-06-24 2022-10-27 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung
US10504767B2 (en) * 2016-11-23 2019-12-10 Rohinni, LLC Direct transfer apparatus for a pattern array of semiconductor device die
US11389898B2 (en) * 2016-12-22 2022-07-19 Mitsubishi Electric Corporation Laser processing apparatus, laser processing method, and method for manufacturing semiconductor apparatus
TWI754065B (zh) * 2017-06-23 2022-02-01 日商三井化學東賽璐股份有限公司 零件製造裝置及零件製造方法
JP6938084B2 (ja) * 2017-07-26 2021-09-22 株式会社ディスコ ブレード保持具
US11538711B2 (en) * 2018-07-23 2022-12-27 Micron Technology, Inc. Methods for edge trimming of semiconductor wafers and related apparatus
KR102629529B1 (ko) * 2018-09-13 2024-01-25 도쿄엘렉트론가부시키가이샤 처리 시스템 및 처리 방법
US11094571B2 (en) 2018-09-28 2021-08-17 Rohinni, LLC Apparatus to increase transferspeed of semiconductor devices with micro-adjustment
TWI716931B (zh) * 2019-07-10 2021-01-21 昇陽國際半導體股份有限公司 太鼓晶圓環形切割製程方法
CN111070448A (zh) * 2019-12-30 2020-04-28 成都先进功率半导体股份有限公司 一种晶圆环形切割方法
JP7431052B2 (ja) 2020-02-13 2024-02-14 株式会社ディスコ ウェーハの加工方法
TWI821679B (zh) * 2020-08-25 2023-11-11 南韓商杰宜斯科技有限公司 基板處理裝置及基板處理方法
CN112475627A (zh) * 2020-11-17 2021-03-12 华虹半导体(无锡)有限公司 Taiko减薄晶圆的去环方法
US11551923B2 (en) * 2021-01-15 2023-01-10 Phoenix Silicon International Corp. Taiko wafer ring cut process method
WO2022264546A1 (ja) * 2021-06-16 2022-12-22 日東電工株式会社 導電性シート及びダイシングダイボンドフィルム

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3866398A (en) 1973-12-20 1975-02-18 Texas Instruments Inc In-situ gas-phase reaction for removal of laser-scribe debris
DE4418845C5 (de) 1994-05-30 2012-01-05 Synova S.A. Verfahren und Vorrichtung zur Materialbearbeitung mit Hilfe eines Laserstrahls
US5543365A (en) * 1994-12-02 1996-08-06 Texas Instruments Incorporated Wafer scribe technique using laser by forming polysilicon
JP3685837B2 (ja) * 1995-05-30 2005-08-24 宮崎沖電気株式会社 半導体ウエハへのレーザマーキング方法及びその装置
JPH0966386A (ja) * 1995-08-31 1997-03-11 Amada Co Ltd レーザ加工機
JP3784202B2 (ja) * 1998-08-26 2006-06-07 リンテック株式会社 両面粘着シートおよびその使用方法
WO2003073495A1 (fr) 2002-02-27 2003-09-04 Tokyo Electron Limited Procede de support d'un substrat
JP2004214359A (ja) * 2002-12-27 2004-07-29 Tokyo Seimitsu Co Ltd 基板加工方法および基板加工装置
JP2004221187A (ja) 2003-01-10 2004-08-05 Toshiba Corp 半導体装置の製造装置及びその製造方法
JP2004268080A (ja) * 2003-03-07 2004-09-30 Sumitomo Heavy Ind Ltd レーザ加工装置および加工方法
JP2004322168A (ja) * 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
CN101290907B (zh) * 2003-12-26 2010-12-08 瑞萨电子株式会社 半导体集成电路器件的制造方法
JP4860113B2 (ja) 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2006032419A (ja) * 2004-07-12 2006-02-02 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
WO2006010289A2 (de) 2004-07-30 2006-02-02 Synova S.A. Verfahren zur vereinzelung von auf einem halbleiterwafer angeordneten elektronischen schaltkreiseinheiten (chips)
JP2006286900A (ja) 2005-03-31 2006-10-19 Furukawa Electric Co Ltd:The チップの製造方法
SG126885A1 (en) * 2005-04-27 2006-11-29 Disco Corp Semiconductor wafer and processing method for same
JP4993886B2 (ja) 2005-09-07 2012-08-08 株式会社ディスコ レーザー加工装置
JP2007134510A (ja) 2005-11-10 2007-05-31 Tokyo Seimitsu Co Ltd ウェーハマウンタ装置
JP2007281095A (ja) * 2006-04-04 2007-10-25 Tokyo Seimitsu Co Ltd ワーク搬送装置
JP2008283025A (ja) 2007-05-11 2008-11-20 Disco Abrasive Syst Ltd ウエーハの分割方法
US20080302480A1 (en) * 2007-06-07 2008-12-11 Berger Michael A Method and apparatus for using tapes to remove materials from substrate surfaces
JP4989498B2 (ja) 2008-01-18 2012-08-01 株式会社ディスコ ウェーハ搬送装置および加工装置
JP2008177600A (ja) * 2008-03-26 2008-07-31 Nitto Denko Corp 半導体ウエハ裏面への粘着テープ貼付方法及び粘着テープ貼付装置
TW201009892A (en) * 2008-05-06 2010-03-01 Applied Materials Inc Debris-extraction exhaust system
JP5839768B2 (ja) 2008-05-21 2016-01-06 富士電機株式会社 半導体装置の製造方法
JP2010212608A (ja) * 2009-03-12 2010-09-24 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5471064B2 (ja) 2009-06-24 2014-04-16 富士電機株式会社 半導体装置の製造方法
JP2011125871A (ja) * 2009-12-15 2011-06-30 Disco Abrasive Syst Ltd レーザ加工装置
JP2011189400A (ja) * 2010-03-16 2011-09-29 Disco Corp レーザー加工装置
JP5686551B2 (ja) * 2010-08-31 2015-03-18 株式会社ディスコ ウエーハの加工方法
JP5610991B2 (ja) * 2010-11-08 2014-10-22 株式会社ディスコ レーザ加工装置
JP5893952B2 (ja) * 2012-02-22 2016-03-23 株式会社ディスコ チャックテーブルを用いたウエーハのレーザー加工方法

Also Published As

Publication number Publication date
JPWO2015056303A1 (ja) 2017-03-09
CN105637618A (zh) 2016-06-01
DE112013007505B4 (de) 2023-06-07
TWI609418B (zh) 2017-12-21
WO2015056303A1 (ja) 2015-04-23
US20160155656A1 (en) 2016-06-02
DE112013007505T5 (de) 2016-07-14
KR101787926B1 (ko) 2017-10-18
CN105637618B (zh) 2020-07-24
KR20160055265A (ko) 2016-05-17
TW201515079A (zh) 2015-04-16
US9659808B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
JP6156509B2 (ja) 半導体素子の製造方法
JP5895676B2 (ja) 半導体装置の製造方法
JP5591181B2 (ja) 半導体チップの製造方法
JP5181728B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2014236034A (ja) ウェーハの加工方法
JP2015216309A (ja) ウェーハの加工方法
JP5981154B2 (ja) 半導体装置の製造方法
JP5197037B2 (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP2016100346A (ja) ウェーハの加工方法
JP2011181951A (ja) 半導体装置の製造方法
JP2005045023A (ja) 半導体装置の製造方法および半導体製造装置
JP6017388B2 (ja) 半導体装置の製造方法
JP2015207724A (ja) ウェーハの加工方法
JP2018133497A (ja) 素子チップの製造方法
JP2010123806A (ja) 支持装置、支持方法、ダイシング装置、およびダイシング方法
JP5530203B2 (ja) シート貼付装置およびシート貼付方法
JP2015008191A (ja) 半導体装置の製造方法
JP2018133496A (ja) 素子チップの製造方法
JP6290010B2 (ja) ウェーハの分割方法
JP7171138B2 (ja) デバイスチップの製造方法
CN102832158A (zh) 半导体器件的制造装置和半导体器件的制造方法
JP2008085354A (ja) 半導体製造装置
JP2009289809A (ja) 半導体装置の製造方法
JP2020176027A (ja) ガラスパッケージの製造方法およびガラスパッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6156509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250