JP6155911B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6155911B2
JP6155911B2 JP2013140639A JP2013140639A JP6155911B2 JP 6155911 B2 JP6155911 B2 JP 6155911B2 JP 2013140639 A JP2013140639 A JP 2013140639A JP 2013140639 A JP2013140639 A JP 2013140639A JP 6155911 B2 JP6155911 B2 JP 6155911B2
Authority
JP
Japan
Prior art keywords
soi layer
semiconductor device
insulating film
layer
buried
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013140639A
Other languages
English (en)
Other versions
JP2015015341A (ja
Inventor
潤一 山下
潤一 山下
知秀 寺島
知秀 寺島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013140639A priority Critical patent/JP6155911B2/ja
Priority to US14/253,269 priority patent/US9048111B2/en
Priority to TW103113982A priority patent/TWI520330B/zh
Priority to DE102014211904.9A priority patent/DE102014211904B4/de
Priority to KR1020140081784A priority patent/KR101606374B1/ko
Priority to CN201410317578.XA priority patent/CN104282743B/zh
Publication of JP2015015341A publication Critical patent/JP2015015341A/ja
Application granted granted Critical
Publication of JP6155911B2 publication Critical patent/JP6155911B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、大電力を扱う高耐圧の半導体装置に関する。
特許文献１は、基板上に埋め込み酸化膜（ＳｉＯ２膜）を介してＳＯＩ（Semiconductor On Insulator）層が形成された半導体装置を開示している。ＳＯＩ層にはＩＧＢＴが形成されている。ＩＧＢＴが形成された領域の直下における埋め込み酸化膜と基板の間には、空隙（空洞領域）が形成されている。
特開平０２−１６８６４６号公報
埋め込み絶縁膜と基板の間に空洞領域を形成することで半導体装置を高耐圧化できる。しかしながら空洞領域を形成すると半導体装置の機械的強度が低下する問題があった。半導体装置の機械的強度が低下すると、例えば、半導体装置の電極に対するワイヤボンディング時、又は半導体装置の樹脂封止時に半導体装置がダメージを受ける問題があった。
本発明は、上述のような課題を解決するためになされたもので、埋め込み絶縁膜と基板の間に空洞領域を形成して耐圧を高めつつ、十分な機械的強度を有する半導体装置を提供することを目的とする。
本願の発明に係る半導体装置は、基板と、該基板の上に形成された埋め込み絶縁膜と、該埋め込み絶縁膜の上に形成されたＳＯＩ層と、該ＳＯＩ層の表面から該埋め込み絶縁膜に達するように形成され、該ＳＯＩ層を第１ＳＯＩ層と、該第１ＳＯＩ層と絶縁された第２ＳＯＩ層とに区分する絶縁膜と、該第１ＳＯＩ層に形成された素子と、一端に該第２ＳＯＩ層の直上に位置するパッドを有し、他端は該第１ＳＯＩ層に接続された電極と、を備える。該第１ＳＯＩ層の直下における該埋め込み絶縁膜と該基板の間に空洞領域を有し、該第２ＳＯＩ層の直下における該埋め込み絶縁膜の少なくとも一部は該基板に直接接することを特徴とする。
本発明によれば、埋め込み絶縁膜と基板の間に空洞領域を形成して耐圧を高めつつ、十分な機械的強度を有する半導体装置を製造できる。
本発明の実施の形態１に係る半導体装置の断面図である。 図１の半導体装置の平面図である。 比較例の半導体装置の断面図である。 図３の半導体装置の平面図である。 本発明の実施の形態２に係る半導体装置の断面図である。 本発明の実施の形態３に係る半導体装置の断面図である。 本発明の実施の形態４に係る半導体装置の断面図である。 本発明の実施の形態５に係る半導体装置の断面図である。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置１０の断面図である。半導体装置１０は基板１２を備えている。基板１２は例えばＮ型のシリコン材料であり、電気的には接地（基準電位に接続）される。基板１２の上には埋め込み絶縁膜１４が形成されている。埋め込み絶縁膜１４は例えばシリコン酸化膜で形成され、この場の埋め込み絶縁膜はＢＯＸ（Buried Oxide）と呼ばれることもある。
埋め込み絶縁膜１４の上にＳＯＩ層２０が形成されている。ＳＯＩ層２０は埋め込み絶縁膜１４上のシリコン薄膜である。ＳＯＩ層２０の表面から埋め込み絶縁膜１４に達するように絶縁膜２２が形成されている。絶縁膜２２は、例えばシリコン酸化膜であり、ＳＯＩ層２０にトレンチ（溝）を設けた後、このトレンチをシリコン酸化膜で埋め込む周知の製造方法で形成する。
絶縁膜２２によって、ＳＯＩ層２０は、高電位回路形成領域である第１ＳＯＩ層２０ａ、第１ＳＯＩ層２０ａと絶縁された高電位回路ボンディング設置領域である第２ＳＯＩ層２０ｂ、及び第１ＳＯＩ層２０ａと絶縁され、かつ第２ＳＯＩ層２０ｂと絶縁された低電位回路形成領域である第３ＳＯＩ層２０ｃに区分されている。図１から明らかなように、絶縁膜２２ａが第１ＳＯＩ層２０ａと第２ＳＯＩ層２０ｂの間に形成されている。また、絶縁膜２２ｂが第２ＳＯＩ層２０ｂと第３ＳＯＩ層２０ｃの間に形成されている。
高電位回路形成領域である第１ＳＯＩ層２０ａには素子３０が形成されている。素子３０について説明する。素子３０は第１ＳＯＩ層２０ａ表面にウエルとなるＰ拡散領域３２を有している。Ｐ拡散領域３２の表面にはソース／ドレインとしてＮ拡散領域３４、３６が形成されている。Ｎ拡散領域３４、３６の間に位置するＰ拡散領域３２の上にはゲート絶縁膜３８が形成されている。ゲート絶縁膜３８は例えばシリコン酸化膜からなりその上にポリシリコンからなるゲート電極４０が形成されている。素子３０は高電位回路側におけるＮＭＯＳトランジスタである。
低電位回路形成領域である第３ＳＯＩ層２０ｃには素子５０が形成されている。素子５０について説明する。素子５０は第３ＳＯＩ層２０ｃ表面にウエルとなるＰ拡散領域５２を有している。Ｐ拡散領域５２の表面にはソース／ドレインとしてＮ拡散領域５４、５６が形成されている。Ｎ拡散領域５４、５６の間に位置するＰ拡散領域５２の上にはゲート絶縁膜５８が形成されている。ゲート絶縁膜５８は例えばシリコン酸化膜からなりその上にポリシリコンからなるゲート電極６０が形成されている。素子５０は低電位回路形成領域におけるＮＭＯＳトランジスタである。
なお、第１ＳＯＩ層２０ａ又は第３ＳＯＩ層２０ｃには、素子３０、５０以外の例えばＰＭＯＳトランジスタ、バイポーラトランジスタ、又は拡散抵抗などの半導体素子を作りこんでもよい。
ＳＯＩ層２０の上には表面絶縁層６１が形成されている。表面絶縁層６１は例えばシリコン酸化膜である。これにより、前述の第２ＳＯＩ層２０ｂは、表面絶縁層６１、絶縁膜２２、及び埋め込み絶縁膜１４に取り囲まれている。表面絶縁層６１の表面には、表面絶縁層６１を貫通するように電極７０、７２、７４、７６、７８、８０、８２、８４、８６、８８が設けられている。これらの電極は例えばアルミニウムなどの金属膜で形成される。
電極７０は、高電位回路形成領域である第１ＳＯＩ層２０ａに電圧を印加するために形成された電極である。具体的には、電極７０は、一端に高電位回路ボンディング設置領域である第２ＳＯＩ層２０ｂの直上に位置するパッド７０ａを有し、他端は第１ＳＯＩ層２０ａに接続されている。
電極７２は、Ｐ拡散領域３２に接続されている。電極７４は、Ｎ拡散領域３４に接続されている。電極７６は、Ｎ拡散領域３６に接続されている。電極７８は、ゲート電極４０に接続されている。電極８０は、第３ＳＯＩ層２０ｃに接続されている。電極８２は、Ｐ拡散領域５２に接続されている。電極８４は、Ｎ拡散領域５４に接続されている。電極８６は、Ｎ拡散領域５６に接続されている。電極８８は、ゲート導電膜６０に接続されている。なお、高電位回路ボンディング設置領域である第２ＳＯＩ層２０ｂには直接に電極が接続されないため、第２ＳＯＩ層２０ｂはフローティング（浮遊電位）領域となっている。
電極７０には高電圧が印加される。他方、基板１２は接地されている。従って、第１ＳＯＩ層２０ａの直下で耐圧を高める必要がある。そこで、本発明では埋め込み絶縁膜１４の厚さをおさえるため第１ＳＯＩ層２０ａの直下における埋め込み絶縁膜１４と基板１２の間には空洞領域１８が形成されている。空洞領域１８は埋め込み絶縁膜１４と酸化膜１６に囲まれた領域である。第２ＳＯＩ層２０ｂの直下における埋め込み絶縁膜１４は基板１２に直接接している。第３ＳＯＩ層２０ｃの直下における埋め込み絶縁膜１４は基板１２に直接接している。
図２は、図１の半導体装置の平面図である。説明の便宜上、図２では表面絶縁層６１を省略した。絶縁膜２２は、第２ＳＯＩ層２０ｂを囲むように形成されている。従って、第２ＳＯＩ層２０ｂは、第１ＳＯＩ層２０ａ及び第３ＳＯＩ層２０ｃと絶縁されている。
電極７２、７４、７６、７８は、それぞれパッド７２ａ、７４ａ、７６ａ、７８ａを有している。パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａは、第２ＳＯＩ層２０ｂの直上に形成されている。パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａにはそれぞれワイヤボンディングでワイヤが固着される。
ここで、本発明の実施の形態１に係る半導体装置の意義の説明に先立ち、比較例について説明する。図３は、比較例の半導体装置１５０の断面図である。絶縁膜１５２により、高電位回路形成領域である第１ＳＯＩ層２０ａと、第１ＳＯＩ層２０ａと絶縁された低電位回路形成領域である第３ＳＯＩ層２０ｃが形成されている。比較例の半導体装置１５０では本発明の高電位回路ボンディング設置領域である第２ＳＯＩ層は形成されない。電極７０のパッド７０ａの直下に空洞領域１５４が形成されている。
図４は、図３の半導体装置１５０の平面図である。第１ＳＯＩ層２０ａの直下には空洞領域１５４が形成されているので、パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａの直下には空洞領域１５４がある。比較例の半導体装置１５０の空洞領域１５４は、半導体装置１０の空洞領域１８よりも広範囲に形成されているので、半導体装置１５０の機械的強度が不十分となることが考えられる。なお、半導体装置１０、１５０に及ぼされる機械的応力としては、例えば、半導体装置の電極（パッド）に対するワイヤボンディング時の機械的応力、又は半導体装置をパッケージ内に樹脂封止する時の機械的応力などがある。
本発明の実施の形態１に係る半導体装置１０では、パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａの直下における埋め込み絶縁膜１４は基板１２に直接接している。従って、パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａに対するワイヤボンディング時に半導体装置１０に及ぼされる機械的応力は、空洞領域を含まない構成によって吸収される。従って、半導体装置１０がダメージを受けることはない。
また、本発明の実施の形態１に係る半導体装置１０は、直下に空洞領域が形成されない第２ＳＯＩ層２０ｂを有しているので、第２ＳＯＩ層を有していない比較例の半導体装置１５０と比べて機械的強度が高い。よって、半導体装置１０をパッケージ内に収容し樹脂封止する際の機械的応力によってダメージを受けづらくなっている。
しかも、第２ＳＯＩ層２０ｂをフローティングとなるようにしたので、第２ＳＯＩ層２０ｂに直接的に高電圧が印加されない。パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａからこれらの直下の第２ＳＯＩ層２０ｂに印加される電圧は、基板１２、埋め込み絶縁膜１４、及び第２ＳＯＩ層２０ｂからなるコンデンサの容量と、第２ＳＯＩ層２０ｂ、表面絶縁層６１、及びパッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａからなるコンデンサの容量によって分担される。
従って、パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａの直下において電界緩和ができるので、埋め込み絶縁膜１４を厚くすることなく耐圧を高くすることができる。埋め込み絶縁膜１４の厚膜化を回避することは、半導体装置１０を低コストにするとともに、プロセス段階におけるウエハの反りを防止する。このように、本発明の実施の形態１に係る半導体装置は、埋め込み絶縁膜１４と基板１２の間に空洞領域１８を形成して耐圧を高めつつ、十分な機械的強度を有するものである。
第２ＳＯＩ層２０ｂの直下で、埋め込み絶縁膜１４全体と基板１２が直接接する必要はない。つまり、第２ＳＯＩ層２０ｂの直下の一部において埋め込み絶縁膜１４と基板１２の間に空洞領域を設けても良い。この場合、空洞領域により耐圧を高めつつ、埋め込み絶縁膜１４の一部と基板１２が直接接することで機械的強度を確保できる。従って、第２ＳＯＩ層２０ｂの直下において埋め込み絶縁膜１４の少なくとも一部が基板１２に直接接する限り、上記効果を得ることができる。
素子３０、５０はＮＭＯＳトランジスタに限定されず、例えば、ＰＭＯＳトランジスタ、ＮＰＮトランジスタ、ＰＮＰトランジスタ、ダイオード、拡散抵抗、又はキャパシタ等としてもよい。なお、上記の各変形は、以後の実施の形態に係る半導体装置についても応用できる。
実施の形態２．
図５は、本発明の実施の形態２に係る半導体装置２００の断面図である。半導体装置２００については、前述の半導体装置１０との相違点を中心に説明する。第１ＳＯＩ層２０ａと第２ＳＯＩ層２０ｂの間の絶縁に、絶縁膜２０２ａが複数形成されている。絶縁膜２０２ａは例えばシリコン酸化膜からなる。図５から明らかなとおり、絶縁膜２０２ａは３つ形成されている。
３つの絶縁膜２０２ａがそれぞれ容量として機能することで、第１ＳＯＩ層２０ａと第２ＳＯＩ層２０ｂの間の電界を緩和できる。従って、絶縁膜２０２ａのそれぞれを実施の形態１における絶縁膜２２より薄くしても、半導体装置１０と同等の耐圧を得ることができる。埋め込み絶縁膜１４を薄くすることで半導体装置の製造コストを低下させることができる。なお、絶縁膜２０２ａは３つに限定されず、複数であればよい。
実施の形態３．
図６は、本発明の実施の形態３に係る半導体装置２５０の断面図である。半導体装置２５０については、前述の半導体装置１０との相違点を中心に説明する。第１ＳＯＩ層２０ａと第２ＳＯＩ層２０ｂの間の絶縁に、絶縁膜２０２ｂと埋め込みポリシリコン２５２からなる分離構造が複数形成されている。この分離構造は、ＳＯＩ層にトレンチを設け、トレンチ内壁を酸化させた後、トレンチ内をポリシリコンで埋め込む周知の製造方法で形成される。
そのため、この絶縁膜２０２ｂと埋め込みポリシリコン２５２による分離構造を形成するための新規プロセス開発は不要である。
埋め込みポリシリコン２５２を形成することで、1つの絶縁膜２０２ｂの中に２つの容量を形成することができる。よって、第１ＳＯＩ層２０ａと第２ＳＯＩ層２０ｂの間の容量の数を増やすことができる。なお、絶縁膜２０２ｂと埋め込みポリシリコン２５２の数は特に限定されない。
実施の形態４．
図７は、本発明の実施の形態４に係る半導体装置３００の断面図である。半導体装置３００については、前述の半導体装置１０との相違点を中心に説明する。パッド７０ａと第２ＳＯＩ層２０ｂの間の表面絶縁層６１の中には、埋め込み電極３０２が形成されている。表面絶縁層６１のうち、埋め込み電極３０２の下方の部分を下部絶縁層６１ａとする。表面絶縁層６１のうち、埋め込み電極３０２の上方の部分を上部絶縁層６１ｂとする。
パッド７０ａ、７２ａ、７４ａ、７６ａ、７８ａからこれらの直下に及ぼされる電圧は以下の３つの容量によって分担される。つまり、基板１２、埋め込み絶縁膜１４、及び第２ＳＯＩ層２０ｂからなるコンデンサの容量、第２ＳＯＩ層２０ｂ、下部絶縁層６１ａ、及び埋め込み電極３０２からなるコンデンサの容量、並びに埋め込み電極３０２、上部絶縁層６１ｂ、及び電極７０からなるコンデンサの容量である。３つのコンデンサによって電界を緩和できるので、半導体装置３００を高耐圧化できる。
なお、埋め込み電極３０２は、ゲート電極４０、６０と同時に形成できる。よって、プロセスコストを上昇させることなく埋め込み電極３０２を形成することができる。
実施の形態５．
図８は、本発明の実施の形態５に係る半導体装置３５０の断面図である。半導体装置３５０については、前述の半導体装置３００との相違点を中心に説明する。第２ＳＯＩ層２０ｂ上の絶縁膜２２に囲まれる部分には追加絶縁層３５２が形成されている。追加絶縁層３５２の中には追加埋め込み電極３５４が形成されている。
追加絶縁層３５２と追加埋め込み電極３５４を形成することで、半導体装置３００と比較して、追加埋め込み電極３５４、追加絶縁層３５２及び下部絶縁層６１ａ、並びに埋め込み電極３０２からなるコンデンサを追加することができる。半導体装置３５０は、４つのコンデンサによって電界を緩和するので、半導体装置３００よりも高耐圧化できる。
図８には、埋め込み電極３０２と追加埋め込み電極３５４が形成された半導体装置３５０を示したが、埋め込み電極３０２を省略しても良い。なお、ここまでの各実施の形態において説明した半導体装置の特徴を適宜に組み合わせてもよい。
１０ 半導体装置、 １２ 基板、 １４ 埋め込み絶縁膜、 １６ 酸化膜、 １８,１５４ 空洞領域、 ２０ ＳＯＩ層、 ２０ａ 第１ＳＯＩ層、 ２０ｂ 第２ＳＯＩ層、 ２０ｃ 第３ＳＯＩ層、 ２２,２２ａ,２２ｂ 絶縁膜、 ３０,５０ 素子、 ６１ 表面絶縁層、 ６１ａ 下部絶縁層、 ６１ｂ 上部絶縁層、 ７０,７２,７４,７６,７８,８０,８２,８４,８６,８８ 電極、 ７０ａ,７２ａ, ７４ａ, ７６ａ, ７８ａ パッド、 ２００,２５０,３００,３５０ 半導体装置、 ２０２ａ,２０２ｂ 絶縁膜、 ２５２ 埋め込みポリシリコン、 ３０２ 埋め込み電極、 ３５２ 追加絶縁層、 ３５４ 追加埋め込み電極

Claims (6)

  1. 基板と、
    前記基板の上に形成された埋め込み絶縁膜と、
    前記埋め込み絶縁膜の上に形成されたＳＯＩ層と、
    前記ＳＯＩ層の表面から前記埋め込み絶縁膜に達するように形成され、前記ＳＯＩ層を第１ＳＯＩ層と、前記第１ＳＯＩ層と絶縁された第２ＳＯＩ層とに区分する絶縁膜と、
    前記第１ＳＯＩ層に形成された素子と、
    一端に前記第２ＳＯＩ層の直上に位置するパッドを有し、他端は前記第１ＳＯＩ層に接続された電極と、を備え、
    前記第１ＳＯＩ層の直下における前記埋め込み絶縁膜と前記基板の間に空洞領域を有し、
    前記第２ＳＯＩ層の直下における前記埋め込み絶縁膜の少なくとも一部は前記基板に直接接することを特徴とする半導体装置。
  2. 前記第１ＳＯＩ層と前記第２ＳＯＩ層の間の前記絶縁膜は複数形成されたことを特徴とする請求項１に記載の半導体装置。
  3. 前記絶縁膜の中に形成された埋め込みポリシリコンを有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記パッドと前記第２ＳＯＩ層の間に形成された表面絶縁層と、
    前記表面絶縁層の中に形成された埋め込み電極と、を備えたことを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記第２ＳＯＩ層上の前記絶縁膜に囲まれる部分に形成された追加絶縁層と、
    前記追加絶縁層の中に形成された追加埋め込み電極と、を備えたことを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記空洞領域は前記基板に形成されたことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
JP2013140639A 2013-07-04 2013-07-04 半導体装置 Active JP6155911B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013140639A JP6155911B2 (ja) 2013-07-04 2013-07-04 半導体装置
US14/253,269 US9048111B2 (en) 2013-07-04 2014-04-15 Semiconductor device
TW103113982A TWI520330B (zh) 2013-07-04 2014-04-17 半導體裝置
DE102014211904.9A DE102014211904B4 (de) 2013-07-04 2014-06-20 Halbleitervorrichtung
KR1020140081784A KR101606374B1 (ko) 2013-07-04 2014-07-01 반도체장치
CN201410317578.XA CN104282743B (zh) 2013-07-04 2014-07-04 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013140639A JP6155911B2 (ja) 2013-07-04 2013-07-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2015015341A JP2015015341A (ja) 2015-01-22
JP6155911B2 true JP6155911B2 (ja) 2017-07-05

Family

ID=52106492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013140639A Active JP6155911B2 (ja) 2013-07-04 2013-07-04 半導体装置

Country Status (6)

Country Link
US (1) US9048111B2 (ja)
JP (1) JP6155911B2 (ja)
KR (1) KR101606374B1 (ja)
CN (1) CN104282743B (ja)
DE (1) DE102014211904B4 (ja)
TW (1) TWI520330B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107680977B (zh) * 2017-08-29 2020-06-09 上海集成电路研发中心有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107706201B (zh) * 2017-08-29 2020-06-30 上海微阱电子科技有限公司 一种减小暗电流的背照式像素单元结构及其形成方法
CN107919372A (zh) * 2017-10-26 2018-04-17 上海集成电路研发中心有限公司 一种背照式cmos图像传感器像素单元及其制作方法
JP7001050B2 (ja) * 2018-12-28 2022-01-19 三菱電機株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049968A (en) 1988-02-08 1991-09-17 Kabushiki Kaisha Toshiba Dielectrically isolated substrate and semiconductor device using the same
JP2788269B2 (ja) * 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5644157A (en) 1992-12-25 1997-07-01 Nippondenso Co., Ltd. High withstand voltage type semiconductor device having an isolation region
JP3052975B2 (ja) 1993-02-02 2000-06-19 株式会社デンソー 半導体装置
KR960002088B1 (ko) * 1993-02-17 1996-02-10 삼성전자주식회사 에스오아이(SOI : silicon on insulator) 구조의 반도체 장치 제조방법
FR2717308B1 (fr) * 1994-03-14 1996-07-26 Sgs Thomson Microelectronics Dispositif de protection contre des surtensions dans des circuits intégrés.
JPH07307399A (ja) 1994-05-11 1995-11-21 Nippondenso Co Ltd 半導体記憶装置及びその製造方法
JPH09139422A (ja) 1995-11-15 1997-05-27 Hitachi Ltd 半導体集積回路およびその製造方法
KR100618698B1 (ko) * 2004-06-21 2006-09-08 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
JP4624084B2 (ja) 2004-11-24 2011-02-02 トヨタ自動車株式会社 半導体装置とその製造方法
JP4559839B2 (ja) 2004-12-13 2010-10-13 トヨタ自動車株式会社 半導体装置の製造方法
JP5017926B2 (ja) 2005-09-28 2012-09-05 株式会社デンソー 半導体装置およびその製造方法
JP5044986B2 (ja) * 2006-05-17 2012-10-10 サンケン電気株式会社 半導体発光装置
JP5132481B2 (ja) * 2008-08-27 2013-01-30 株式会社日立製作所 半導体集積回路装置
JP5499915B2 (ja) * 2009-06-10 2014-05-21 富士電機株式会社 高耐圧半導体装置
JP2011108800A (ja) * 2009-11-17 2011-06-02 Honda Motor Co Ltd 横型ｉｇｂｔ及び横型ｉｇｂｔの製造方法
JP2012119462A (ja) * 2010-11-30 2012-06-21 Panasonic Corp 半導体装置及びその製造方法
JP2012142505A (ja) 2011-01-06 2012-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP5260723B2 (ja) 2011-04-28 2013-08-14 株式会社ファインコラボレート研究所 情報処理装置、情報処理方法およびプログラム
JP5762353B2 (ja) 2012-05-01 2015-08-12 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
KR101606374B1 (ko) 2016-03-25
TW201511259A (zh) 2015-03-16
US20150008557A1 (en) 2015-01-08
DE102014211904A1 (de) 2015-01-08
US9048111B2 (en) 2015-06-02
KR20150005452A (ko) 2015-01-14
JP2015015341A (ja) 2015-01-22
DE102014211904B4 (de) 2022-04-28
CN104282743B (zh) 2018-02-02
CN104282743A (zh) 2015-01-14
TWI520330B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
US8314459B2 (en) Semiconductor device including vertical transistor and horizontal transistor
JP5353016B2 (ja) 半導体装置
JP6155911B2 (ja) 半導体装置
US7135751B2 (en) High breakdown voltage junction terminating structure
US20070152269A1 (en) Vertical DMOS device in integrated circuit
JP2011159903A (ja) 半導体装置
JP2009147119A (ja) 半導体装置
JP2009206284A (ja) 半導体装置
US20190109225A1 (en) Power mosfet device and manufacturing process thereof
JP6811580B2 (ja) パワー半導体モジュール
KR20030035900A (ko) 집적회로 및 그 제조방법
JP2007165693A (ja) 半導体装置
JP2019117867A (ja) 半導体装置
JP5683163B2 (ja) 半導体装置
JP7147703B2 (ja) 半導体装置
US8298892B1 (en) Fabricating method of insulator
JP2017034156A (ja) 半導体装置およびその製造方法
US10971578B2 (en) Capacitive electronic chip component
WO2016042971A1 (ja) 半導体装置
JP6183075B2 (ja) 半導体装置
JP2012142505A (ja) 半導体装置およびその製造方法
JP2006173296A (ja) 半導体装置とその製造方法
JP5092860B2 (ja) 半導体装置およびその製造方法
JP2007221078A (ja) 半導体装置
JP4508289B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170522

R150 Certificate of patent or registration of utility model

Ref document number: 6155911

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250