JP5132481B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP5132481B2 JP5132481B2 JP2008218086A JP2008218086A JP5132481B2 JP 5132481 B2 JP5132481 B2 JP 5132481B2 JP 2008218086 A JP2008218086 A JP 2008218086A JP 2008218086 A JP2008218086 A JP 2008218086A JP 5132481 B2 JP5132481 B2 JP 5132481B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric isolation
- layer
- isolation region
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 118
- 238000002955 isolation Methods 0.000 claims description 111
- 239000012535 impurity Substances 0.000 claims description 94
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 238000007667 floating Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 159
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 238000000034 method Methods 0.000 description 17
- 230000005684 electric field Effects 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 10
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 108091006146 Channels Proteins 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 235000012489 doughnuts Nutrition 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
すなわち、n型不純物濃度層88は、この中に高電位側の電力用半導体素子を駆動する高電圧側ゲート駆動回路とそれに対応する論理回路などの素子が形成される領域である。
電力用半導体素子を駆動するためには大きな電流(例えば、A級の電流)を引き出す必要があり、高電圧側ゲート駆動回路として大面積のMOSトランジスタが配置される。
また、この大面積のn型不純物濃度層88は、接合容量を形成しているのですべて高耐圧MOSトランジスタのドレイン領域に寄生する容量となる。
この結果、高耐圧MOSトランジスタは、動作速度が著しく低下し、20kHz以上での非可聴周波数領域で行う電力変換動作が困難になるとする問題があった。また、大面積の接合は高温での接合リーク電流を増大して素子の信頼性をも著しく低下させる問題もある。
以下、本発明の第1実施形態に係る半導体集積回路装置の構造、従来構造と比較した特性、及び製造方法について説明するが、まず、構造について図1及び図2を参照しつつ説明する。
図1は、本発明の第1実施形態に係る誘電体分離型半導体装置(半導体集積回路装置200(図12))の一部断面図であって、n型のチャネルを形成する高耐圧半導体であるn−MOSトランジスタ210の構造を示したものである。なお、半導体基板、特に、シリコン支持基板5はp型シリコンとしたがn型シリコンでも問題はない。また、ソース電極2(制御電極)に隣接した図面左側の領域に制御回路が形成されている。
一方、ソース領域と対向する領域には、ドレイン領域が形成されている。このドレイン領域は、ゲート電極1と所定の距離だけ離れて配置されたn+ドレイン層30(n+型高濃度不純物層)、及びn型不純物濃度層32と、p型不純物濃度層42とを備え、イオン注入技術により形成される。このp型不純物濃度層42は、所定幅でドーナツ状に囲むように(図2参照)形成されている。
ドレイン電極3は、n+ドレイン層30(n+型濃度不純物層)とオーミック接続され、シリコン活性層8(n−型低濃度不純物層)の表面に形成されたフィールド酸化膜50,層間絶縁膜9を介して配置され、内側誘電体分離領域701、及び外側誘電体分離領域702を横切って隣接領域へと引き出されている。
本実施形態の特徴構成は、引き出されたドレイン電極3の下部において、隣接する内側誘電体分離領域701と、外側誘電体分離領域702と、埋め込み酸化膜6と、第1フィールド酸化膜51とによって囲まれた半導体領域(フローティング半導体層81)が形成されている点にある。この半導体領域は、周囲全体がシリコン酸化膜で囲まれているため、直流的にフローティング状態になっている。
図1,図2は、誘電体分離領域が、内側誘電体分離領域701と外側誘電体分離領域702とでそれぞれ1重で形成されている場合を示している。しかしながら、素子分離領域を幾重で囲むかは、素子の定格電圧と、分離溝の側面に形成する溝側壁シリコン酸化膜71の厚さとにより定められる。言い換えれば、横方向の絶縁耐圧は、誘電体分離領域の数を増加させれば上昇するが、第1フィールド酸化膜51の絶縁耐圧は、膜厚に制限されるところ、本実施形態では、フローティング半導体層81を設けたことにより、厚さ方向の絶縁耐圧を向上させている。
図5、図6及び図7(a)は、第1実施形態に係る誘電体分離型半導体装置(n−MOSトランジスタ210)の製造過程を表す工程断面図であり、図7(b)はそのフローチャートである。
まず、図5(a)の工程で示されるように、シリコン基板5の一方の面に埋め込み酸化膜6とn−シリコン層8とが積層されたSOI基板を準備する(図7(b)のS1)。シリコン酸化膜6の厚みは半導体素子の定格電圧でそれぞれ異なる仕様を適用するとしてもよい。誘電体分離型半導体集積回路装置の長期信頼性を保証するために、酸化膜に印加する許容電界強度を2MV/cmとして設定する。この許容電界強度を1200V定格の素子で満たそうとすれば、シリコン酸化膜6の膜厚は6μm必要である。
図6(b)において、図5(c)と同じくシリコン窒化膜を用いた選択的酸化法を用いて第2フィールド酸化膜52を高温酸化技術により形成する。この第2フィールド酸化膜52の膜厚は、第1フィールド酸化膜51よりも薄い。
次に、本発明の第2実施形態に係る誘電体分離型半導体装置について説明する。
図8は、誘電体分離型半導体装置(n−MOSトランジスタ)の平面図である。第1実施形態と異なる点は、ソース領域、ゲート領域が素子の内側に設けられその周囲をドレイン領域が囲んでいることである。つまり、低不純物濃度層のドレインを囲む内側の誘電体分離領域701に近接させて、一方を開いたU字形状のドレイン領域(n+ドレイン層30)を形成する。
次に、本発明の第3実施形態に係る誘電体分離型半導体装置について説明する。
図9は、誘電体分離型半導体装置(高耐圧IGBT230(Insulated Gate Bipolar Transistor))の断面図である。
n−型低濃度不純物層(シリコン活性層8)は、誘電体分離領域701で囲まれ、コレクタとして作用する。このコレクタ(シリコン活性層8)の略中心領域にp+型高濃度不純物層33が形成されている。n型不純物層34は、p+型高濃度不純物層33を囲んで形成されている。p+型高濃度不純物層33は、正孔をシリコン活性層8に注入するコレクタである。n型不純物層34は、この正孔の注入量を制御する機能を有する。
p+型高濃度不純物層21は、エミッタ電極201とオーミック接続され、コレクタ領域から注入されてくるホールを吸収することで、エミッタ接合が電子の注入を起こしてサイリスタ動作に入ることを防止する。
次に、本発明の第4実施形態に係る誘電体分離型半導体装置について説明する。
図10は、本発明の第4実施形態に係る誘電体分離型半導体装置(高耐圧ダイオード240)の断面図である。p型不純物濃度層43は、アノードとして作用する。p型不純物濃度層43の中に所定の領域でn+型高濃度不純物層12、p+型高濃度不純物層22が形成され、ダイオードのオン電圧、リカバリ特性などの主要な素子性能の最適化を実現させる。p型不純物濃度層41、及びp型不純物濃度層42は、第1実施形態と同様に電界緩和を行い、高耐圧化を実現する。カソード側には、n型不純物濃度層36とn+型高濃度不純物層35とが形成され、n+型高濃度不純物層35にオーミックコンタクトしたカソード電極302が内側誘電体分離領域701を横切って隣接領域へ引き出される。カソード電極302の下には第1フィールド酸化膜51を介してn型のフローティング半導体層81が構成されて、前記の引き出された部分でのカソード電極による電界集中を低減している。
次に、本発明の第5実施形態に係る誘電体分離型半導体装置について説明する。
図11は、本発明の第5実施形態に係る誘電体分離型半導体装置(p−MOSトランジスタ)の断面図である。p−MOSトランジスタ250は、第1実施形態のn−MOSトランジスタ210と同じ構造、同じプロセスで同時に形成される内側誘電体分離領域701、及び外側誘電体分離領域702で素子分離されている。
本実施形態では、ソース電極203が配置されている側の内側誘電体分離領域701、と外側誘電体分離領域702との間も広くとり、その上のソース電極の面積は、ソース電位の半分程度までバイアスされる寸法が設定できるようになっている点が特徴である。
ソース領域に誘電体分離領域を挟んで隣接するフローティング半導体層81が自己バイアスされて高い電位となるため、この電位の影響でソース領域で支える電位差は低減され電界集中が回避される。
次に、本発明の第6実施形態に係る誘電体分離型半導体装置について説明する。
図12は、誘電体分離型半導体装置(半導体集積回路装置)を用いたモータドライブシステムの構成図である。モータドライブシステム100は、モータ300を駆動する6個のIGBTと逆並列接続された6個の転流ダイオードから構成されるU相,V相,W相の3相のIGBTインバータ400と、IGBTインバータ400を制御する半導体集積回路装置200とを備える。なお、IGBTインバータ400には、直流電源が接続される。
U相上駆動回路501は、レベルシフト回路に使われるn−MOSトランジスタ210がオン信号用とオフ信号用とで二つ配置されている。この高耐圧のn−MOSトランジスタ210は、第1実施形態で示した素子であるが、他の実施形態の素子で置き換えることもできる。
図14は、本発明の第7実施形態に係る半導体集積回路装置の一部であるU相上駆動回路501aの平面図である。第6実施形態と同一の番号については同じ機能を有している。
内側誘電体分離領域751は、レベルシフト回路513、ロジック回路514、及びドライブ回路515の領域を囲んでいる。さらに、誘電体分離領域752がレベルシフト回路を含む上アーム駆動回路全体を囲んでいる。さらに、内側誘電体分離領域751、及び外側誘電体分離領域752で挟まれた領域の半導体層はフローティング電位ではなく、電極850の部分で一定電位が与えられている。例えば、本実施形態では最高電位の1/2の電位を電極850に与えている。
以上、本発明を実施形態に基づき具体的に説明したが、本発明は実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
2 ソース電極(制御電極)
3 ドレイン電極(金属電極)
5 シリコン支持基板(支持基板)
6 埋め込み酸化膜(絶縁膜)
7 誘電体分離領域
8 シリコン活性層(n−型低濃度不純物層、第一半導体層)
9 層間絶縁膜
10 n+型ソース層
11 n+型高濃度不純物層(エミッタ)
13,20 p+型高濃度不純物層(ソース領域)
21,22 p+型高濃度不純物層
23 n+型高濃度不純物層(ソース領域)
30 n+ドレイン層
31 p拡散層
32 n型不純物濃度層(ドレイン層)
33 p+型高濃度不純物層(コレクタ)
34,36 n型不純物濃度層
35 n+型高濃度不純物層
37 p−型ドレイン層
38 p+型高濃度不純物層
40 p型チャネル層
41,42,43 p型不純物濃度層
44 nチャネル領域
45 n型不純物濃度層
50 フィールド酸化膜(フィールドシリコン酸化膜)
51 第1フィールド酸化膜(シリコン窒化膜)
52 第2フィールド酸化膜(シリコン窒化膜)
53 第3フィールド酸化膜
71 溝側壁シリコン酸化膜
72 埋め込み多結晶シリコン
81 フローティング半導体層(第二半導体層)
88 n型不純物濃度層 (n型ウエル領域)
100 モータドライブシステム
200 半導体集積回路装置
201 エミッタ電極
203 ソース電極
210,220 n−MOSトランジスタ(高耐圧半導体)
230,400 IGBT(高耐圧半導体)
240 高耐圧ダイオード(高耐圧半導体)
250 p−MOSトランジスタ(高耐圧半導体)
300 モータ
303 ドレイン電極
400 IGBTインバータ
501,501a U相上駆動回路
502 V相上駆動回路
503 W相上駆動回路
504 U相下駆動回路
505 V相下駆動回路
506 W相下駆動回路
513 レベルシフト回路
514 ロジック回路
515 ドライブ回路
550 ドレインパッド電極
600 制御ロジック
700 電源
400 IGBTインバータ
701 内側誘電体分離領域
702 外側誘電体分離領域
750 誘電体分離領域(他の誘電体分離領域)
751 内側誘電体分離領域
752 外側誘電体分離領域
Claims (9)
- 支持基板、この支持基板に積層された絶縁膜、及びこの絶縁膜に積層された第一半導体層を備えた高耐圧半導体と、この高耐圧半導体の制御電極に接続され、かつ、前記支持基板に形成される制御回路とを備える半導体集積回路装置において、
前記高耐圧半導体は、
前記第一半導体層を取り囲むように、閉ループ状の絶縁膜が形成された内側誘電体分離領域と、
前記内側誘電体分離領域の外周に、閉ループ状の絶縁膜が形成された外側誘電体分離領域と、
前記絶縁膜の表面であって、前記内側誘電体分離領域と前記外側誘電体分離領域との間に形成された第二半導体層と、
前記内側誘電体分離領域、前記外側誘電体分離領域、及び前記第二半導体層の表面に積層されたフィールドシリコン酸化膜と、
前記第一半導体層に接続され、前記内側誘電体分離領域を横切って引き出され、前記フィールドシリコン酸化膜の表面に形成された金属パッド電極と
を備え、
前記第二半導体層は、電気的にフローティング状態であり、かつ前記金属パッド電極の下部に位置することを特徴とする半導体集積回路装置。 - 前記内側誘電体分離領域、又は前記外側誘電体分離領域は、多重に形成されていることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記内側誘電体分離領域、及び前記外側誘電体分離領域は、前記フィールドシリコン酸化膜の表面から前記絶縁膜まで垂直に形成されていることを特徴とする請求項1に記載の半導体集積回路装置。
- 前記高耐圧半導体は、MOSトランジスタであり、
前記第一半導体層は、所定領域に高濃度ドレイン層が設けられ、
前記制御電極は、ソース電極、及びゲート電極であり、
前記金属パッド電極は、前記高濃度ドレイン層に接続されたドレイン電極である
ことを特徴とする請求項1に記載の半導体集積回路装置。 - 前記金属パッド電極は、前記第二半導体層の表面で前記フィールドシリコン酸化膜を介して所定の大きさで配置されることにより、前記第二半導体層が容量結合によりバイアスされることを特徴とする請求項1乃至請求項4の何れか1項に記載の半導体集積回路装置。
- 前記第二半導体層は、前記金属パッド電極の電位の1/2にバイアスされることを特徴とする請求項1乃至請求項4の何れか1項に記載の半導体集積回路装置。
- 前記外側誘電体分離領域の外周に他の誘電体分離領域が形成され、
前記他の誘電体分離領域の内部にスイッチング素子とダイオードとで構成されるインバータを最適に制御するドライバ回路が構成されていることを特徴とする請求項4乃至請求項6の何れか1項に記載の半導体集積回路装置。 - 前記高耐圧半導体は、高耐圧IGBTであり、
前記第一半導体層は、低不純物濃度コレクタ領域であり、
前記低不純物濃度コレクタ領域の所定領域に高濃度コレクタ層を設けたことを特徴とする請求項1に記載の半導体集積回路装置。 - 前記高耐圧半導体は、高耐圧ダイオードであり、
前記第一半導体層は、低不純物濃度カソード領域により構成された
ことを特徴とする請求項1に記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218086A JP5132481B2 (ja) | 2008-08-27 | 2008-08-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008218086A JP5132481B2 (ja) | 2008-08-27 | 2008-08-27 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010056212A JP2010056212A (ja) | 2010-03-11 |
JP5132481B2 true JP5132481B2 (ja) | 2013-01-30 |
Family
ID=42071831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008218086A Expired - Fee Related JP5132481B2 (ja) | 2008-08-27 | 2008-08-27 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5132481B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028451A (ja) * | 2010-07-21 | 2012-02-09 | Hitachi Ltd | 半導体集積回路装置 |
JP5762353B2 (ja) * | 2012-05-01 | 2015-08-12 | 三菱電機株式会社 | 半導体装置 |
JP6155911B2 (ja) * | 2013-07-04 | 2017-07-05 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5113236A (en) * | 1990-12-14 | 1992-05-12 | North American Philips Corporation | Integrated circuit device particularly adapted for high voltage applications |
JP4206543B2 (ja) * | 1999-02-02 | 2009-01-14 | 株式会社デンソー | 半導体装置 |
JP2005064472A (ja) * | 2003-07-25 | 2005-03-10 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
JP4984579B2 (ja) * | 2006-03-10 | 2012-07-25 | 株式会社日立製作所 | 高耐圧半導体集積回路装置 |
JP2008004592A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-08-27 JP JP2008218086A patent/JP5132481B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010056212A (ja) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616856B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5994939B2 (ja) | 半導体装置 | |
JP5530602B2 (ja) | 半導体装置およびその製造方法 | |
JP5757145B2 (ja) | 半導体装置 | |
US6677622B2 (en) | Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure | |
JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
JP2009033036A (ja) | 半導体装置及びこれを用いた電気回路装置 | |
JP2005311075A (ja) | 誘電体分離型半導体装置 | |
JP2011159828A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5040135B2 (ja) | 誘電体分離型半導体装置及びその製造方法 | |
JP5221976B2 (ja) | 半導体装置及びその製造方法 | |
JP5132481B2 (ja) | 半導体集積回路装置 | |
JP2016048734A (ja) | 半導体装置 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP4835773B2 (ja) | 半導体装置 | |
US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
US20180012984A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6026767B2 (ja) | 半導体装置およびその製造方法 | |
JP5092202B2 (ja) | 半導体装置 | |
JP2004006555A (ja) | 半導体装置 | |
JP2000068372A (ja) | 半導体デバイス及びその製造方法 | |
JP5560124B2 (ja) | 半導体装置及びその製造方法 | |
JP5120418B2 (ja) | 半導体装置 | |
TWI440178B (zh) | 半導體功率元件 | |
JP2007324361A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121030 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121106 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5132481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |