JP6028332B2 - 液晶装置、及び電子機器 - Google Patents

Description

本発明は、液晶装置、及び電子機器に関する。

上記液晶装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置は、例えば、液晶プロジェクターの液晶ライトバルブとして用いられる。

上記のような液晶装置においては、液晶注入時に混入した、又は液晶層を取り囲むシール材から溶出したイオン性不純物が、画素領域に拡散したり凝集したりすることにより、表示品質が劣化することが知られている。

そこで、特許文献１に記載のように、画素領域の周囲に複数の電極を設け、電極間の電位を変化させることにより、不純物イオンを画素領域の外側に移動させて、表示品質を向上させる技術が開示されている。

特開２００８−５８４９７号公報

しかしながら、上記特許文献１には、画素領域の周囲に電極を設けることは開示されているが、電極と接続された端子の配置位置や、電極と端子とを接続する接続配線のレイアウトについては開示されていない。更に、この接続配線が他の配線と平面的に交差（ブリッジ）する場合には、製造工程において当該配線間に静電破壊が生じると当該配線の断線や短絡などの不具合が生じ易く、歩留まりが低下するおそれがあるという課題がある。

本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。

［適用例１］本適用例に係る液晶装置は、画素領域を有する素子基板と、前記素子基板と対向するように配置された対向基板と、前記素子基板と前記対向基板とを貼り合わせるシール材と、前記素子基板と前記対向基板とに挟持された液晶層と、を備え、前記素子基板は、データ線駆動回路に信号を供給する複数のデータ信号供給配線と、前記複数のデータ信号供給配線の各々と電気的に接続された複数の第１接続用端子と、走査線駆動回路に信号を供給する複数の走査信号供給配線と、前記複数の走査信号供給配線の各々と電気的に接続された複数の第２接続用端子と、前記画素領域と前記シール材との間に配置された画素周辺電極と、前記画素周辺電極に電気的に接続された周辺電極用配線と、前記周辺電極用配線に電気的に接続された第３接続用端子と、を有し、前記第３接続用端子は、前記複数の第１接続用端子と前記複数の第２接続用端子との間に配置され、前記周辺電極用配線は、前記複数のデータ信号供給配線及び前記複数の走査信号供給配線のうちの少なくとも一部の配線と平面的に交差しないように配置されていることを特徴とする。

本適用例によれば、データ信号供給配線と電気的に接続された第１接続用端子と、走査信号供給配線と電気的に接続された第２接続用端子との間に、周辺電極用配線に電気的に接続された第３接続用端子が配置され、データ信号供給配線及び走査信号供給配線と周辺電極用配線とが平面的に交差しないように配置されているので、交差した際に発生する配線間の静電破壊を防ぐことができる。また、画素周辺電極に適正な電圧を印加することが可能となり、画素領域に表示ムラ（シミ）が発生することを抑えることができる。

［適用例２］本適用例に係る液晶装置は、画素領域を有する素子基板と、前記素子基板と対向するように配置された対向基板と、前記素子基板と前記対向基板とを貼り合わせるシール材と、前記素子基板と前記対向基板とに挟持された液晶層と、を備え、前記素子基板は、複数のデータ線の各々に信号を供給する複数のデータ信号供給配線と、前記複数のデータ信号供給配線の各々と電気的に接続された複数の第１接続用端子と、走査線駆動回路に信号を供給する複数の走査信号供給配線と、前記複数の走査信号供給配線の各々と電気的に接続された複数の第２接続用端子と、前記画素領域と前記シール材との間に配置された画素周辺電極と、前記画素周辺電極に電気的に接続された周辺電極用配線と、前記周辺電極用配線に電気的に接続された第３接続用端子と、を有し、前記第３接続用端子は、前記複数の第１接続用端子と前記複数の第２接続用端子との間に配置され、前記周辺電極用配線は、前記複数のデータ信号供給配線及び前記複数の走査信号供給配線のうちの少なくとも一部の配線と平面的に交差しないように配置されていることを特徴とする。

本適用例によれば、データ信号供給配線と電気的に接続された第１接続用端子と、走査信号供給配線と電気的に接続された第２接続用端子との間に、周辺電極用配線に電気的に接続された第３接続用端子が配置され、データ信号供給配線及び走査信号供給配線と周辺電極用配線とが平面的に交差しないように配置されているので、交差した際に発生する配線間の静電破壊を防ぐことができる。また、画素周辺電極に適正な電圧を印加することが可能となり、画素領域に表示ムラ（シミ）が発生することを抑えることができる。

［適用例３］上記適用例に係る液晶装置において、前記走査信号供給配線及び前記データ信号供給配線は、電源配線及びパルス信号配線を含み、前記周辺電極用配線は、前記パルス信号配線と平面的に交差しないように配置されていることが好ましい。

本適用例によれば、周辺電極用配線が少なくともパルス信号配線と平面的に交差しないように配置されるので、周辺電極用配線にパルス信号配線からノイズが加わることを抑えることが可能となる。具体的には、周波数の低い信号や振幅の大きい信号が供給される配線と、周辺電極用配線とが交差しないように配置される。よって、画素周辺電極を正常な電圧で動作させることができる。言い換えれば、ノイズが加わりにくい電源配線と周辺電極用配線とは交差してもよい。その結果、画素領域にシミが発生することを抑えることができる。

［適用例４］上記適用例に係る液晶装置において、前記周辺電極用配線は、前記データ信号供給配線のうち少なくともスタートパルス信号配線と前記走査信号供給配線との間に、前記スタートパルス信号配線及び前記走査信号供給配線と平面的に重ならないように配置されていることが好ましい。

本適用例によれば、周辺電極用配線が少なくともスタートパルス信号配線と平面的に重ならないように配置するので、周波数の遅いスタートパルスを供給する配線と交差することに起因して、周辺電極用配線にノイズがのることを抑えることができる。また、スタートパルスが供給されるデータ線駆動回路を内蔵する液晶装置に適用することができる。

［適用例５］上記適用例に係る液晶装置において、前記周辺電極用配線は、前記データ信号供給配線のうち少なくともセレクター信号配線と前記走査線信号供給配線との間に、前記セレクター信号配線及び前記走査線信号供給配線と平面的に重ならないように配置されていることが好ましい。

本適用例によれば、周辺電極用配線が少なくともセレクター信号配線と平面的に重ならないように配置するので、周波数の振幅の幅が大きいセレクター信号配線と交差することに起因して、周辺電極用配線にノイズがのることを抑えることができる。また、データ線駆動回路が外付けされた液晶装置に適用することができる。

［適用例６］上記適用例に係る液晶装置において、前記画素周辺電極は、前記画素領域を囲むように繋がって配置されていることが好ましい。

本適用例によれば、画素周辺電極が画素領域を囲むように繋がって配置されているので、画素領域内の位置に影響なくシミの発生を抑えることができる。言い換えれば、少なくとも画素領域の四隅を保護することができる。

［適用例７］上記適用例に係る液晶装置において、前記画素周辺電極は、画素電極と同層に設けられていることが好ましい。

本適用例によれば、例えば、ＩＴＯ（Indium Tin Oxide）で構成された画素電極と同じ材料で画素周辺電極を形成するので、新規に製造工程を増やすことなく製造することができる。

［適用例８］上記適用例に係る液晶装置において、前記周辺電極用配線は、前記画素周辺電極における前記画素領域に近い部分で電気的に接続されていることが好ましい。

本適用例によれば、例えば、ＩＴＯより抵抗が低いアルミニウムを用いた周辺電極用配線を、画素領域に近い部分まで延ばし、そこでＩＴＯで構成された画素周辺電極と電気的に接続するため、比較的低抵抗で周辺電極用配線と画素電極とを接続させることができる。

［適用例９］本適用例に係る電子機器は、上記した液晶装置を備えることを特徴とする。

本適用例によれば、上記に記載の液晶装置を備えているので、静電破壊やノイズに起因する表示不良が抑えられ、表示品質を向上させることが可能な電子機器を提供することができる。

第１実施形態の液晶装置の構成を示す模式平面図。 図１に示す液晶パネルのＨ−Ｈ’線に沿う模式断面図。 液晶装置の電気的な構成を示す回路図。 画素の電気的な構成を示す等価回路図。 画素の構造を示す模式断面図。 無機材料の斜め蒸着方向とイオン性不純物に起因する表示不具合との関係を示す概略平面図。 画素周辺電極に係わる要素を備えた液晶装置の構成を示す模式平面図。 液晶装置を備えた投射型表示装置の構成を示す概略図。 第２実施形態の液晶装置の構成を示す模式平面図。 第３実施形態の液晶装置の構成を示す模式平面図。 図１０の液晶装置のＡ部を拡大して示す拡大断面図。

以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。

なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。

（第１実施形態）
本実施形態では、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜液晶装置＞
まず、本実施形態の液晶装置について図１〜図５を参照して説明する。図１は、液晶装置の構成を示す模式平面図である。図２は、図１に示す液晶パネルのＨ−Ｈ’線に沿う模式断面図である。図３は、液晶装置の電気的な構成を示す回路図である。図４は、画素の電気的な構成を示す等価回路図である。図５は、液晶装置における画素の構造を示す模式断面図である。

図１及び図２に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。素子基板１０を構成する第１基材１０ａ、および対向基板２０を構成する第２基材２０ａは、例えば、ガラス基板、石英基板などの透明基板が用いられている。

素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外周に沿って配置されたシール材４０を介して接合されている。その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層５０を構成している。シール材４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材４０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール材４０の内側には、複数の画素Ｐが配列した画素領域Ｅが設けられている。また、シール材４０と画素領域Ｅとの間には、画素領域Ｅを取り囲んで見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは遮光性の金属酸化物などからなる。なお、画素領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。また、図１及び図２では図示省略したが、画素領域Ｅにおいて複数の画素Ｐをそれぞれ平面的に区分する遮光部（ブラックマトリックス；ＢＭ）が対向基板２０に設けられている。

素子基板１０の第１辺に沿ったシール材４０と該第１辺との間に、データ線駆動回路１０１が設けられている。また、該第１辺に対向する第２辺に沿ったシール材４０と画素領域Ｅとの間に、検査回路１０３が設けられている。さらに、該第１辺に交差する第３辺と第３辺に対向する第４辺に沿ったシール材４０と画素領域Ｅとの間に走査線駆動回路１０２が設けられている。第２辺に沿ったシール材４０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、該第１辺に沿って配列した複数の接続用端子としての外部接続用端子１０４に接続されている。以降、該第１辺に沿った方向をＸ方向とし、第３辺に沿った方向をＹ方向として説明する。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１に沿ったシール材４０と画素領域Ｅとの間に設けてもよい。

図２に示すように、第１基材１０ａの液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５およびスイッチング素子である薄膜トランジスター（Thin Film Transistor、以降、「ＴＦＴ」と呼称する）３０と、信号配線と、これらを覆う第１配向膜１８とが形成されている。

また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板１０は、少なくとも画素電極１５、ＴＦＴ３０、信号配線、第１配向膜１８を含むものである。

対向基板２０の液晶層５０側の表面には、見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆うように設けられた共通電極２３と、共通電極２３を覆う第２配向膜２４とが設けられている。本発明における対向基板２０は、少なくとも見切り部２１、共通電極２３、第２配向膜２４を含むものである。

見切り部２１は、図１に示すように画素領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Ｅに入射しないように遮蔽して、画素領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。

共通電極２３は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続している。

画素電極１５を覆う第１配向膜１８および共通電極２３を覆う第２配向膜２４は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、第１配向膜１８および第２配向膜２４として上記無機配向膜が採用されている。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。

次に、図３および図４を参照して、液晶装置１００の電気的な構成について説明する。図３に示すように、液晶装置１００は、第１基材１０ａ上の画素領域Ｅの周辺に位置する画素周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、サンプリング回路７０などの駆動回路と、複数の外部接続用端子１０４と、を有している。

さらに、外部接続用端子１０４に接続された、データ線駆動回路１０１に電源（ＶＤＤＸ、ＶＳＳＸ）や駆動用の信号（ＤＸ、ＣＬＸなど）を供給するためのデータ信号供給配線１１４、走査線駆動回路１０２に電源（ＶＤＤＹ、ＶＳＳＹ）や駆動用の信号（ＤＹ、ＣＬＹなど）を供給するための走査信号供給配線１２１、画像信号（ＶＩＤ１〜ＶＩＤ６）をサンプリング回路７０を介してデータ線６ａに供給するための複数の画像信号線１１１などを含む複数のセレクター信号供給配線１１４ｂ（セレクター信号配線）を有している。

データ線駆動回路１０１には、外部回路から外部接続用端子１０４及びデータ信号供給配線１１４（スタートパルス信号配線を含む）を介してＸクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）、及びＸスタートパルスＤＸなどが供給される。データ線駆動回路１０１は、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ（及び反転Ｘクロック信号ＣＬＸ）に基づくタイミングで、選択信号Ｓ１，Ｓ２，・・・，Ｓｎを順次生成して複数の選択信号供給線１１３にそれぞれ出力する。

走査線駆動回路１０２には、外部回路から外部接続用端子１０４及び走査信号供給配線１２１を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ）、Ｙスタートパルス信号ＤＹなどが供給される。走査線駆動回路１０２は、これらの信号に基づいて走査信号Ｇ１，Ｇ２，・・・，Ｇｍを順次生成して複数の走査線３ａにそれぞれ出力する。

サンプリング回路７０は、Ｎチャネル型の片チャネル型ＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリングトランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。互いに隣り合う６本のデータ線６ａがそれぞれ接続された６個のＳ−ＴＦＴ７１のゲートは１つに纏められて１本の選択信号供給線１１３に接続されている。つまりデータ線駆動回路１０１から各選択信号Ｓ１，Ｓ２，・・・，Ｓｎが６個のＳ−ＴＦＴ７１を１つの単位（系列）として供給される。

１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１のソースには６本の画像信号線１１１のうちいずれかが接続配線１１２を経由して接続されている。Ｓ−ＴＦＴ７１のドレインにはデータ線６ａが接続されている。サンプリング回路７０は、選択信号Ｓ１，Ｓ２，・・・，Ｓｎが入力されると、１つの単位（系列）を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに選択信号Ｓ１，Ｓ２，・・・，Ｓｎに応じて画像信号（ＶＩＤ１〜ＶＩＤ６）を順次供給する。

液晶装置１００には、前述したように、第１基材１０ａの中央部分を占める画素領域Ｅに、マトリックス状に配列された複数の画素Ｐを有している。

図４に示すように、複数の画素Ｐには、それぞれ、画素電極１５と当該画素電極１５をスイッチング制御するためのＴＦＴ３０と、保持容量１６とが形成されている。画像信号（ＶＩＤ１〜ＶＩＤ６）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号Ｇ１，Ｇ２，・・・，Ｇｍが供給される走査線３ａが当該ＴＦＴ３０のゲートに接続されている。画素電極１５と保持容量１６の一方の電極がＴＦＴ３０のドレインに接続されている。保持容量１６の他方の電極は走査線３ａと並行して配置された容量線３ｂに接続されている。

また、図３に示すように、容量線３ｂは、Ｘ方向において画素領域Ｅの外側まで引き出され、容量線３ｂの両端が走査線駆動回路１０２と画素領域Ｅとの間においてＹ方向に延在する一対の接続配線１３１に電気的に接続されている。一対の接続配線１３１のそれぞれは、対向基板２０の角部に設けられた４つの上下導通部１０６のうちＸ方向において対峙する上下導通部１０６同士を電気的に接続する一対の接続配線１３２に電気的に接続されている。

一対の接続配線１３２同士は、上下導通部１０６と電気的に接続された対向基板２０の共通電極２３を介して電気的に接続される。さらに一対の接続配線１３２のうちの外部接続用端子１０４側に位置する接続配線１３２は、共通電位（ＬＣＣＯＭ）が供給される外部接続用端子１０４に接続された引き回し配線１３３に接続されている。つまり、容量線３ｂには、共通電位（ＬＣＣＯＭ）が印加される。

サンプリング回路７０の６個を１つの単位（系列）としたＳ−ＴＦＴ７１に供給される選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、この順に順次に供給してもよいし、隣り合う６本のデータ線６ａに対応するＳ−ＴＦＴ７１に対して、系列ごとに供給するようにしてもよい。なお、図３に示すように、本実施形態においては、選択信号Ｓ１，Ｓ２，・・・，Ｓｎは、６相にシリアル−パラレル展開された画像信号（ＶＩＤ１〜ＶＩＤ６）の夫々に対応して、６本のデータ線６ａの組に対してグループ（系列）ごとに供給されるよう構成されている。

画像信号（ＶＩＤ１〜ＶＩＤ６）の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるように構成してもよい。

走査線３ａには、走査線駆動回路１０２から所定のタイミングでパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍが、この順に順次印加される構成となっている。前述したように、画素電極１５はＴＦＴ３０のドレインに電気的に接続されており、走査信号Ｇ１，Ｇ２，…，ＧｍによってＴＦＴ３０が一定期間だけＯＮ状態となり、データ線６ａから供給される画像信号（ＶＩＤ１〜ＶＩＤ６）が画素電極１５に所定のタイミングで書き込まれる。

さらに、各画素Ｐに保持された画像信号（ＶＩＤ１〜ＶＩＤ６）がリークするのを防ぐために、画素電極１５と共通電極２３との間に形成される液晶容量と並列に保持容量１６が付加されている。

画素電極１５を介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号（ＶＩＤ１〜ＶＩＤ６）は、対向基板２０に形成された共通電極２３との間で一定期間保持される。液晶層５０は印加される電圧レベルにより液晶分子の配向や秩序が変化して、液晶層５０を透過する光が変調され、階調表示を可能とする。

ノーマリーホワイトモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Ｐの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置１００からは画像信号（ＶＩＤ１〜ＶＩＤ６）に応じたコントラストをもつ表示光が射出され、表示が行われる。

なお、画像信号（ＶＩＤ１〜ＶＩＤ６）は、液晶層５０を交流駆動するために共通電位（ＬＣＣＯＭ）に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置１００の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置１００の駆動方式は、相展開駆動方式に限定されるものではない。

図３に示すように、素子基板１０には、接続配線１３１の近傍に本発明における画素周辺電極１４１が画素領域Ｅを囲んで設けられている。画素周辺電極１４１は、素子基板１０のＸ方向の端においてＹ方向に延在する周辺電極用配線１４２に接続されている。画素周辺電極１４１は、例えば、画素電極１５と同層に設けられている。

周辺電極用配線１４２は、Ｘ方向に配列した複数の外部接続用端子１０４のうち第１外部接続用端子１０４ａ（第１接続用端子）と第２外部接続用端子１０４ｂ（第２接続用端子）との間に配置された第３外部接続用端子１０４ｃ（第３接続用端子）に接続されている。素子基板１０における画素周辺電極１４１の詳しい配置については、後述する実施例において説明する。

次に、図５を参照して液晶装置１００の画素Ｐにおける構造、特に素子基板１０の詳しい配線構造と液晶分子の配向状態について説明する。

図５に示すように、第１基材１０ａ上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。

走査線３ａを覆うように、例えば酸化シリコンなどからなる第１絶縁膜（下地絶縁膜）１１ａが形成され、第１絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、第１ソース／ドレイン領域、接合領域、チャネル領域、接合領域、第２ソース／ドレイン領域を有するＬＤＤ構造が形成されている。

半導体層３０ａを覆うように第２絶縁膜（ゲート絶縁膜）１１ｂが形成される。さらに第２絶縁膜１１ｂを挟んでチャネル領域に対向する位置にゲート電極３０ｇが形成される。

ゲート電極３０ｇと第２絶縁膜１１ｂとを覆うようにして第３絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第２絶縁膜１１ｂ、第３絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。

そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第３絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）やその合金などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介して第１ソース／ドレイン領域に繋がるソース電極３１ならびにデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介して第２ソース／ドレイン領域に繋がるドレイン電極３２（第１中継電極６ｂ）が形成される。

次に、データ線６ａおよび第１中継電極６ｂと第３絶縁膜１１ｃを覆って第１層間絶縁膜１２が形成される。第１層間絶縁膜１２は、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。

第１中継電極６ｂと重なる位置に第１層間絶縁膜１２を貫通するコンタクトホールＣＮＴ３が形成される。このコンタクトホールＣＮＴ３を被覆すると共に第１層間絶縁膜１２を覆うように例えばＡｌ（アルミニウム）やその合金などの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、配線７ａと、コンタクトホールＣＮＴ３を介して第１中継電極６ｂに電気的に接続される第２中継電極７ｂとが形成される。

配線７ａは、平面的にＴＦＴ３０の半導体層３０ａやデータ線６ａと重なるように形成され、固定電位が与えられてシールド層として機能するものである。

配線７ａと第２中継電極７ｂとを覆うように第２層間絶縁膜１３ａが形成される。第２層間絶縁膜１３ａも、例えばシリコンの酸化物や窒化物あるいは酸窒化物を用いて形成することができ、ＣＭＰ処理などの平坦化処理が施される。

第２層間絶縁膜１３ａの第２中継電極７ｂと重なる位置にコンタクトホールＣＮＴ４が形成される。このコンタクトホールＣＮＴ４を被覆すると共に第２層間絶縁膜１３ａを覆うように例えばＡｌ（アルミニウム）やその合金などの遮光性の金属からなる導電膜が形成され、これをパターニングすることにより、第１容量電極１６ａと第３中継電極１６ｄとが形成される。

第１容量電極１６ａのうち、後に形成される誘電体層１６ｂを介して第２容量電極１６ｃと対向する部分の外縁を覆うように絶縁膜１３ｂがパターニング形成される。また、第３中継電極１６ｄのうちコンタクトホールＣＮＴ５と重なる部分を除いた外縁を覆うように絶縁膜１３ｂがパターニング形成される。

絶縁膜１３ｂと第１容量電極１６ａを覆って誘電体層１６ｂが成膜される。誘電体層１６ｂとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ₂）、アルミナ（Ａｌ₂Ｏ₃）、酸化タンタル（Ｔａ₂Ｏ₅）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。平面的に第３中継電極１６ｄと重なる部分の誘電体層１６ｂはエッチング等により除かれる。

誘電体層１６ｂを覆うように例えばＴｉＮ（窒化チタン）などの導電膜が形成され、これをパターニングすることにより、第１容量電極１６ａに対向配置され、第３中継電極１６ｄに繋がる第２容量電極１６ｃが形成される。誘電体層１６ｂと、誘電体層１６ｂを挟んで対向配置された第１容量電極１６ａと第２容量電極１６ｃとにより保持容量１６が構成される。

次に、第２容量電極１６ｃと誘電体層１６ｂとを覆う第３層間絶縁膜１４が形成される。第３層間絶縁膜１４も例えばシリコンの酸化物や窒化物からなり、ＣＭＰ処理などの平坦化処理が施される。第２容量電極１６ｃが第３中継電極１６ｄと接した部分に到達するように第３層間絶縁膜１４を貫通するコンタクトホールＣＮＴ５が形成される。

このコンタクトホールＣＮＴ５を被覆し、第３層間絶縁膜１４を覆うようにＩＴＯなどの透明導電膜（電極膜）が成膜される。この透明導電膜（電極膜）をパターニングしてコンタクトホールＣＮＴ５を介して第２容量電極１６ｃおよび第３中継電極１６ｄと電気的に繋がる画素電極１５が形成される。

第２容量電極１６ｃは第３中継電極１６ｄ、コンタクトホールＣＮＴ４、第２中継電極７ｂ、コンタクトホールＣＮＴ３、第１中継電極６ｂを介してＴＦＴ３０のドレイン電極３２と電気的に接続すると共に、コンタクトホールＣＮＴ５を介して画素電極１５と電気的に接続している。

第１容量電極１６ａは複数の画素Ｐに跨るように形成され、等価回路（図４参照）における容量線３ｂとして機能している。これにより、ＴＦＴ３０のドレイン電極３２を介して画素電極１５に与えられた電位を第１容量電極１６ａと第２容量電極１６ｃとの間において保持することができる。

このように第１基材１０ａ上には、複数の配線層が形成されており、配線層間を絶縁する絶縁膜や層間絶縁膜の符号を用いて配線層を表すこととする。すなわち、第１絶縁膜１１ａ、第２絶縁膜１１ｂ、第３絶縁膜１１ｃを括って配線層１１と呼ぶ。配線層１１の代表的な配線はゲート電極３０ｇである。第１層間絶縁膜１２の代表的な配線はデータ線６ａである。第２層間絶縁膜１３ａ、絶縁膜１３ｂ、誘電体層１６ｂを括って配線層１３と呼び、代表的な配線は配線７ａである。同じく、第３層間絶縁膜１４の代表的な配線は、第１容量電極１６ａ（容量線３ｂ）である。

素子基板１０の画素電極１５を覆うように第１配向膜１８が形成され、液晶層５０を介して素子基板１０に対向配置される対向基板２０の共通電極２３を覆うように第２配向膜２４が形成される。前述したように、配向膜１８，２４は無機配向膜であって、酸化シリコンなどの無機材料を所定の方向から例えば斜め蒸着して柱状に成長したカラム１８ａ，２４ａの集合体からなる。このような配向膜１８，２４に対して負の誘電異方性を有する液晶分子ＬＣは、配向膜面の法線方向に対してカラム１８ａ，２４ａの傾斜方向に３度〜５度のプレチルト角度を有して略垂直配向する。画素電極１５と共通電極２３との間に交流電位を与えて液晶層５０を駆動することによって液晶分子ＬＣは画素電極１５と共通電極２３との間に生ずる電界方向に傾くように挙動（振動）する。

図６は、無機材料の斜め蒸着方向とイオン性不純物に起因する表示不具合との関係を示す概略平面図である。

カラム１８ａ，２４ａ（図５参照）を形成するところの無機材料の斜め蒸着方向は、図６に示すように、例えば、素子基板１０側では、破線の矢印で示したように右上から左下に向かって所定の方位角度θａでＹ方向と交差する方向である。素子基板１０に対して対向配置される対向基板２０側では、実線の矢印で示したように左下から右上に向かって所定の方位角度θａでＹ方向と交差する方向である。所定の角度θａは、例えば４５度である。なお、図６に示した斜め蒸着方向は、液晶装置１００を対向基板２０側から見たときの方向である。

液晶層５０を駆動することにより、液晶分子ＬＣの挙動（振動）が生じ、液晶層５０と配向膜１８，２４との界面近傍に、図６に示した破線あるいは実線の矢印で示した斜め蒸着方向に液晶分子ＬＣのフロー（流れ）が生ずる。仮に液晶層５０に正または負のイオン性不純物が含まれていると、イオン性不純物は液晶分子ＬＣのフロー（流れ）に沿って画素領域Ｅの角部に向かって誘導され偏在するおそれがある。イオン性不純物の偏在により角部に位置する画素Ｐにおいて液晶層５０の絶縁抵抗が低下すると、当該画素Ｐにおいて駆動電位の低下を招き、図６に示すような表示ムラ（シミ）や通電による焼き付き現象が顕著となる。

本実施形態の液晶装置１００は、図３に示した素子基板１０の画素周辺電極１４１に直流電位を与えて、上記表示ムラや焼き付き現象を招く要因となる正または負のイオン性不純物の偏在を改善するものである。

前述したように素子基板１０は、複数の配線層を有しており、シール材４０と画素領域Ｅとの間の画素周辺領域には、所定の電位が与えられた各種の配線が存在する。画素周辺電極１４１の機能を十分に発揮させるには、他の配線の電位の影響を受け難くする必要があり、画素周辺電極１４１と他の配線との相対的な配置を適正化する必要がある。以降、本実施形態の素子基板１０の配線構造を説明する。

図７は、画素周辺電極、周辺電極用配線、及び外部接続用端子を有する液晶装置の構成を示す模式平面図である。以下、画素周辺電極に係わる要素を備えた液晶装置の構成について、図７を参照しながら説明する。

図７に示すように、本実施形態の液晶装置１００は、上記したように、素子基板１０の第１辺に沿ってデータ線駆動回路１０１が設けられている。また、第１辺と直交（交差）する第３辺及び第４辺に沿って走査線駆動回路１０２が設けられている。また、第１辺とデータ線駆動回路１０１との間に複数の外部接続用端子１０４が設けられている。

画素領域Ｅの周囲には、画素領域Ｅを囲むように連続して（繋がって）画素周辺電極１４１が設けられている。画素周辺電極１４１は、素子基板１０のＹ方向に延在する周辺電極用配線１４２に接続されている。

上記したように、画素周辺電極１４１は、画素領域Ｅの周囲に設けられている。そして、周辺電極用配線１４２を、画素周辺電極１４１における画素領域Ｅになるべく近い部分まで延在させる。具体的には、例えば、ＩＴＯからなる画素周辺電極１４１と、ＩＴＯより抵抗が低いアルミニウムからなる周辺電極用配線１４２とを電気的に接続させることにより、低抵抗化することができる。

周辺電極用配線１４２は、Ｘ方向に配列した複数の外部接続用端子１０４のうち、第３外部接続用端子１０４ｃ（ＣＥ）に電気的に接続されている。第３外部接続用端子１０４ｃ（ＣＥ）は、第１外部接続用端子１０４ａの１つである基準電位（ＶＳＳＸ）が印加される外部接続用端子１０４ａ１と、第２外部接続用端子１０４ｂの１つである基準電位（ＶＳＳＹ）が印加される外部接続用端子１０４ｂ１との間に配置されている。

外部接続用端子１０４ａ１、及び外部接続用端子１０４ｂ１には、低電位の電源電位、例えば、０Ｖ（ＧＮＤ）が印加される。なお、駆動電位（ＶＤＤＸ）が印加される外部接続用端子１０４ａ２、及び駆動電位（ＶＤＤＹ）が印加される外部接続用端子１０４ｂ２には、高電位の電源電位、例えば、１５．５Ｖが印加される。容量線３ｂや対向基板２０の共通電極２３に印加される共通電位（ＬＣＣＯＭ）は、低電位の電源電位と高電位の電源電位との間の電位、例えば６ｖである。

具体的には、基準電位（ＶＳＳＸ）が印加される外部接続用端子１０４ａ１は、データ信号供給配線１１４の１つであるデータ信号供給配線１１４ａを介してデータ線駆動回路１０１と電気的に接続されている。また、基準電位（ＶＳＳＹ）が印加される外部接続用端子１０４ｂ１は、走査信号供給配線１２１の１つである走査信号供給配線１２１ａを介して走査線駆動回路１０２と電気的に接続されている。

周辺電極用配線１４２は、隣り合うデータ信号供給配線１１４ａ及び走査信号供給配線１２１ａと平面的に交差しないように配置されている。言い換えれば、周辺電極用配線１４２は、外部接続用端子１０４に繋がる複数のデータ信号供給配線１１４（１１４ａ，１１４ｂ含む）や、複数の走査信号供給配線１２１（１２１ａ含む）と平面的に交差しないように配置されている。

このように、画素周辺電極１４１に接続された周辺電極用配線１４２が、基準電位（ＶＳＳＸ）が印加される外部接続用端子１０４ａ１に接続されたデータ信号供給配線１１４ａや、基準電位（ＶＳＳＹ）が印加される外部接続用端子１０４ｂ１に接続された走査信号供給配線１２１ａと平面的に交差しないように、外部接続用端子１０４ａ１と外部接続用端子１０４ｂ１との間に配置された第３外部接続用端子１０４ｃに接続されているので、平面的に配線同士が交差した領域に発生する静電破壊を抑えることができる。

また、細かいパルス信号よりも長いパルス信号の方が、交差する配線の電位を変化させやすくノイズとしては好ましくない。具体的には、データ信号供給配線１１４に供給される信号より走査信号供給配線１２１に供給される信号のほうが周期が長くノイズとしては好ましくないので、周辺電極用配線１４２に、走査線駆動回路１０２に繋がる走査信号供給配線１２１のノイズの影響を与えたくない。また、長いパルス信号は、短いパルス信号と比べて電圧変動のばらつきが顕著に現れやすい。よって、周辺電極用配線１４２と走査信号供給配線１２１とを平面的に交差させないことが望ましい。また、データ信号供給配線１１４の中では、信号周期が遅いスタートパルス（ＤＸ）を供給する配線と、周辺電極用配線１４２とを交差させないことが望ましい。

よって、周辺電極用配線１４２は、少なくともスタートパルスが供給されるデータ信号供給配線１１４ｂ（パルス信号配線）と走査信号供給配線１２１との間に、これらの配線１１４ｂ，１２１と交差しないように配置することが望ましい。

＜電子機器＞
次に、本実施形態の電子機器としての投射型表示装置について、図８を参照して説明する。図８は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。

図８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。

このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、イオン性不純物に起因する表示ムラや焼き付き現象などが低減された液晶装置１００を用いているので、見栄えのよい表示品質と高い信頼性とが実現されている。

以上詳述したように、第１実施形態の液晶装置１００、及び電子機器によれば、以下に示す効果が得られる。

（１）第１実施形態の液晶装置１００によれば、データ信号供給配線１１４と電気的に接続された第１外部接続用端子１０４ａと、走査信号供給配線１２１と電気的に接続された第２外部接続用端子１０４ｂとの間に、周辺電極用配線１４２と電気的に接続された第３外部接続用端子１０４ｃが配置されているので、データ信号供給配線１１４及び走査信号供給配線１２１と周辺電極用配線１４２とが平面的に交差することを防ぐことが可能となり、交差した際に発生する配線間の静電破壊を防ぐことができる。また、画素周辺電極１４１に適正な電圧を印加することにより、画素領域Ｅにシミが発生することを抑えることができる。

（２）第１実施形態の液晶装置１００によれば、周辺電極用配線１４２が少なくともパルス信号配線（特に、スタートパルス信号配線）と交差しないように配置するので、周辺電極用配線１４２にノイズが加わることを抑えることが可能となる。具体的には、ノイズが加わりやすい周波数の低い信号や振幅の大きい信号が供給される配線（スタートパルス信号配線）と、周辺電極用配線１４２とが交差しないように配置する。よって、画素周辺電極１４１を適正な電圧で動作させることができる。

（３）第１実施形態の液晶装置１００によれば、画素周辺電極１４１が画素領域Ｅを囲むように繋がって配置されているので、画素領域Ｅ内の位置に関係なく発生するシミを抑えることができる。言い換えれば、少なくとも画素領域Ｅの四隅をシミから保護することができる。

（４）第１実施形態の液晶装置１００によれば、例えば、ＩＴＯで構成された画素電極１５と同じ材料で画素周辺電極１４１を形成するので、新規に製造工程を増やすことなく製造することができる。

（５）第１実施形態の液晶装置１００によれば、ＩＴＯより抵抗が低いアルミニウムを用いた周辺電極用配線１４２を、画素領域Ｅに近い部分まで延ばし、そこでＩＴＯで構成された画素周辺電極１４１と電気的に接続するため、比較的低抵抗で周辺電極用配線１４２と画素周辺電極１４１とを接続させることができる。

（６）本実施形態の電子機器によれば、上記に記載の液晶装置１００を備えているので、静電破壊やノイズに起因する表示不良が抑えられ、表示品質を向上させることが可能な電子機器を提供することができる。

（第２実施形態）
＜液晶装置＞
図９は、第２実施形態の液晶装置の構成を示す模式平面図である。以下、第２実施形態の液晶装置の構成について、図９を参照しながら説明する。

第２実施形態の液晶装置２００は、上述の第１実施形態の液晶装置１００と比べて、データ線駆動回路１０１を内蔵しない（例えば、外部接続用端子と接続されたフレキシブル配線基板にデータ線駆動回路１０１が外付けされている）部分が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。

図９に示すように、第２実施形態の液晶装置２００は、素子基板１０の第１辺に沿って複数の外部接続用端子１０４が設けられている。また、第１辺と交差し互いに対向する第３辺及び第４辺に沿って走査線駆動回路１０２が設けられている。

画素領域Ｅの周囲には、第１実施形態と同様に、画素領域Ｅを囲むように画素周辺電極１４１が設けられている。画素周辺電極１４１は、素子基板１０のＹ方向に延在する周辺電極用配線１４２に接続されている。

周辺電極用配線１４２は、Ｘ方向に配列した複数の外部接続用端子のうち、第１外部接続用端子１０４ａの一部であるセレクター信号外部接続用端子１０４ａ３と、第２外部接続用端子１０４ｂの一部である外部接続用端子１０４ｂ１との間に配置された、第３外部接続用端子１０４ｃに電気的に接続されている。

セレクター信号外部接続用端子１０４ａ３は、データ線用配線１１４の１つであるセレクター信号供給配線１１４ｂを介して画像信号線１１１に電気的に接続されている。なお、本実施形態では、第１実施形態で説明した「データ信号供給配線１１４」を、「データ線用配線１１４」として説明する。外部接続用端子１０４ｂ１は、走査信号供給配線１２１ａを介して走査線駆動回路１０２と電気的に接続されている。

周辺電極用配線１４２は、隣り合うセレクター信号供給配線１１４ｂ及び走査信号供給配線１２１ａと平面的に交差しないように配置されている。言い換えれば、周辺電極用配線１４２は、外部接続用端子１０４に繋がる複数のセレクター信号供給配線１１４ｂや、複数の走査信号供給配線１２１と平面的に交差しないように配置されている。

このように、画素周辺電極１４１に接続された周辺電極用配線１４２が、セレクター信号外部接続用端子１０４ａ３に接続されたセレクター信号供給配線１１４ｂや、外部接続用端子１０４ｂ１に接続された走査信号供給配線１２１ａと平面的に交差しないように、セレクター信号外部接続用端子１０４ａ３と外部接続用端子１０４ｂ１との間に配置された第３外部接続用端子１０４ｃに接続されているので、平面的に配線同士が交差した場合に発生する静電破壊が起きることを抑えることができる。

言い換えれば、周辺電極用配線１４２は、データ線用配線１１４のうち少なくともセレクター信号供給配線１１４ｂと走査信号供給配線１２１との間に、これらの配線１１４ｂ，１２１と平面的に重ならないように配置されていることが望ましい。

以上詳述したように、第２実施形態の液晶装置２００によれば、上記に記載の（１）〜（６）の効果に加えて、以下に示す効果が得られる。

（７）第２実施形態の液晶装置２００によれば、データ線駆動回路１０１が外部接続用端子に接続されたフレキシブル基板に外付けされた液晶装置２００においても上記構造を適用することができる。

（８）第２実施形態の液晶装置２００によれば、周辺電極用配線１４２が少なくともセレクター信号供給配線１１４ｂと平面的に重ならないように配置するので、周波数の振幅の幅が大きいセレクター信号供給配線１１４ｂと交差することに起因して、周辺電極用配線１４２にノイズがのることを抑えることができる。

（第３実施形態）
＜液晶装置＞
図１０は、第３実施形態の液晶装置の構成を示す模式平面図である。図１１は、図１０の液晶装置のＡ部を拡大して示す拡大断面図である。以下、第３実施形態の液晶装置の構成について、図１０及び図１１を参照しながら説明する。

第３実施形態の液晶装置３００は、上述の第１実施形態の液晶装置１００と比べて、データ線駆動回路１０１と走査線駆動回路１０２とが１つの電源から分配されて用いられている部分が異なり、その他の構成については概ね同様である。このため第３実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。

図１０に示すように、第３実施形態の液晶装置３００は、第１実施形態と同様に、第１基材１０ａ上の画素領域Ｅの周辺に位置する周辺領域に形成された、データ線駆動回路１０１、走査線駆動回路１０２、複数の外部接続用端子１０４と、を有している。

画素領域Ｅの周囲には、第１実施形態と同様に、画素領域Ｅを囲むように画素周辺電極１４１が設けられている。画素周辺電極１４１は、素子基板１０のＹ方向に延在する周辺電極用配線１４２に接続されている。

周辺電極用配線１４２は、第１実施形態と同様に、Ｘ方向に配列した複数の外部接続用端子１０４のうち、第１外部接続用端子１０４ａの１つである外部接続用端子１０４ａ１と、第２外部接続用端子１０４ｂの１つである外部接続用端子１０４ｂ１との間に配置された、第３外部接続用端子１０４ｃに電気的に接続されている。

具体的には、外部接続用端子１０４ａ１は、データ信号供給配線１１４の１つであるデータ信号供給配線１１４ａを介してデータ線駆動回路１０１と電気的に接続されている。また、外部接続用端子１０４ｂ１は、走査信号供給配線１２１の１つである走査信号供給配線１２１ａを介して走査線駆動回路１０２と電気的に接続されている。

周辺電極用配線１４２は、隣り合うデータ信号供給配線１１４ａ及び走査信号供給配線１２１ａと平面的に交差しないように配置されている。言い換えれば、周辺電極用配線１４２は、外部接続用端子１０４に繋がる複数のデータ信号供給配線１１４や、複数の走査信号供給配線１２１と平面的に交差しないように配置されている。

また、駆動電位（ＶＤＤＸ）が印加される外部接続用端子１０４ａ２と接続されたデータ信号供給配線１１４ｃは、データ線駆動回路１０１及び走査線駆動回路１０２の２つに分配されており、分配された一方の第１分岐配線１１４ｃ１がデータ線駆動回路１０１に接続され、他方の第２分岐配線１１４ｃ２が走査線駆動回路１０２に接続されている。

このとき、第２分岐配線１１４ｃ２は、図１０に示すように、データ信号供給配線１１４ａと、周辺電極用配線１４２と、走査信号供給配線１２１ａと、平面的に交差するようにして配置される。具体的には、図１１に示すように、第２分岐配線１１４ｃ２は、データ信号供給配線１１４ａ、周辺電極用配線１４２、走査信号供給配線１２１ａと電気的に接続されないように、絶縁膜を介してこれらの配線を跨ぐようにして（ブリッジ状にして）配置される。

データ信号供給配線１１４ａ、周辺電極用配線１４２、及び走査信号供給配線１２１ａは、例えば、データ線６ａと同層に設けられている。また、第２分岐配線１１４ｃ２は、例えば、データ線６ａ及び配線７ａと同層に設けられている。

具体的には、データ信号供給配線１１４ａ、走査信号供給配線１２１ａ、及びデータ信号供給配線１１４ｃは、データ線６ａ及び配線７ａの２つの層のメタル配線で形成されている。周辺電極用配線１４２は、データ線６ａと同層のメタル配線で形成されている。

データ信号供給配線１１４ｃは、データ信号供給配線１１４ａ、周辺電極用配線１４２、及び走査信号供給配線１２１ａなどとの交差部において、配線７ａと同層のメタル配線が用いられる。つまり、交差部において、データ信号供給配線１１４ａ、走査信号供給配線１２１ａ、及びデータ信号供給配線１１４ｃは、単層のメタル配線が用いられる。また、データ信号供給配線１１４ｃは、交差部において配線幅が太く形成されている。

このように、画素周辺電極１４１に接続された周辺電極用配線１４２が、電源配線の１つである第２分岐配線１１４ｃ２と平面的に交差して配置されるものの、セレクター信号供給配線１１４ｂと平面的に交差して配置されないため、周辺電極用配線１４２にノイズが加わることを抑えることが可能となる。

具体的には、スタートパルス（ＤＸ：図３参照）のような周波数の低い信号や振幅の大きい信号が供給される配線と、周辺電極用配線１４２とが平面的に交差しないように配置する。よって、画素周辺電極１４１を正常な電圧で動作させることができる。言い換えれば、ノイズが加わりにくい電源配線と周辺電極用配線１４２とは交差してもよい。その結果、画素領域Ｅにシミが発生することを抑えることができる。

以上詳述したように、第３実施形態の液晶装置３００によれば、上記に記載の（１）〜（６）の効果に加えて、以下に示す効果が得られる。

（９）第３実施形態の液晶装置３００によれば、データ信号供給配線１１４ｃと周辺電極用配線１４２とが平面的に交差して配置されるものの、セレクター信号供給配線１１４ｂと比べて、周辺電極用配線１４２にノイズがのりにくいことから、データ信号供給配線１１４ｃから第１分岐配線１１４ｃ１と第２分岐配線１１４ｃ２とに分岐させることにより、１つの電源からデータ線駆動回路１０１と走査線駆動回路１０２とを駆動させることができる。具体的には、周辺電極用配線１４２が少なくともセレクター信号供給配線１１４ｂと平面的に重ならないように配置するので、周波数の振幅の幅が大きいセレクター信号供給配線１１４ｂと交差することに起因して、周辺電極用配線１４２にノイズがのることを抑えることができる。

（１０）第３実施形態の液晶装置３００によれば、周辺電極用配線１４２と電気的に接続された第３外部接続用端子１０４ｃを、第１外部接続用端子１０４ａと第２外部接続用端子１０４ｂとの間に配置するので、周辺電極用配線１４２と平面的に交差する配線の数量を、従来と比較して少なくすることができる。よって、配線間の静電破壊が発生するリスクを最小限に抑えることができる。

なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。

（変形例１）
上記したように、画素周辺電極１４１が画素領域Ｅを囲むように連続して（繋がって）設けられていることに限定されず、例えば、一部分が途切れているような配置にしてもよい。具体的には、一軸配向の液晶装置１００なので、少なくとも一軸方向に沿った対角方向に沿って画素周辺電極を設けるようにしてもよい。

（変形例２）
上記した液晶装置１００以外に、例えば、有機ＥＬ装置、電子ペーパーなどに適用するようにしてもよい。

（変形例３）
上記したように、電子機器として投射型表示装置１０００を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、ＰＯＳ端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。

３ａ…走査線、３ｂ…容量線、６ａ…データ線、６ｂ…第１中継電極、７ａ…配線、７ｂ…第２中継電極、１０…素子基板、１０ａ…第１基材、１１…配線層、１１ａ…第１絶縁膜、１１ｂ…第２絶縁膜、１１ｃ…第３絶縁膜、１２…第１層間絶縁膜、１３…配線層、１３ａ…第２層間絶縁膜、１３ｂ…絶縁膜、１４…第３層間絶縁膜、１５…画素電極、１６…保持容量、１６ａ…第１容量電極、１６ｂ…誘電体層、１６ｃ…第２容量電極、１６ｄ…第３中継電極、１８…第１配向膜、１８ａ…カラム、２０…対向基板、２０ａ…第２基材、２１…見切り部、２２…平坦化層、２３…共通電極、２４…第２配向膜、３０…ＴＦＴ、３０ａ…半導体層、３０ｇ…ゲート電極、３１…ソース電極、３２…ドレイン電極、４０…シール材、５０…液晶層、７０…サンプリング回路、７１…Ｓ−ＴＦＴ、１００，２００，３００…液晶装置、１０１…データ線駆動回路、１０２…走査線駆動回路、１０３…検査回路、１０４…接続用端子としての外部接続用端子、１０４ａ…第１接続用端子としての第１外部接続用端子、１０４ａ１…外部接続用端子、１０４ｂ…第２接続用端子としての第２外部接続用端子、１０４ｂ１…外部接続用端子、１０４ｃ…第３接続用端子としての第３外部接続用端子、１０５…配線、１０６…上下導通部、１１１…画像信号線、１１２…接続配線、１１３…選択信号供給線、１１４，１１４ａ，１１４ｃ…データ信号供給配線（データ線用配線）１１４ｂ…セレクター信号供給配線（セレクター信号配線）、１１４ｃ１…第１分岐配線、１１４ｃ２…第２分岐配線、１２１，１２１ａ…走査信号供給配線、１３１，１３２…接続配線、１３３…引き回し配線、１４１…画素周辺電極、１４２…周辺電極用配線、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。

Claims (9)

1. 画素領域を有する素子基板と、
   前記素子基板と対向するように配置された対向基板と、
   前記素子基板と前記対向基板とを貼り合わせるシール材と、
   前記素子基板と前記対向基板とに挟持された液晶層と、
   を備え、
   前記素子基板は、
   前記素子基板の第1辺と前記画素領域との間に設けられたデータ線駆動回路と、
   前記素子基板の前記第1辺と交差する辺と前記画素領域との間に設けられた走査線駆動回路と、
   前記データ線駆動回路に信号を供給するデータ信号供給配線と、
   前記データ信号供給配線と電気的に接続された第１接続用端子と、
   前記走査線駆動回路に信号を供給する走査信号供給配線と、
   前記走査信号供給配線と電気的に接続された第２接続用端子と、
   前記画素領域と前記シール材との間に配置された画素周辺電極と、
   前記画素周辺電極に電気的に接続された周辺電極用配線と、
   前記周辺電極用配線に電気的に接続された第３接続用端子と、
   を有し、
   前記第３接続用端子は、前記第１接続用端子と前記第２接続用端子との間に配置され、
   前記データ信号供給配線及び前記走査信号供給配線は、電源配線及びパルス信号配線を含み、
   前記周辺電極用配線は、前記電源配線のいずれかと平面的に交差し、前記パルス信号配線とは平面的に交差しないように配置されていることを特徴とする液晶装置。
2. 前記電源配線は、前記データ線駆動回路に電源を供給する第１分岐配線と、前記走査線駆動回路に電源を供給する第２分岐配線を備えていることを特徴とする請求項１に記載の液晶装置。
3. 前記周辺電極用配線はデータ線と同じ層の配線で形成され、前記電源配線は前記データ線の層を含む２層の配線で形成されていることを特徴とする請求項１または２に記載の液晶装置。
4. 請求項１乃至請求項３のいずれか一項に記載の液晶装置であって、
   前記周辺電極用配線は、前記データ信号供給配線のうち少なくともスタートパルス信号配線と前記走査信号供給配線との間に、前記スタートパルス信号配線及び前記走査信号供給配線と平面的に重ならないように配置されていることを特徴とする液晶装置。
5. 請求項１乃至請求項４のいずれか一項に記載の液晶装置であって、
   前記周辺電極用配線は、前記データ信号供給配線のうち少なくともセレクター信号配線と前記走査信号供給配線との間に、前記セレクター信号配線及び前記走査信号供給配線と平面的に重ならないように配置されていることを特徴とする液晶装置。
6. 請求項１乃至請求項５のいずれか一項に記載の液晶装置であって、
   前記画素周辺電極は、前記画素領域を囲むように繋がって配置されていることを特徴とする液晶装置。
7. 請求項１乃至請求項６のいずれか一項に記載の液晶装置であって、
   前記画素周辺電極は、画素電極と同層に設けられていることを特徴とする液晶装置。
8. 請求項７に記載の液晶装置であって、
   前記周辺電極用配線は、前記画素周辺電極における前記画素領域に近い部分で電気的に接続されていることを特徴とする液晶装置。
9. 請求項１乃至請求項８のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。

Images