JP6327314B2 - 液晶装置、及び電子機器 - Google Patents

液晶装置、及び電子機器 Download PDF

Info

Publication number
JP6327314B2
JP6327314B2 JP2016203757A JP2016203757A JP6327314B2 JP 6327314 B2 JP6327314 B2 JP 6327314B2 JP 2016203757 A JP2016203757 A JP 2016203757A JP 2016203757 A JP2016203757 A JP 2016203757A JP 6327314 B2 JP6327314 B2 JP 6327314B2
Authority
JP
Japan
Prior art keywords
wiring
liquid crystal
crystal device
signal supply
peripheral electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016203757A
Other languages
English (en)
Other versions
JP2017010066A (ja
Inventor
定一郎 中村
定一郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016203757A priority Critical patent/JP6327314B2/ja
Publication of JP2017010066A publication Critical patent/JP2017010066A/ja
Application granted granted Critical
Publication of JP6327314B2 publication Critical patent/JP6327314B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、液晶装置、及び電子機器に関する。
上記液晶装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。この液晶装置は、例えば、液晶プロジェクターの液晶ライトバルブとして用いられる。
上記のような液晶装置においては、液晶注入時に混入した、又は液晶層を取り囲むシール材から溶出したイオン性不純物が、画素領域に拡散したり凝集したりすることにより、表示品質が劣化することが知られている。
そこで、特許文献1に記載のように、画素領域の周囲に複数の電極を設け、電極間の電位を変化させることにより、不純物イオンを画素領域の外側に移動させて、表示品質を向上させる技術が開示されている。
特開2008−58497号公報
しかしながら、上記特許文献1には、画素領域の周囲に電極を設けることは開示されているが、電極と接続された端子の配置位置や、電極と端子とを接続する接続配線のレイアウトについては開示されていない。更に、この接続配線が他の配線と平面的に交差(ブリッジ)する場合には、製造工程において当該配線間に静電破壊が生じると当該配線の断線や短絡などの不具合が生じ易く、歩留まりが低下するおそれがあるという課題がある。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例に係る液晶装置は、画素領域を有する素子基板と、前記素子基板と対向するように配置された対向基板と、前記素子基板と前記対向基板とを貼り合わせるシール材と、前記素子基板と前記対向基板とに挟持された液晶層と、を備え、前記素子基板は、データ線駆動回路に信号を供給する複数のデータ信号供給配線と、前記複数のデータ信号供給配線の各々と電気的に接続された複数の第1接続用端子と、走査線駆動回路に信号を供給する複数の走査信号供給配線と、前記複数の走査信号供給配線の各々と電気的に接続された複数の第2接続用端子と、前記画素領域と前記シール材との間に配置された画素周辺電極と、前記画素周辺電極に電気的に接続された周辺電極用配線と、前記周辺電極用配線に電気的に接続された第3接続用端子と、を有し、前記第3接続用端子は、前記複数の第1接続用端子と前記複数の第2接続用端子との間に配置され、前記周辺電極用配線は、前記複数のデータ信号供給配線及び前記複数の走査信号供給配線のうちの少なくとも一部の配線と平面的に交差しないように配置されていることを特徴とする。
本適用例によれば、データ信号供給配線と電気的に接続された第1接続用端子と、走査信号供給配線と電気的に接続された第2接続用端子との間に、周辺電極用配線に電気的に接続された第3接続用端子が配置され、データ信号供給配線及び走査信号供給配線と周辺電極用配線とが平面的に交差しないように配置されているので、交差した際に発生する配線間の静電破壊を防ぐことができる。また、画素周辺電極に適正な電圧を印加することが可能となり、画素領域に表示ムラ(シミ)が発生することを抑えることができる。
[適用例2]本適用例に係る液晶装置は、画素領域を有する素子基板と、前記素子基板と対向するように配置された対向基板と、前記素子基板と前記対向基板とを貼り合わせるシール材と、前記素子基板と前記対向基板とに挟持された液晶層と、を備え、前記素子基板は、複数のデータ線の各々に信号を供給する複数のデータ信号供給配線と、前記複数のデータ信号供給配線の各々と電気的に接続された複数の第1接続用端子と、走査線駆動回路に信号を供給する複数の走査信号供給配線と、前記複数の走査信号供給配線の各々と電気的に接続された複数の第2接続用端子と、前記画素領域と前記シール材との間に配置された画素周辺電極と、前記画素周辺電極に電気的に接続された周辺電極用配線と、前記周辺電極用配線に電気的に接続された第3接続用端子と、を有し、前記第3接続用端子は、前記複数の第1接続用端子と前記複数の第2接続用端子との間に配置され、前記周辺電極用配線は、前記複数のデータ信号供給配線及び前記複数の走査信号供給配線のうちの少なくとも一部の配線と平面的に交差しないように配置されていることを特徴とする。
本適用例によれば、データ信号供給配線と電気的に接続された第1接続用端子と、走査信号供給配線と電気的に接続された第2接続用端子との間に、周辺電極用配線に電気的に接続された第3接続用端子が配置され、データ信号供給配線及び走査信号供給配線と周辺電極用配線とが平面的に交差しないように配置されているので、交差した際に発生する配線間の静電破壊を防ぐことができる。また、画素周辺電極に適正な電圧を印加することが可能となり、画素領域に表示ムラ(シミ)が発生することを抑えることができる。
[適用例3]上記適用例に係る液晶装置において、前記走査信号供給配線及び前記データ信号供給配線は、電源配線及びパルス信号配線を含み、前記周辺電極用配線は、前記パルス信号配線と平面的に交差しないように配置されていることが好ましい。
本適用例によれば、周辺電極用配線が少なくともパルス信号配線と平面的に交差しないように配置されるので、周辺電極用配線にパルス信号配線からノイズが加わることを抑えることが可能となる。具体的には、周波数の低い信号や振幅の大きい信号が供給される配線と、周辺電極用配線とが交差しないように配置される。よって、画素周辺電極を正常な電圧で動作させることができる。言い換えれば、ノイズが加わりにくい電源配線と周辺電極用配線とは交差してもよい。その結果、画素領域にシミが発生することを抑えることができる。
[適用例4]上記適用例に係る液晶装置において、前記周辺電極用配線は、前記データ信号供給配線のうち少なくともスタートパルス信号配線と前記走査信号供給配線との間に、前記スタートパルス信号配線及び前記走査信号供給配線と平面的に重ならないように配置されていることが好ましい。
本適用例によれば、周辺電極用配線が少なくともスタートパルス信号配線と平面的に重ならないように配置するので、周波数の遅いスタートパルスを供給する配線と交差することに起因して、周辺電極用配線にノイズがのることを抑えることができる。また、スタートパルスが供給されるデータ線駆動回路を内蔵する液晶装置に適用することができる。
[適用例5]上記適用例に係る液晶装置において、前記周辺電極用配線は、前記データ信号供給配線のうち少なくともセレクター信号配線と前記走査線信号供給配線との間に、前記セレクター信号配線及び前記走査線信号供給配線と平面的に重ならないように配置されていることが好ましい。
本適用例によれば、周辺電極用配線が少なくともセレクター信号配線と平面的に重ならないように配置するので、周波数の振幅の幅が大きいセレクター信号配線と交差することに起因して、周辺電極用配線にノイズがのることを抑えることができる。また、データ線駆動回路が外付けされた液晶装置に適用することができる。
[適用例6]上記適用例に係る液晶装置において、前記画素周辺電極は、前記画素領域を囲むように繋がって配置されていることが好ましい。
本適用例によれば、画素周辺電極が画素領域を囲むように繋がって配置されているので、画素領域内の位置に影響なくシミの発生を抑えることができる。言い換えれば、少なくとも画素領域の四隅を保護することができる。
[適用例7]上記適用例に係る液晶装置において、前記画素周辺電極は、画素電極と同層に設けられていることが好ましい。
本適用例によれば、例えば、ITO(Indium Tin Oxide)で構成された画素電極と同じ材料で画素周辺電極を形成するので、新規に製造工程を増やすことなく製造することができる。
[適用例8]上記適用例に係る液晶装置において、前記周辺電極用配線は、前記画素周辺電極における前記画素領域に近い部分で電気的に接続されていることが好ましい。
本適用例によれば、例えば、ITOより抵抗が低いアルミニウムを用いた周辺電極用配線を、画素領域に近い部分まで延ばし、そこでITOで構成された画素周辺電極と電気的に接続するため、比較的低抵抗で周辺電極用配線と画素電極とを接続させることができる。
[適用例9]本適用例に係る電子機器は、上記した液晶装置を備えることを特徴とする。
本適用例によれば、上記に記載の液晶装置を備えているので、静電破壊やノイズに起因する表示不良が抑えられ、表示品質を向上させることが可能な電子機器を提供することができる。
第1実施形態の液晶装置の構成を示す模式平面図。 図1に示す液晶パネルのH−H’線に沿う模式断面図。 液晶装置の電気的な構成を示す回路図。 画素の電気的な構成を示す等価回路図。 画素の構造を示す模式断面図。 無機材料の斜め蒸着方向とイオン性不純物に起因する表示不具合との関係を示す概略平面図。 画素周辺電極に係わる要素を備えた液晶装置の構成を示す模式平面図。 液晶装置を備えた投射型表示装置の構成を示す概略図。 第2実施形態の液晶装置の構成を示す模式平面図。 第3実施形態の液晶装置の構成を示す模式平面図。 図10の液晶装置のA部を拡大して示す拡大断面図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
(第1実施形態)
本実施形態では、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
<液晶装置>
まず、本実施形態の液晶装置について図1〜図5を参照して説明する。図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶パネルのH−H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す回路図である。図4は、画素の電気的な構成を示す等価回路図である。図5は、液晶装置における画素の構造を示す模式断面図である。
図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10を構成する第1基材10a、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材40を介して接合されている。その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50を構成している。シール材40は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
シール材40の内側には、複数の画素Pが配列した画素領域Eが設けられている。また、シール材40と画素領域Eとの間には、画素領域Eを取り囲んで見切り部21が設けられている。見切り部21は、例えば遮光性の金属あるいは遮光性の金属酸化物などからなる。なお、画素領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図1及び図2では図示省略したが、画素領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光部(ブラックマトリックス;BM)が対向基板20に設けられている。
素子基板10の第1辺に沿ったシール材40と該第1辺との間に、データ線駆動回路101が設けられている。また、該第1辺に対向する第2辺に沿ったシール材40と画素領域Eとの間に、検査回路103が設けられている。さらに、該第1辺に交差する第3辺と第3辺に対向する第4辺に沿ったシール材40と画素領域Eとの間に走査線駆動回路102が設けられている。第2辺に沿ったシール材40と検査回路103との間には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。
これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、該第1辺に沿って配列した複数の接続用端子としての外部接続用端子104に接続されている。以降、該第1辺に沿った方向をX方向とし、第3辺に沿った方向をY方向として説明する。なお、検査回路103の配置はこれに限定されず、データ線駆動回路101に沿ったシール材40と画素領域Eとの間に設けてもよい。
図2に示すように、第1基材10aの液晶層50側の表面には、画素Pごとに設けられた透光性の画素電極15およびスイッチング素子である薄膜トランジスター(Thin FilmTransistor、以降、「TFT」と呼称する)30と、信号配線と、これらを覆う第1配向膜18とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも画素電極15、TFT30、信号配線、第1配向膜18を含むものである。
対向基板20の液晶層50側の表面には、見切り部21と、これを覆うように成膜された平坦化層22と、平坦化層22を覆うように設けられた共通電極23と、共通電極23を覆う第2配向膜24とが設けられている。本発明における対向基板20は、少なくとも見切り部21、共通電極23、第2配向膜24を含むものである。
見切り部21は、図1に示すように画素領域Eを取り囲むと共に、平面的に走査線駆動回路102、検査回路103と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
平坦化層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部21を覆うように設けられている。このような平坦化層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
共通電極23は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦化層22を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。
画素電極15を覆う第1配向膜18および共通電極23を覆う第2配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、第1配向膜18および第2配向膜24として上記無機配向膜が採用されている。
このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
次に、図3および図4を参照して、液晶装置100の電気的な構成について説明する。図3に示すように、液晶装置100は、第1基材10a上の画素領域Eの周辺に位置する画素周辺領域に形成された、データ線駆動回路101、走査線駆動回路102、サンプリング回路70などの駆動回路と、複数の外部接続用端子104と、を有している。
さらに、外部接続用端子104に接続された、データ線駆動回路101に電源(VDDX、VSSX)や駆動用の信号(DX、CLXなど)を供給するためのデータ信号供給配線114、走査線駆動回路102に電源(VDDY、VSSY)や駆動用の信号(DY、CLYなど)を供給するための走査信号供給配線121、画像信号(VID1〜VID6)をサンプリング回路70を介してデータ線6aに供給するための複数の画像信号線111などを含む複数のセレクター信号供給配線114b(セレクター信号配線)を有している。
データ線駆動回路101には、外部回路から外部接続用端子104及びデータ信号供給配線114(スタートパルス信号配線を含む)を介してXクロック信号CLX(及び反転Xクロック信号CLX)、及びXスタートパルスDXなどが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX(及び反転Xクロック信号CLX)に基づくタイミングで、選択信号S1,S2,・・・,Snを順次生成して複数の選択信号供給線113にそれぞれ出力する。
走査線駆動回路102には、外部回路から外部接続用端子104及び走査信号供給配線121を介してYクロック信号CLY(及び反転Yクロック信号CLY)、Yスタートパルス信号DYなどが供給される。走査線駆動回路102は、これらの信号に基づいて走査信号G1,G2,・・・,Gmを順次生成して複数の走査線3aにそれぞれ出力する。
サンプリング回路70は、Nチャネル型の片チャネル型TFT、もしくは相補型のTFTから構成されたサンプリングトランジスター(以降、S−TFTと称する)71を複数備えている。互いに隣り合う6本のデータ線6aがそれぞれ接続された6個のS−TFT71のゲートは1つに纏められて1本の選択信号供給線113に接続されている。つまりデータ線駆動回路101から各選択信号S1,S2,・・・,Snが6個のS−TFT71を1つの単位(系列)として供給される。
1つの単位(系列)を構成する6個のS−TFT71のソースには6本の画像信号線111のうちいずれかが接続配線112を経由して接続されている。S−TFT71のドレインにはデータ線6aが接続されている。サンプリング回路70は、選択信号S1,S2,・・・,Snが入力されると、1つの単位(系列)を構成する6個のS−TFT71に対応するデータ線6aに選択信号S1,S2,・・・,Snに応じて画像信号(VID1〜VID6)を順次供給する。
液晶装置100には、前述したように、第1基材10aの中央部分を占める画素領域Eに、マトリックス状に配列された複数の画素Pを有している。
図4に示すように、複数の画素Pには、それぞれ、画素電極15と当該画素電極15をスイッチング制御するためのTFT30と、保持容量16とが形成されている。画像信号(VID1〜VID6)が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。走査信号G1,G2,・・・,Gmが供給される走査線3aが当該TFT30のゲートに接続されている。画素電極15と保持容量16の一方の電極がTFT30のドレインに接続されている。保持容量16の他方の電極は走査線3aと並行して配置された容量線3bに接続されている。
また、図3に示すように、容量線3bは、X方向において画素領域Eの外側まで引き出され、容量線3bの両端が走査線駆動回路102と画素領域Eとの間においてY方向に延在する一対の接続配線131に電気的に接続されている。一対の接続配線131のそれぞれは、対向基板20の角部に設けられた4つの上下導通部106のうちX方向において対峙する上下導通部106同士を電気的に接続する一対の接続配線132に電気的に接続されている。
一対の接続配線132同士は、上下導通部106と電気的に接続された対向基板20の共通電極23を介して電気的に接続される。さらに一対の接続配線132のうちの外部接続用端子104側に位置する接続配線132は、共通電位(LCCOM)が供給される外部接続用端子104に接続された引き回し配線133に接続されている。つまり、容量線3bには、共通電位(LCCOM)が印加される。
サンプリング回路70の6個を1つの単位(系列)としたS−TFT71に供給される選択信号S1,S2,・・・,Snは、この順に順次に供給してもよいし、隣り合う6本のデータ線6aに対応するS−TFT71に対して、系列ごとに供給するようにしてもよい。なお、図3に示すように、本実施形態においては、選択信号S1,S2,・・・,Snは、6相にシリアル−パラレル展開された画像信号(VID1〜VID6)の夫々に対応して、6本のデータ線6aの組に対してグループ(系列)ごとに供給されるよう構成されている。
画像信号(VID1〜VID6)の相展開数(即ち、シリアル−パラレル展開される画像信号の系列数)に関しては、6相に限られるものでなく、例えば、9相、12相、24相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線6aの組に対して供給されるように構成してもよい。
走査線3aには、走査線駆動回路102から所定のタイミングでパルス的に走査信号G1,G2,…,Gmが、この順に順次印加される構成となっている。前述したように、画素電極15はTFT30のドレインに電気的に接続されており、走査信号G1,G2,…,GmによってTFT30が一定期間だけON状態となり、データ線6aから供給される画像信号(VID1〜VID6)が画素電極15に所定のタイミングで書き込まれる。
さらに、各画素Pに保持された画像信号(VID1〜VID6)がリークするのを防ぐために、画素電極15と共通電極23との間に形成される液晶容量と並列に保持容量16が付加されている。
画素電極15を介して液晶層50(図2参照)に書き込まれた所定レベルの画像信号(VID1〜VID6)は、対向基板20に形成された共通電極23との間で一定期間保持される。液晶層50は印加される電圧レベルにより液晶分子の配向や秩序が変化して、液晶層50を透過する光が変調され、階調表示を可能とする。
ノーマリーホワイトモードであれば、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が減少して暗表示となり、ノーマリーブラックモードであれば、各画素Pの単位で印加された電圧に応じて入射光に対する透過率が増加して明表示となり、全体として液晶装置100からは画像信号(VID1〜VID6)に応じたコントラストをもつ表示光が射出され、表示が行われる。
なお、画像信号(VID1〜VID6)は、液晶層50を交流駆動するために共通電位(LCCOM)に対して正の極性を有する電位パルスと負の極性を有する電位パルスとが組み合わされて構成される。上記のような液晶装置100の駆動方式は相展開駆動方式と呼ばれている。なお、液晶装置100の駆動方式は、相展開駆動方式に限定されるものではない。
図3に示すように、素子基板10には、接続配線131の近傍に本発明における画素周辺電極141が画素領域Eを囲んで設けられている。画素周辺電極141は、素子基板10のX方向の端においてY方向に延在する周辺電極用配線142に接続されている。画素周辺電極141は、例えば、画素電極15と同層に設けられている。
周辺電極用配線142は、X方向に配列した複数の外部接続用端子104のうち第1外部接続用端子104a(第1接続用端子)と第2外部接続用端子104b(第2接続用端子)との間に配置された第3外部接続用端子104c(第3接続用端子)に接続されている。素子基板10における画素周辺電極141の詳しい配置については、後述する実施例において説明する。
次に、図5を参照して液晶装置100の画素Pにおける構造、特に素子基板10の詳しい配線構造と液晶分子の配向状態について説明する。
図5に示すように、第1基材10a上には、まず走査線3aが形成される。走査線3aは、例えばAl(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)などの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
走査線3aを覆うように、例えば酸化シリコンなどからなる第1絶縁膜(下地絶縁膜)11aが形成され、第1絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、第1ソース/ドレイン領域、接合領域、チャネル領域、接合領域、第2ソース/ドレイン領域を有するLDD構造が形成されている。
半導体層30aを覆うように第2絶縁膜(ゲート絶縁膜)11bが形成される。さらに第2絶縁膜11bを挟んでチャネル領域に対向する位置にゲート電極30gが形成される。
ゲート電極30gと第2絶縁膜11bとを覆うようにして第3絶縁膜11cが形成され、半導体層30aのそれぞれの端部と重なる位置に第2絶縁膜11b、第3絶縁膜11cを貫通する2つのコンタクトホールCNT1,CNT2が形成される。
そして、2つのコンタクトホールCNT1,CNT2を埋めると共に第3絶縁膜11cを覆うようにAl(アルミニウム)やその合金などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT1を介して第1ソース/ドレイン領域に繋がるソース電極31ならびにデータ線6aが形成される。同時にコンタクトホールCNT2を介して第2ソース/ドレイン領域に繋がるドレイン電極32(第1中継電極6b)が形成される。
次に、データ線6aおよび第1中継電極6bと第3絶縁膜11cを覆って第1層間絶縁膜12が形成される。第1層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing:CMP処理)やスピンコート処理などが挙げられる。
第1中継電極6bと重なる位置に第1層間絶縁膜12を貫通するコンタクトホールCNT3が形成される。このコンタクトホールCNT3を被覆すると共に第1層間絶縁膜12を覆うように例えばAl(アルミニウム)やその合金などの遮光性の金属からなる導電膜が成膜され、これをパターニングすることにより、配線7aと、コンタクトホールCNT3を介して第1中継電極6bに電気的に接続される第2中継電極7bとが形成される。
配線7aは、平面的にTFT30の半導体層30aやデータ線6aと重なるように形成され、固定電位が与えられてシールド層として機能するものである。
配線7aと第2中継電極7bとを覆うように第2層間絶縁膜13aが形成される。第2層間絶縁膜13aも、例えばシリコンの酸化物や窒化物あるいは酸窒化物を用いて形成することができ、CMP処理などの平坦化処理が施される。
第2層間絶縁膜13aの第2中継電極7bと重なる位置にコンタクトホールCNT4が形成される。このコンタクトホールCNT4を被覆すると共に第2層間絶縁膜13aを覆うように例えばAl(アルミニウム)やその合金などの遮光性の金属からなる導電膜が形成され、これをパターニングすることにより、第1容量電極16aと第3中継電極16dとが形成される。
第1容量電極16aのうち、後に形成される誘電体層16bを介して第2容量電極16cと対向する部分の外縁を覆うように絶縁膜13bがパターニング形成される。また、第3中継電極16dのうちコンタクトホールCNT5と重なる部分を除いた外縁を覆うように絶縁膜13bがパターニング形成される。
絶縁膜13bと第1容量電極16aを覆って誘電体層16bが成膜される。誘電体層16bとしては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。平面的に第3中継電極16dと重なる部分の誘電体層16bはエッチング等により除かれる。
誘電体層16bを覆うように例えばTiN(窒化チタン)などの導電膜が形成され、これをパターニングすることにより、第1容量電極16aに対向配置され、第3中継電極16dに繋がる第2容量電極16cが形成される。誘電体層16bと、誘電体層16bを挟んで対向配置された第1容量電極16aと第2容量電極16cとにより保持容量16が構成される。
次に、第2容量電極16cと誘電体層16bとを覆う第3層間絶縁膜14が形成される。第3層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、CMP処理などの平坦化処理が施される。第2容量電極16cが第3中継電極16dと接した部分に到達するように第3層間絶縁膜14を貫通するコンタクトホールCNT5が形成される。
このコンタクトホールCNT5を被覆し、第3層間絶縁膜14を覆うようにITOなどの透明導電膜(電極膜)が成膜される。この透明導電膜(電極膜)をパターニングしてコンタクトホールCNT5を介して第2容量電極16cおよび第3中継電極16dと電気的に繋がる画素電極15が形成される。
第2容量電極16cは第3中継電極16d、コンタクトホールCNT4、第2中継電極7b、コンタクトホールCNT3、第1中継電極6bを介してTFT30のドレイン電極32と電気的に接続すると共に、コンタクトホールCNT5を介して画素電極15と電気的に接続している。
第1容量電極16aは複数の画素Pに跨るように形成され、等価回路(図4参照)における容量線3bとして機能している。これにより、TFT30のドレイン電極32を介して画素電極15に与えられた電位を第1容量電極16aと第2容量電極16cとの間において保持することができる。
このように第1基材10a上には、複数の配線層が形成されており、配線層間を絶縁する絶縁膜や層間絶縁膜の符号を用いて配線層を表すこととする。すなわち、第1絶縁膜11a、第2絶縁膜11b、第3絶縁膜11cを括って配線層11と呼ぶ。配線層11の代表的な配線はゲート電極30gである。第1層間絶縁膜12の代表的な配線はデータ線6aである。第2層間絶縁膜13a、絶縁膜13b、誘電体層16bを括って配線層13と呼び、代表的な配線は配線7aである。同じく、第3層間絶縁膜14の代表的な配線は、第1容量電極16a(容量線3b)である。
素子基板10の画素電極15を覆うように第1配向膜18が形成され、液晶層50を介して素子基板10に対向配置される対向基板20の共通電極23を覆うように第2配向膜24が形成される。前述したように、配向膜18,24は無機配向膜であって、酸化シリコンなどの無機材料を所定の方向から例えば斜め蒸着して柱状に成長したカラム18a,24aの集合体からなる。このような配向膜18,24に対して負の誘電異方性を有する液晶分子LCは、配向膜面の法線方向に対してカラム18a,24aの傾斜方向に3度〜5度のプレチルト角度を有して略垂直配向する。画素電極15と共通電極23との間に交流電位を与えて液晶層50を駆動することによって液晶分子LCは画素電極15と共通電極23との間に生ずる電界方向に傾くように挙動(振動)する。
図6は、無機材料の斜め蒸着方向とイオン性不純物に起因する表示不具合との関係を示す概略平面図である。
カラム18a,24a(図5参照)を形成するところの無機材料の斜め蒸着方向は、図6に示すように、例えば、素子基板10側では、破線の矢印で示したように右上から左下に向かって所定の方位角度θaでY方向と交差する方向である。素子基板10に対して対向配置される対向基板20側では、実線の矢印で示したように左下から右上に向かって所定の方位角度θaでY方向と交差する方向である。所定の角度θaは、例えば45度である。なお、図6に示した斜め蒸着方向は、液晶装置100を対向基板20側から見たときの方向である。
液晶層50を駆動することにより、液晶分子LCの挙動(振動)が生じ、液晶層50と配向膜18,24との界面近傍に、図6に示した破線あるいは実線の矢印で示した斜め蒸着方向に液晶分子LCのフロー(流れ)が生ずる。仮に液晶層50に正または負のイオン性不純物が含まれていると、イオン性不純物は液晶分子LCのフロー(流れ)に沿って画素領域Eの角部に向かって誘導され偏在するおそれがある。イオン性不純物の偏在により角部に位置する画素Pにおいて液晶層50の絶縁抵抗が低下すると、当該画素Pにおいて駆動電位の低下を招き、図6に示すような表示ムラ(シミ)や通電による焼き付き現象が顕著となる。
本実施形態の液晶装置100は、図3に示した素子基板10の画素周辺電極141に直流電位を与えて、上記表示ムラや焼き付き現象を招く要因となる正または負のイオン性不純物の偏在を改善するものである。
前述したように素子基板10は、複数の配線層を有しており、シール材40と画素領域Eとの間の画素周辺領域には、所定の電位が与えられた各種の配線が存在する。画素周辺電極141の機能を十分に発揮させるには、他の配線の電位の影響を受け難くする必要があり、画素周辺電極141と他の配線との相対的な配置を適正化する必要がある。以降、本実施形態の素子基板10の配線構造を説明する。
図7は、画素周辺電極、周辺電極用配線、及び外部接続用端子を有する液晶装置の構成を示す模式平面図である。以下、画素周辺電極に係わる要素を備えた液晶装置の構成について、図7を参照しながら説明する。
図7に示すように、本実施形態の液晶装置100は、上記したように、素子基板10の第1辺に沿ってデータ線駆動回路101が設けられている。また、第1辺と直交(交差)する第3辺及び第4辺に沿って走査線駆動回路102が設けられている。また、第1辺とデータ線駆動回路101との間に複数の外部接続用端子104が設けられている。
画素領域Eの周囲には、画素領域Eを囲むように連続して(繋がって)画素周辺電極141が設けられている。画素周辺電極141は、素子基板10のY方向に延在する周辺電極用配線142に接続されている。
上記したように、画素周辺電極141は、画素領域Eの周囲に設けられている。そして、周辺電極用配線142を、画素周辺電極141における画素領域Eになるべく近い部分まで延在させる。具体的には、例えば、ITOからなる画素周辺電極141と、ITOより抵抗が低いアルミニウムからなる周辺電極用配線142とを電気的に接続させることにより、低抵抗化することができる。
周辺電極用配線142は、X方向に配列した複数の外部接続用端子104のうち、第3外部接続用端子104c(CE)に電気的に接続されている。第3外部接続用端子104c(CE)は、第1外部接続用端子104aの1つである基準電位(VSSX)が印加される外部接続用端子104a1と、第2外部接続用端子104bの1つである基準電位(VSSY)が印加される外部接続用端子104b1との間に配置されている。
外部接続用端子104a1、及び外部接続用端子104b1には、低電位の電源電位、例えば、0V(GND)が印加される。なお、駆動電位(VDDX)が印加される外部接続用端子104a2、及び駆動電位(VDDY)が印加される外部接続用端子104b2には、高電位の電源電位、例えば、15.5Vが印加される。容量線3bや対向基板20の共通電極23に印加される共通電位(LCCOM)は、低電位の電源電位と高電位の電源電位との間の電位、例えば6vである。
具体的には、基準電位(VSSX)が印加される外部接続用端子104a1は、データ信号供給配線114の1つであるデータ信号供給配線114aを介してデータ線駆動回路101と電気的に接続されている。また、基準電位(VSSY)が印加される外部接続用端子104b1は、走査信号供給配線121の1つである走査信号供給配線121aを介して走査線駆動回路102と電気的に接続されている。
周辺電極用配線142は、隣り合うデータ信号供給配線114a及び走査信号供給配線121aと平面的に交差しないように配置されている。言い換えれば、周辺電極用配線142は、外部接続用端子104に繋がる複数のデータ信号供給配線114(114a,114b含む)や、複数の走査信号供給配線121(121a含む)と平面的に交差しないように配置されている。
このように、画素周辺電極141に接続された周辺電極用配線142が、基準電位(VSSX)が印加される外部接続用端子104a1に接続されたデータ信号供給配線114aや、基準電位(VSSY)が印加される外部接続用端子104b1に接続された走査信号供給配線121aと平面的に交差しないように、外部接続用端子104a1と外部接続用端子104b1との間に配置された第3外部接続用端子104cに接続されているので、平面的に配線同士が交差した領域に発生する静電破壊を抑えることができる。
また、細かいパルス信号よりも長いパルス信号の方が、交差する配線の電位を変化させやすくノイズとしては好ましくない。具体的には、データ信号供給配線114に供給される信号より走査信号供給配線121に供給される信号のほうが周期が長くノイズとしては好ましくないので、周辺電極用配線142に、走査線駆動回路102に繋がる走査信号供給配線121のノイズの影響を与えたくない。また、長いパルス信号は、短いパルス信号と比べて電圧変動のばらつきが顕著に現れやすい。よって、周辺電極用配線142と走査信号供給配線121とを平面的に交差させないことが望ましい。また、データ信号供給配線114の中では、信号周期が遅いスタートパルス(DX)を供給する配線と、周辺電極用配線142とを交差させないことが望ましい。
よって、周辺電極用配線142は、少なくともスタートパルスが供給されるデータ信号供給配線114b(パルス信号配線)と走査信号供給配線121との間に、これらの配線114b,121と交差しないように配置することが望ましい。
<電子機器>
次に、本実施形態の電子機器としての投射型表示装置について、図8を参照して説明する。図8は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
図8に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000によれば、液晶ライトバルブ1210,1220,1230として、イオン性不純物に起因する表示ムラや焼き付き現象などが低減された液晶装置100を用いているので、見栄えのよい表示品質と高い信頼性とが実現されている。
以上詳述したように、第1実施形態の液晶装置100、及び電子機器によれば、以下に示す効果が得られる。
(1)第1実施形態の液晶装置100によれば、データ信号供給配線114と電気的に接続された第1外部接続用端子104aと、走査信号供給配線121と電気的に接続された第2外部接続用端子104bとの間に、周辺電極用配線142と電気的に接続された第3外部接続用端子104cが配置されているので、データ信号供給配線114及び走査信号供給配線121と周辺電極用配線142とが平面的に交差することを防ぐことが可能となり、交差した際に発生する配線間の静電破壊を防ぐことができる。また、画素周辺電極141に適正な電圧を印加することにより、画素領域Eにシミが発生することを抑えることができる。
(2)第1実施形態の液晶装置100によれば、周辺電極用配線142が少なくともパルス信号配線(特に、スタートパルス信号配線)と交差しないように配置するので、周辺電極用配線142にノイズが加わることを抑えることが可能となる。具体的には、ノイズが加わりやすい周波数の低い信号や振幅の大きい信号が供給される配線(スタートパルス信号配線)と、周辺電極用配線142とが交差しないように配置する。よって、画素周辺電極141を適正な電圧で動作させることができる。
(3)第1実施形態の液晶装置100によれば、画素周辺電極141が画素領域Eを囲むように繋がって配置されているので、画素領域E内の位置に関係なく発生するシミを抑えることができる。言い換えれば、少なくとも画素領域Eの四隅をシミから保護することができる。
(4)第1実施形態の液晶装置100によれば、例えば、ITOで構成された画素電極15と同じ材料で画素周辺電極141を形成するので、新規に製造工程を増やすことなく製造することができる。
(5)第1実施形態の液晶装置100によれば、ITOより抵抗が低いアルミニウムを用いた周辺電極用配線142を、画素領域Eに近い部分まで延ばし、そこでITOで構成された画素周辺電極141と電気的に接続するため、比較的低抵抗で周辺電極用配線142と画素周辺電極141とを接続させることができる。
(6)本実施形態の電子機器によれば、上記に記載の液晶装置100を備えているので、静電破壊やノイズに起因する表示不良が抑えられ、表示品質を向上させることが可能な電子機器を提供することができる。
(第2実施形態)
<液晶装置>
図9は、第2実施形態の液晶装置の構成を示す模式平面図である。以下、第2実施形態の液晶装置の構成について、図9を参照しながら説明する。
第2実施形態の液晶装置200は、上述の第1実施形態の液晶装置100と比べて、データ線駆動回路101を内蔵しない(例えば、外部接続用端子と接続されたフレキシブル配線基板にデータ線駆動回路101が外付けされている)部分が異なり、その他の構成については概ね同様である。このため第2実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
図9に示すように、第2実施形態の液晶装置200は、素子基板10の第1辺に沿って複数の外部接続用端子104が設けられている。また、第1辺と交差し互いに対向する第3辺及び第4辺に沿って走査線駆動回路102が設けられている。
画素領域Eの周囲には、第1実施形態と同様に、画素領域Eを囲むように画素周辺電極141が設けられている。画素周辺電極141は、素子基板10のY方向に延在する周辺電極用配線142に接続されている。
周辺電極用配線142は、X方向に配列した複数の外部接続用端子のうち、第1外部接続用端子104aの一部であるセレクター信号外部接続用端子104a3と、第2外部接続用端子104bの一部である外部接続用端子104b1との間に配置された、第3外部接続用端子104cに電気的に接続されている。
セレクター信号外部接続用端子104a3は、データ線用配線114の1つであるセレクター信号供給配線114bを介して画像信号線111に電気的に接続されている。なお、本実施形態では、第1実施形態で説明した「データ信号供給配線114」を、「データ線用配線114」として説明する。外部接続用端子104b1は、走査信号供給配線121aを介して走査線駆動回路102と電気的に接続されている。
周辺電極用配線142は、隣り合うセレクター信号供給配線114b及び走査信号供給配線121aと平面的に交差しないように配置されている。言い換えれば、周辺電極用配線142は、外部接続用端子104に繋がる複数のセレクター信号供給配線114bや、複数の走査信号供給配線121と平面的に交差しないように配置されている。
このように、画素周辺電極141に接続された周辺電極用配線142が、セレクター信号外部接続用端子104a3に接続されたセレクター信号供給配線114bや、外部接続用端子104b1に接続された走査信号供給配線121aと平面的に交差しないように、セレクター信号外部接続用端子104a3と外部接続用端子104b1との間に配置された第3外部接続用端子104cに接続されているので、平面的に配線同士が交差した場合に発生する静電破壊が起きることを抑えることができる。
言い換えれば、周辺電極用配線142は、データ線用配線114のうち少なくともセレクター信号供給配線114bと走査信号供給配線121との間に、これらの配線114b,121と平面的に重ならないように配置されていることが望ましい。
以上詳述したように、第2実施形態の液晶装置200によれば、上記に記載の(1)〜(6)の効果に加えて、以下に示す効果が得られる。
(7)第2実施形態の液晶装置200によれば、データ線駆動回路101が外部接続用端子に接続されたフレキシブル基板に外付けされた液晶装置200においても上記構造を適用することができる。
(8)第2実施形態の液晶装置200によれば、周辺電極用配線142が少なくともセレクター信号供給配線114bと平面的に重ならないように配置するので、周波数の振幅の幅が大きいセレクター信号供給配線114bと交差することに起因して、周辺電極用配線142にノイズがのることを抑えることができる。
(第3実施形態)
<液晶装置>
図10は、第3実施形態の液晶装置の構成を示す模式平面図である。図11は、図10の液晶装置のA部を拡大して示す拡大断面図である。以下、第3実施形態の液晶装置の構成について、図10及び図11を参照しながら説明する。
第3実施形態の液晶装置300は、上述の第1実施形態の液晶装置100と比べて、データ線駆動回路101と走査線駆動回路102とが1つの電源から分配されて用いられている部分が異なり、その他の構成については概ね同様である。このため第3実施形態では、第1実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
図10に示すように、第3実施形態の液晶装置300は、第1実施形態と同様に、第1基材10a上の画素領域Eの周辺に位置する周辺領域に形成された、データ線駆動回路101、走査線駆動回路102、複数の外部接続用端子104と、を有している。
画素領域Eの周囲には、第1実施形態と同様に、画素領域Eを囲むように画素周辺電極141が設けられている。画素周辺電極141は、素子基板10のY方向に延在する周辺電極用配線142に接続されている。
周辺電極用配線142は、第1実施形態と同様に、X方向に配列した複数の外部接続用端子104のうち、第1外部接続用端子104aの1つである外部接続用端子104a1と、第2外部接続用端子104bの1つである外部接続用端子104b1との間に配置された、第3外部接続用端子104cに電気的に接続されている。
具体的には、外部接続用端子104a1は、データ信号供給配線114の1つであるデータ信号供給配線114aを介してデータ線駆動回路101と電気的に接続されている。
また、外部接続用端子104b1は、走査信号供給配線121の1つである走査信号供給配線121aを介して走査線駆動回路102と電気的に接続されている。
周辺電極用配線142は、隣り合うデータ信号供給配線114a及び走査信号供給配線121aと平面的に交差しないように配置されている。言い換えれば、周辺電極用配線142は、外部接続用端子104に繋がる複数のデータ信号供給配線114や、複数の走査信号供給配線121と平面的に交差しないように配置されている。
また、駆動電位(VDDX)が印加される外部接続用端子104a2と接続されたデータ信号供給配線114cは、データ線駆動回路101及び走査線駆動回路102の2つに分配されており、分配された一方の第1分岐配線114c1がデータ線駆動回路101に接続され、他方の第2分岐配線114c2が走査線駆動回路102に接続されている。
このとき、第2分岐配線114c2は、図10に示すように、データ信号供給配線114aと、周辺電極用配線142と、走査信号供給配線121aと、平面的に交差するようにして配置される。具体的には、図11に示すように、第2分岐配線114c2は、データ信号供給配線114a、周辺電極用配線142、走査信号供給配線121aと電気的に接続されないように、絶縁膜を介してこれらの配線を跨ぐようにして(ブリッジ状にして)配置される。
データ信号供給配線114a、周辺電極用配線142、及び走査信号供給配線121aは、例えば、データ線6aと同層に設けられている。また、第2分岐配線114c2は、例えば、データ線6a及び配線7aと同層に設けられている。
具体的には、データ信号供給配線114a、走査信号供給配線121a、及びデータ信号供給配線114cは、データ線6a及び配線7aの2つの層のメタル配線で形成されている。周辺電極用配線142は、データ線6aと同層のメタル配線で形成されている。
データ信号供給配線114cは、データ信号供給配線114a、周辺電極用配線142、及び走査信号供給配線121aなどとの交差部において、配線7aと同層のメタル配線が用いられる。つまり、交差部において、データ信号供給配線114a、走査信号供給配線121a、及びデータ信号供給配線114cは、単層のメタル配線が用いられる。また、データ信号供給配線114cは、交差部において配線幅が太く形成されている。
このように、画素周辺電極141に接続された周辺電極用配線142が、電源配線の1つである第2分岐配線114c2と平面的に交差して配置されるものの、セレクター信号供給配線114bと平面的に交差して配置されないため、周辺電極用配線142にノイズが加わることを抑えることが可能となる。
具体的には、スタートパルス(DX:図3参照)のような周波数の低い信号や振幅の大きい信号が供給される配線と、周辺電極用配線142とが平面的に交差しないように配置する。よって、画素周辺電極141を正常な電圧で動作させることができる。言い換えれば、ノイズが加わりにくい電源配線と周辺電極用配線142とは交差してもよい。その結果、画素領域Eにシミが発生することを抑えることができる。
以上詳述したように、第3実施形態の液晶装置300によれば、上記に記載の(1)〜(6)の効果に加えて、以下に示す効果が得られる。
(9)第3実施形態の液晶装置300によれば、データ信号供給配線114cと周辺電極用配線142とが平面的に交差して配置されるものの、セレクター信号供給配線114bと比べて、周辺電極用配線142にノイズがのりにくいことから、データ信号供給配線114cから第1分岐配線114c1と第2分岐配線114c2とに分岐させることにより、1つの電源からデータ線駆動回路101と走査線駆動回路102とを駆動させることができる。具体的には、周辺電極用配線142が少なくともセレクター信号供給配線114bと平面的に重ならないように配置するので、周波数の振幅の幅が大きいセレクター信号供給配線114bと交差することに起因して、周辺電極用配線142にノイズがのることを抑えることができる。
(10)第3実施形態の液晶装置300によれば、周辺電極用配線142と電気的に接続された第3外部接続用端子104cを、第1外部接続用端子104aと第2外部接続用端子104bとの間に配置するので、周辺電極用配線142と平面的に交差する配線の数量を、従来と比較して少なくすることができる。よって、配線間の静電破壊が発生するリスクを最小限に抑えることができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
(変形例1)
上記したように、画素周辺電極141が画素領域Eを囲むように連続して(繋がって)設けられていることに限定されず、例えば、一部分が途切れているような配置にしてもよい。具体的には、一軸配向の液晶装置100なので、少なくとも一軸方向に沿った対角方向に沿って画素周辺電極を設けるようにしてもよい。
(変形例2)
上記した液晶装置100以外に、例えば、有機EL装置、電子ペーパーなどに適用するようにしてもよい。
(変形例3)
上記したように、電子機器として投射型表示装置1000を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、POS端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。
3a…走査線、3b…容量線、6a…データ線、6b…第1中継電極、7a…配線、7b…第2中継電極、10…素子基板、10a…第1基材、11…配線層、11a…第1絶縁膜、11b…第2絶縁膜、11c…第3絶縁膜、12…第1層間絶縁膜、13…配線層、13a…第2層間絶縁膜、13b…絶縁膜、14…第3層間絶縁膜、15…画素電極、16…保持容量、16a…第1容量電極、16b…誘電体層、16c…第2容量電極、16d…第3中継電極、18…第1配向膜、18a…カラム、20…対向基板、20a…第2基材、21…見切り部、22…平坦化層、23…共通電極、24…第2配向膜、30…TFT、30a…半導体層、30g…ゲート電極、31…ソース電極、32…ドレイン電極、40…シール材、50…液晶層、70…サンプリング回路、71…S−TFT、100,200,300…液晶装置、101…データ線駆動回路、102…走査線駆動回路、103…検査回路、104…接続用端子としての外部接続用端子、104a…第1接続用端子としての第1外部接続用端子、104a1…外部接続用端子、104b…第2接続用端子としての第2外部接続用端子、104b1…外部接続用端子、104c…第3接続用端子としての第3外部接続用端子、105…配線、106…上下導通部、111…画像信号線、112…接続配線、113…選択信号供給線、114,114a,114c…データ信号供給配線(データ線用配線)114b…セレクター信号供給配線(セレクター信号配線)、114c1…第1分岐配線、114c2…第2分岐配線、121,121a…走査信号供給配線、131,132…接続配線、133…引き回し配線、141…画素周辺電極、142…周辺電極用配線、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。

Claims (11)

  1. 画素領域を有する素子基板と、
    前記素子基板と対向するように配置された対向基板と、
    前記素子基板と前記対向基板とを貼り合わせるシール材と、
    前記素子基板と前記対向基板とに挟持された液晶層と、
    を備え、
    前記素子基板は、斜め蒸着の配向膜を備えると共に、
    前記素子基板の第1辺と交差する辺と前記画素領域との間に設けられた第1走査線駆動回路と、
    前記第1走査線駆動回路が設けられた辺の反対側の辺と前記画素領域との間に設けられた第2走査線駆動回路と、
    前記第1辺の反対側の辺と前記画素領域との間に設けられ、前記第1走査線駆動回路と前記第2走査線駆動回路を繋ぐ配線と、
    前記第1走査線駆動回路に信号を供給する走査信号供給配線と、
    前記走査信号供給配線と電気的に接続された接続用端子と、
    前記画素領域と前記シール材との間に配置された画素周辺電極と、
    前記画素周辺電極に電気的に接続された周辺電極用配線と、
    前記周辺電極用配線に電気的に接続された接続用端子と、
    を有し、
    前記周辺電極用配線は、前記走査信号供給配線および前記配線とは平面的に交差しないように配置され
    前記画素周辺電極は、データ線に接続されず、前記斜め蒸着の方向における対角部分に形成され、他の部分で途切れていることを特徴とする液晶装置。
  2. 前記素子基板は、
    各画素における保持容量の電極に接続され、走査線と平行して配置された容量線と、
    前記画素領域の外側まで引き出された前記容量線が接続され、前記第1走査線駆動回路と前記画素領域との間、及び前記第2走査線駆動回路と前記画素領域との間に延在する接続配線とを有する
    ことを特徴とする請求項1に記載の液晶装置。
  3. 前記素子基板は、
    前記素子基板の第1辺と前記画素領域との間に設けられたデータ線駆動回路と、
    複数のデータ線の各々に信号を供給する複数のデータ信号供給配線と、
    前記複数のデータ信号供給配線の各々と電気的に接続された接続用端子と、
    を有し、
    前記周辺電極用配線に電気的に接続された接続用端子は、前記データ信号供給配線に電気的に接続された接続用端子と前記走査信号供給配線と電気的に接続された接続用端子との間に配置され、
    前記データ信号供給配線及び前記走査信号供給配線は、電源配線及びパルス信号配線を含み、
    前記周辺電極用配線は、前記電源配線のいずれかと平面的に交差し、前記パルス信号配線とは平面的に交差しないように配置されていることを特徴とする請求項1または2に記載の液晶装置。
  4. 前記電源配線は、前記データ線駆動回路に電源を供給する第1分岐配線と、前記第1走査線駆動回路に電源を供給する第2分岐配線を備えていることを特徴とする請求項3に記載の液晶装置。
  5. 前記周辺電極用配線はデータ線と同じ層の配線で形成され、前記電源配線は前記データ線の層を含む2層の配線で形成されていることを特徴とする請求項3または4に記載の液晶装置。
  6. 請求項3乃至請求項5のいずれか一項に記載の液晶装置であって、
    前記周辺電極用配線は、前記データ信号供給配線のうち少なくともスタートパルス信号配線と前記走査信号供給配線との間に、前記スタートパルス信号配線及び前記走査信号供給配線と平面的に重ならないように配置されていることを特徴とする液晶装置。
  7. 請求項3乃至請求項6のいずれか一項に記載の液晶装置であって、
    前記周辺電極用配線は、前記データ信号供給配線のうち少なくともセレクター信号配線と前記走査信号供給配線との間に、前記セレクター信号配線及び前記走査信号供給配線と平面的に重ならないように配置されていることを特徴とする液晶装置。
  8. 請求項1乃至請求項7のいずれか一項に記載の液晶装置であって、
    前記画素周辺電極は、前記画素領域を囲むように繋がって配置されていることを特徴とする液晶装置。
  9. 請求項1乃至請求項8のいずれか一項に記載の液晶装置であって、
    前記画素周辺電極は、画素電極と同層に設けられていることを特徴とする液晶装置。
  10. 請求項1乃至請求項9のいずれか一項に記載の液晶装置であって、
    前記周辺電極用配線は、前記画素周辺電極における前記画素領域に近い部分で電気的に接続されていることを特徴とする液晶装置。
  11. 請求項1乃至請求項10のいずれか一項に記載の液晶装置を備えることを特徴とする電子機器。
JP2016203757A 2016-10-17 2016-10-17 液晶装置、及び電子機器 Active JP6327314B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016203757A JP6327314B2 (ja) 2016-10-17 2016-10-17 液晶装置、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016203757A JP6327314B2 (ja) 2016-10-17 2016-10-17 液晶装置、及び電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012003917A Division JP6028332B2 (ja) 2012-01-12 2012-01-12 液晶装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2017010066A JP2017010066A (ja) 2017-01-12
JP6327314B2 true JP6327314B2 (ja) 2018-05-23

Family

ID=57763466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016203757A Active JP6327314B2 (ja) 2016-10-17 2016-10-17 液晶装置、及び電子機器

Country Status (1)

Country Link
JP (1) JP6327314B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265162A (ja) * 1998-01-09 1999-09-28 Seiko Epson Corp 電気光学装置及び電子機器
JP2002040486A (ja) * 2000-05-19 2002-02-06 Seiko Epson Corp 電気光学装置、その製造方法および電子機器
JP2002196355A (ja) * 2000-12-27 2002-07-12 Casio Comput Co Ltd 液晶表示装置
JP4179199B2 (ja) * 2003-06-02 2008-11-12 セイコーエプソン株式会社 電気光学装置及びこれを備えた電子機器
JP4214946B2 (ja) * 2004-04-20 2009-01-28 セイコーエプソン株式会社 電気光学装置および電子機器

Also Published As

Publication number Publication date
JP2017010066A (ja) 2017-01-12

Similar Documents

Publication Publication Date Title
JP6028332B2 (ja) 液晶装置、及び電子機器
JP5895473B2 (ja) 液晶装置および電子機器
JP6102543B2 (ja) 液晶装置の駆動方法、液晶装置、電子機器
JP5786601B2 (ja) 電気光学装置、及び電子機器
JP6428079B2 (ja) 電気光学装置の駆動方法、電気光学装置、及び電子機器
JP2014206622A (ja) 液晶装置の駆動方法、液晶装置、電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP2016133634A (ja) 液晶装置、液晶装置の駆動方法、電子機器
JP2012215747A (ja) 電気光学装置、電子機器、電気光学装置の製造方法
JP6702368B2 (ja) 液晶装置および電子機器
JP5978919B2 (ja) 液晶装置、及び電子機器
JP6299900B2 (ja) 液晶装置の駆動方法、液晶装置、電子機器
JP2017120295A (ja) 電気光学装置、電子機器
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP6327314B2 (ja) 液晶装置、及び電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP2017083678A (ja) 電気光学装置、電子機器
JP2014186197A (ja) 電気光学装置、電子機器
JP2016170240A (ja) 液晶装置、液晶装置の駆動方法、電子機器
JP6103091B2 (ja) 液晶装置および電子機器
JP2012252033A (ja) 電気光学装置および電子機器
JP2014178407A (ja) 電気光学装置及び電子機器
JP5987461B2 (ja) 電気光学装置の製造方法、及び、電気光学装置
JP2014174189A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180402

R150 Certificate of patent or registration of utility model

Ref document number: 6327314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250