JP5993470B2 - スタックされた電子コンポーネントを含む電子アセンブリ - Google Patents
スタックされた電子コンポーネントを含む電子アセンブリ Download PDFInfo
- Publication number
- JP5993470B2 JP5993470B2 JP2015018955A JP2015018955A JP5993470B2 JP 5993470 B2 JP5993470 B2 JP 5993470B2 JP 2015018955 A JP2015018955 A JP 2015018955A JP 2015018955 A JP2015018955 A JP 2015018955A JP 5993470 B2 JP5993470 B2 JP 5993470B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic
- substrate
- back surface
- copper post
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/02—Arrangements of circuit components or wiring on supporting structure
- H05K7/023—Stackable modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
- H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Semiconductor Integrated Circuits (AREA)
- Combinations Of Printed Boards (AREA)
Description
[項目1]
表面及び裏面を有する第1の基板と、前記第1の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第1の電子コンポーネントと、
表面及び裏面を有する第2の基板と、前記第2の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第2の電子コンポーネントと、を備え、
前記第1の基板の前記裏面は、前記第2の基板の前記裏面に直接取り付けられる
電子アセンブリ。
[項目2]
前記第1の基板の前記裏面は、前記第2の基板の前記裏面に直接接着される
項目1に記載の電子アセンブリ。
[項目3]
前記1つの電子デバイスは、前記第1の基板の前記表面上または前記第2の基板の前記表面上にある能動電子デバイスである
項目1または2に記載の電子アセンブリ。
[項目4]
前記1つの電子デバイスは、前記第1の基板の前記表面上または前記第2の基板の前記表面上にある受動電子デバイスである
項目1から3の何れか一項に記載の電子アセンブリ。
[項目5]
前記第1の基板及び前記第2の基板のうちの少なくとも1つはシリコン基板である
項目1から4の何れか一項に記載の電子アセンブリ。
[項目6]
前記第1の基板及び前記第2の基板のうちの少なくとも1つはガラス基板である
項目1から4の何れか一項に記載の電子アセンブリ。
[項目7]
表面及び裏面を有する第3の基板と、前記第3の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第3の電子コンポーネントをさらに含み、
前記第3の基板の前記裏面は前記第1の基板の前記裏面に直接取り付けられる
項目1から6の何れか一項に記載の電子アセンブリ。
[項目8]
前記第1の基板、前記第2の基板、及び前記第3の基板のうちの少なくとも1つは、前記第1の基板、前記第2の基板、及び前記第3の基板のうちの残りとは異なる材料で作られる
項目7に記載の電子アセンブリ。
[項目9]
前記第1の電子コンポーネント及び前記第2の電子コンポーネントのうちの少なくとも1つはダイである
項目1から8の何れか一項に記載の電子アセンブリ。
[項目10]
電子パッケージであって、表面及び裏面を有する第1の基板と、前記第1の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第1の電子コンポーネントと、
表面及び裏面を有する第2の基板と、前記第2の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第2の電子コンポーネントと、
パッケージング層と、を備え、
前記第1の基板の前記裏面は前記第2の基板の前記裏面に直接取り付けられて電子アセンブリを形成し、
前記電子アセンブリは前記パッケージング層内に埋め込まれて前記電子パッケージを形成する
電子パッケージ。
[項目11]
前記電子アセンブリの一部分は前記パッケージング層から露出している
項目10に記載の電子パッケージ。
[項目12]
前記電子アセンブリは前記パッケージング層内に完全に埋め込まれる
項目10に記載の電子パッケージ。
[項目13]
前記パッケージング層はボールグリッドアレイラミネートである
項目10から12の何れか一項に記載の電子パッケージ。
[項目14]
前記パッケージング層は組み込み型ウェハレベルボールグリッドアレイである
項目10から12の何れか一項に記載の電子パッケージ。
[項目15]
前記パッケージング層は複数の組み込み型ウェハレベルボールグリッドアレイを含む
項目14に記載の電子パッケージ。
[項目16]
前記パッケージング層に取り付けられた第3の電子コンポーネントをさらに備える
項目10から12の何れか一項に記載の電子パッケージ。
[項目17]
前記第3の電子コンポーネントは前記パッケージング層に取り付けられた表面実装電子デバイスである
項目16に記載の電子パッケージ。
[項目18]
前記第3の電子コンポーネントは前記パッケージング層にワイヤボンディングされる
項目16に記載の電子パッケージ。
[項目19]
前記第3の電子コンポーネントは、複数のフリップチップ電子バンプを用いて前記パッケージング層に取り付けられる
項目16に記載の電子パッケージ。
[項目20]
第1の電子パッケージ及び第2の電子パッケージを備える電子システムであって、
前記第1の電子パッケージは、(i)表面及び裏面を有する第1の基板と、前記第1の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第1の電子コンポーネント、(ii)表面及び裏面を有する第2の基板と、前記第2の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第2の電子コンポーネント、及び(iii)第1のパッケージング層を含み、
前記第2の電子パッケージは少なくとも1つの電子コンポーネントを含み、
前記第1の基板の前記裏面は前記第2の基板の前記裏面に直接取り付けられて電子アセンブリを形成し、
前記電子アセンブリは前記第1のパッケージング層内に埋め込まれて前記第1の電子パッケージを形成し、
前記第2の電子パッケージは前記第1の電子パッケージ上にスタックされるか、または前記第1の電子パッケージの下に配置される
電子システム。
[項目21]
前記第2の電子パッケージは(i)表面及び裏面を有する第3の基板と、前記第3の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第3の電子コンポーネント、(ii)表面及び裏面を有する第4の基板と、前記第4の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第4の電子コンポーネント、及び(iii)第2のパッケージング層を含み、
前記第4の基板の前記裏面は前記第3の基板の前記裏面に直接取り付けられて第2の電子アセンブリを形成し、
前記第2の電子アセンブリは前記第2のパッケージング層内に埋め込まれて、前記第1の電子パッケージ上にスタックされるか、または前記第1の電子パッケージの下に配置される前記第2の電子パッケージを形成する
項目20に記載の電子システム。
[項目22]
電子アセンブリを形成する方法であって、表面及び裏面を有する第1の基板と、前記第1の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第1の電子コンポーネントを用意する段階と、
表面及び裏面を有する第2の基板と、前記第2の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第2の電子コンポーネントを用意する段階と、
電子アセンブリを形成すべく、前記第1の基板の前記裏面を前記第2の基板の前記裏面に直接取り付ける段階と、を備える
方法。
[項目23]
電子アセンブリを形成すべく、前記第1の基板の前記裏面を前記第2の基板の前記裏面に直接取り付ける段階は、前記第1の基板の前記裏面を前記第2の基板の前記裏面に直接接着する段階を含む
項目22に記載の方法。
[項目24]
表面及び裏面を有する第3の基板と、前記第3の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第3の電子コンポーネントを用意する段階と、
前記電子アセンブリを形成すべく、前記第3の基板の前記裏面を前記第1の基板の前記裏面に直接取り付ける段階と、をさらに備える
項目22または23に記載の方法。
[項目25]
第1の電子コンポーネントを用意する段階は第1のダイを用意する段階を含む
項目22から24の何れか一項に記載の方法。
Claims (16)
- 電子パッケージであって、
表面及び裏面を有する第1の基板、及び前記第1の基板の前記表面上に取り付けられた少なくとも1つの第1電子デバイスを含む第1の電子コンポーネント、並びに表面及び裏面を有する第2の基板、及び前記第2の基板の前記表面上に取り付けられた少なくとも1つの第2電子デバイスを含む第2の電子コンポーネントを有し、前記第1の基板の前記裏面が前記第2の基板の前記裏面に直接取り付けられた電子アセンブリと、
前記少なくとも1つの第1電子デバイスの、前記第1の基板の前記表面上に取り付けられた面とは反対側の面に配置された第1の銅ポストと、
前記少なくとも1つの第2電子デバイスの、前記第2の基板の前記表面上に取り付けられた面とは反対側の面に配置された第2の銅ポストと、
前記電子アセンブリ、前記第1の銅ポスト、及び第2の銅ポストが埋め込まれたパッケージング層と、を備え、
前記パッケージング層は、
前記電子アセンブリを覆い、前記第1の銅ポストの少なくとも一部及び第2の銅ポストの少なくとも一部を露出するモールドと、
前記モールドの前記第1の銅ポストの少なくとも一部が露出する面に配置され、前記第1の銅ポストと電気的に接続される第1の再配線層と、
前記モールドの前記第2の銅ポストの少なくとも一部が露出する面に配置され、前記第2の銅ポストと電気的に接続される第2の再配線層と、
前記モールドを貫通し、前記第1の再配線層と前記第2の再配線層とを電気的に接続するスルーモールドビアと
を有する、電子パッケージ。 - 前記電子アセンブリは前記パッケージング層内に完全に埋め込まれる
請求項1に記載の電子パッケージ。 - 前記パッケージング層はボールグリッドアレイラミネートである
請求項1または2に記載の電子パッケージ。 - 前記パッケージング層は組み込み型ウェハレベルボールグリッドアレイである
請求項1または2に記載の電子パッケージ。 - 前記パッケージング層は複数の組み込み型ウェハレベルボールグリッドアレイを含む
請求項4に記載の電子パッケージ。 - 前記パッケージング層に取り付けられた第3の電子コンポーネントをさらに備える
請求項1または2に記載の電子パッケージ。 - 前記第3の電子コンポーネントは前記パッケージング層に取り付けられた表面実装電子デバイスである
請求項6に記載の電子パッケージ。 - 前記第3の電子コンポーネントは前記パッケージング層にワイヤボンディングされる
請求項6に記載の電子パッケージ。 - 前記第3の電子コンポーネントは、複数のフリップチップ電子バンプを用いて前記パッケージング層に取り付けられる
請求項6に記載の電子パッケージ。 - 第1の電子パッケージ及び第2の電子パッケージを備える電子システムであって、
前記第1の電子パッケージは、
表面及び裏面を有する第1の基板、及び前記第1の基板の前記表面上に取り付けられた少なくとも1つの第1電子デバイスを含む第1の電子コンポーネント、並びに表面及び裏面を有する第2の基板、及び前記第2の基板の前記表面上に取り付けられた少なくとも1つの第2電子デバイスを含む第2の電子コンポーネントを有し、前記第1の基板の前記裏面が前記第2の基板の前記裏面に直接取り付けられた電子アセンブリと、
前記少なくとも1つの第1電子デバイスの、前記第1の基板の前記表面上に取り付けられた面とは反対側の面に配置された第1の銅ポストと、
前記少なくとも1つの第2電子デバイスの、前記第2の基板の前記表面上に取り付けられた面とは反対側の面に配置された第2の銅ポストと、
前記電子アセンブリ、前記第1の銅ポスト、及び第2の銅ポストが埋め込まれた第1のパッケージング層と
を含み、
前記第2の電子パッケージは少なくとも1つの電子コンポーネントを含み、
前記第2の電子パッケージは前記第1の電子パッケージ上にスタックされるか、または前記第1の電子パッケージの下に配置され、
前記第1のパッケージング層は、
前記電子アセンブリを覆い、前記第1の銅ポストの少なくとも一部及び前記第2の銅ポストの少なくとも一部を露出するモールドと、
前記モールドの前記第1の銅ポストの少なくとも一部が露出する面に配置され、前記第1の銅ポストと電気的に接続される第1の再配線層と、
前記モールドの前記第2の銅ポストの少なくとも一部が露出する面に配置され、前記少なくとも1つ第2の銅ポストと電気的に接続される第2の再配線層と、
前記モールドを貫通し、前記第1の再配線層と前記第2の再配線層とを電気的に接続するスルーモールドビアと
を有する、電子システム。 - 前記第2の電子パッケージは(i)表面及び裏面を有する第3の基板と、前記第3の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第3の電子コンポーネント、(ii)表面及び裏面を有する第4の基板と、前記第4の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第4の電子コンポーネント、及び(iii)第2のパッケージング層を含み、
前記第4の基板の前記裏面は前記第3の基板の前記裏面に直接取り付けられて第2の電子アセンブリを形成し、
前記第2の電子アセンブリは前記第2のパッケージング層内に埋め込まれて、前記第1の電子パッケージ上にスタックされるか、または前記第1の電子パッケージの下に配置される前記第2の電子パッケージを形成する
請求項10に記載の電子システム。 - 電子アセンブリを含む電子パッケージを形成する方法であって、
表面及び裏面を有する第1の基板、及び前記第1の基板の前記表面上に取り付けられた少なくとも1つの第1電子デバイスを含む第1の電子コンポーネント、並びに前記少なくとも1つの第1電子デバイスの、前記第1の基板の前記表面上に取り付けられた面とは反対側の面に配置された第1の銅ポストを用意する段階と、
表面及び裏面を有する第2の基板、及び前記第2の基板の前記表面上に取り付けられた少なくとも1つの第2電子デバイスを含む第2の電子コンポーネント、並びに前記少なくとも1つの第2電子デバイスの、前記第2の基板の前記表面上に取り付けられた面とは反対側の面に配置された第2の銅ポストを用意する段階と、
電子アセンブリを形成すべく、前記第1の基板の前記裏面を前記第2の基板の前記裏面に直接取り付ける段階と、
前記電子アセンブリをキャリア上に配置する段階と、
前記電子アセンブリをオーバモールドしてモールドを形成する段階と、
前記キャリアを除去する段階と、
前記モールドをエッチングしてスルーモールドビアを形成する段階と、
前記スルーモールドビアに金属を充填する段階と、
前記第2の銅ポスト及び前記スルーモールドビアを電気的に接続するべく、前記モールドの前記第2の銅ポストが露出する面に、第1の再配線層を形成する段階と、
前記第1の銅ポスト及び前記スルーモールドビアを露出させるべく、前記モールドを研磨する段階と、
前記第1の銅ポスト及び前記スルーモールドビアを電気的に接続するべく、前記モールドの前記第1の銅ポストが露出する面に、第2の再配線層を形成する段階と
を備える、方法。 - 電子アセンブリを形成すべく、前記第1の基板の前記裏面を前記第2の基板の前記裏面に直接取り付ける段階は、前記第1の基板の前記裏面を前記第2の基板の前記裏面に直接接着する段階を含む
請求項12に記載の方法。 - 表面及び裏面を有する第3の基板と、前記第3の基板の前記表面上に取り付けられた少なくとも1つの電子デバイスと、を含む第3の電子コンポーネントを用意する段階と、
前記電子アセンブリを形成すべく、前記第3の基板の前記裏面を前記第1の基板の前記裏面に直接取り付ける段階と、をさらに備える
請求項12または13に記載の方法。 - 第1の電子コンポーネントを用意する段階は第1のダイを用意する段階を含む
請求項12から14の何れか一項に記載の方法。 - 前記第2の再配線層にモールドを形成する段階と、
前記第1の再配線層に設けられた複数のI/Oパッドにはんだボールまたははんだバンプを取り付ける段階と
を備える、請求項12から15の何れか一項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/227,977 | 2014-03-27 | ||
US14/227,977 US20150282367A1 (en) | 2014-03-27 | 2014-03-27 | Electronic assembly that includes stacked electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015192143A JP2015192143A (ja) | 2015-11-02 |
JP5993470B2 true JP5993470B2 (ja) | 2016-09-14 |
Family
ID=54066925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015018955A Active JP5993470B2 (ja) | 2014-03-27 | 2015-02-03 | スタックされた電子コンポーネントを含む電子アセンブリ |
Country Status (7)
Country | Link |
---|---|
US (1) | US20150282367A1 (ja) |
JP (1) | JP5993470B2 (ja) |
KR (1) | KR101723003B1 (ja) |
CN (1) | CN104952855B (ja) |
BR (1) | BR102015004550A2 (ja) |
DE (1) | DE102015102682A1 (ja) |
TW (1) | TWI633628B (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10177032B2 (en) | 2014-06-18 | 2019-01-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Devices, packaging devices, and methods of packaging semiconductor devices |
US9831214B2 (en) * | 2014-06-18 | 2017-11-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device packages, packaging methods, and packaged semiconductor devices |
US9659911B1 (en) * | 2016-04-20 | 2017-05-23 | Powertech Technology Inc. | Package structure and manufacturing method thereof |
US20170365567A1 (en) * | 2016-06-20 | 2017-12-21 | Samsung Electro-Mechanics Co., Ltd. | Fan-out semiconductor package |
US20180053665A1 (en) * | 2016-08-19 | 2018-02-22 | Mediatek Inc. | Pre-bumped redistribution layer structure and semiconductor package incorporating such pre-bumped redistribution layer structure |
US10304697B2 (en) * | 2017-10-05 | 2019-05-28 | Amkor Technology, Inc. | Electronic device with top side pin array and manufacturing method thereof |
US11735570B2 (en) * | 2018-04-04 | 2023-08-22 | Intel Corporation | Fan out packaging pop mechanical attach method |
US11011470B1 (en) * | 2019-10-29 | 2021-05-18 | Intel Corporation | Microelectronic package with mold-integrated components |
KR20220000753A (ko) * | 2020-06-26 | 2022-01-04 | 삼성전자주식회사 | 반도체 패키지, 및 이를 가지는 적층 패키지 모듈 |
CN114188311A (zh) * | 2020-09-15 | 2022-03-15 | 联华电子股份有限公司 | 半导体结构 |
CN112908868A (zh) * | 2021-01-18 | 2021-06-04 | 上海先方半导体有限公司 | 存储器三维封装方法及结构 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4223581B2 (ja) * | 1997-04-18 | 2009-02-12 | 日立化成工業株式会社 | マルチチップ実装法 |
JPH11177020A (ja) * | 1997-12-11 | 1999-07-02 | Oki Electric Ind Co Ltd | 半導体実装構造およびその実装方法 |
US6538210B2 (en) * | 1999-12-20 | 2003-03-25 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module, radio device having the same, and method for producing the same |
US7298031B1 (en) * | 2000-08-09 | 2007-11-20 | Micron Technology, Inc. | Multiple substrate microelectronic devices and methods of manufacture |
JP2002368186A (ja) * | 2001-06-05 | 2002-12-20 | Toshiba Corp | 半導体装置 |
JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
JP4285339B2 (ja) * | 2004-06-15 | 2009-06-24 | パナソニック株式会社 | 回路モジュールおよび回路モジュールの製造方法 |
JP4433399B2 (ja) * | 2004-12-07 | 2010-03-17 | 東芝ディーエムエス株式会社 | 半導体装置の製造方法及び三次元半導体装置 |
TWI260056B (en) * | 2005-02-01 | 2006-08-11 | Phoenix Prec Technology Corp | Module structure having an embedded chip |
US7445962B2 (en) * | 2005-02-10 | 2008-11-04 | Stats Chippac Ltd. | Stacked integrated circuits package system with dense routability and high thermal conductivity |
WO2006105514A2 (en) * | 2005-03-31 | 2006-10-05 | Stats Chippac Ltd. | Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides |
US9147644B2 (en) * | 2008-02-26 | 2015-09-29 | International Rectifier Corporation | Semiconductor device and passive component integration in a semiconductor package |
KR100856209B1 (ko) * | 2007-05-04 | 2008-09-03 | 삼성전자주식회사 | 집적회로가 내장된 인쇄회로기판 및 그 제조방법 |
US8084854B2 (en) * | 2007-12-28 | 2011-12-27 | Micron Technology, Inc. | Pass-through 3D interconnect for microelectronic dies and associated systems and methods |
US8049320B2 (en) * | 2008-02-19 | 2011-11-01 | Texas Instruments Incorporated | Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom |
KR101501739B1 (ko) * | 2008-03-21 | 2015-03-11 | 삼성전자주식회사 | 반도체 패키지 제조 방법 |
JP2009260165A (ja) * | 2008-04-21 | 2009-11-05 | Casio Comput Co Ltd | 半導体装置 |
US20100140750A1 (en) * | 2008-12-10 | 2010-06-10 | Qualcomm Incorporated | Parallel Plane Memory and Processor Coupling in a 3-D Micro-Architectural System |
US9293401B2 (en) * | 2008-12-12 | 2016-03-22 | Stats Chippac, Ltd. | Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP) |
US8847375B2 (en) * | 2010-01-28 | 2014-09-30 | Qualcomm Incorporated | Microelectromechanical systems embedded in a substrate |
JP5549501B2 (ja) * | 2010-09-24 | 2014-07-16 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US8754514B2 (en) * | 2011-08-10 | 2014-06-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-chip wafer level package |
US9209163B2 (en) * | 2011-08-19 | 2015-12-08 | Marvell World Trade Ltd. | Package-on-package structures |
US9478474B2 (en) * | 2012-12-28 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for forming package-on-packages |
US9455218B2 (en) * | 2013-03-28 | 2016-09-27 | Intel Corporation | Embedded die-down package-on-package device |
US9856136B2 (en) * | 2013-06-05 | 2018-01-02 | Intel Deutschland Gmbh | Chip arrangement and method for manufacturing a chip arrangement |
US9024429B2 (en) * | 2013-08-29 | 2015-05-05 | Freescale Semiconductor Inc. | Microelectronic packages containing opposing devices and methods for the fabrication thereof |
US9111870B2 (en) * | 2013-10-17 | 2015-08-18 | Freescale Semiconductor Inc. | Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof |
US9568940B2 (en) * | 2013-12-05 | 2017-02-14 | International Business Machines Corporation | Multiple active vertically aligned cores for three-dimensional chip stack |
US9190345B1 (en) * | 2014-03-28 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
MY178559A (en) * | 2014-07-07 | 2020-10-16 | Intel Corp | Package-on-package stacked microelectronic structures |
US9601471B2 (en) * | 2015-04-23 | 2017-03-21 | Apple Inc. | Three layer stack structure |
-
2014
- 2014-03-27 US US14/227,977 patent/US20150282367A1/en not_active Abandoned
-
2015
- 2015-02-03 JP JP2015018955A patent/JP5993470B2/ja active Active
- 2015-02-09 TW TW104104250A patent/TWI633628B/zh active
- 2015-02-23 KR KR1020150025214A patent/KR101723003B1/ko active IP Right Grant
- 2015-02-25 DE DE102015102682.1A patent/DE102015102682A1/de not_active Ceased
- 2015-02-26 BR BR102015004550A patent/BR102015004550A2/pt not_active IP Right Cessation
- 2015-02-27 CN CN201510089195.6A patent/CN104952855B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
TW201539671A (zh) | 2015-10-16 |
KR101723003B1 (ko) | 2017-04-04 |
US20150282367A1 (en) | 2015-10-01 |
DE102015102682A1 (de) | 2015-10-01 |
TWI633628B (zh) | 2018-08-21 |
BR102015004550A2 (pt) | 2017-03-21 |
CN104952855A (zh) | 2015-09-30 |
CN104952855B (zh) | 2018-04-13 |
JP2015192143A (ja) | 2015-11-02 |
KR20150112769A (ko) | 2015-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5993470B2 (ja) | スタックされた電子コンポーネントを含む電子アセンブリ | |
US7279795B2 (en) | Stacked die semiconductor package | |
US9177911B2 (en) | Package substrates with multiple dice | |
TWI502717B (zh) | 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法 | |
JP6014907B2 (ja) | ウィンドウインタポーザを有する3d集積回路パッケージ | |
KR101808478B1 (ko) | Pop 구조체 | |
JP5587216B2 (ja) | バンプレス・ビルド・アップ・レイヤ(bbul)を使用したパッケージオンパッケージ | |
TWI573206B (zh) | 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法 | |
JP2017507495A (ja) | 高密度インターコネクトおよび再分配層を備える集積デバイス | |
US10056352B2 (en) | High density chip-to-chip connection | |
JP2014517545A (ja) | マイクロエレクトロニクスダイ、当該ダイを含む積層ダイ及びコンピュータシステム、当該ダイ内に多チャネル通信路を製造する方法、並びに、積層ダイパッケージの部品間での電気通信を可能にする方法 | |
JP2013546183A (ja) | 裏側からのアクセスを用いた集積回路チップのカスタム化 | |
US9799628B2 (en) | Stacked package configurations and methods of making the same | |
TW202123411A (zh) | 用於積體電路封裝體之複合式橋接晶粒至晶粒互連件 | |
TW201725683A (zh) | 包括橋接件的電子總成 | |
TWI706527B (zh) | 動態隨機存取記憶體(dram)安裝技術 | |
TWI705535B (zh) | 包括堆疊晶粒之積體電路總成 | |
KR20190092399A (ko) | 웨이퍼-레벨 액티브 다이 및 외부 다이 마운트를 갖는 반도체 패키지 | |
KR101754847B1 (ko) | 적층된 전자 디바이스들을 포함하는 전자 어셈블리 | |
KR20230023388A (ko) | 팬아웃 반도체 패키지 | |
JP2023507701A (ja) | 集積回路デバイスのためのメタライゼーション層におけるスキップレベルビア | |
US11562955B2 (en) | High density multiple die structure | |
TWI694560B (zh) | 電子封裝及其形成之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5993470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |