TW201539671A - 包括堆疊電子組件的電子總成 - Google Patents

包括堆疊電子組件的電子總成 Download PDF

Info

Publication number
TW201539671A
TW201539671A TW104104250A TW104104250A TW201539671A TW 201539671 A TW201539671 A TW 201539671A TW 104104250 A TW104104250 A TW 104104250A TW 104104250 A TW104104250 A TW 104104250A TW 201539671 A TW201539671 A TW 201539671A
Authority
TW
Taiwan
Prior art keywords
substrate
electronic
electronic component
front side
assembly
Prior art date
Application number
TW104104250A
Other languages
English (en)
Other versions
TWI633628B (zh
Inventor
Hans-Joachim Barth
Reinhard Mahnkopf
Sven Albers
Thorsten Meyer
Original Assignee
Intel Ip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Ip Corp filed Critical Intel Ip Corp
Publication of TW201539671A publication Critical patent/TW201539671A/zh
Application granted granted Critical
Publication of TWI633628B publication Critical patent/TWI633628B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/023—Stackable modules
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

一種電子總成，其包括一第一電子組件，該第一電子組件包括具有一前側及一後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子總成；一第二電子組件，其包括具有一前側及一後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子總成；以及其中該第一基板的該後側係直接附接至該第二基板的該後側。

Description

包括堆疊電子組件的電子總成 發明領域
本發明所揭露的具體例一般而言係有關於電子總成，以及更特別地係有關於包括堆疊電子組件的電子總成。
發明背景
行動產品(諸如，行動電話、智慧型手機、輸入板電腦，等等)非常受限於可利用的空間，因為晶片及封裝面積和高度(除了別的物理及電子參數以外)方面有典型嚴格的限制。因而，降低系統電路板(諸如，印刷電路板PCB)上電子組件的尺寸是極其重要的(諸如，封裝晶片或分立元件、整合被動元件(IPDs)、表面安裝裝置(SMDs)，等等)。
典型地，電子晶片、積體電路(ICs)或整合被動元件(IPDs)僅僅於其等分別的基板之單側(諸如，前側)具有其等之功能元素或功能裝置。一種例外情況是基板的後側使用作為公共接地(亦即，電氣管理)的情況。另一種例外情況是基板的後側使用作為熱槽(亦即，熱管理)的情況。
圖1圖解一種範例先前技藝電子組件1。如於本文 中所使用，電子組件包括(除了別的元件以外)積體電路(IC)或整合被動元件(IPD)。圖2圖解另一種範例先前技藝電子組件2，其包括矽穿孔或直通基板通孔(through substrate vias)(TSVs)3。於如圖2中所圖解之範例先前技藝電子組件2中，晶片或***件的後側可以用來連接TSVs 3和重分佈層(RDL)4及指定的I/O襯墊。舉例來說，可以用各種已知的製造技術(諸如，倒裝晶片(flip-chip)(FC)、微型倒裝晶片(μ-FC)襯墊或銅柱，等等)來形成I/O襯墊。
慣用的電子組件內分別的基板之單側利用會導致消耗系統電路板(諸如，PCBs)顯著量的空間。此外，慣用的電子組件典型地需要顯著量的高度，使得其等更不容易安裝於行動產品的外殼內部，尤其是在必須組裝幾個晶片，IPDs或SMDs時，及/或在必須將一者堆疊於另一者的頂部時。
依據本發明之一實施例，係特地提出一種電子總成，其包含：一第一電子組件，其包括具有前側及後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；一第二電子組件，其包括具有前側及後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件；以及其中該第一基板的該後側係直接附接至該第二基板的 該後側。
1、2‧‧‧電子組件
3‧‧‧矽穿孔/直通矽通孔
4‧‧‧重分佈層
10、10A、910‧‧‧電子總成
10B‧‧‧電子總成、一第二電子總成
11‧‧‧電子組件、一第一電子組件
11A‧‧‧一第一電子組件
11B‧‧‧一第三電子組件
12、12A‧‧‧一第一基板
12B‧‧‧一第三基板
13、13A、13B、23、23A、23B、33‧‧‧前側
14、14A、14B、24、24A、24B、34‧‧‧後側
15、15A、15B、25、25A、25B、35‧‧‧電子元件
21‧‧‧電子組件、一第二電子組件
21A‧‧‧一第二電子組件
21B‧‧‧一第四電子組件
22、22A‧‧‧一第二基板
22B‧‧‧一第四基板
31‧‧‧電子組件、一第三電子組件
32‧‧‧一第三基板
50、60‧‧‧電子封裝
50A‧‧‧一第一電子封裝
50B‧‧‧一第二電子封裝
51‧‧‧一第三電子組件
56‧‧‧封裝層
56A‧‧‧一第一電子封裝層
56B‧‧‧一第二電子封裝層
61‧‧‧RDL層
62‧‧‧樹脂成型晶圓通孔/TMVs
63、67‧‧‧模具
64‧‧‧銅桿
66、68A、68B‧‧‧RDL
69‧‧‧SMD
70‧‧‧電子系統
800‧‧‧方法
810~850‧‧‧方塊
900‧‧‧電子儀器
902‧‧‧系統匯流排
912‧‧‧處理器
914‧‧‧通信電路
916‧‧‧顯示器
918‧‧‧揚聲器
920‧‧‧外部記憶體
922‧‧‧主記憶體(RAM)
924‧‧‧硬驅動機
926‧‧‧可移媒體
930‧‧‧鍵盤/控制器
圖1圖解一種範例先前技藝的電子組件。
圖2圖解另一種範例先前技藝的電子組件，其包括矽穿孔(through silicon)或直通矽通孔(through substrate vias)(TSVs)。
圖3圖解一種範例電子總成。
圖4圖解另一種範例電子總成。
圖5A-B圖解範例電子封裝，其包括圖3中所示之電子總成。
圖6A-D圖解包括圖3中所示之電子總成，其他的範例電子封裝及製造該電子封裝之方法流程。
圖7圖解一種範例電子系統，其包括圖3中所示之電子總成。
圖8為一流程圖，其圖解一種堆疊電子組件來形成一種電子總成的方法。
圖9為一種電子儀器之方塊圖，該電子儀器包括本文所述之電子總成及/或電子封裝。
較佳實施例之詳細說明 具體例之說明
以下的說明和圖示充分地闡釋特定的具體例，以使熟悉此藝者能夠實施該等具體例。其他的具體例可以併入結構的、邏輯的、電氣的、方法，以及其他的變化。一些具 體例之部件及特徵可以包括其他的具體例之部件及特徵，或者取代其他的具體例之部件及特徵。申請專利範圍中提出的具體例包含該等申請專利範圍所有可得的均等物。
當本申請案中使用定向術語，例如「水平面」，係就平行於一晶圓或基板慣用的平面或表面而言來定義，不論晶圓或基板的定向。術語「垂直的」係指與如上所定義的水平面垂直的方向。介系詞，例如「在...上(on)」、「側(side)」(如「側壁」)、「高於」、「低於」、「在…之上(over)」，以及「在...下方」，係就晶圓或基板的頂表面上慣用的平面或表面來定義，不論晶圓或基板的定向。
本文所述之電子總成包括二個或更多個電子組件(諸如，晶粒)之背對背的附接，然後將晶粒嵌入至層板(或是一些其他類型的封裝層)內。此種二個或更多個電子組件之背對背的附接可以使用來使包括電子組件的電子總成之封裝選項最佳化。
此外，二個或更多個電子組件之背對背的附接係使用各個分別的電子組件後側之先前「浪費的區域」。因而，與只使用基板的單側之慣用的電子總成比較，每電子總成面積功能裝置或電路的量可以加倍。
此外，與傳統的堆疊的技術(諸如，封裝體疊加(PoP))比較，可以節省下系統電路板上有價值的區域，及/或可以使包括本文所述的電子總成之電子封裝的高度減低。本文所述之電子總成亦可以讓不同的功能晶粒彼此更靠近，藉此使形成電子總成(以及包括電子總成的電子封裝)之電 子組件之間的寄生現象減少。
本文所述之電子總成可以包括功能裝置於各個背對背安裝的電子組件前側上。因而，功能裝置實際上係安裝於電子總成的前側和後側上。
功能裝置之實例包括，但是不限於電晶體、二極體、根據CMOS之電子電路元件、雙極(Bipolar)、BiCMOS、類比-混合訊號、RF、功率半導體DRAM、SRAM或NVM記憶體技術。此外，選擇性被動元件可以安裝於本文所述之電子總成的各者之前側和後側上。選擇性被動元件之實例包括，但是不限於電阻器、電容器(MOS電容、MIM電容、金屬間電容)，以及於FEOL或BEOL處理期間之電感器(線圈)。
如上所討論的，安裝功能裝置於該電子總成的前側和後側上之一個可能的好處是，一電子封裝之內給定的面積及/或體積可以包括相對較高數量的功能裝置。安裝功能裝置於該電子總成的前側和後側上之另一個可能的好處是，此等電子總成可更容易地容許不同的技術世代(technology generations)(諸如，20nm、40nm、65nm等等CMOS)之混合被包括於一種電子封裝之內。此外，安裝功能裝置於該電子總成的前側和後側上，可更容易地容許一種含有電子總成的電子封裝，能包括不同的製造技術(諸如，CMOS邏輯、DRAM、NVM記憶體、雙極、類比/混合訊號、RF、功率半導體技術等等，以及各種的被動元件)之混合。
安裝功能裝置於該電子總成的前側和後側上還 可以改良各種形成電子總成的電子組件之可製造性。改良各種電子組件之可製造性的一個可能原因，是能使用指定的最佳製造條件來組裝形成電子總成之個別的電子組件(諸如，晶粒)。
圖3圖解一種範例電子總成10。該電子總成10包括一第一電子組件11，其包括具有前側13及後側14的一第一基板12，以及安裝於該第一基板12的該前側13上之至少一個電子元件15。
該電子總成10進一步包括一第二電子組件21，其包括具有前側23及後側24的一第二基板22，以及安裝於該第二基板22的該前側23上之至少一個電子元件25。
該第一基板12的後側14係直接附接至該第二基板22的後側24。於一些形式中，該第一基板12的後側14係直接黏附(adhered)(諸如，藉由膠合、直接矽-矽結合、陰離子結合，等等)至該第二基板22的後側24。
應該注意到該第一基板12的後側14可以以任何現在已知或未來會發現的方式，直接附接至該第二基板22的後側24。一第一基板12的後側14係直接附接至該第二基板22的後側24的方式，會部分取決於該電子總成內所使用的電子組件11，21的類型(除了別的因素以外)。
於該電子總成10的一些範例形式中，該第一基板12和該第二基板22中的至少一者為矽基板。於該電子總成10再其他的範例形式中，該第一基板12和該第二基板22中的至少一者為玻璃基板。該第一基板12和該第二基板22其 他的範例材料包括，但是不限於矽、玻璃、隔離器上的矽(silicon on isolator)、碳化矽(SiC)、砷化鎵、有機基板和層板等等。應該注意到該第一基板12和該第二基板22可以為相同或不同的材料。
在某種程度上如以上所論，直接附接該第一基板12的該後側14至該第二基板22的該後側24，能讓該電子總成10固有地具有該電子總成10所佔據的給定面積之電子組件密度增加一倍。給定面積之電子組件密度增加一倍讓該電子總成10能創造出，更小的、更快且更強大的，包括該電子總成10之電子封裝。
此外，該電子總成10內可利用的個別電子組件(諸如，邏輯晶粒、記憶體、RF、類比/混合訊號晶粒、被動元件、整合被動元件(IPDs)、感測器、光學資料傳輸組件等等)，可以用最佳化的處理技術來製造(諸如，高級CMOS、BICMOS、雙極、RF、類比/混合訊號、DRAM-、SRAM-或不變性-(NVM)記憶體技術、技術，等等)。個別的電子組件亦可以利用最佳化的基板(諸如，標準或高電阻Si基板、GaAs、III/V基板、II/VI基板、電介質基板等等)用於作為該電子總成10的部件之各個電子組件。
圖4圖解電子總成10之另一種範例形式。如圖4中所示，該電子總成10可以進一步包括一第三電子組件31，其包括具有前側33及後側34的一第三基板32，以及安裝於該第三基板32的前側33上之至少一個電子元件35。於如圖4中所示之電子總成10的範例形式中，該第三基板32的後側 34可以直接附接至該第一基板12的後側14。
於如圖4中所示之電子總成10的其他範例形式中，該第三基板32的後側34可以直接附接至該第二基板22的後側24。此外，雖然圖4僅顯示一第二及一第三電子組件21，31，但是額外的電子組件可以直接附接至該第一基板12的後側14，或是直接附接至該第二基板22的後側24，取決於該電子總成10整體的組態。
在某種程度上如以上所論，該第一、一第二及該第三電子組件11，21，31中各者可以由相同的基板材料或不同的基板材料(諸如，標準Si、高電阻Si、電介質基板、GaAs、III/V或II/VI基板等等)所製成。此外，電子組件11，21，31中的某些或全體，可以具有不同的尺寸。
圖5A-B圖解範例電子封裝50，其包括圖3中所示之電子總成10。該電子封裝50進一步包括封裝層56。該電子總成10係嵌入該封裝層56內，以形成該電子封裝50。應該注意到可以使用現在已知，或未來會發現的任何技術，以將晶粒嵌入層板封裝內，以及於該電子總成10和該封裝層56之間形成電氣連接。
於如圖5A-B中所示之電子封裝50的範例形式中，該電子總成10被完全地嵌入該封裝層56內。然而仍預期到其他形式的電子封裝50，其他形式的電子封裝中該電子總成10的一部份係嵌入該封裝層56內。
於如圖5A中所示之電子封裝50的範例形式之中，該封裝層56為一種球柵陣列層板。應該注意到該電子總成 10可以嵌入其他類型的封裝層內(諸如，嵌入的晶圓級球柵陣列、PCB層板，等等)。此外，該封裝層56可以為不同類型的封裝層之組合，以及可能會包括多個相同類型的封裝層。
藉著利用分別的封裝內提供的佈線位準及通孔(諸如，層板封裝內的互連佈線及直通通孔、嵌入的晶圓級封裝內的重分佈層-(RDL-)佈線及樹脂成型晶圓通孔(through mold vias)(TMVs)，等等)，於如圖5 & 6中所示之該電子總成10內、背對背附接的功能裝置和不同的電子組件的電路之間實現電氣連接是可能的。此外，藉著利用分別的封裝內現存的互連及通孔，可能可避免使用及製造如圖2中所示之先前技藝相當昂貴的直通矽通孔(through silicon vias)(TSVs)。
圖5A-B圖解範例電子封裝50，其包括附接至該封裝層56之一第三電子組件51。應該注意到儘管圖5A-B顯示該第三電子組件51係附接至該封裝層56的頂部，但是該第三電子組件51附接至該封裝層56的底部之其他形式仍然為預期的。此外，電子組件可以附接至該封裝層56的頂部和底部。
附接至該封裝層56之該第三電子組件51的類型，在某種程度上會取決於該電子封裝50整體的組態。舉例來說，圖5A中的該第三電子組件51可以為一種表面安裝的元件，其係附接至該封裝層56，然而，圖5B中的該第三電子組件51可以為一種倒裝晶片結合至該封裝層56之晶粒。
圖6A-D顯示其他的範例電子封裝60，以及各種電子封裝50可能的封裝方法(亦即，總成)流程。
圖6A圖解一種範例電子封裝60總成方法的開始。該方法包括(i)布局電子總成10(用已經到位的Cu襯墊或Cu-桿/柱)於載體或黏著劑箔上；(ii)包覆成型(overmolding)電子總成10以建立偵察(recon)晶圓/面板；(iii)由偵察晶圓/面板移除載體或黏著劑膠帶；(iv)於偵察晶圓之扇出區域部分地鑽出或蝕刻樹脂成型晶圓通孔(through mold vias)(TMVs)62；(v)金屬填充TMVs 62；(vi)隨後的(單層或多層)RDL層61形成，提供TMVs 62及一第二(「底部」)電子組件的Cu襯墊或Cu-桿之電氣連接(亦即，RDL互連)，以及提供供焊球或銲點凸塊之I/O襯墊。
圖6B圖解圖6A中顯示的電子封裝60總成方法的延續。該方法進一步包括(i)研磨模具63以使銅桿64及TMVs 62暴露。
應該注意到在此時該電子封裝60總成方法中，該方法可以以各種方式延續。該範例電子封裝60總成方法延續的方式，在某種程度上會取決於該電子封裝60所欲的組態及功能性。
圖6C圖解圖6A-B中顯示的電子封裝60總成方法之範例延續方式。該方法可以進一步包括(i)組裝RDL 66於現存的電子封裝60的頂部上；及(ii)形成模具67於RDL 66上；以及(iii)將焊球或銲點凸塊鋪於電子封裝60的底部側處之RDL層61所提供之I/O襯墊上。
圖6D圖解圖6A-B中顯示的電子封裝60總成方法之另一種範例延續方式。該方法可以進一步包括(i)形成多層頂部RDLs 68A，68B於電子封裝60的頂部之上；以及(ii)選擇性地組裝SMD 69(或一些晶片類型)至最外部RDL 68B上方。
圖7圖解一種範例電子系統70，其包括與圖3中所示之電子總成10相似的二種電子總成10A，10B。應該注意到任何數量的電子總成可以堆疊在另一者頂部上，以形成電子系統70。
圖7中所示之範例電子系統70包括一第一電子封裝50A。該第一電子封裝50A包括(i)一第一電子組件11A，其包括具有前側13A及後側14A的一第一基板12A，以及安裝於該第一基板12A的前側13A上之至少一個電子元件15A。該第一電子封裝50A進一步包括一第二電子組件21A，其包括具有前側23A及後側24A的一第二基板22A，以及安裝於該第二基板22A的前側23A上之至少一個電子元件25A。
該第一基板12A的後側14A係直接附接至該第二基板24B的後側24A，以形成電子總成10A。該第一電子封裝50A進一步包括一第一電子封裝層56A。該電子總成10A係嵌入該第一電子封裝層56A內，以形成該第一電子封裝50A。
該範例電子系統70進一步包括一第二電子封裝50B，其包括至少一個電子元件。該第二電子封裝50B係堆疊於該第一電子封裝50A上(或是於其他形式內係放置於下 方)。
於圖7所圖解之範例形式中，該第二電子封裝50B包括一第三電子組件11B，其包括具有前側13B及後側14B的一第三基板12B，以及安裝於該第三基板12B的該前側13B上之至少一個電子元件15B。該第二電子封裝50B進一步包括一第四電子組件21B，其包括具有前側23B及後側24B的一第四基板22B以及安裝於該第四基板22B的該前側上23B之至少一個電子元件25B。
該第四基板22B的後側24B係直接附接至該第三基板12B的後側14B，以形成該第二電子總成10B。該第二電子封裝50B進一步包括一第二電子封裝層56B。該第二電子總成10B係嵌入該第二電子封裝層56B內，以形成該第二電子封裝50B。
應該注意到該第一電子封裝層56A及該第二電子封裝層56B，可以為不同類型的封裝層或是相同類型的封裝層，取決於該電子系統70整體的組態。此外，該第一電子封裝層56A及該第二電子封裝層56B，可以為如上所述之任何類型的封裝層或是未來會發現的封裝層。
圖8為一流程圖，其圖解一種堆疊電子組件11，21來形成一種電子總成10(見諸如，圖3)的方法[800]。該方法[800]包括[810]提供一第一電子組件11，其包括具有前側13及後側14的一第一基板12，以及安裝於該第一基板12的該前側13上之至少一個電子元件15。該方法[800]進一步包括[820]提供一第二電子組件21，其包括具有前側23及後側 24的一第二基板22，以及安裝於該第二基板22的該前側23上之至少一個電子元件25。該方法[800]進一步包括[830]直接附接該第一基板12的該後側14至該第二基板22的該後側24，以形成一電子總成10。
於該方法[800]之一些形式中，該方法[800]可以進一步包括[840]提供一第三電子組件31，其包括具有前側33及後側34的一第三基板32，以及安裝於該第三基板32的該前側33上之至少一個電子元件35(見諸如，圖4)。該方法[800]可以進一步包括[850]直接附接該第三基板32的該後側34至該第一基板12的該後側14，以形成電子總成10。於其他形式中，該第三基板32的後側34可以直接附接至該第二基板22的後側24，以形成電子總成10。
圖9為一種電子儀器900之方塊圖，該電子儀器900併入本文所述之至少一個電子總成10、電子封裝50，60，及/或電子系統70。電子儀器900只是一種電子儀器的實例，本文所述之電子總成10、電子封裝50，60，及/或電子系統70可以使用於該電子儀器900內。電子儀器900之實例包括，但是不限於個人電腦、輸入板電腦、行動電話、遊戲裝置、MP3或其他數位音樂播放機，等等。於此實例中，電子儀器900包含一種資料處理系統，其包括系統匯流排902，以耦合電子儀器900的各種組件。系統匯流排902提供電子儀器900的各種組件之間的通信鏈，以及可以如單一匯流排、匯流排之組合，或是以任何其他適合的方式來執行。
如本文中所述的一電子總成910可以和系統匯流 排902耦合。該電子總成910可以包括任何電路的組合。於一具體例中，該電子總成910包括處理器912，處理器可以為任何類型。如於本文中所使用，「處理器」係指任何類型的計算電路，例如但是不限於，微處理器、微控器、複雜指令集計算(CISC)微處理器、精簡指令集計算(RISC)微處理器、極長指令字(VLIW)微處理器、圖形處理器、數位信號處理器(DSP)、多核心微處理器，或是任何其他類型的處理器或處理電路。
電子總成910內可以包括的其他類型電路為定製電路，特殊應用積體電路(ASIC)或類似物，例如舉例而言，供像是行動電話、輸入板電腦、膝上型電腦、雙向無線電，以及類似的電子系統一般的無線裝置，使用的一個或是更多個電路(例如通信電路914)。IC能執行任何其他的類型的功能。
電子儀器900亦可以包括外部記憶體920，外部記憶體920又可以包括適合特定應用的一個或更多個記憶體元件，例如隨機存取記憶體(RAM)形式之主記憶體922，一個或更多個硬驅動機924，及/或一個或更多個驅動機，其會處理可移媒體926，例如光碟(CD)、快閃記憶卡、數位影音光碟(DVD)，及類似物。
電子儀器900亦可以包括顯示裝置916，一個或更多個揚聲器918，及鍵盤，及/或控制器930，控制器會包括滑鼠、軌跡球、觸控螢幕、語音辨識元件，或是允許系統用戶輸入資訊至電子儀器900內或是從電子儀器900接收資 訊之任何其他的元件。
為了更佳地闡明本文揭示的方法及儀器，於此提供非限制性具體例之清單：
實施例1包括一種電子總成，其包括一第一電子組件，其包括具有前側及後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子總成；一第二電子組件，其包括具有前側及後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子總成；以及其中該第一基板的後側係直接附接至該第二基板的後側。
實施例2包括實施例1的電子總成，其中該第一基板的該後側係直接黏附(adhered)至該第二基板的該後側。
實施例3包括實施例1-2中任一實施例的電子總成，其中位於該第一基板的該前側上或是於該第二基板的該前側上之該一個電子元件為主動電子元件。
實施例4包括實施例1-3中任一實施例的電子總成，其中位於該第一基板的該前側上或是於該第二基板的該前側上之該一個電子元件為被動電子元件。
實施例5包括實施例1-4中任一實施例的電子總成，其中該第一基板和該第二基板中的至少一者為矽基板。
實施例6包括實施例1-5中任一實施例的電子總成，其中該第一基板和該第二基板中的至少一者為玻璃基板。
實施例7包括實施例1-6中任一實施例的電子總 成，其進一步包含一第三電子組件，該第三電子組件包括具有前側及後側的一第三基板以及安裝於該第三基板的該前側上之至少一個電子元件，其中該第三基板的該後側係直接附接至該第一基板的該後側。
實施例8包括實施例1-7中任一實施例的電子總成，其中該第一基板、該第二基板及該第三基板中的至少一者與該第一基板、該第二基板及該第三基板之其餘者是用不同的材料製成。
實施例9包括實施例1-8中任一實施例的電子總成，其中該第一電子組件及該第二電子組件中的至少一者為晶粒。
實施例10包括一種電子封裝，其包括一第一電子組件，其包括具有前側及後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；一第二電子組件，其包括具有前側及後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件，其中該第一基板的該後側係直接附接至該第二基板的該後側，以形成一電子總成；以及一封裝層，其中該電子總成係嵌入該封裝層內，以形成該電子封裝。
實施例11包括實施例10的電子封裝，其中該電子總成的一部份係從該封裝層暴露。
實施例12包括實施例10-11中任一實施例的電子封裝，其中該電子總成被完全地嵌入該封裝層內。
實施例13包括實施例10-12中任一實施例的電子 封裝，其中該封裝層為一種球柵陣列層板。
實施例14包括實施例10-13中任一實施例的電子封裝，其中該封裝層為一種嵌入的晶圓級球柵陣列。
實施例15包括實施例10-14中任一實施例的電子封裝，其中該封裝層包括數個嵌入的晶圓級球柵陣列。
實施例16包括實施例10-15中任一實施例的電子封裝，其進一步包括一種附接至該封裝層的一第三電子組件。
實施例17包括實施例10-16中任一實施例的電子封裝，其中該第三電子組件為一種表面安裝的電子元件，其係附接至該封裝層。
實施例18包括實施例10-17中任一實施例的電子封裝，其中該第三電子組件係線結合至該封裝層。
實施例19包括實施例10-18中任一實施例的電子封裝，其中該第三電子組件係使用倒裝晶片電子凸塊，而附接至該封裝層。
實施例20包括一種電子系統，其包括一第一電子封裝，該第一電子封裝包括(i)一第一電子組件，其包括具有前側及後側的一第一基板，以及安裝於該第一基板的該前側上之至少一個電子元件；(ii)一第二電子組件，其包括具有前側及後側的一第二基板，以及安裝於該第二基板的該前側上之至少一個電子元件，其中該第一基板的該後側係直接附接至該第二基板的該後側，以形成一電子總成；以及(iii)一第一封裝層，該電子總成係嵌入該第一封裝層內， 以形成一第一電子封裝；以及一第二電子封裝，其包括至少一個電子組件，該第二電子總成係堆疊於該第一電子封裝上或放置於該第一電子封裝下方。
實施例21包括實施例20的電子系統，其中該第二電子總成包括一第二封裝層，該第二電子總成係嵌入該第二封裝層內，以形成一第二電子封裝，該第二電子封裝係堆疊於該第一電子封裝上或放置於該第一電子封裝下方。
實施例22包括實施例20-21中任一實施例的電子系統，其中該第二電子總成包括(i)一第三電子組件，其包括具有前側及後側的一第三基板以及安裝於該第三基板的該前側上之至少一個電子元件；(ii)一第四電子組件，其包括具有前側及後側的一第四基板以及安裝於該第四基板的該前側上之至少一個電子元件，其中該第四基板的該後側係直接附接至該第三基板的該後側，以形成該第二電子總成；以及(iii)一第二封裝層，該第二電子總成係嵌入該第二封裝層內，以形成一第二電子封裝，該第二電子封裝係堆疊於該第一電子封裝上或放置於該第一電子封裝下方。
實施例23包括實施例20-22中任一實施例的電子系統，其中該第一封裝層及該第二封裝層為不同類型的封裝層。
實施例24包括實施例20-23的電子系統，其中該第一封裝層及該第二封裝層中的至少一者為一種球柵陣列層板。
實施例25包括一種方法，其包括提供一第一電子 組件，該第一電子組件包括具有前側及後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；提供一第二電子組件，其包括具有前側及後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件；以及直接附接該第一基板的該後側至該第二基板的該後側以形成一電子總成。
實施例26包括實施例25的方法，其中該直接附接該第一基板的該後側至該第二基板的該後側以形成一電子總成，包括直接黏附該第一基板的該後側至該第二基板的該後側。
實施例27包括實施例25-26中任一實施例的方法，其進一步包含提供一種一第三電子組件，該第三電子組件包括具有前側及後側的一第三基板以及安裝於該第三基板的該前側上之至少一個電子元件；以及直接附接該第三基板的該後側至該第一基板的該後側以形成該電子總成。
實施例28包括實施例25-27中任一實施例的方法，其中提供一第一電子組件包括提供一第一晶粒。
詳細說明中將提出本電子元件、銲料組成物，及相關方法之此等及其他的實施例和特徵之一部份。
此綜述打算要提供本標的之非限制性實施例。並不打算要提供排他的解釋或窮舉的解釋。包括詳細說明是為了提供有關該方法進一步的資訊。
以上的詳細說明包括參考附圖，附圖形成詳細說明的一部份。圖示經由圖解，而顯示出能實施本發明之特 定的具體例。此等具體例於此亦稱為「實施例」。此等實施例可包括該等顯示或描述的元件之外的元件。然而，本發明人亦預期只提供該等顯示或描述的元件之實施例。而且，就本文顯示或描述之特定的具體例(或其之一個或更多個態樣)而言，或是就其他具體例(或其之一個或更多個態樣)而言，本發明人亦預期使用該等顯示或描述的元件之任何組合或排列之實施例(或其之一個或更多個態樣)。
於此文件中，專利文件常見的術語，「一個(a)」或「一個(an)」，係用來包括一個或超過一個，與任何其他的例子或用法「至少一個(at least one)」或「一個或更多個(one or more)」為無關的。除非另有明確指出，否則於此文件中，術語，「或」係用來提及非排他的或者，而使得「A或B」包括「A但不是B」、「B但不是A」，以及「A及B」。於此文件中，術語「包括(including)」及「其中(in which)」係用來作為分別的術語「包含(comprising)」及「其中(wherein)」之淺顯英語均等物。並且，於下列申請專利範圍中，術語「包括(including)」及「包含(comprising)」為開放式(open-ended)，也就是說，一種系統、元件、物件、組成物、調配物或方法，其包括申請專利範圍的此一術語之後列舉的該等元件以外的元件，仍然視為落在該其申請專利範圍的範疇之內。再者，於下列申請專利範圍中，術語「一第一」、「一第二」，以及「一第三」等等，只被使用來標記，而不打算對其等之目標強加數值必要條件。
前述的說明為說明性的，而不是限制性的。舉例 而言，上述的實施例(或其之一個或更多個態樣)可以彼此組合來使用。例如，熟悉此藝者在回顧前述的說明時，可以使用其他的具體例。
摘要係遵照37 C.F.R.§1.72(b)要求，此摘要將讓讀者能夠快速地確定此技術揭示的本質。應理解摘要不能用來解釋或限制申請專利範圍的範圍或意義。
並且，於前述詳細說明中，為了精簡揭示內容，各種特徵可以被聚集在一起。這種揭示方式不能被解釋為，任一申請專利範圍需要未主張的揭示特徵。更確切而言，本發明的標的可存在於比特定揭示的具體例之全部特徵更少的特徵。因此，以下的申請專利範圍將併入詳細說明內容，每個申請專利範圍都各自代表不同的具體例，以及預期到此等具體例可以以各種組合或排列而彼此組合。本發明的範圍應該參照附隨的申請專利範圍，以及此等申請專利範圍享有的均等物之最大的範圍來決定。
10‧‧‧電子總成
11‧‧‧一第一電子組件、電子組件
12‧‧‧一第一基板
13、23‧‧‧前側
14、24‧‧‧後側
15、25‧‧‧電子元件
21‧‧‧一第二電子組件、電子組件
22‧‧‧一第二基板

Claims (20)

  1. 一種電子總成，其包含：一第一電子組件，其包括具有一前側及一後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；一第二電子組件，其包括具有一前側及一後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件；以及其中該第一基板的該後側係直接附接至該第二基板的該後側。
  2. 如請求項1之電子總成，其中該第一基板的該後側係直接黏附至該第二基板的該後側。
  3. 如請求項1之電子總成，其中該一個電子元件為主動電子元件，其係位於該第一基板的該前側上或是該第二基板的該前側上。
  4. 如請求項1之電子總成，其中該一個電子元件為被動電子元件，其係位於該第一基板的該前側上或是該第二基板的該前側上。
  5. 如請求項1之電子總成，其進一步包含一第三電子組件，該第三電子組件包括具有一前側及一後側的一第三基板以及安裝於該第三基板的該前側上之至少一個電子元件，其中該第三基板的該後側係直接附接至該第一基板的該後側。
  6. 如請求項5之電子總成，其中該第一基板、該第二基板及該第三基板中的至少一者與該第一基板、該第二基板及該第三基板之其餘者是用不同的材料製成的。
  7. 如請求項1之電子總成，其中該第一電子組件及該第二電子組件中的至少一者為晶粒。
  8. 一種電子封裝，其包含：一第一電子組件，其包括具有一前側及一後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；一第二電子組件，其包括具有一前側及一後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件，其中該第一基板的該後側係直接附接至該第二基板的該後側，以形成一電子總成；以及一封裝層，其中該電子總成係嵌入該封裝層內，以形成該電子封裝。
  9. 如請求項8之電子封裝，其中該電子總成被完全地嵌入該封裝層內。
  10. 如請求項8之電子封裝，其中該封裝層為嵌入的晶圓級球柵陣列。
  11. 如請求項10之電子封裝，其中該封裝層包括數個嵌入的晶圓級球柵陣列。
  12. 如請求項8之電子封裝，其進一步包含附接至該封裝層的一第三電子組件。
  13. 一種電子系統，其包含： 一第一電子封裝，其包括(i)一第一電子組件，其包括具有一前側及一後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；(ii)一第二電子組件，其包括具有一前側及一後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件，其中該第一基板的該後側係直接附接至該第二基板的該後側，以形成一電子總成；以及(iii)一第一封裝層，該電子總成係嵌入該第一封裝層內，以形成一第一電子封裝；以及一第二電子封裝，其包括至少一個電子組件，一第二電子總成係堆疊於該第一電子封裝上或是放置於該第一電子封裝下方。
  14. 如請求項13之電子系統，其中該第二電子總成包括一第二封裝層，該第二電子總成係嵌入該第二封裝層內，以形成一第二電子封裝，該第二電子封裝係堆疊於該第一電子封裝上或是放置於該第一電子封裝下方。
  15. 如請求項13之電子系統，其中該第二電子總成包括(i)一第三電子組件，其包括具有一前側及一後側的一第三基板以及安裝於該第三基板的該前側上之至少一個電子元件；(ii)一第四電子組件，其包括具有一前側及一後側的一第四基板以及安裝於該第四基板的該前側上之至少一個電子元件，其中該第四基板的該後側係直接附接至該第三基板的該後側，以形成該第二電子總成；以及(iii)一第二封裝層，該第二電子總成係嵌入該第二 封裝層內，以形成該第二電子封裝，該第二電子封裝係堆疊於該第一電子封裝上或是放置於該第一電子封裝下方。
  16. 如請求項15之電子系統，其中該第一封裝層及該第二封裝層為不同類型的封裝層。
  17. 如請求項15之電子系統，其中該第一封裝層及該第二封裝層中的至少一者為球柵陣列層板。
  18. 一種方法，其包含以下步驟：提供一第一電子組件，其包括具有一前側及一後側的一第一基板以及安裝於該第一基板的該前側上之至少一個電子元件；提供一第二電子組件，其包括具有一前側及一後側的一第二基板以及安裝於該第二基板的該前側上之至少一個電子元件；以及直接附接該第一基板的該後側至該第二基板的該後側以形成一電子總成。
  19. 如請求項18之方法，其中該直接附接該第一基板的該後側至該第二基板的該後側以形成一電子總成，包括直接黏附該第一基板的該後側至該第二基板的該後側。
  20. 如請求項19之方法，其進一步包含以下步驟：提供一第三電子組件，其包括具有一前側及一後側的一第三基板以及安裝於該第三基板的該前側上之至少一個電子元件；以及直接附接該第三基板的該後側至該第一基板的該 後側以形成該電子總成。
TW104104250A 2014-03-27 2015-02-09 包括堆疊電子組件的電子總成 TWI633628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,977 US20150282367A1 (en) 2014-03-27 2014-03-27 Electronic assembly that includes stacked electronic components
US14/227,977 2014-03-27

Publications (2)

Publication Number Publication Date
TW201539671A true TW201539671A (zh) 2015-10-16
TWI633628B TWI633628B (zh) 2018-08-21

Family

ID=54066925

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104250A TWI633628B (zh) 2014-03-27 2015-02-09 包括堆疊電子組件的電子總成

Country Status (7)

Country Link
US (1) US20150282367A1 (zh)
JP (1) JP5993470B2 (zh)
KR (1) KR101723003B1 (zh)
CN (1) CN104952855B (zh)
BR (1) BR102015004550A2 (zh)
DE (1) DE102015102682A1 (zh)
TW (1) TWI633628B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908868A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 存储器三维封装方法及结构

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177032B2 (en) 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
US9659911B1 (en) * 2016-04-20 2017-05-23 Powertech Technology Inc. Package structure and manufacturing method thereof
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20180053665A1 (en) * 2016-08-19 2018-02-22 Mediatek Inc. Pre-bumped redistribution layer structure and semiconductor package incorporating such pre-bumped redistribution layer structure
US10304697B2 (en) * 2017-10-05 2019-05-28 Amkor Technology, Inc. Electronic device with top side pin array and manufacturing method thereof
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11011470B1 (en) * 2019-10-29 2021-05-18 Intel Corporation Microelectronic package with mold-integrated components
KR20220000753A (ko) * 2020-06-26 2022-01-04 삼성전자주식회사 반도체 패키지, 및 이를 가지는 적층 패키지 모듈
CN114188311A (zh) * 2020-09-15 2022-03-15 联华电子股份有限公司 半导体结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4223581B2 (ja) * 1997-04-18 2009-02-12 日立化成工業株式会社 マルチチップ実装法
JPH11177020A (ja) * 1997-12-11 1999-07-02 Oki Electric Ind Co Ltd 半導体実装構造およびその実装方法
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
JP2002368186A (ja) * 2001-06-05 2002-12-20 Toshiba Corp 半導体装置
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4285339B2 (ja) * 2004-06-15 2009-06-24 パナソニック株式会社 回路モジュールおよび回路モジュールの製造方法
JP4433399B2 (ja) * 2004-12-07 2010-03-17 東芝ディーエムエス株式会社 半導体装置の製造方法及び三次元半導体装置
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
US7445962B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuits package system with dense routability and high thermal conductivity
US7372141B2 (en) * 2005-03-31 2008-05-13 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides
US9147644B2 (en) * 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US8084854B2 (en) * 2007-12-28 2011-12-27 Micron Technology, Inc. Pass-through 3D interconnect for microelectronic dies and associated systems and methods
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
KR101501739B1 (ko) * 2008-03-21 2015-03-11 삼성전자주식회사 반도체 패키지 제조 방법
JP2009260165A (ja) * 2008-04-21 2009-11-05 Casio Comput Co Ltd 半導体装置
US20100140750A1 (en) * 2008-12-10 2010-06-10 Qualcomm Incorporated Parallel Plane Memory and Processor Coupling in a 3-D Micro-Architectural System
US9293401B2 (en) * 2008-12-12 2016-03-22 Stats Chippac, Ltd. Semiconductor device and method for forming a low profile embedded wafer level ball grid array molded laser package (EWLP-MLP)
US8847375B2 (en) * 2010-01-28 2014-09-30 Qualcomm Incorporated Microelectromechanical systems embedded in a substrate
JP5549501B2 (ja) * 2010-09-24 2014-07-16 日本電気株式会社 半導体装置及びその製造方法
US8754514B2 (en) * 2011-08-10 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip wafer level package
US9209163B2 (en) * 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
US9455218B2 (en) * 2013-03-28 2016-09-27 Intel Corporation Embedded die-down package-on-package device
US9856136B2 (en) * 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
US9024429B2 (en) * 2013-08-29 2015-05-05 Freescale Semiconductor Inc. Microelectronic packages containing opposing devices and methods for the fabrication thereof
US9111870B2 (en) * 2013-10-17 2015-08-18 Freescale Semiconductor Inc. Microelectronic packages containing stacked microelectronic devices and methods for the fabrication thereof
US9568940B2 (en) * 2013-12-05 2017-02-14 International Business Machines Corporation Multiple active vertically aligned cores for three-dimensional chip stack
US9190345B1 (en) * 2014-03-28 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
CN105453261A (zh) * 2014-07-07 2016-03-30 英特尔Ip公司 封装上封装堆叠微电子结构
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112908868A (zh) * 2021-01-18 2021-06-04 上海先方半导体有限公司 存储器三维封装方法及结构

Also Published As

Publication number Publication date
TWI633628B (zh) 2018-08-21
US20150282367A1 (en) 2015-10-01
DE102015102682A1 (de) 2015-10-01
JP5993470B2 (ja) 2016-09-14
KR101723003B1 (ko) 2017-04-04
CN104952855A (zh) 2015-09-30
KR20150112769A (ko) 2015-10-07
JP2015192143A (ja) 2015-11-02
BR102015004550A2 (pt) 2017-03-21
CN104952855B (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
TWI633628B (zh) 包括堆疊電子組件的電子總成
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
CN108074919B (zh) 堆叠式半导体封装件
US8525342B2 (en) Dual-side interconnected CMOS for stacked integrated circuits
TWI502717B (zh) 在具有埋入晶粒之無凸塊式增層基板上使用貫矽導孔的晶粒堆疊及其形成方法
US9177911B2 (en) Package substrates with multiple dice
US20140191419A1 (en) 3d integrated circuit package with window interposer
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
TWI573206B (zh) 堆疊的半導體裝置和用於將堆疊的半導體裝置互連的方法
TW201246499A (en) A multi-chip package having a substrate with a plurality of vertically embedded die and a process forming the same
TW201709445A (zh) 帶有背側導電板的射頻晶粒封裝技術
US20230343766A1 (en) Fan out packaging pop mechanical attach method
TW201110300A (en) Intra-die routing using back side redistribution layer and associated method
US20150091180A1 (en) Package on wide i/o silicon
US20160013153A1 (en) High density chip-to-chip connection
US9799628B2 (en) Stacked package configurations and methods of making the same
US20140021599A1 (en) Three-dimensional integrated circuits and fabrication thereof
US20130313727A1 (en) Multi-stacked bbul package
KR101754847B1 (ko) 적층된 전자 디바이스들을 포함하는 전자 어셈블리
US20230207471A1 (en) Composite ic die package including an electro-thermo-mechanical die (etmd) with through substrate vias
TW201724408A (zh) 半導體元件中之功能性晶片島狀部的積體堆疊層
JP2023507701A (ja) 集積回路デバイスのためのメタライゼーション層におけるスキップレベルビア
US11769753B2 (en) Thermally-optimized tunable stack in cavity package-on-package