JP5933289B2 - Soiウエハおよびその製造方法 - Google Patents
Soiウエハおよびその製造方法 Download PDFInfo
- Publication number
- JP5933289B2 JP5933289B2 JP2012037024A JP2012037024A JP5933289B2 JP 5933289 B2 JP5933289 B2 JP 5933289B2 JP 2012037024 A JP2012037024 A JP 2012037024A JP 2012037024 A JP2012037024 A JP 2012037024A JP 5933289 B2 JP5933289 B2 JP 5933289B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- support substrate
- wafer
- insulating layer
- soi wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- 230000002093 peripheral effect Effects 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
- B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
- B81C1/00603—Aligning features and geometries on both sides of a substrate, e.g. when double side etching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
<SOIウエハの構造>
図1は、本実施の形態におけるSOIウエハの構造を示す平面図(図1(a))と断面図(図1(b))である。本実施の形態におけるSOIウエハは、表面に絶縁層2としてのシリコン酸化膜が形成された支持基板1と、活性半導体層5用基板を、シリコン酸化膜を介して貼り合わせることで形成される。ここで、絶縁層2および支持基板1には、後述する方法にて空洞パターン3および複数の重ね合わせマークパターン4が形成されている。また、支持基板1の外周部には、活性半導体層5が形成されない領域を備える。なお、活性半導体層5の表面は、SOIウエハ表面であり、この面は半導体素子が形成される面である。また、支持基板1と活性半導体層5用基板はシリコン基板である。
以下では、前述した構造を持つSOIウエハの製造方法について説明する。図3に、本実施の形態におけるSOIウエハの製造工程を示す。まず、支持基板1としてシリコン基板を準備する(図3(a))。支持基板1に、熱酸化法又はCVD法を用いることにより、絶縁層2としてのシリコン酸化膜を形成する(図3(b))。次に、露光工程として、本実施の形態では等倍投影露光装置を用いて行う。絶縁膜2が形成された支持基板1の一方主面にレジストを塗布し、空洞パターン3と重ね合わせマークパターン4の両パターンを備える露光マスクを用いて、同時に露光を行う。露光されたレジストを現像し、レジスト6に空洞パターン3と重ね合わせマークパターン4に対応した開口部が形成される(図3(c))。
本実施の形態におけるSOIウエハは、支持基板1と、支持基板1上に形成される絶縁層2とを備え、絶縁層2が形成された支持基板1の一方主面には所定の空洞パターン3が形成されており、空洞パターン3を塞いで絶縁層2上に形成される活性半導体層5をさらに備え、支持基板1の外周部には活性半導体層5が形成されておらず、支持基板1の一方主面側の外周部に形成され、空洞パターン3の位置を特定する複数の重ね合わせマークパターン4をさらに備える。
<SOIウエハの製造方法>
本実施の形態におけるSOIウエハの構造は、実施の形態1と同じであるので、説明を省略する。また、本実施の形態に係るSOIウエハの製造方法における露光工程は、縮小投影露光装置を用いて行う。
本実施の形態のSOIウエハの製造方法において、絶縁層2が形成された支持基板1の一方主面に所定の空洞パターン3を形成する工程は、第1の露光マスクを用いて空洞パターン3の露光を行う工程を備え、支持基板1の前記一方主面側の前記外周部に、空洞パターン3の位置を特定する複数の重ね合わせマークパターン4を形成する工程は、第2の露光マスクを用いて重ね合わせマークパターン4の露光を行う工程を備える。つまり、空洞パターン用露光マスク(第1の露光マスク)と重ね合わせマークパターン用露光マスク(第2の露光マスク)とがそれぞれ異なる露光マスクとして用意される。
本実施の形態におけるSOIウエハの構造は、実施の形態2と同じであるので、説明を省略する。本実施の形態では、予め作製した基準ウエハを参照して、重ね合わせマークパターン4及び空洞パターン3の露光マスクの位置決めを行う。基準ウエハの平面図および断面図を図5に示す。この基準ウエハは、図5に示すように、図1のSOIウエハから、活性半導体層5を除いたウエハである。つまり、基準ウエハには、製品としてのSOIウエハと同じ重ね合わせマークパターン4および空洞パターン3が形成され、かつこれらのパターンが表面に露出した構成となっている。
本実施の形態に係るSOIウエハの製造方法において、第1の露光マスクを用いて空洞パターン3の露光を行う工程及び、第2の露光マスクを用いて重ね合わせマークパターン4の露光を行う工程は、同一の基準ウエハを参照して実行される。
図7は、本実施の形態におけるSOIウエハの特徴とする部分の構造を示すものであり、外周部を含む部分断面図である。実施の形態1(図1)と異なる点は、重ね合わせマークパターン内部がシリコン酸化膜により充填され、かつ空洞パターン内部にもシリコン酸化膜が形成されている点にある。それ以外は、図1と同じ構造であり、実施の形態1と同様、複数の重ね合わせマークパターンによって空洞パターンの位置が特定されている。
本実施の形態におけるSOIウエハに備わる絶縁層2は、空洞パターン3および重ね合わせマークパターン4内部にも形成されていることを特徴とする。従って、実施の形態1で述べた効果に加えて、重ね合わせマークパターン4内部は絶縁層2すなわちシリコン酸化膜で充填されているので、重ね合わせマークパターン4内部へのレジストの入り込みや、重ね合わせマークパターン4の段差部でのエッチング残渣の発生により、重ね合わせマークパターンが異物の発生源となることを避ける効果が期待できる。
Claims (3)
- 支持基板と、
前記支持基板上に形成される絶縁層と、
を備え、
前記絶縁層が形成された前記支持基板の一方主面には所定の空洞パターンが形成されており、
前記空洞パターンを塞いで前記絶縁層上に形成される活性半導体層をさらに備え、
前記支持基板の外周部には前記活性半導体層が形成されておらず、
前記支持基板の前記一方主面側の前記外周部に形成され、前記空洞パターンの位置を特定する複数の重ね合わせマークパターンをさらに備え、
前記空洞パターンおよび前記重ね合わせマークパターンは、前記絶縁層を貫通して前記支持基板に至る深さに形成されていることを特徴とする、
SOIウエハ。 - (a)支持基板を準備する工程と、
(b)前記支持基板上に絶縁層を形成する工程と、
(c)前記絶縁層が形成された前記支持基板の一方主面に所定の空洞パターンを形成する工程と、
(d)前記空洞パターンを塞いで前記絶縁層上に活性半導体層を形成する工程と、
を備え、
前記支持基板の外周部には前記活性半導体層が形成されておらず、
(e)前記支持基板の前記一方主面側の前記外周部に、前記空洞パターンの位置を特定する複数の重ね合わせマークパターンを形成する工程を、
さらに備え、
前記工程(c)は、第1の露光マスクを用いて前記空洞パターンの露光を行う工程を備え、
前記工程(e)は、第2の露光マスクを用いて前記重ね合わせマークパターンの露光を行う工程を備える、
SOIウエハの製造方法。 - 前記工程(c)及び前記工程(e)は同一の基準ウエハを参照して実行される、
請求項2に記載のSOIウエハの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012037024A JP5933289B2 (ja) | 2012-02-23 | 2012-02-23 | Soiウエハおよびその製造方法 |
US13/673,263 US8952454B2 (en) | 2012-02-23 | 2012-11-09 | SOI wafer and method of manufacturing the same |
CN201210521787.7A CN103296031B (zh) | 2012-02-23 | 2012-12-07 | Soi晶圆及其制造方法 |
DE102013202484.3A DE102013202484B4 (de) | 2012-02-23 | 2013-02-15 | SOI-Wafer und Verfahren zu seiner Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012037024A JP5933289B2 (ja) | 2012-02-23 | 2012-02-23 | Soiウエハおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013172124A JP2013172124A (ja) | 2013-09-02 |
JP5933289B2 true JP5933289B2 (ja) | 2016-06-08 |
Family
ID=48950965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012037024A Active JP5933289B2 (ja) | 2012-02-23 | 2012-02-23 | Soiウエハおよびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8952454B2 (ja) |
JP (1) | JP5933289B2 (ja) |
CN (1) | CN103296031B (ja) |
DE (1) | DE102013202484B4 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103529658B (zh) * | 2013-10-16 | 2015-04-01 | 中国科学院半导体研究所 | 在第一次光刻工艺中对准方形晶圆的方法 |
JP2017072678A (ja) * | 2015-10-06 | 2017-04-13 | キヤノン株式会社 | 露光装置、露光方法、及び物品の製造方法 |
US10643951B2 (en) * | 2017-07-14 | 2020-05-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Mini identification mark in die-less region of semiconductor wafer |
CN113728425B (zh) * | 2019-06-17 | 2024-06-11 | 罗姆股份有限公司 | SiC半导体装置及其制造方法 |
CN111952185B (zh) * | 2020-08-21 | 2024-03-29 | 中国科学院上海微***与信息技术研究所 | 可降低对准难度的soi器件及其制备方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01120850A (ja) * | 1987-11-05 | 1989-05-12 | Fujitsu Ltd | 半導体基板の製造方法 |
US5478782A (en) * | 1992-05-25 | 1995-12-26 | Sony Corporation | Method bonding for production of SOI transistor device |
JP3328975B2 (ja) * | 1992-12-24 | 2002-09-30 | 関西日本電気株式会社 | 半導体ウェーハ |
JPH0837137A (ja) * | 1994-05-16 | 1996-02-06 | Sony Corp | Soi構造の半導体基板管理方法、識別マーク印字装置および識別マーク読取装置 |
JP2870492B2 (ja) * | 1995-09-28 | 1999-03-17 | 日本電気株式会社 | Soi基板およびその製造方法 |
EP1049157B1 (en) | 1999-04-29 | 2007-03-14 | STMicroelectronics S.r.l. | Process for manufacturing buried channels and cavities in semiconductor wafers |
JP2007036279A (ja) * | 2000-01-07 | 2007-02-08 | Canon Inc | 半導体基板の作製方法 |
JP3957038B2 (ja) * | 2000-11-28 | 2007-08-08 | シャープ株式会社 | 半導体基板及びその作製方法 |
DE10142223C2 (de) | 2001-08-29 | 2003-10-16 | Infineon Technologies Ag | Verfahren zum Erzeugen von Hohlräumen mit Submikrometer-Abmessungen in einer Halbleitereinrichtung mittels Polymerisation |
JP2003078115A (ja) * | 2001-08-30 | 2003-03-14 | Shin Etsu Handotai Co Ltd | Soiウェーハのレーザーマーク印字方法、及び、soiウェーハ |
US7043106B2 (en) * | 2002-07-22 | 2006-05-09 | Applied Materials, Inc. | Optical ready wafers |
JP4556158B2 (ja) * | 2002-10-22 | 2010-10-06 | 株式会社Sumco | 貼り合わせsoi基板の製造方法および半導体装置 |
JP3944087B2 (ja) | 2003-01-21 | 2007-07-11 | 株式会社東芝 | 素子形成用基板の製造方法 |
US7173309B2 (en) * | 2003-04-29 | 2007-02-06 | Via Technologies Inc. | SOI single crystalline chip structure with multi-thickness silicon layer |
JP4029885B2 (ja) * | 2005-03-29 | 2008-01-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP5350655B2 (ja) * | 2007-04-27 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5846727B2 (ja) * | 2009-09-04 | 2016-01-20 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
JP5541069B2 (ja) * | 2010-10-15 | 2014-07-09 | 富士電機株式会社 | 半導体装置の製造方法 |
US8647945B2 (en) * | 2010-12-03 | 2014-02-11 | International Business Machines Corporation | Method of forming substrate contact for semiconductor on insulator (SOI) substrate |
JP5644466B2 (ja) * | 2010-12-17 | 2014-12-24 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2012
- 2012-02-23 JP JP2012037024A patent/JP5933289B2/ja active Active
- 2012-11-09 US US13/673,263 patent/US8952454B2/en active Active
- 2012-12-07 CN CN201210521787.7A patent/CN103296031B/zh active Active
-
2013
- 2013-02-15 DE DE102013202484.3A patent/DE102013202484B4/de active Active
Also Published As
Publication number | Publication date |
---|---|
US20130221439A1 (en) | 2013-08-29 |
CN103296031B (zh) | 2016-01-13 |
DE102013202484A1 (de) | 2013-08-29 |
DE102013202484B4 (de) | 2015-04-09 |
US8952454B2 (en) | 2015-02-10 |
JP2013172124A (ja) | 2013-09-02 |
CN103296031A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5933289B2 (ja) | Soiウエハおよびその製造方法 | |
US20080248600A1 (en) | Method and device for wafer backside alignment overlay accuracy | |
US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
US7480892B2 (en) | Overlay mark | |
US9024457B2 (en) | Semiconductor device and method for manufacturing the same | |
TW200901277A (en) | Method for verifying pattern of semiconductor device | |
JP2009212153A (ja) | 露光方法、露光装置及びデバイス製造方法 | |
JP4781049B2 (ja) | 露光装置およびデバイス製造方法 | |
TWI715770B (zh) | 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體 | |
JP2005045218A (ja) | オーバーレイキー、アラインキーを有する集積回路半導体素子およびその製造方法 | |
JP2006041302A (ja) | 露光装置 | |
JP2003257828A (ja) | 半導体装置の製造方法 | |
JP5011774B2 (ja) | 転写マスクブランク及び転写マスク並びにパターン露光方法 | |
JP2005005547A (ja) | 薄膜部材の製造方法 | |
US20170005015A1 (en) | Monitor process for lithography and etching processes | |
JP5332246B2 (ja) | イオン注入用ステンシルマスクの製造方法 | |
JP2007194357A (ja) | 重ね合わせマークおよびその製造方法 | |
JP2004214526A (ja) | 荷電粒子露光方法、これに使用する相補分割マスク及び該方法を使用して製造した半導体デバイス | |
JP2006229132A (ja) | レジストパターン形成方法 | |
JP2009218379A (ja) | 半導体装置の製造方法 | |
JP3828063B2 (ja) | 半導体装置の製造方法 | |
TWI634070B (zh) | Method of producing an accurate alignment pattern on a wafer | |
JP2007103541A (ja) | 微細パターンの形成方法 | |
JP4572658B2 (ja) | ステンシルマスク | |
JP2004319637A (ja) | アライメントマークの形成方法およびそれを用いた半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5933289 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |