JP5932242B2 - 情報処理装置、通信方法、及びプログラム - Google Patents

情報処理装置、通信方法、及びプログラム Download PDF

Info

Publication number
JP5932242B2
JP5932242B2 JP2011114111A JP2011114111A JP5932242B2 JP 5932242 B2 JP5932242 B2 JP 5932242B2 JP 2011114111 A JP2011114111 A JP 2011114111A JP 2011114111 A JP2011114111 A JP 2011114111A JP 5932242 B2 JP5932242 B2 JP 5932242B2
Authority
JP
Japan
Prior art keywords
processing
output
data
transmission interval
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011114111A
Other languages
English (en)
Other versions
JP2012243162A (ja
JP2012243162A5 (ja
Inventor
裕司 原
裕司 原
石川　尚
尚 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011114111A priority Critical patent/JP5932242B2/ja
Priority to US13/471,925 priority patent/US9363101B2/en
Publication of JP2012243162A publication Critical patent/JP2012243162A/ja
Publication of JP2012243162A5 publication Critical patent/JP2012243162A5/ja
Application granted granted Critical
Publication of JP5932242B2 publication Critical patent/JP5932242B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4637—Interconnected ring systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data
    • H04L1/0082—Formats for control data fields explicitly indicating existence of error in data being transmitted, e.g. so that downstream stations can avoid decoding erroneous packet; relays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H04L1/1854—Scheduling and prioritising arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/437—Ring fault isolation or reconfiguration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、リング状のバスを用いてデータの受け渡し及び処理を行う情報処理装置、通信方法及びプログラムに関する。
従来、複数のモジュールが通信可能に接続され、並列処理をするデータパス制御システムにおいて、効率的なパケットの転送を行う方法として、優先度に応じてパケットの転送を行う方法が提案されている。
特許文献１には、１段以上のバッファやメモリを備える複数のモジュールをリング状に接続し、リングバスにモジュール数と同じ数のパケットを存在させ、モジュール間のパケットの転送を並列に行いながらデータ処理をするデータ転送方法が記載されている。特許文献１の構成では優先度を集中管理によって判定することで優先度に応じた転送を実現している。
特許文献２には、各モジュールに分散した優先度によるパケット転送の方法が記載されている。具体的には、データ転送バスと応答転送バスの２つのリング状バスによってモジュール間を接続する。そして、モジュールは、他のモジュールからリングバスを介して転送されてきたパケットと、モジュールが生成したパケットとの優先度を比較し、生成したいパケットの方が優先度が高い場合には、転送されてきたパケットを破棄する。そして、モジュールはモジュールが生成したパケットをリングバスへ送出する。モジュールは、転送されていたパケットを破棄したことを、応答転送バスを利用して、当該転送されてきたパケットの送信元のモジュールへ通知する。破棄されたことを知ったモジュールは、その破棄されたパケットを再送する。これにより、優先度に基づいてパケットが転送される。
特許文献１の方法のように、集中管理によって優先度に応じたデータの転送を実現する場合、モジュール数の増加に応じて制御回路が複雑化し回路規模も増大するという課題があった。また、特許文献２の方法では、全てのモジュールは、送信したパケットが他のモジュールによって破棄されていないことが判断できるまで、送信したパケットを全てコピーし、自モジュールで保持する必要がある。このため、モジュール数の増加に比例して送信したパケットのコピーを保持するバッファの容量が著しく増加するという課題があった。
これに対し、特許文献３には、リングバスで各モジュールを接続し、各モジュールで処理したデータパケットを次段のモジュールに転送して一連の処理を実行させる方法が記載されている。特許文献３の構成では、あるモジュールにおいて処理が終了した後、そのモジュールを識別する識別子を含めた信号をリングバス上に送出する。次の処理を行うモジュールは、直前の処理を実行するモジュールの識別子を予め記憶しておき、信号にその識別子が含まれている場合に処理を実行する。また、特許文献３では、モジュールが処理を保留した場合に、当該モジュールは処理を保留した旨を示す情報を信号に含めて転送する。モジュールは、自らが送信した信号で、後段のモジュールが処理を保留した旨の情報が含まれる信号を受信した場合、その直後の処理を実行するモジュールにこれ以上の情報を送信しても処理できないと判定し、情報送信を一時停止する。これにより、分散制御において、少ない記憶容量で効率的なパケットの転送を実現している。
特開平１１−１６７５６０号公報 特開２００７−３１６６９９号公報 特開２０１０−２１７９５９号公報
特許文献３の方法では、あるモジュールは、自らの処理の直後に処理を実行するモジュールにおいて保留が発生したか否かを検出する。このため、さらに後段の処理を実行するモジュールにおいて処理が保留された場合、上段の処理を担当するモジュールでは、処理が実行され続けてしまうおそれがあった。また、この結果、保留パケットが増大し、デッドロックが発生するおそれがあるという課題があった。
本発明は、上述の課題に鑑みてなされたものであり、リングバスで接続された通信装置において、その通信装置に接続された処理装置の処理状況に基づいて適切な送信間隔制御を行う情報処理装置、情報処理方法、及びプログラムを提供することを目的とする。
上記目的を達成するため、本発明による情報処理装置は、リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、前記複数の通信手段の少なくとも１つは、受信したデータについて、前記予め定めた順序において自通信手段に対応する処理手段よりも後段で処理を実行するべき処理手段の少なくとも１つにおいて処理が保留されたことを示す情報を検知する検知手段と、対応する処理手段が処理を実行した後のデータを最後に送信してから前記所定の送信間隔以上の間隔を置いて、前記対応する処理手段が処理を実行した後のデータを送信する送信手段と、前記検知手段によって前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御する制御手段と、を有し、前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔を延長し、前記制御手段は、ロードした値から０に向けてカウントダウンするタイマと、前記タイマが示す値に応じて出力が有効であるかを示す出力有効信号を出力する出力有効信号出力手段と、を有し、前記送信手段は、前記出力有効信号が有効な信号を示す場合に、対応する処理手段が処理を実行した後のデータを送信することを特徴とする。
本発明によれば、リングバスでデータ転送を行う情報処理装置において、リングバス上で処理が行われずに滞留するデータの数を抑え、通信効率を向上させることができる。
データパス制御システムの構成を示す図。 モジュールの機能構成を示す図。 リングバス上に送出されるパケットの構成例を示す図。 送信制御部の構成例を示す図。 第１の実施形態の送信間隔制御部の構成を示す図。 第１の実施形態の送信間隔制御部の動作を示す図。 第２の実施形態の送信間隔制御部の構成を示す図。 第２の実施形態の送信間隔制御部の動作を示す図。
以下、添付図面を参照して本発明の実施の形態を詳細に説明する。
＜＜実施形態１＞＞
（システム構成）
図１を参照して、本発明の第１の実施形態に係るデータパス制御システムについて説明する。本実施形態に係るデータパス制御システムは、図１に示すように、複数のモジュール１０１と、各モジュールを接続するリングバス１０２により構成される。モジュール１０１は、リングバス１０２を介して受信したデータを処理するものであり、通信部１２０と、通信部１２０に対応するデータ処理部１０３とを備える。なお、本実施形態では、モジュール１０１−１は、対応するデータ処理部１０３の代わりに入出力部１４０を備える。リングバス１０２は、複数のモジュール１０１をリング状に接続するバスである。本実施形態においては、モジュール１０１の通信部１２０がリング状にバス接続され、入出力部１４０が入力するデータを一方向へ転送する。このデータパス制御システムは、データ処理部１０３間でデータを受け渡し、複数のデータ処理部１０３が順次処理を実行することによりシステム全体として情報処理装置として機能する。
（モジュールの機能構成）
図２には、図１におけるモジュール１０１の機能構成を表すブロック図を示す。ここで、モジュール１０１の通信部１２０は、ノードＩＤレジスタ１０４、パケット生成部１０５、パケット受信部１０６、待ち受けＩＤレジスタ１０７、受信制御部１０８、送信制御部１０９、パケット送信部１１０、ＩＤ判定部１１１を備える。各部は不図示のＣＰＵ等により制御される。
データ処理部１０３は、モジュール１０１ごとに割り当てられた所定のデータ処理を行う。ノードＩＤレジスタ１０４は、モジュール１０１が生成したパケットに付加するための、モジュール１０１が接続されるノードのＩＤ（ノードの識別情報）を設定する。パケット生成部１０５は、データ処理部１０３で処理されたデータから、リングバス１０２により転送するためのパケットを生成する。パケット受信部１０６は、リングバス１０２を介して他のモジュールからパケットを受信する。待ち受けＩＤレジスタ１０７は、データ処理部１０３で処理すべきデータに付されるＩＤを記憶する。このＩＤは、例えば、複数のモジュールで処理を実行する順序が定まっている場合、直前の処理を実行したモジュールが付加するノードＩＤである。
受信制御部１０８は、パケット受信部１０６が受信したパケットに含まれるデータが、自モジュールで処理すべきであり、かつ処理の実行が可能な場合は、当該データをデータ処理部１０３に入力する。また、受信制御部１０８は、パケット受信部１０６が受信したパケットに含まれるデータが、自モジュールで処理すべきでない場合、又は処理不能である場合には、当該パケットをそのまま送信制御部１０９に受け渡す。送信制御部１０９は、データ処理部１０３で処理されたデータを含むパケットと、受信制御部１０８から受け渡されたパケットとを、リングバス１０２に送信するための制御を行う。パケット送信部１１０は、リングバス１０２へパケットを送信する。
ＩＤ判定部１１１は、パケット受信部１０６で受信したパケットに含まれるＩＤと、ノードＩＤレジスタ１０４と待ち受けＩＤレジスタ１０７のそれぞれに記憶されているＩＤとを比較し、一致判定をする。またＩＤ判定部１１１は、各ＩＤ値から受信制御部１０８及び送信制御部１０９の制御情報を生成する。例えば、パケットに含まれるＩＤが待ち受けＩＤレジスタ１０７で記憶されたＩＤである場合、パケットに含まれるデータを自モジュールで処理すべきである。このため、ＩＤ判定部１１１は、受信制御部１０８に、そのデータを処理部へ受け渡すように指示する制御信号を生成する。また、例えば、パケットに含まれるＩＤが、ノードＩＤレジスタ１０４に記憶されたＩＤである場合、そのパケットは自モジュールで生成し、リングバス１０２を１周して戻ってきたと考えられる。このため、その旨を示す制御情報を送信制御部１０９へ送信し、適切に送信間隔制御を実行するようにする。
本実施形態におけるデータパス制御システムは、モジュール１０１がリング状にバス接続され、リング型のネットワークトポロジになっている。また、リングバス１０２に接続されるモジュール１０１の個数に制限はない。各モジュール１０１は、モジュール１０１間で共通のサイクルごとに次のモジュール１０１へと１つのパケットを転送することで、それぞれのモジュール１０１は並列にデータ転送を行う。また、待ち受けＩＤレジスタ１０７とノードＩＤレジスタ１０４の設定を適切に行うことで、データ処理のパスを構成し、入力データを複数の処理モジュールが要求する順番で処理させることができる。
（パケット構成）
続いて、図３を参照して、本実施形態に係るモジュール１０１間のデータ転送に用いるパケットについて説明する。パケットは、Ｖａｌｉｄフラグ２０１、ノードＩＤ２０２、データ２０３、及びＳｔａｌｌフラグ２０４を備える。Ｖａｌｉｄフラグ２０１は、パケットが有効か否かを示すフラグである。Ｖａｌｉｄフラグ２０１が有効でないパケットは、例えば空パケットである。このため、モジュール１０１は、Ｖａｌｉｄフラグ２０１が有効でない場合は、そのタイミングでパケットを送出できる。一方で、Ｖａｌｉｄフラグが有効である場合、そのパケットは処理、又は転送をする必要がある。このため、例えば、あるタイミングにおいて転送するべきパケットが存在する場合、そのパケットと同時に他のパケットを送ることはできない。
ノードＩＤ２０２は、パケットの送信元が付加する、接続ノードを示す識別子である。ノードＩＤ２０２には、パケットを送信するモジュールとパケットを受信するモジュールとの接続状態を識別可能な値（ノードＩＤ）が割り当てられている。本実施形態においては、例えば、各モジュール１０１は、自らの直前に処理を実行するモジュールが付加するノードＩＤを待ち受け、待ち受けＩＤレジスタ１０７に記憶しておく。そして、そのノードＩＤを含むパケットを受信すると、そのパケットに含まれるデータを処理する。データ２０３は、パケットが保持するデータである。Ｓｔａｌｌフラグ２０４は、パケットの保持するデータについて、処理を本来実行するはずのモジュールが、例えば他のデータを処理中であるなどの理由により処理を保留したことを示す。
（モジュールの動作）
続いて、データパス制御システムのモジュール間でのパケットの転送動作について説明する。まず、パケットの受信動作について説明する。ＩＤ判定部１１１は、パケット受信部１０６で受信したパケットに、自モジュール１０１のデータ処理部１０３において処理されるべきデータが含まれているか否かを判定する。あるいはパケットに含まれるデータが、他のモジュールにより処理されるべきか否かを判定する。判定は、受信パケットのノードＩＤ２０２と、待ち受けＩＤレジスタ１０７のＩＤ値とを比較することにより行う。例えば、待ち受けＩＤレジスタに処理すべき受信パケットのＩＤ値を格納し、ＩＤが一致する場合に、データ処理部１０３で処理を行う。
ＩＤ判定部１１１は、判定結果に基づいて、受信制御部１０８を制御する。受信制御部１０８は、対応するデータ処理部１０３で処理されるべきパケットについては、当該パケットに含まれるデータをデータ処理部１０３へ出力する。そして、それ以外のパケットについては、送信制御部１０９へ出力する。ただし、パケットが、データ処理部１０３において処理されるべきデータを含む場合であっても、例えば、すでに他のデータの処理中であり、さらなる処理を実行できないなど、データ処理部１０３において処理できない場合がある。受信制御部１０８は、この状態を検知すると、処理を保留したことを示すＳｔａｌｌフラグ２０４を「１」として、送信制御部１０９へとパケットを受け渡す。
次に、データ処理部１０３によって処理されたデータが、図３に示したパケットにより、次に処理されるべきモジュールへと送信される動作について説明する。パケット生成部１０５は、パケットを生成する。パケット生成部１０５は、パケットのデータ２０３にデータ処理部１０３で処理されたデータを格納し、ノードＩＤ２０２のフィールドにノードＩＤレジスタ１０４のＩＤ値を格納する。パケット生成部１０５は、さらに、パケットのＶａｌｉｄフラグ２０１を有効にする。送信制御部１０９は、パケット生成部１０５が生成したパケット、及び受信制御部１０８から直接入力されたパケットを、バッファを通してリングバス１０２へ送信するタイミングを制御する。
（送信制御部の構成例）
次に、図４を参照して、本実施形態に係る送信制御部１０９の構成例について説明する。本例における送信制御部１０９は、第一バッファ３０１、第二バッファ３０２、送信間隔制御部３０３、セレクタ３０４、及びタイミング調整用のＦＦ（フリップフロップ）３０５を備える。第一バッファ３０１は、受信制御部１０８からのパケットを保持する。より詳細には、第一バッファ３０１は、受信制御部１０８でスルーされたパケット、又は自ノードで処理されるデータを保持したパケットであったがデータ処理部１０３で処理できなかったパケットを格納する。第二バッファ３０２は、パケット生成部１０５で生成された、データ処理部１０３で処理されたデータを含むパケットを保持する。
送信間隔制御部３０３は、第二バッファ３０２からのパケットの送信間隔を制御する。セレクタ３０４は、送信するパケットを選択する。第一バッファ３０１、及び第二バッファ３０２に格納されたパケットのうち、どちらを送信するかは、セレクタ３０４が選択する。このとき、送信間隔制御部３０３は、第二バッファ３０２に格納されたパケットが送信可能か否かを決定する。送信間隔制御部３０３は内部にタイマを持ち、タイマはパケットが送信される度に所定の値に設定され、最小のパケット送信間隔を維持する。この送信間隔はレジスタ等により設定可能であり、後段の処理を実行するモジュール１０１における処理能力に応じた値を設定する。なお、ＦＦ３０５は、後述する出力有効信号４１０を第一バッファ３０１及び第二バッファ３０２の出力タイミングに合わせて１サイクル遅延させる。そして、セレクタ３０４はＦＦ３０５の出力により制御される。
本実施形態では、受信したパケットの送信元のモジュールと自モジュールとの処理順序関係をノードＩＤ２０２により判定する。また、この判定結果と、受信したパケットのＳｔａｌｌフラグ２０４を調べることにより、どのモジュールが処理保留状態であるかを検出する。この検出結果に応じて、第二バッファ３０２からの送信間隔を送信間隔制御部３０３により動的に制御し変更することで、パケットの転送効率を向上させることができる。具体的には、例えば、モジュール１０１は、自らより後段の処理を実行するモジュール１０１が処理保留状態であることを検出した場合、第二バッファ３０２に格納されたパケットの送出を一時停止する。そして、この一時停止する期間について、処理保留中のパケットの数に応じて変動させる。これにより、処理保留状態の有効なパケットでリングバス１０２が埋め尽くされることを防ぐと共に、少数の処理保留状態のパケットには、少しの待ち時間を与えることで、システム全体のスループットを向上させることができるようになる。
（送信間隔制御部の機能構成）
以下、図５を用いて、送信間隔制御部３０３の構成例について説明する。本例における送信間隔制御部３０３は、タイマ４０３、ロード制御部４０４、送信間隔選択部４０５、第一レジスタ４０６、第二レジスタ４０７、加算器４０８、リミッタ４０９を備える。
タイマ４０３は送信間隔を制御する。本実施形態では、例えば、ロードされた値から０に向けてカウントダウンするロード機能付きのダウンカウンタである。ロード制御部４０４はタイマ４０３への送信間隔のロードを制御する。ロード制御部４０４は、ＩＤ判定信号４０１、Ｓｔａｌｌフラグ４０２、タイマ値４１１を入力とし、出力有効信号４１０、ロード信号４１２を出力する。
ここで、ＩＤ判定信号４０１は、受信したパケットのＩＤがノードＩＤレジスタ１０４の値と等しい場合、値は「１」となる。受信したパケットのＩＤがノードＩＤレジスタ１０４の値と等しい場合とは、すなわち、受信パケットが過去に自モジュールで生成して送信したパケットである場合である。受信したパケットのＩＤがノードＩＤレジスタ１０４の値と等しくない場合、及び、受信したパケットのＩＤがノードＩＤレジスタ１０４の値と等しくてもＶａｌｉｄフラグ２０１が無効を示す場合は、ＩＤ判定信号４０１の値は「０」となる。ＩＤ判定信号４０１は、ＩＤ判定部１１１から入力される。
Ｓｔａｌｌフラグ４０２は受信制御部１０８から入力される。Ｓｔａｌｌフラグ４０２は、例えば、「１」の時、受信したパケットの処理を保留したことを示し、「０」の時、処理を保留していないことを示す。すなわち、ＩＤ判定信号が「１」かつＳｔａｌｌフラグが「１」である場合は、自モジュールのデータ処理部１０３において処理した後のデータを含む信号を送信したが、他のモジュールで直後の処理が保留され、信号が戻ってきたことを示す。タイマ値４１１は、タイマ４０３の値を示す。
出力有効信号４１０は、送信間隔制御部３０３が第二バッファ３０２の出力間隔を制御するための信号である。出力有効信号４１０は、タイマ値４１１が「０」で、かつ、ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」でない場合、有効を示す値「１」となり、その他の場合は「０」となる。第二バッファ３０２とセレクタ３０４は、「１」を示す出力有効信号４１０を受け取ると、第二バッファに格納された信号をリングバス１０２上へ送出するようにする。ただし、セレクタ３０４には出力有効信号４１０がＦＦ３０５を介して伝搬されるため、１サイクル遅れて、第二バッファ３０２の出力が選択される。ロード信号４１２は、ロード制御部４０４が、タイマ４０３における出力間隔のロードのタイミングを制御する信号である。ロード信号４１２は、タイマ値４１１が「０」の時、又はＩＤ判定信号４０１が「１」かつＳｔａｌｌフラグ４０２が「１」の時、有効値「１」となり、それ以外の場合は「０」となる。すなわち、タイマ４０３が満了した時と、自モジュールのデータ処理部１０３で処理した後のデータが他モジュールで処理を保留されて戻ってきた場合に、タイマ４０３に送信間隔をロードさせる。
送信間隔選択部４０５はタイマ４０３へロードする送信間隔を選択する。送信間隔選択部４０５は、ＩＤ判定信号４０１が「１」かつＳｔａｌｌフラグ４０２が「１」の時、後述するリミッタ４０９の出力を選択する。それ以外の場合は後述する第一レジスタ４０６の値を選択する。タイマ４０３は、ロード信号４１２が「１」の場合、送信間隔選択部４０５で選択された値をロードし、カウントダウンを実行する。
第一レジスタ４０６は最小のパケット送信間隔を確保する所定の設定値を格納する。第二レジスタ４０７は動的に送信間隔を制御するための被加算値を格納する。加算器４０８はタイマ値４１１と第二レジスタ４０７の被加算値を加算する。リミッタ４０９は加算器４０８の出力値を、所定値以下に制限する。ここで、所定値は、例えばリングバス１０２の一周分に相当する期間である。
Ｓｔａｌｌフラグ４０２が「１」、かつＩＤ判定信号４０１が「１」である場合、そのパケットは、そのパケットを受信したモジュール１０１が送出し、続いて処理を実行する他のモジュール１０１で処理を保留されて戻ってきたことを示す。このため、そのような状態を検知すると、ロード制御部４０４は、第二バッファ３０２からのデータ送出を遅らせるように、タイマを制御する。具体的には、第一レジスタ４０６の値より大きいリミッタ４０９の値をタイマ４０３にロードする。さらに、ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」であるパケットを多数検知すると、それに応じてカウンタにロードする値を加算器４０８により、増加させる。ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」であるパケットの数に応じて適切な待ち時間を設定することが可能となる。さらに、リミッタ４０９を用いることにより、待ち時間を一定の時間以内に抑えることができる。これにより、モジュールが、他のモジュールにおける処理保留状態が解消された後であっても待ち続けることを防ぎ、システム全体のスループットの低下を防ぐことができる。
（送信間隔制御部の動作）
次に、図６を用いて、送信間隔制御部３０３の動作を説明する。本実施形態では、図１のモジュール数がｎ＝１６の場合に関して説明する。また、リミッタ４０９は加算器４０８の出力値をリングバス１０２の一周分に相当する１６以下に制限する。
ここでは説明を簡単にするため、リングバス１０２の状態は考慮しない。すなわち、リングバス１０２が有効パケットで埋め尽くされているなどの事情はないものとし、タイマ４０３が「０」の時に第二バッファ３０２からパケットを送信することができるものとする。なお、下記では説明しないが、リングバス１０２上の送信スロットが空でない場合、すなわち、受信パケットのＶａｌｉｄフラグ２０１が有効であり、その受信パケットを転送する必要がある場合は、第二バッファ３０２からパケットの送信ができない。これに限らず、パケットの送信ができない場合は、タイマ４０３は第一レジスタ４０６の値のロードを保留し、タイマ４０３は「０」を維持する。ただし、Ｓｔａｌｌフラグ４０２が「１」かつＩＤ判定信号４０１が「１」の場合は、タイマ４０３が上記のように「０」を維持する状態であっても、送信間隔選択部４０５により、リミッタ４０９の値がロードされる。
まず初期設定として、不図示のＣＰＵ等から、第一レジスタ４０６と第二レジスタ４０７の値が設定される。本実施形態では、一例として、第一レジスタ４０６に「１」を、第二レジスタ４０７に「３」を設定する。また、サイクル０におけるＩＤ判定信号４０１、Ｓｔａｌｌフラグ４０２、タイマ値４１１の値をそれぞれ「０」、「０」、「１」とする。また、ＩＤ判定信号４０１、及びＳｔａｌｌフラグ４０２は、図６に示すように推移するものとする。
サイクル０ではＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。すなわち、受信したパケットは、自モジュールから送信したものでなく、また、処理が保留されてもいない。ここで、タイマ値４１１が「１」であるため、タイマのロードは不要であり、ロード信号４１２は「０」となる。このため、タイマ４０３は、送信間隔選択部４０５が選択した値をロードすることなく、ダウンカウントし、次のサイクル１で「０」となる。また、出力有効信号４１０は、タイマ値４１１が「０」でないため、無効を示す「０」となる。なお、加算器４０８の出力はタイマ値４１１（「１」）と第二レジスタ４０７（「３」）を加算した「４」となる。リミッタ４０９の出力はリミット値１６に達していないため、加算器４０８の値がそのまま出力され「４」となる。送信間隔選択部４０５は、ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」でないため、第一レジスタ４０６に格納された値「１」を選択する。つまり、このサイクルでは、モジュール１０１が自ら送信したパケットが他のモジュールで保留されて戻ってきたものでなく、かつ、タイマ値が「０」でないため、タイマへの値のロードや、第二バッファ３０２からのパケットの出力は行わない。
サイクル１では、ＩＤ判定信号４０１が「１」、Ｓｔａｌｌフラグ４０２が「０」である。すなわち、モジュール１０１が自ら送信したパケットを受信した状態であるが、他のモジュールにより処理の保留はされていないことを示す。この場合は、自ら送信したパケットが必要のないものであるため、パケットを消去し空パケットにする。なお、タイマ値４１１は「０」であるため、ＩＤ判定信号４０１、Ｓｔａｌｌフラグ４０２の値によらず、ロード信号４１２は「１」となり、送信間隔選択部４０５で選択された値が、次のサイクルでタイマ４０３にロードされる。送信間隔選択部４０５は、ＩＤ判定信号は「１」であるが、Ｓｔａｌｌフラグ４０２が「１」でないため、第一レジスタ４０６に格納された値「１」を選択する。なお、加算器４０８の出力はタイマ値４１１（「０」）に第二レジスタ４０７（「３」）の値を加えた３となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。また、出力有効信号４１０はタイマ値４１１が「０」であるため「１」となる。つまり、このサイクルでは、タイマ値が「０」で、かつ、ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」でないため、第一レジスタ４０６に格納された所定の設定値をタイマにロードし、第二バッファ３０２からのパケットの出力を行う。
サイクル２ではサイクル０と同様、ＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。このため、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル３で「０」となる。
サイクル３ではＩＤ判定信号４０１が「０」であり、Ｓｔａｌｌフラグ４０２が「０」である。しかし、タイマ値４１１が「０」のため、ロード信号４１２は「１」となり、次のサイクル４でタイマ４０３に値がロードされる。また、出力有効信号４１０は、タイマ値４１１が「０」で、かつ、ＩＤ判定信号４０１とＳｔａｌｌフラグが共に「１」でないため、「１」となる。なお、加算器４０８の出力はタイマ値４１１（「０」）に第二レジスタ４０７（「３」）の値を加えた３となり、リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。送信間隔選択部４０５は、Ｓｔａｌｌフラグ４０２、ＩＤ判定信号４０１共に「０」であるため、第一レジスタ４０６の値を選択し「１」を出力する。
サイクル４ではサイクル０と同様、ＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。このため、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル５で「０」となる。
サイクル５ではＩＤ判定信号４０１が「１」、Ｓｔａｌｌフラグ４０２が「１」である。すなわち、モジュール１０１が出力したパケットが、続いて処理を実行すべき他のモジュール１０１により処理を保留され、戻ってきた状態である。このため、ロード信号４１２は「１」となり、次のサイクル６でタイマ４０３に送信間隔選択部４０５で選択した値をロードする。なお、加算器４０８の出力はタイマ値４１１（「０」）に第二レジスタ４０７（「３」）の値を加えた３となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。送信間隔選択部４０５は、ＩＤ判定信号４０１が「１」かつＳｔａｌｌフラグ４０２が「１」であるため、リミッタ４０９の値を選択し「３」を出力する。また、出力有効信号４１０はタイマ値４１１が「０」であるが、ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」であるため「０」となる。つまり、このサイクルでは、受信パケットが自モジュール出力のもので、続いて処理を実行すべきモジュールにて保留されたことを検知したため、第一レジスタ４０６の値より長い値「３」を次のサイクル６でタイマにロードし、送信間隔を延長する。なお、カウンタ値が「０」であるが、受信した保留パケットは有効であり転送する必要があるため、第二バッファ３０２からのパケットの出力は行われない。
サイクル６〜８ではサイクル０と同様、ＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。このため、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「０」、「０」、「６」〜「４」、「６」〜「４」、「１」となる。またタイマ４０３は「３」からダウンカウントしていき、次のサイクル９で「０」となる。
サイクル９ではサイクル３と同様に、ＩＤ判定信号４０１と、Ｓｔａｌｌフラグ４０２が共に「０」であり、タイマ値４１１が「０」である。このため、ロード信号４１２は「１」となり、次のサイクル１０でタイマ４０３に値がロードされる。また、出力有効信号４１０は「１」となる。なお、加算器４０８の出力はタイマ値４１１（「０」）に第二レジスタ４０７（「３」）の値を加え、３となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。送信間隔選択部４０５は、Ｓｔａｌｌフラグ４０２が「１」でないため、第一レジスタ４０６を選択し「１」を出力する。つまり本サイクルでは、受信されたパケットが保留されたものでない。ただし、タイマ値４１１が「０」のため、第一レジスタ４０６に格納された所定の設定値をタイマにロードし、第二バッファ３０２からのパケットの出力を行う。
サイクル１０ではサイクル０と同様、ＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。このため、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル１１で「０」となる。
サイクル１１ではサイクル５と同様、ＩＤ判定信号４０１が「１」、Ｓｔａｌｌフラグ４０２が「１」である。このため、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「１」、「０」、「３」、「３」、「３」となる。また、次のサイクル１２でタイマ４０３に「３」がロードされる。
サイクル１２ではサイクル０と同様、ＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。このため、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「０」、「０」、「６」、「６」、「１」となる。またタイマ４０３は３からダウンカウントして次のサイクル１３で「２」となる。
サイクル１３ではＩＤ判定信号４０１が「１」、Ｓｔａｌｌフラグ４０２が「１」であるため、ロード信号４１２は「１」となり、次のサイクル１４でタイマ４０３に値がロードされる。なお、加算器４０８の出力はタイマ値４１１（「２」）に第二レジスタ４０７（「３」）の値を加えた５となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「５」となる。送信間隔選択部４０５は、ＩＤ判定信号４０１が「１」かつＳｔａｌｌフラグ４０２が「１」であるため、リミッタ４０９を選択し「５」を出力する。また、出力有効信号４１０はタイマ値４１１が「０」でないため、「０」となる。つまり、このサイクルでは、サイクル１１に引き続き、モジュール１０１は、自ら出力したパケットが続いて処理すべきモジュールにて保留され、戻ってきたものを受信している。ＩＤ判定信号４０１とＳｔａｌｌフラグ４０２が共に「１」のパケットを短期的に複数受信するということは、続いて処理すべきモジュールにおいて、多くの処理が滞っていると考えられる。このため、タイマ４０３に、より長い時間をロードして、処理の保留を解消すべきである。このため、第二レジスタ４０７に格納された動的に送信間隔を制御するための被加算値とタイマ値との加算結果「５」を次のサイクル１４でタイマにロードし、送信間隔をさらに伸ばす。
サイクル１４〜１６はサイクル１３と同様であり、順次送信間隔を延長する。ロード信号４１２、出力有効信号４１０の出力はそれぞれ、「１」、「０」であり、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５はそれぞれ「８」「１１」「１４」と変化する。またタイマ４０３には、サイクルごとにリミッタ４０９の出力がロードされ、「５」、「８」、「１１」と第二レジスタ４０７の値「３」ずつロードされる間隔が加算されていき、サイクル１７で「１４」となる。つまり、これらのサイクルでは、モジュール１０１が送信したパケットが、続いて処理すべき他のモジュール１０１において複数保留され、保留パケットの発生頻度が高い状態である。よって、第二レジスタ４０７に格納された被加算値とタイマ値との加算結果をタイマにロードし、送信間隔を段階的に延長する。
サイクル１７ではサイクル１３と同様であるが、加算器４０８の出力が「１６」より大きい「１７」であるため、リミッタ４０９は、値を「１６」に制限する。すなわち、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「１」、「０」、「１７」、「１６」、「１６」となる。また、次のサイクル１８でタイマ４０３に「１６」がロードされる。
サイクル１８〜３３ではサイクル０とサイクル０と同様、ＩＤ判定信号４０１及びＳｔａｌｌフラグ４０２が共に「０」である。このため、ロード信号４１２、出力有効信号４１０、送信間隔選択部４０５の出力はそれぞれ「０」、「０」、「１」である。また、加算器４０８の出力は「１９」〜「４」となり、リミッタ４０９の出力は、加算器４０８の出力が１６以上の場合は「１６」であり、その他の場合は加算器４０８の出力と同一値となる。またタイマ４０３は「１６」からダウンカウントしていき、サイクル３４で「０」となる。つまり、これらのサイクルでは、モジュール１０１が出力したパケットが、続いて処理すべき他のモジュール１０１で処理を保留されて戻ってきていないため、タイマ値４１１が「０」になるまでダウンカウントする。これにより、モジュール１０１は、タイマ値４１１が「０」となるまで第二バッファ３０２からのパケットの出力を停止し、続いて処理を実行する他のモジュール１０１における処理の保留が解消するのを待つことになる。これにより、処理を保留された有効なパケットがリングバス１０２を埋め尽くすことによるデッドロック、及び効率の低下を回避することが可能となる。
サイクル３４ではサイクル３と同条件であり、ロード信号４１２、出力有効信号４１０、加算器４０８の出力、リミッタ４０９の出力、送信間隔選択部４０５の出力はそれぞれ、「１」、「１」、「３」、「３」、「１」となる。また、次のサイクル３５でタイマ４０３に「１」がロードされる。
以上説明したように、モジュール１０１が、自らが出力したパケットが、続いて処理すべき他のモジュール１０１で処理を保留されて戻ってきたことを検知すると、その頻度によって、動的に第二バッファ３０２からのパケットの送信間隔を制御する。また、それ以外のパケットについては、タイマ４０３が「０」になる度に最小のパケット送信間隔の所定の値をロードし、最小のパケット出力間隔を保証する。これらの制御により、続いて処理を実行する他のモジュール１０１がパケットを受け付け可能な間隔でのパケット出力が可能となる。また、これにより、続いて処理を実行する他のモジュール１０１からの保留パケットの発生を抑制し、パケットの転送効率を向上させることが可能となる。
＜＜実施形態２＞＞
次に、本発明の第２の実施形態に係るデータパス制御システムについて説明する。図１から４に係る構成は第１の実施形態と同様のため、説明を省略する。以下、図７を用いて、本実施形態に係る送信間隔制御部３０３の構成について説明する。なお、図７において、図５と同一の機能を有するブロックは同一の番号を付し、説明を省略する。
（送信間隔制御部の第二の構成例）
ＩＤ判定信号５０１は、図５の例と同様、ＩＤ判定部１１１から入力される。受信したパケットのノードＩＤ２０２がノードＩＤレジスタ１０４の値と等しい、すなわち、自モジュールが出力したことを示す場合、値を「０１」とする。なお、「＊＊」は２ビットの値＊＊を示す。また、受信したパケットのノードＩＤ２０２が自モジュールより後に処理されたことを示す場合は「１０」となる。それ以外の場合は値「００」である。なお、ここでは処理の上流側より昇順にノードＩＤを付すこととし、自モジュールより後段に位置するか否かの判定はパケットのノードＩＤ２０２とノードＩＤレジスタ１０４に記憶された値との大小比較によって行う。すなわち、受信パケットのノードＩＤ２０２が自モジュールのノードＩＤレジスタ１０４の値よりも大きい場合、後段のモジュールで処理された後に送信されたパケットと判断する。また、ノードＩＤ２０２の値によらず、Ｖａｌｉｄフラグ２０１が無効を示す場合は「００」を出力する。
５０４はタイマ４０３へ送信間隔のロードを制御するためのロード制御部であり、ＩＤ判定信号５０１、Ｓｔａｌｌフラグ４０２、タイマ値４１１が入力され、出力有効信号５１０、ロード信号５１２を出力する。ここでは説明を簡単にするため、タイマ４０３が「０」の時に、第二バッファ３０２からパケットの送信ができるものとする。
送信間隔選択部５０５は、ＩＤ判定信号５０１が「０１」かつＳｔａｌｌフラグ４０２が「１」の時、リミッタ４０９の出力をタイマ４０３へロードする送信間隔として選択する。また、送信間隔選択部５０５は、ＩＤ判定信号５０１が「１０」かつＳｔａｌｌフラグ４０２が「１」の時、後述する第二リミッタ５０９の出力を選択する。それ以外の場合は第一レジスタ４０６の値を選択する。すなわち、実施形態１と異なり、モジュール１０１は、自らの処理より後に処理を実行する他のモジュール１０１において処理が保留された場合にも、第二バッファ３０２からのパケットの送信間隔を延長する。すなわち、モジュール１０１の直後の処理を実行する他のモジュール１０１のみでなく、そのさらに後に処理を実行する他のモジュールにおける処理の保留が解消するまで、送信を待つこととなる。これにより、デッドロックとなる確率をさらに低減し、システム全体のスループットを向上させることができる。
第三レジスタ５０７は自モジュールより後に処理されるモジュールからの保留パケットを検知した時、動的に送信間隔を制御するための被加算値を設定するレジスタである。ここで、第二レジスタ４０７には第一の所定値を、第三レジスタ５０７には、第一の所定値と異なる第二の所定値を格納しておく。なお、第一の所定値は、自モジュールの直後の処理を実行するモジュールで処理が保留されているので、第二の所定値より大きい値であることが望ましい。逆に第二の所定値は、自モジュールの直後の処理よりさらに後の処理を実行するモジュールにおいて処理が保留されたことを検知した場合にパケットの送信間隔を延長するものである。したがって、上流のモジュールでは、第二の所定値を用いて送信間隔を延長する頻度が下流のモジュールに比べて高くなる。このため、個々のモジュールで延長する送信間隔の量は大きくなくても良く、小さい値でよい。第二加算器５０８は、加算器４０８と同様に、タイマ値４１１と第三レジスタ５０７の値を加算する。第二リミッタ５０９は、リミッタ４０９と同様に、第二加算器５０８の出力値を所定値以下に制限する。所定値は、例えばリングバス１０２の一周分に相当する期間である。出力有効信号５１０は、ロード制御部５０４から第二バッファ３０２へ出力間隔を制御するために出力される信号である。出力有効信号５１０は、タイマ値４１１が「０」の場合で、ＩＤ判定信号５０１が「０１」又は「１０」でＳｔａｌｌフラグ４０２が「１」である場合以外の時、有効を示す値「１」であり、そのほかの場合は「０」である。すなわち、タイマ値４１１が「０」であり、かつ、Ｓｔａｌｌフラグ４０２が１であってもＩＤ判定信号５０１が「００」であるような場合は、出力有効信号５１０は「１」となる。一方、タイマ値４１１が「０」であっても、Ｓｔａｌｌフラグ４０２が１でＩＤ判定信号５０１が「０１」や「１０」であるような場合は、出力有効信号５１０は「０」となる。ロード信号５１２は、ロード制御部５０４からタイマ４０３へ、出力間隔をロードするタイミングを制御する信号である。ロード信号５１２は、タイマ値４１１が「０」、又はＳｔａｌｌフラグ４０２が「１」、かつＩＤ判定信号５０１が「０１」若しくは「１０」の時、有効値「１」となる。それ以外の場合は「０」となる。
（送信間隔制御部の第二の動作例）
次に図８を用いて、本実施形態に係る送信間隔制御部３０３の動作を説明する。本実施形態では、実施形態１と同様に、図１のモジュール数ｎが１６である場合に関して説明する。よって、リミッタ４０９及び５０９は、加算器４０８及び５０８の出力値をリングバスの一周分に相当する１６により制限する。
まず初期設定として、図示していないＣＰＵ等から第一レジスタ４０６、４０７及び５０７の値が設定される。本実施形態では一例として、第一レジスタ４０６に「１」を、第二レジスタ４０７に「３」、第三レジスタ５０７に「１」を設定する。また、サイクル０におけるＩＤ判定信号５０１、Ｓｔａｌｌフラグ４０２、タイマ４０３の値をそれぞれ、「００」、「０」、「１」とする。
サイクル０ではＩＤ判定信号５０１は「００」及びＳｔａｌｌフラグ４０２が「０」であるため、ロード信号５１２は「０」であり、タイマ４０３は１からダウンカウントして次のサイクル１で「０」となる。また、出力有効信号５１０はタイマ値４１１が「０」でないため、「０」となる。なお、加算器４０８の出力はタイマ値４１１「１」に第二レジスタ４０７の値「３」を加え、「４」となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「４」となる。また、第二加算器５０８の出力は、タイマ値４１１「１」に第三レジスタ５０７の値「１」を加え「２」となる。第二リミッタ５０９の出力はリミット値「１６」に達していないため第二加算器５０８の値がそのまま出力され「２」となる。送信間隔選択部５０５は、ＩＤ判定信号５０１が「０１」又は「１０」でなく、また、Ｓｔａｌｌフラグ４０２が「１」でないため、第一レジスタ４０６を選択し「１」を出力する。つまり本サイクルでは、受信パケットが保留されたものでもなくかつ、タイマ値が「０」でないため、タイマへの値のロードや、第二バッファ３０２からのパケットの出力は行わない。
サイクル１ではＩＤ判定信号５０１が「０１」、Ｓｔａｌｌフラグ４０２が「０」である。すなわち、モジュール１０１は、自らが出力したパケットを受信しているが、処理は保留されていない。一方、タイマ値４１１は「０」である。このため、ロード信号５１２は「１」となり、次のサイクル２でタイマ４０３に値がロードされる。また、出力有効信号５１０はタイマ値４１１が「０」であって、かつ、Ｓｔａｌｌフラグ４０２が「１」及びＩＤ判定信号５０１が「０１」又は「１０」の場合に該当しないため、「１」となる。なお、加算器４０８の出力はタイマ値４１１「０」に第二レジスタ４０７の値「３」を加え「３」となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。また、第二加算器５０８の出力はタイマ値４１１「０」に第三レジスタ５０７の値「１」を加え「１」となる。第二リミッタ５０９の出力はリミット値１６に達していないため第二加算器５０８の値がそのまま出力され「１」となる。送信間隔選択部５０５は、Ｓｔａｌｌフラグ４０２が「１」でないため、第一レジスタ４０６の値「１」を選択する。つまり、このサイクルでは、受信パケットが保留されたものでないが、タイマ値が「０」のため、第一レジスタ４０６に格納された所定の設定値をタイマ４０３にロードし、第二バッファ３０２からのパケットの出力を行う。
サイクル２ではＩＤ判定信号５０１が「１０」である以外は、サイクル０と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「２」、「２」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル３で「０」となる。
サイクル３ではＩＤ判定信号５０１が「００」、Ｓｔａｌｌフラグ４０２が「０」である。しかし、タイマ値４１１が「０」であるため、ロード信号５１２は「１」となり、次のサイクル４でタイマ４０３に値がロードされる。また、出力有効信号５１０はタイマ値４１１が「０」であって、かつ、Ｓｔａｌｌフラグ４０２が「１」及びＩＤ判定信号５０１が「０１」又は「１０」の場合に該当しないため、「１」となる。なお、加算器４０８の出力はタイマ値４１１「０」に第二レジスタ４０７の値「３」を加え「３」となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。また、第二加算器５０８の出力はタイマ値４１１「０」に第三レジスタ５０７の値「１」を加え１となる。第二リミッタ５０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「１」となる。送信間隔選択部５０５は、Ｓｔａｌｌフラグ４０２が「１」であるがＩＤ判定信号５０１が「００」であるため、第一レジスタ４０６の値「１」を選択する。つまり、このサイクルでは、受信パケットが保留されたものであるが、自モジュール以降の処理パス上のモジュールが出力したパケットが保留されたわけではない。ただし、タイマ４０３が「０」のため、第一レジスタ４０６に格納された最小のパケット送信間隔を保証する所定の設定値をタイマにロードし、第二バッファ３０２からのパケットの出力を行う。
サイクル４はサイクル０と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「２」、「２」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル５で「０」となる。
サイクル５ではＩＤ判定信号４０１が「０１」、Ｓｔａｌｌフラグ４０２が「１」である。また、タイマ値４１１が「０」であるため、ロード信号５１２は「１」となり、次のサイクル６でタイマ４０３に値がロードされる。また、出力有効信号５１０はタイマ値４１１が「０」であるが、かつ、Ｓｔａｌｌフラグ４０２が「１」及びＩＤ判定信号５０１が「０１」又は「１０」の場合に該当するため、「０」となる。なお、加算器４０８の出力はタイマ値４１１「０」に第二レジスタ４０７の値「３」を加え「３」となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。また、第二加算器５０８の出力はタイマ値４１１「０」に第三レジスタ５０７の値「１」を加え「１」となり、第二リミッタ５０９の出力はリミット値１６に達していないため第二加算器５０８の値がそのまま出力され「１」となる。送信間隔選択部５０５は、ＩＤ判定信号５０１が「０１」かつＳｔａｌｌフラグ４０２が「１」であるため、リミッタ４０９を選択し「３」を出力する。つまり、このサイクルでは、モジュール１０１が、自ら送信したパケットが、続いて処理を実行すべきモジュール１０１にて保留され戻ってきている。よって、第二レジスタ４０７に格納された被加算値とタイマ値との加算結果「３」を次のサイクル６でタイマにロードし、送信間隔を伸ばす。なお、タイマ値４１１が「０」であるが上記保留パケットがリングバス１０２上にあるため第二バッファ３０２からのパケットの出力は行われない。
サイクル６〜８はサイクル０と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力はそれぞれ、「０」、「０」、「６」〜「４」、「６」〜「４」である。また、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「４」〜「２」、「４」〜「２」、「１」となる。さらにタイマ４０３は「３」からダウンカウントしていき、次のサイクル９で「０」となる。
サイクル９はサイクル３と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力はそれぞれ、「１」、「１」、「３」、「３」である。また、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力は、それぞれ「１」、「１」、「１」となる。また次のサイクル１０で第一レジスタ４０６の設定値をタイマにロードし、第二バッファ３０２からのパケットの出力を行う。
サイクル１０はサイクル０と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「２」、「２」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル１１で「０」となる。
サイクル１１ではＩＤ判定信号４０１が「１０」、Ｓｔａｌｌフラグ４０２が「１」である。さらに、タイマ値４１１が「０」であるため、ロード信号５１２は「１」となり、次のサイクル１２でタイマ４０３に値がロードされる。また、出力有効信号５１０はタイマ値４１１が「０」であるが、かつ、Ｓｔａｌｌフラグ４０２が「１」及びＩＤ判定信号５０１が「１０」の場合であるため、「０」となる。なお、加算器４０８の出力はタイマ値４１１「０」に第二レジスタ４０７の値「３」を加え「３」となる。リミッタ４０９の出力はリミット値１６に達していないため加算器４０８の値がそのまま出力され「３」となる。また、第二加算器５０８の出力はタイマ値４１１「０」に第三レジスタ５０７「１」を加え「１」となり、第二リミッタ５０９の出力はリミット値１６に達していないため第二加算器５０８の値がそのまま出力され「１」となる。送信間隔選択部５０５は、ＩＤ判定信号５０１が「１０」かつＳｔａｌｌフラグ４０２が「１」であるため、第二リミッタ５０９の値を選択し「１」を出力する。つまり本サイクルでは、モジュール１０１は、自らより後に処理を実行する他のモジュール１０１において処理を保留したパケットを受信している。よって、第三レジスタ５０７に格納された被加算値とタイマ値との加算結果「１」を次のサイクル１２でタイマにロードし、送信間隔を動的に伸ばす。なお、タイマ値４１１が「０」であるが、保留パケットがリングバス１０２上にあるため、第二バッファ３０２からのパケットの出力は行われない。
サイクル１２はサイクル０と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「０」、「０」、「４」、「４」、「２」、「２」、「１」となる。またタイマ４０３は１からダウンカウントして次のサイクル１３で「０」となる。
サイクル１３はサイクル３と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「１」、「１」、「３」、「３」、「１」、「１」、「１」となる。また次のサイクル１４で第一レジスタ４０６の設定値をタイマにロードし、第二バッファ３０２からのパケットの出力を行う。
サイクル１４〜１５はサイクル５と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力はそれぞれ、「１」、「０」、「４」〜「７」、「４」〜「７」である。また、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「２」〜「５」、「２」〜「５」、「４」〜「７」となる。さらにタイマ４０３は毎サイクル、リミッタ４０９の出力がロードされ、「１」から「４」、「４」から「７」へと、第二レジスタ４０７の値「３」ずつ送信間隔が伸びる。つまりこれらのサイクルでは、モジュール１０１が出力し、次の処理を実行すべきモジュール１０１で保留され戻ってきたパケットを受信している。このため、第二レジスタ４０７に格納された被加算値とタイマ値との加算結果をタイマにロードし、送信間隔を動的に延長する。
サイクル１６〜１７はサイクル１１と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力の出力はそれぞれ、「１」、「０」、「１０」〜「１１」、「１０」〜「１１」となる。また、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５「８」〜「９」、「８」〜「９」、「８」〜「９」となる。さらに、タイマ４０３は毎サイクル、第二リミッタ５０９の出力がロードされ、「７」から「８」、「８」から「９」へと第三レジスタ５０７の値「１」ずつ送信間隔が延長される。つまり、これらのサイクルでは、モジュール１０１より後に処理を実行する他のモジュール１０１が出力し、保留されたパケットを受信している。よって、第三レジスタ５０７に格納された被加算値とタイマ値との加算結果をタイマにロードし、送信間隔を動的に延長する。
サイクル１８〜１９はサイクル５と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力の出力はそれぞれ、「１」、「０」、「１２」〜「１５」、「１２」〜「１５」となる。また、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「１０」〜「１３」、「１０」〜「１３」、「１２」〜「１５」となる。さらに、毎サイクル、タイマ４０３にリミッタ４０９の出力がロードされ、「９」から「１２」、「１２」から「１５」へと第二レジスタ４０７の値「３」ずつ送信間隔が延長される。
サイクル２０ではサイクル５と同条件であるが、加算器４０８の出力が「１６」より大きいためリミッタ４０９で「１６」に制限されて出力される。すなわち、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「１８」、「１６」、「１６」、「１６」、「１６」となる。なお、ロード信号５１２、出力有効信号５１０は「１」、「０」である。また、次のサイクル２１でタイマ４０３に「１６」がロードされる。
サイクル２１はサイクル１１と同様であるが、第二加算器５０８の出力が「１６」より大きいため第二リミッタ５０９で「１６」に制限されて出力される。すなわち、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「１９」、「１６」、「１７」、「１６」、「１６」となる。ロード信号５１２、出力有効信号５１０は「１」、「０」となる。また、次のサイクル２２でタイマ４０３に「１６」がロードされる。
サイクル２２〜３７はサイクル０と同様である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力の出力はそれぞれ、「０」、「０」、「１９」〜「４」、「１６」 〜「４」となる。また、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「１７」〜「２」、「１６」〜「２」、「１」となる。さらに、タイマ４０３は「１６」からダウンカウントしていき、サイクル３８で「０」となる。つまりこれらのサイクルでは、他のモジュールで処理を保留されたパケットを受信していないため、タイマをダウンカウントしていき、「０」になるまで第二バッファ３０２からのパケットの出力を停止する。
サイクル３８はサイクル３と同条件である。ロード信号５１２、出力有効信号５１０、加算器４０８の出力、リミッタ４０９の出力、第二加算器５０８の出力、第二リミッタ５０９の出力、送信間隔選択部５０５の出力はそれぞれ、「１」、「１」、「３」、「３」、「１」、「１」、「１」となる。また、次のサイクル３９でタイマ４０３に「１」がロードされる。
以上説明したように、モジュール１０１は、自らが出力し、直後の処理を実行すべきモジュール１０１において処理を保留され戻ってきたパケットを受信した場合、その頻度によって大きさが変動する送信間隔の値をタイマ４０３にロードする。また、モジュール１０１は、自らの直後のみならず、その後に処理を実行すべき他のモジュール１０１で処理が保留されたパケットを受信した場合においても、その頻度によって大きさが変わる送信間隔の値をタイマ４０３にロードする。さらに、上記以外のパケットを受信した場合は、パケットを出力する度に最小のパケット送信間隔の所定の値をロードし、最小のパケット出力間隔とする。これらの制御により、自モジュールより後に処理を実行する他のモジュール１０１からの保留パケットの発生を検出し、出力間隔を動的に増加させる。これにより、処理が保留されたモジュール１０１より前に処理を実行する複数のモジュール１０１において、送信間隔を延長することとなり、パケットの転送効率をさらに向上させることが可能となる。特に、上流の処理を実行するモジュール１０１であるほど、出力間隔が延長される頻度が高くなるので、リングバス１０２の安定性が向上する。つまり、上流側のモジュール１０１において、下流側で処理が保留されていることを検知し、処理の対象となるパケットの送信を限定することにより、処理が保留されたパケットの発生を抑え、全体としてパケットの転送効率を向上させる。特に、処理が保留されたパケットの受信頻度に応じて動的にパケット転送量が制御されるため、モジュールのデータ処理能力が一定でなく動的に変わる場合であっても対応できる。
なお、本実施形態に係る制御システムを有効に動作させるには、上述の第二レジスタ４０７に格納される第一の所定値を第三レジスタ５０７に格納される第二の所定値より大きくすることが望ましい。第二の所定値は、処理を保留しているモジュール１０１より上流で処理を実行したモジュール１０１の各々において出力間隔として加算されるため、小さい値であっても、処理の保留を解消するのに十分となることが多いからである。また、パケットの出力時にタイマにロードする値は、次段のモジュールのパケット入力間隔に合わせることが望ましい。また、上記出力間隔の増分のリミット値は、リングバス１０２の一周分とするのが望ましい。これは、リングバス１０２の一周に相当する期間だけ待てば、保留状態が解除されたかどうかを判定することができるからである。このように上限値を設けることで、保留状態が解除されてからの応答を速くし、入力待ち状態となっている時間を最小化する効果がある。
また、上記説明ではパケット出力有効信号はタイマの値で判定していたが、次段のモジュールの入力バッファが２パケット分以上ある場合、タイマは、値を「０」で維持せず、送信間隔選択部５０５で選択した値をロードしてもよい。この場合、タイマの値が「０」のサイクルにおいてパケットを出力できなかったか否かの出力判定を実行し、出力できなかったと判定された場合、その旨を示す情報として、出力保留フラグを設け、当該出力保留フラグを「１」にセットする。そして、タイマは送信間隔選択部５０５で選択した値をロードする。そして、ロード制御部５０４は、タイマの値が「０」であるか、出力保留フラグが「１」である場合、出力有効信号５１０を、有効を示す「１」としてもよい。この場合、局所的な最小出力間隔は保証されないが、次段のモジュールでは保留とはならないため、さらに効率的なパケット転送が可能となる。また、上述の実施形態では、タイマとしてダウンカウンタを有する構成について説明したが、ダウンカウンタの代わりにアップカウンタを配置して、設定されている送信間隔を計測する構成としてもよい。
＜＜その他の実施形態＞＞
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
１０１ モジュール
１０２ リングバス
１０３ 処理部
１０４ ノードＩＤレジスタ
１０５ パケット生成部
１０６ パケット受信部
１０７ 待ち受けＩＤレジスタ
１０８ 受信制御部
１０９ 送信制御部
１１０ パケット送信部
１１１ ＩＤ判定部

Claims (11)

  1. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
    前記複数の通信手段の少なくとも１つは、
    受信したデータについて、前記予め定めた順序において自通信手段に対応する処理手段よりも後段で処理を実行するべき処理手段の少なくとも１つにおいて処理が保留されたことを示す情報を検知する検知手段と、
    対応する処理手段が処理を実行した後のデータを最後に送信してから前記所定の送信間隔以上の間隔を置いて、前記対応する処理手段が処理を実行した後のデータを送信する送信手段と、
    前記検知手段によって前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御する制御手段と、を有し、
    前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔を延長し、
    前記制御手段は、
    ロードした値から０に向けてカウントダウンするタイマと、
    前記タイマが示す値に応じて出力が有効であるかを示す出力有効信号を出力する出力有効信号出力手段と、を有し、
    前記送信手段は、前記出力有効信号が有効な信号を示す場合に、対応する処理手段が処理を実行した後のデータを送信する、ことを特徴とする情報処理装置。
  2. 前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した場合、予め設定された設定値よりも大きい値を前記送信間隔として設定し、さらに、設定した当該送信間隔によってデータが送信される前に前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した場合には、予め保持している被加算値に基づいて前記送信間隔をさらに延長する、ことを特徴とする請求項１に記載の情報処理装置。
  3. 前記複数の通信手段の少なくとも１つは、さらに、前記受信したデータが当該通信手段によって出力されたデータであるか否かを判定する判定手段を有し、
    前記制御手段は、当該判定手段により前記受信したデータが当該通信手段に対応する処理手段によって処理され出力されたデータであると判定され、かつ前記検知手段によって当該受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長する、ことを特徴とする請求項１または２に記載の画像処置装置。
  4. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
    前記複数の通信手段の少なくとも１つは、
    受信したデータについて、前記予め定めた順序において自通信手段に対応する処理手段よりも後段で処理を実行するべき処理手段の少なくとも１つにおいて処理が保留されたことを示す情報を検知する検知手段と、
    前記受信したデータが当該通信手段によって出力されたデータであるか否かを判定する判定手段と、
    対応する処理手段が処理を実行した後のデータを最後に送信してから前記所定の送信間隔以上の間隔を置いて、前記対応する処理手段が処理を実行した後のデータを送信する送信手段と、
    前記判定手段により前記受信したデータが当該通信手段に対応する処理手段によって処理され出力されたデータであると判定され、かつ前記検知手段によって前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御する制御手段と、
    を有し、
    前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔を延長し、
    前記判定手段は、さらに、前記受信したデータが、前記複数の通信手段の当該少なくとも１つに対応する処理手段で処理され出力されたデータに対して、当該通信手段に対応する処理手段よりも前記予め定められた順序において次のさらに次以降の処理手段によるさらなる処理が行われたデータであるか否かを判定し、
    前記制御手段は、さらに、当該判定手段により、前記受信したデータが、当該通信手段に対応する処理手段によって処理され出力されたデータにさらなる処理が行われたデータであると判定され、かつ前記検知手段によって当該受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長する、ことを特徴とする画像処理装置。
  5. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
    前記複数の通信手段の少なくとも１つは、
    受信したデータについて、前記予め定めた順序において自通信手段よりも後段で処理を実行するべき処理手段において処理が保留されたことを示す情報を検知する検知手段と、
    前記検知手段によって前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御する制御手段と、を有し、
    前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔を延長し、延長した前記送信間隔が所定値以下となるように、前記送信間隔を制限することを特徴とする情報処理装置。
  6. 前記所定値は、信号が前記リング状のバスを１周する期間である、ことを特徴とする請求項５に記載の情報処理装置。
  7. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
    前記複数の通信手段の少なくとも１つは、
    受信したデータについて、前記予め定めた順序において自通信手段よりも後段で処理を実行するべき処理手段において処理が保留されたことを示す情報を検知する検知手段と、
    前記検知手段によって前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御する制御手段と、を有し、
    前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔を延長し、さらに、前記受信したデータに対して処理を実行するべき処理手段が、前記順序において早い順序の処理を実行する処理手段であるほど、より長く前記送信間隔を延長する、ことを特徴とする情報処理装置。
  8. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置であって、
    前記複数の通信手段の少なくとも１つは、
    受信したデータについて、前記予め定めた順序において自通信手段よりも後段で処理を実行するべき処理手段において処理が保留されたことを示す情報を検知する検知手段と、
    前記検知手段によって前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御する制御手段と、
    前記所定の送信間隔において、前記処理手段が処理を実行した後のデータを送信できたか否かを判定する出力判定手段と、を有し、
    前記制御手段は、前記検知手段が前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔を延長し、
    前記出力判定手段が前記データの送信ができなかったと判定した場合、その後に設定される前記送信間隔によらず、当該データを送信する、ことを特徴とする情報処理装置。
  9. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置における通信方法であって、
    前記複数の通信手段の少なくとも１つは、
    検知手段が、受信したデータについて、前記予め定めた順序において自通信手段に対応する処理手段よりも後段で処理を実行するべき処理手段の少なくとも１つにおいて処理が保留されたことを示す情報を検知するステップと、
    送信手段が、対応する処理手段が処理を実行した後のデータを最後に送信してから前記所定の送信間隔以上の間隔を置いて、前記対応する処理手段が処理を実行した後のデータを送信するステップと、
    制御手段が、前記検知するステップにおいて、前記受信したデータに対する処理が保留されたことを示す情報が検知された場合、前記送信間隔を延長するように制御するステップと、を有し、
    前記制御するステップでは、前記検知するステップにおいて、前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔が延長され、
    前記制御するステップでは、
    ロードした値から０に向けてカウントダウンするタイマが示す値に応じて出力が有効であるかを示す出力有効信号が出力され、
    前記送信するステップでは、前記出力有効信号が有効な信号を示す場合に、対応する処理手段が処理を実行した後のデータが送信される、ことを特徴とする通信方法。
  10. リング状にバス接続されている複数の通信手段を備え、前記通信手段の各々はそれぞれ所定の処理を実行する処理手段と対応し、前記通信手段の各々は対応する前記処理手段が処理を実行した後のデータを、続く処理を実行する処理手段に対応する他の通信手段へ前記バスを介して所定の送信間隔で送信し、予め定めた順序で前記処理手段の間のデータの受け渡し及び処理を実行する情報処理装置における通信方法であって、
    前記複数の通信手段の少なくとも１つは、
    検知手段が、受信したデータについて、前記予め定めた順序において自通信手段に対応する処理手段よりも後段で処理を実行するべき処理手段の少なくとも１つにおいて処理が保留されたことを示す情報を検知するステップと、
    判定手段が、前記受信したデータが当該通信手段によって出力されたデータであるか否かを判定するステップと、
    送信手段が、対応する処理手段が処理を実行した後のデータを最後に送信してから前記所定の送信間隔以上の間隔を置いて、前記対応する処理手段が処理を実行した後のデータを送信するステップと、
    制御手段が、前記判定するステップにおいて前記受信したデータが当該通信手段に対応する処理手段によって処理され出力されたデータであると判定され、かつ前記検知するステップにおいて、前記受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長するように制御するステップと、を有し、
    前記制御するステップでは、前記検知するステップにおいて、前記受信したデータに対する処理が保留されたことを示す情報を検知した頻度に応じた延長時間によって、前記送信間隔が延長され、
    前記判定するステップでは、前記受信したデータが、前記複数の通信手段の当該少なくとも１つに対応する処理手段で処理され出力されたデータに対して、当該通信手段に対応する処理手段よりも前記予め定められた順序において次のさらに次以降の処理手段によるさらなる処理が行われたデータであるか否かが判定され、
    前記制御するステップでは、さらに、当該判定するステップにより、前記受信したデータが、当該通信手段に対応する処理手段によって処理され出力されたデータにさらなる処理が行われたデータであると判定され、かつ前記検知手段によって当該受信したデータに対する処理が保留されたことを示す情報が検知された場合に、前記送信間隔を延長する、ことを特徴とする通信方法。
  11. 請求項９又は１０に記載の通信方法の各ステップをコンピュータに実行させるためのプログラム。
JP2011114111A 2011-05-20 2011-05-20 情報処理装置、通信方法、及びプログラム Expired - Fee Related JP5932242B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011114111A JP5932242B2 (ja) 2011-05-20 2011-05-20 情報処理装置、通信方法、及びプログラム
US13/471,925 US9363101B2 (en) 2011-05-20 2012-05-15 Packet processing in a predetermined order and suspension of packet transmission by predetermined time intervals based on a suspension flag

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114111A JP5932242B2 (ja) 2011-05-20 2011-05-20 情報処理装置、通信方法、及びプログラム

Publications (3)

Publication Number Publication Date
JP2012243162A JP2012243162A (ja) 2012-12-10
JP2012243162A5 JP2012243162A5 (ja) 2014-07-03
JP5932242B2 true JP5932242B2 (ja) 2016-06-08

Family

ID=47175967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114111A Expired - Fee Related JP5932242B2 (ja) 2011-05-20 2011-05-20 情報処理装置、通信方法、及びプログラム

Country Status (2)

Country Link
US (1) US9363101B2 (ja)
JP (1) JP5932242B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6139857B2 (ja) 2012-01-26 2017-05-31 キヤノン株式会社 データ処理装置、入力制御装置、及び制御方法
US10326674B2 (en) * 2013-08-27 2019-06-18 Purdue Research Foundation Compressing trace data
JP6603617B2 (ja) * 2015-08-31 2019-11-06 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカ ゲートウェイ装置、車載ネットワークシステム及び通信方法
JP6882681B2 (ja) * 2017-07-12 2021-06-02 富士通株式会社 情報処理システム、情報処理装置、及び情報処理システムの制御方法
JP7041339B2 (ja) * 2017-09-20 2022-03-24 富士通株式会社 情報処理システム、情報処理装置、及び情報処理システムの制御方法
KR102433101B1 (ko) * 2017-11-06 2022-08-18 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281844A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd デ−タ伝送方式
US4816989A (en) * 1987-04-15 1989-03-28 Allied-Signal Inc. Synchronizer for a fault tolerant multiple node processing system
US4903124A (en) 1988-03-17 1990-02-20 Canon Kabushiki Kaisha Image information signal transmission apparatus
US5107519A (en) 1988-11-17 1992-04-21 Canon Kabushiki Kaisha Coding device and a decoding device
WO1995022233A1 (en) * 1994-02-11 1995-08-17 Newbridge Networks Corporation Method of dynamically compensating for variable transmission delays in packet networks
JPH10228445A (ja) * 1997-02-13 1998-08-25 Mitsubishi Electric Corp リングバス入出力制御装置
JPH11167560A (ja) 1997-12-03 1999-06-22 Nec Corp データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法
JP3400772B2 (ja) * 2000-04-25 2003-04-28 松下電器産業株式会社 パケット送受信処理装置
US20080037420A1 (en) * 2003-10-08 2008-02-14 Bob Tang Immediate ready implementation of virtually congestion free guaranteed service capable network: external internet nextgentcp (square waveform) TCP friendly san
JP3780457B2 (ja) * 2004-06-07 2006-05-31 株式会社トヨタＩｔ開発センター 信号処理装置、方法、プログラムおよび記録媒体
CN1327673C (zh) * 2005-01-29 2007-07-18 华为技术有限公司 一种多协议标签交换网络的数据传输方法及***
EP2001174A4 (en) * 2006-03-29 2010-04-21 Nec Corp COMMUNICATION PROCEDURES, NODES AND CONTROL PROGRAM
JP2007316699A (ja) 2006-05-23 2007-12-06 Olympus Corp データ処理装置
EP1903437A3 (en) * 2006-07-31 2008-10-22 Seiko Epson Corporation Update data transmission method, firmware writing system, and update data transmission program
JP2009212634A (ja) * 2008-03-03 2009-09-17 Nec Corp ノード装置、パケットスイッチ装置、通信システム、およびパケットデータの通信方法
FI123302B (fi) * 2008-04-22 2013-02-15 Tellabs Oy Menetelmä ja laitteisto tietoliikennevuon lähetysnopeuden muokkaamiseksi
EP2405613B1 (en) * 2008-10-15 2014-04-16 Yamaha Corporation Network system and audio signal processor
JP4869369B2 (ja) * 2009-03-13 2012-02-08 キヤノン株式会社 情報処理装置、情報処理方法およびプログラム
US8505013B2 (en) * 2010-03-12 2013-08-06 Lsi Corporation Reducing data read latency in a network communications processor architecture
JP5414506B2 (ja) * 2009-12-18 2014-02-12 キヤノン株式会社 データ処理装置、データ処理方法、及びプログラム
JP5600517B2 (ja) 2010-08-18 2014-10-01 キヤノン株式会社 情報処理装置、情報処理方法、およびプログラム
JP5539101B2 (ja) 2010-08-18 2014-07-02 キヤノン株式会社 情報処理装置、情報処理方法、およびプログラム

Also Published As

Publication number Publication date
JP2012243162A (ja) 2012-12-10
US9363101B2 (en) 2016-06-07
US20120297392A1 (en) 2012-11-22

Similar Documents

Publication Publication Date Title
JP5932242B2 (ja) 情報処理装置、通信方法、及びプログラム
US10592298B2 (en) Method for distributing load in a multi-core system
JP6563385B2 (ja) 中継装置およびデータ転送方法
US8799536B2 (en) Data processing apparatus, data processing method and computer-readable medium
CN109697122B (zh) 任务处理方法、设备及计算机存储介质
US9703732B2 (en) Interface apparatus and memory bus system
US20100095036A1 (en) Priority Based Bus Arbiters Avoiding Deadlock And Starvation On Buses That Support Retrying Of Transactions
JP2012064021A (ja) 通信システム、マスター装置、及びスレーブ装置、並びに通信方法
EP3295629B1 (en) Query plan and operation-aware communication buffer management
JP5414506B2 (ja) データ処理装置、データ処理方法、及びプログラム
CN112711550A (zh) Dma自动配置模块和片上***soc
US20160234128A1 (en) Apparatus for managing data queues in a network
CN107517167B (zh) 一种数据传输控制方法、装置及SoC芯片
JP6139857B2 (ja) データ処理装置、入力制御装置、及び制御方法
US8909836B2 (en) Interrupt controller, apparatus including interrupt controller, and corresponding methods for processing interrupt request event(s) in system including processor(s)
JP2007214981A (ja) データ転送回路、それを利用したマルチプロセッサシステム、及びデータ転送方法
JP5978849B2 (ja) 並列計算機システム、クロスバスイッチ及び並列計算機システムの制御方法
JP6361410B2 (ja) 情報処理装置、及び、情報処理方法
US20120246263A1 (en) Data transfer apparatus, data transfer method, and information processing apparatus
JPH04256246A (ja) バス優先占有方式およびその方式を使用した通信ネットワーク接続装置
WO2016041804A1 (en) Method, device and system for deciding on a distribution path of a task
JP5307525B2 (ja) データ処理装置及びその制御方法
JP3791433B2 (ja) システム、制御処理装置、およびシステム制御方法
JP2014038497A (ja) 並列計算機システム、データ転送装置及び並列計算機システムの制御方法
JP2000099455A (ja) 先着優先バス競合制御方式

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160428

R151 Written notification of patent or utility model registration

Ref document number: 5932242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees