CN107517167B - 一种数据传输控制方法、装置及SoC芯片 - Google Patents

Abstract

本发明实施例公开了一种数据传输控制方法、装置及SoC芯片，涉及电子技术领域，有效控制向Slave节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。具体方案为：接收数据重传命令，该数据重传命令用于指示重新向从节点发送指定数据；在接收到所述数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。本发明用于SoC芯片中的数据处理过程中。

Description

一种数据传输控制方法、装置及SoC芯片

技术领域

本发明涉及电子技术领域，尤其涉及一种数据传输控制方法、装置及SoC芯片。

背景技术

片上***(英文：System on a Chip，简称：SoC)的数据处理是通过各个主(英文：Master)节点与各个从(英文：S lave)节点之间的交互实现的。其中，Master节点负责管理Slave节点，可以分发数据(包括：命令或者数据块)给Slave节点，Slave节点用于执行Master节点分发的命令或者处理Master节点分发的数据，并将结果封装成命令返回给Master节点。

具体的，SoC芯片中的Master转换桥可以采用配置在该Master转换桥上的仲裁逻辑，对各个Master节点发送给Slave节点的数据进行仲裁控制(如Master转换桥进行一次仲裁控制便可以确定出一个当前需要转发的流量)。如图1所示，Master转换桥可以接收各个Master节点(如M0-M5)发送的数据，然后通过其仲裁逻辑确定出当前需要转发的数据，并通过SoC芯片中的总线***向Slave转换桥转发该数据，由Slave转换桥向Slave节点(如S0-S5)转发该数据，然后再采用上述仲裁逻辑对剩余未转发的数据进行仲裁控制。

其中，当Slave转换桥接收到较多的数据时，可能会因为Slave转换桥的处理能力有限，来不及处理该较多的数据而造成Slave转换桥内部缓存的溢出，Slave转换桥会丢弃来不及处理的数据。为了避免Slave转换桥丢弃数据导致Slave节点接收不到相应的数据，Slave转换桥可以在丢弃数据后，向Master转换桥发起数据重传(Retry)命令，以请求Master转换桥重发相应的丢弃数据。

但是，存在的问题是：通过上述Retry命令虽然可以保证Slave转换桥能够再次接收Master转换桥重传的数据，但是Slave转换桥内部缓存溢出的问题并未解决，并且，多个丢弃数据的重传还会加剧Slave转换桥的内部缓存溢出，此时Slave转换桥会向Master转换桥发起更多的Retry命令，如此循环往复则会造成SoC芯片处理***的瘫痪。

发明内容

本发明的实施例提供一种数据传输控制方法、装置及SoC芯片，可以有效控制向Slave节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的第一方面，提供一种数据传输控制方法，应用于SoC芯片，该方法包括：接收数据重传命令，该数据重传命令用于指示重新向从节点发送指定数据；在接收到所述数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

本发明实施例提供的数据传输控制方法，可以在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调低后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可以想到的是，在调低控制数据发送的仲裁频率后，相邻两次仲裁控制之间的时间则会延长，如此便可以减少固定时间内进行仲裁控制的次数；而进行一次仲裁控制才会通过总线***向从节点发送一次数据，减少固定时间内进行仲裁控制的次数，从而可以减少固定时间内通过总线***向从节点发送数据的次数(即可以减少通过总线***向从节点发送数据的频率)，从而可以减少通过总线***向从节点发送的数据量，避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

由此可见，通过本方案，可以有效控制向从节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

示例性的，在本发明实施例中，上述按照预设调整策略调低控制数据发送的仲裁频率的方法具体可以为：将当前控制数据发送的仲裁频率调低1/M，M>1。

可选的，在调低控制数据发送的仲裁频率后，Slave转换桥可能会处理接收到的一部分数据，从而缓解Slave转换桥的内部缓存溢出，此时，Slave转换桥则会向Master转换桥发送流量调整请求，请求Master转换桥调高控制数据发送的仲裁频率。

具体的，本发明实施例的方法还可以包括：接收流量调整请求；在接收到该流量调整请求后，按照上述预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过所述总线***到从节点的数据传输的仲裁控制。

本发明提供的数据传输控制方法，不仅可以通过调低控制数据发送的仲裁频率，来缓解Slave转换桥的内部缓存溢出，还可以在接收到流量调整请求后，及时调高控制数据发送的仲裁频率，如此可以提高总线***的资源利用率。

示例性的，在本发明实施例中，上述按照预设调整策略调高控制数据发送的仲裁频率的方法具体可以为：将当前控制数据发送的仲裁频率调高1/N，N>1。

可以想到的是，上述M可以等于N，M也可以不等于N。

当然，本发明实施例中，也可以接收Slave转换桥在其内部缓存溢出得到缓解后的一定时间内，周期性发送的流量调整请求，并在每一次接收到该流量调整请求后，便执行一次“按照预设调整策略调高控制数据发送的仲裁频率”。

可选的，为了在Slave转换桥在其内部缓存溢出得到缓解后，可以及时的将控制数据发送的仲裁频率调整至仲裁频率的默认值，而不是多次调高控制数据发送的仲裁频率使其达到仲裁频率的默认值，本发明实施例的方法还可以包括：若在接收到流量调整请求后的预设时间内未接收到数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

可以想到的是，如果在接收到流量调整请求后的预设时间内未接收到数据重传命令，则表示Slave转换桥的处理能力已经稳定，此时便可以直接将控制数据发送的仲裁频率调整至仲裁频率的默认值，而不是多次调高控制数据发送的仲裁频率使其达到仲裁频率的默认值。如此，可以提高数据发送的仲裁频率的调整效率。

进一步的，SoC芯片中可能配置有多个从节点，Slave转换桥对于发送至每一个从节点的数据都是分开处理的，因此，本发明实施例中还可以根据发送数据的目的端的不同，选择性的调整“控制执行不同目的端的数据发送的仲裁频率”。

具体的，数据重传命令中携带有所述指定数据的目的端地址。上述“按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过所述总线***到从节点的数据传输的仲裁控制”的方法可以包括：按照上述预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第一数据的数据传输的仲裁控制；其中，上述第一数据为所述主节点通过总线***，向指定数据的目的端地址对应的从节点发送的数据。

通过本方案，可以选择性的调整“控制执行不同目的端的数据发送的仲裁频率”，可以在避免由于发送至一个目的端的数据较多，导致Slave转换桥中该目的端对应的内部缓存溢出问题的同时，保证发送至其他目的端的数据的正常传输。

进一步的，主节点与从节点之间可以进行至少两个模式的数据传输，Slave转换桥对于该至少两个模式的数据传输中每一个模式的数据传输都是分开处理的，因此，本发明实施例中还可以根据数据传输的模式的不同，选择性的调整“控制执行不同模式的数据发送的仲裁频率”。

具体的，数据重传命令中携带有模式指示信息，该模式指示信息用于指示该指定数据的数据传输模式。上述“按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制”的方法可以包括：按照预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第二数据的数据传输的仲裁控制。其中，第二数据为需要通过模式指示信息所对应的传输模式进行传输的数据。

通过本方案，可以选择性的调整“控制执行不同模式的数据发送的仲裁频率”，保证其他模式的数据传输的正常进行。

本发明实施例的第二方面，提供一种数据传输控制装置，包含于SoC芯片，该装置包括：接收模块和调整模块。

接收模块，用于接收数据重传命令，该数据重传命令用于指示重新向从节点发送指定数据。

调整模块，用于在上述接收模块接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述接收模块，还用于接收流量调整请求。

上述调整模块，还用于在上述接收模块接收到流量调整请求后，按照预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述调整模块，还用于若上述接收模块在接收到流量调整请求后的预设时间内未接收到数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

优选的，上述数据重传命令中携带有所述指定数据的目的端地址。

相应的，上述调整模块，具体用于：

按照预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第一数据的数据传输的仲裁控制。

其中，上述第一数据为主节点通过总线***，向指定数据的目的端地址对应的从节点发送的数据。

优选的，上述主节点与从节点之间进行至少两个模式的数据传输，数据重传命令中携带有模式指示信息，模式指示信息用于指示指定数据的数据传输模式。

相应的，上述调整模块，具体用于：

按照预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第二数据的数据传输的仲裁控制。

其中，上述第二数据为需要通过模式指示信息所对应的传输模式进行传输的数据。

本发明实施例的第二方面，提供一种计算机可读存储介质，所述计算机可读存储介质中存储有一个或多个程序，所述一个或多个程序包括指令，当数据传输控制装置的处理器执行所述指令时，所述数据传输控制装置执行如第一方面及其任一种可能的实现方式所述的数据传输控制方法。

本发明实施例的第三方面，还提供一种SoC芯片，该SoC芯片包括：至少一个第一转换桥和至少一个第二转换桥。

上述第一转换桥，用于连接SoC芯片上的至少一个从节点和总线***，在第一转换桥的内部缓存溢出时，通过总线***向第二转换桥发送数据重传命令。

上述第二转换桥，用于连接SoC芯片上的至少一个主节点和总线***，在接收到流量重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述第一转换桥，还用于在上述第一转换桥的内部缓存空闲时，通过上述总线***向上述第二转换桥发送流量调整请求。

上述第二转换桥，还用于在接收到流量调整请求后，按照预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述第二转换桥，还用于若在接收到所述流量调整请求后的预设时间内未接收到所述数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

可选的，上述数据重传命令中携带有指定数据的目的端地址。

相应的，上述第二转换桥，具体用于：

按照预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第一数据的数据传输的仲裁控制。

其中，第一数据为主节点通过总线***，向指定数据的目的端地址对应的从节点发送的数据。

可选的，主节点与从节点之间进行至少两个模式的数据传输，上述数据重传命令中携带有模式指示信息，该模式指示信息用于指示指定数据的数据传输模式。

相应的，上述第二转换桥，具体用于：

按照预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第二数据的数据传输的仲裁控制。

其中，上述第二数据为需要通过上述模式指示信息所对应的传输模式进行传输的数据。

本发明实施例第三方面提供的SoC芯片中各个功能模块的详细描述和相应的技术效果分析，可以参考本发明实施例第一方面或者其任一可能的实现方式中对应的描述及效果分析，本发明实施例这里不再赘述。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种SoC芯片的结构示意图；

图2为本发明实施例提供的一种数据传输控制方法的流程示意图；

图3为本发明实施例提供的另一种数据传输控制方法的流程示意图；

图4为本发明实施例提供的另一种数据传输控制方法的流程示意图；

图5为本发明实施例提供的另一种数据传输控制方法的流程示意图；

图6为本发明实施例提供的另一种数据传输控制方法的流程示意图；

图7为本发明实施例提供的一种数据传输控制装置的结构示意图。

具体实施方式

在本发明的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个处理器是指两个或两个以上处理器。

此外，本发明的描述中所提到的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括其他没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部实施例。

本发明实施例提供的一种数据传输控制方法、装置及SoC芯片可以应用于SoC芯片中的数据处理过程中，具体应用于SoC芯片中的Master转换桥通过调整控制数据发送的仲裁频率，控制传输至Slave转换桥的数据流量的过程中。

请参考图1，其示出了本发明实施例提供的数据传输控制方法、装置及SoC芯片所应用的SoC芯片的结构示意图。其中，SoC芯片中可以配置有至少两个Master节点、至少一个Master转换桥、总线***、至少一个Slave转换桥和至少两个Slave节点。

示例性的，如图1所示，SoC芯片中配置有6个Master节点(M0-M5)、两个Master转换桥、总线***、两个Slave转换桥和6个Slave节点(S0-S5)。

以下以如图1所示的M0节点、M1节点和M2节点向S5节点发送数据为例，对SoC芯片中Master节点与Slave节点的数据传输过程进行举例说明：

如图1所示，M0节点、M1节点和M2节点发送给S5节点的数据先到达Master转换桥11，由Master转换桥11对M0节点、M1节点以及M2节点分别发送给S5节点的数据做仲裁控制，确定优先将哪一个Master节点发送给S5节点的数据通过总线***转发至Slave转换桥22，再由Slave转换桥22将接收到的数据转发至S5节点。其中，Master转换桥执行一次仲裁控制便可以进行一次数据转发。如图1所示的虚线用于表示M0节点、M1节点以及M2节点与S5节点之间的数据传输路径。

在上述数据传输的过程中，如果Slave转换桥22短时间内接收到较多的数据，由于Slave转换桥22的处理能力有限，可能会因为来不及处理该较多的数据而造成Slave转换桥22内部缓存的溢出，此时Slave转换桥22会丢弃来不及处理的数据，并在丢弃数据后，向Master转换桥11发起数据重传(Retry)命令，以请求Master转换桥11重发相应的丢弃数据。

本发明实施例提供的数据传输控制方法、装置及SoC芯片，可以在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调低后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

其中，在调低控制数据发送的仲裁频率后，相邻两次仲裁控制之间的时间则会延长，如此便可以减少固定时间内进行仲裁控制的次数；而进行一次仲裁控制才会通过总线***向从节点发送一次数据，减少固定时间内进行仲裁控制的次数，从而可以减少固定时间内通过总线***向从节点发送数据的次数，从而可以减少通过总线***向从节点发送的数据量，避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

本发明实施例提供的数据传输控制方法的执行主体可以为SoC芯片中的中央处理器(Central Processing Unit，CPU)，或者SoC芯片中Master转换桥的控制模块。或者，本发明实施例提供的数据传输控制方法的执行主体还可以为数据传输控制装置，该数据传输控制装置可以为上述SoC芯片的CPU或者Master转换桥的控制模块。本发明实施例后续以数据传输控制装置作为数据传输控制方法的执行主体为例，对本发明实施例提供的数据传输控制方法进行详细说明。

下面结合附图，通过具体的实施例及其应用场景对本发明实施例提供的一种数据传输控制方法、装置及SoC芯片进行详细地说明。

实施例一

本发明实施例提供一种数据传输控制方法，如图2所示，该数据传输控制方法包括：

S201、数据传输控制装置接收数据重传命令，该数据重传命令用于指示重新向从节点发送指定数据。

其中，数据传输控制装置可以在Slave转换桥内部缓存溢出，并丢弃来不及处理的数据后发送的数据重传命令。该数据重传命令中可以携带有指示Master转换桥重新发送的数据(即指定数据)的标识。

S202、数据传输控制装置在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

示例性的，在本发明实施例的一种应用场景中，上述按照预设调整策略调低控制数据发送的仲裁频率的方法具体可以为：将当前控制数据发送的仲裁频率调低1/M，M>1。

在本发明实施例的另一种应用场景中，上述按照预设调整策略调低控制数据发送的仲裁频率的方法具体可以为：按照预设步进调低当前控制数据发送的仲裁频率。

本发明实施例提供的数据传输控制方法，可以在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调低后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

其中，在调低控制数据发送的仲裁频率后，相邻两次仲裁控制之间的时间则会延长，如此便可以减少固定时间内进行仲裁控制的次数；而进行一次仲裁控制才会通过总线***向从节点发送一次数据，减少固定时间内进行仲裁控制的次数，从而可以减少固定时间内通过总线***向从节点发送数据的次数(即可以减少通过总线***向从节点发送数据的频率)，从而可以减少通过总线***向从节点发送的数据量，避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

由此可见，通过本方案，可以有效控制向从节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

进一步的，在调低控制数据发送的仲裁频率后，Slave转换桥可能会处理接收到的一部分数据，从而缓解Slave转换桥的内部缓存溢出，此时，Slave转换桥则会向Master转换桥发送流量调整请求，请求Master转换桥调高控制数据发送的仲裁频率。具体的，如图3所示，本发明实施例的方法还可以包括S301-S302：

S301、数据传输控制装置接收流量调整请求。

其中，数据传输控制装置可以在Slave转换桥内部缓存溢出得到缓解(如Slave转换桥当前不需要丢弃接收到的数据或者Slave转换桥的空闲内存的大小满足一定条件)时，接收到Slave转换桥发送的流量调整请求。

S302、数据传输控制装置在接收到流量调整请求后，按照预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

示例性的，在本发明实施例的一种应用场景中，上述按照预设调整策略调高控制数据发送的仲裁频率的方法具体可以为：按照预设步进调高当前控制数据发送的仲裁频率。

在本发明实施例的另一种应用场景中，上述按照预设调整策略调高控制数据发送的仲裁频率的方法具体可以为：将当前控制数据发送的仲裁频率调高1/N，N>1。可以想到的是，上述M可以等于N，M也可以不等于N。

优选的，由于Slave转换桥会在其丢弃一个数据后，便向Master转换桥发送一个数据重传命令，因此可以在每次接收到数据重传命令后，执行一次“按照预设调整策略调低控制数据发送的仲裁频率”；而一般而言，Slave转换桥在其内部缓存溢出得到缓解后，会向Master转换桥发送一次流量调整请求，用于指示Slave转换桥当前内部缓存溢出得到缓解，可以接收较多的数据；因此，一般来说，M大于N。

本发明提供的数据传输控制方法，不仅可以通过调低控制数据发送的仲裁频率，来缓解Slave转换桥的内部缓存溢出，还可以在接收到流量调整请求后，及时调高控制数据发送的仲裁频率，如此可以提高总线***的资源利用率。

进一步的，为了在Slave转换桥在其内部缓存溢出得到缓解后，可以及时的将控制数据发送的仲裁频率调整至仲裁频率的默认值，而不是多次调高控制数据发送的仲裁频率使其达到仲裁频率的默认值。

本发明实施例的方法还可以包括：若在接收到流量调整请求后的预设时间内未接收到数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

进一步的，如图4所示，本发明实施例的方法还可以包括S401-S402：

S401、数据传输控制装置接收流量调整请求。

S402、若数据传输控制装置在接收到流量调整请求后的预设时间内未接收到数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

可以想到的是，如果在接收到流量调整请求后的预设时间内未接收到数据重传命令，则表示Slave转换桥的处理能力已经稳定，此时便可以直接将控制数据发送的仲裁频率调整至仲裁频率的默认值，而不是多次调高控制数据发送的仲裁频率使其达到仲裁频率的默认值。如此，可以提高数据发送的仲裁频率的调整效率。

进一步的，如图1所示，SoC芯片中可能配置有多个从节点，Slave转换桥对于发送至每一个从节点的数据都是分开处理的，因此，本发明实施例中还可以根据发送数据的目的端的不同，选择性的调整“控制执行不同目的端的数据发送的仲裁频率”。

具体的，数据重传命令中携带有指定数据的目的端地址。如图5所示，如图2所示的S202可以替换为S202a：

S202a、数据传输控制装置在接收到数据重传命令后，按照预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第一数据的数据传输的仲裁控制。

其中，第一数据为主节点通过总线***，向指定数据的目的端地址对应的从节点发送的数据。

可以想到的是，数据传输控制装置根据Master转换桥接收到的数据的目的端地址将接收到的数据进行分类，并调低按照预设调整策略调低控制第一数据的数据发送的仲裁频率。

需要说明的是，数据传输控制装置调低控制第一数据的数据发送的仲裁频率的方法可以参考上述调低控制数据发送的仲裁频率的具体方法，本发明实施例这里不再赘述。

通过本方案，可以选择性的调整“控制执行不同目的端的数据发送的仲裁频率”，可以在避免由于发送至一个目的端的数据较多，导致Slave转换桥中该目的端对应的内部缓存溢出问题的同时，保证发送至其他目的端的数据的正常传输。

进一步的，主节点与从节点之间可以进行至少两个模式的数据传输，Slave转换桥对于该至少两个模式的数据传输中每一个模式的数据传输都是分开处理的，因此，本发明实施例中还可以根据数据传输的模式的不同，选择性的调整“控制执行不同模式的数据发送的仲裁频率”。

具体的，上述数据重传命令中携带有模式指示信息，该模式指示信息用于指示指定数据的数据传输模式。如图6所示，如图2所示的S202可以替换为S202b：

S202b、数据传输控制装置在接收到数据重传命令后，按照预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第二数据的数据传输的仲裁控制。

其中，第二数据为需要通过模式指示信息所对应的传输模式进行传输的数据。

可以想到的是，数据传输控制装置根据Master转换桥接收到的数据的数据传输模式将接收到的数据进行分类，并调低按照预设调整策略调低控制第二数据的数据发送的仲裁频率。

通过本方案，可以选择性的调整“控制执行不同模式的数据发送的仲裁频率”，保证其他模式的数据传输的正常进行。

本发明实施例提供的数据传输控制方法，可以在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调低后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

其中，在调低控制数据发送的仲裁频率后，相邻两次仲裁控制之间的时间则会延长，如此便可以减少固定时间内进行仲裁控制的次数；而进行一次仲裁控制才会通过总线***向从节点发送一次数据，减少固定时间内进行仲裁控制的次数，从而可以减少固定时间内通过总线***向从节点发送数据的次数(即可以减少通过总线***向从节点发送数据的频率)，从而可以减少通过总线***向从节点发送的数据量，避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

由此可见，通过本方案，可以有效控制向从节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

进一步的，通过本方案还可以在避免由于发送至一个目的端的数据较多，导致Slave转换桥中该目的端对应的内部缓存溢出问题的同时，保证发送至其他目的端的数据的正常传输。

实施例二

本发明实施例还提供一种数据传输控制装置，包含于SoC芯片，如图7所示，该装置包括：接收模块71和调整模块72。

接收模块71，用于接收数据重传命令，该数据重传命令用于指示重新向从节点发送指定数据。

调整模块72，用于在上述接收模块71接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述接收模块71，还用于接收流量调整请求。

上述调整模块72，还用于在上述接收模块71接收到流量调整请求后，按照预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述调整模块72，还用于若上述接收模块71在接收到流量调整请求后的预设时间内未接收到数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

优选的，上述数据重传命令中携带有所述指定数据的目的端地址。

相应的，上述调整模块72，具体用于：

按照预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第一数据的数据传输的仲裁控制。

其中，上述第一数据为主节点通过总线***，向指定数据的目的端地址对应的从节点发送的数据。

优选的，上述主节点与从节点之间进行至少两个模式的数据传输，数据重传命令中携带有模式指示信息，模式指示信息用于指示指定数据的数据传输模式。

相应的，上述调整模块72，具体用于：

按照预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第二数据的数据传输的仲裁控制。

其中，上述第二数据为需要通过模式指示信息所对应的传输模式进行传输的数据。

本发明实施例提供的数据传输控制装置中各个功能模块的具体描述可以参考上述方法实施例中的相关描述，本发明实施例这里不再赘述。

本发明实施例提供的数据传输控制装置，可以在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调低后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

其中，在调低控制数据发送的仲裁频率后，相邻两次仲裁控制之间的时间则会延长，如此便可以减少固定时间内进行仲裁控制的次数；而进行一次仲裁控制才会通过总线***向从节点发送一次数据，减少固定时间内进行仲裁控制的次数，从而可以减少固定时间内通过总线***向从节点发送数据的次数(即可以减少通过总线***向从节点发送数据的频率)，从而可以减少通过总线***向从节点发送的数据量，避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

由此可见，通过本方案，可以有效控制向从节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

实施例三

本发明实施例还提供一种SoC芯片，该SoC芯片包括：至少一个第一转换桥和至少一个第二转换桥。

上述第一转换桥，用于连接SoC芯片上的至少一个从节点和总线***，在第一转换桥的内部缓存溢出时，通过总线***向第二转换桥发送数据重传命令。

上述第二转换桥，用于连接SoC芯片上的至少一个主节点和总线***，在接收到流量重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可以想到的是，本发明实施例这里的第一转换桥可以为如图1所示的Slave转换桥21或者Slave转换桥22，第二转换桥可以为如图1所示的Master转换桥11或者Master转换桥12。

可选的，上述第一转换桥，还用于在上述第一转换桥的内部缓存空闲时，通过上述总线***向上述第二转换桥发送流量调整请求。

上述第二转换桥，还用于在接收到流量调整请求后，按照预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

可选的，上述第二转换桥，还用于若在接收到所述流量调整请求后的预设时间内未接收到所述数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

可选的，上述数据重传命令中携带有指定数据的目的端地址。

相应的，上述第二转换桥，具体用于：

按照预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第一数据的数据传输的仲裁控制。

其中，第一数据为主节点通过总线***，向指定数据的目的端地址对应的从节点发送的数据。

可选的，主节点与从节点之间进行至少两个模式的数据传输，上述数据重传命令中携带有模式指示信息，该模式指示信息用于指示指定数据的数据传输模式。

相应的，上述第二转换桥，具体用于：

按照预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行第二数据的数据传输的仲裁控制。

其中，上述第二数据为需要通过上述模式指示信息所对应的传输模式进行传输的数据。

本发明实施例提供的SoC芯片中各个功能模块的具体描述可以参考上述方法实施例中的相关描述，本发明实施例这里不再赘述。

本发明实施例提供的SoC芯片，可以在接收到数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调低后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

其中，在调低控制数据发送的仲裁频率后，相邻两次仲裁控制之间的时间则会延长，如此便可以减少固定时间内进行仲裁控制的次数；而进行一次仲裁控制才会通过总线***向从节点发送一次数据，减少固定时间内进行仲裁控制的次数，从而可以减少固定时间内通过总线***向从节点发送数据的次数(即可以减少通过总线***向从节点发送数据的频率)，从而可以减少通过总线***向从节点发送的数据量，避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

由此可见，通过本方案，可以有效控制向从节点发送数据的频率，以避免Slave转换桥的内部缓存溢出，保证SoC芯片正常工作。

通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的***，装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的***，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种数据传输控制方法，其特征在于，应用于片上***SoC芯片，所述方法包括：

接收数据重传命令，所述数据重传命令用于指示重新向从节点发送指定数据；

在接收到所述数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

接收流量调整请求；

在接收到所述流量调整请求后，按照所述预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述主节点通过所述总线***到所述从节点的数据传输的仲裁控制。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

接收流量调整请求；

若在接收到所述流量调整请求后的预设时间内未接收到所述数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

4.根据权利要求1-3中任一项所述的方法，其特征在于，所述数据重传命令中携带有所述指定数据的目的端地址；

所述按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述主节点通过所述总线***到所述从节点的数据传输的仲裁控制，包括：

按照所述预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述第一数据的数据传输的仲裁控制；

其中，所述第一数据为所述主节点通过所述总线***，向所述指定数据的目的端地址对应的从节点发送的数据。

5.根据权利要求4中所述的方法，其特征在于，所述主节点与所述从节点之间进行至少两个模式的数据传输，所述数据重传命令中携带有模式指示信息，所述模式指示信息用于指示所述指定数据的数据传输模式；

所述按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述主节点通过所述总线***到所述从节点的数据传输的仲裁控制，包括：

按照所述预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述第二数据的数据传输的仲裁控制；

其中，所述第二数据为需要通过所述模式指示信息所对应的传输模式进行传输的数据。

6.一种数据传输控制装置，其特征在于，包含于片上***SoC芯片，所述装置包括：

接收模块，用于接收数据重传命令，所述数据重传命令用于指示重新向从节点发送指定数据；

调整模块，用于在所述接收模块接收到所述数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

7.根据权利要求6所述的装置，其特征在于，

所述接收模块，还用于接收流量调整请求；

所述调整模块，还用于在所述接收模块接收到所述流量调整请求后，按照所述预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述主节点通过所述总线***到所述从节点的数据传输的仲裁控制。

8.根据权利要求6所述的装置，其特征在于，

所述接收模块，还用于接收流量调整请求；

所述调整模块，还用于若所述接收模块在接收到所述流量调整请求后的预设时间内未接收到所述数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

9.根据权利要求6-8中任一项所述的装置，其特征在于，所述数据重传命令中携带有所述指定数据的目的端地址；

所述调整模块，具体用于：

按照所述预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述第一数据的数据传输的仲裁控制；

其中，所述第一数据为所述主节点通过所述总线***，向所述指定数据的目的端地址对应的从节点发送的数据。

10.根据权利要求9中所述的装置，其特征在于，所述主节点与所述从节点之间进行至少两个模式的数据传输，所述数据重传命令中携带有模式指示信息，所述模式指示信息用于指示所述指定数据的数据传输模式；

所述调整模块，具体用于：

按照所述预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述第二数据的数据传输的仲裁控制；

其中，所述第二数据为需要通过所述模式指示信息所对应的传输模式进行传输的数据。

11.一种片上***SoC芯片，其特征在于，所述SoC芯片包括：至少一个第一转换桥和至少一个第二转换桥；

所述第一转换桥，用于连接所述SoC芯片上的至少一个从节点和总线***，在所述第一转换桥的内部缓存溢出时，通过所述总线***向所述第二转换桥发送数据重传命令；

所述第二转换桥，用于连接所述SoC芯片上的至少一个主节点和所述总线***，在接收到所述数据重传命令后，按照预设调整策略调低控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行主节点通过总线***到从节点的数据传输的仲裁控制。

12.根据权利要求11所述的SoC芯片，其特征在于，所述第一转换桥，还用于在所述第一转换桥的内部缓存空闲时，通过所述总线***向所述第二转换桥发送流量调整请求；

所述第二转换桥，还用于在接收到所述流量调整请求后，按照所述预设调整策略调高控制数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述主节点通过所述总线***到所述从节点的数据传输的仲裁控制。

13.根据权利要求12所述的SoC芯片，其特征在于，所述第二转换桥，还用于若在接收到所述流量调整请求后的预设时间内未接收到所述数据重传命令，则将控制数据发送的仲裁频率调整至仲裁频率的默认值。

14.根据权利要求11-13中任一项所述的SoC芯片，其特征在于，所述数据重传命令中携带有指定数据的目的端地址；

所述第二转换桥，具体用于：

按照所述预设调整策略调低控制第一数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述第一数据的数据传输的仲裁控制；

其中，所述第一数据为所述主节点通过所述总线***，向所述指定数据的目的端地址对应的从节点发送的数据。

15.根据权利要求14中所述的SoC芯片，其特征在于，所述主节点与所述从节点之间进行至少两个模式的数据传输，所述数据重传命令中携带有模式指示信息，所述模式指示信息用于指示所述指定数据的数据传输模式；

所述第二转换桥，具体用于：

按照所述预设调整策略调低控制第二数据的数据发送的仲裁频率，并采用调整后的仲裁频率，进行所述第二数据的数据传输的仲裁控制；

其中，所述第二数据为需要通过所述模式指示信息所对应的传输模式进行传输的数据。

Images