JP5897956B2 - 部品内蔵基板および実装構造体 - Google Patents
部品内蔵基板および実装構造体 Download PDFInfo
- Publication number
- JP5897956B2 JP5897956B2 JP2012076761A JP2012076761A JP5897956B2 JP 5897956 B2 JP5897956 B2 JP 5897956B2 JP 2012076761 A JP2012076761 A JP 2012076761A JP 2012076761 A JP2012076761 A JP 2012076761A JP 5897956 B2 JP5897956 B2 JP 5897956B2
- Authority
- JP
- Japan
- Prior art keywords
- inorganic insulating
- substrate
- insulating layer
- layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
することができ、第1基板が金属板から剥離することを抑制することができる。
(実装構造体)
以下に、本発明の第1実施形態にかかる部品内蔵基板を含む実装構造体を、図面を参照しつつ詳細に説明する。
実装部品2は、例えばICまたはLSIといった半導体素子などであり、半田などの導電材料を含む第2バンプ5を介して、部品内蔵基板3にフリップチップ実装されている。この実装部品2は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
部品内蔵基板3は、電子部品6と、電子部品6が一方の主面上に配された金属板7と、
電子部品6が収容される貫通孔Tが形成されて、金属板7の電子部品6が位置した主面上に配された第1基板8と、第1基板8の金属板と反対側の主面上に貫通孔Tの一方の開口を覆って配された第2基板9とを含む。
電子部品6は、例えば、外部電極10を有したLSIまたはパワーデバイスといった半導体素子などであり、図1に示すように、金属板7の主面上に配されて、電子部品6の外部電極10を介して第2基板9に電気的に接続されている。この電子部品6は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
上8ppm/℃以下に設定されている。
金属板7は、その一主面上に電子部品6が位置しており、電子部品6が発する熱を部品内蔵基板3の外部へ放出するものである。この金属板7は、例えば、銅、アルミニウム、鉄、ニッケル、コバルトまたはこれらの合金などからなり、放熱効率の観点から、熱伝導率の高い銅を使用することが望ましい。
第1基板8には、厚み方向(Z方向)に貫通した貫通孔Tが形成されており、電子部品6が貫通孔Tに収容されるように、金属板7の主面上に配されている。この第1基板8は、第1樹脂層11と、第1樹脂層11に積層された第1無機絶縁層12と、電子部品6を埋設するように貫通孔Tに充填された樹脂部13とを含む。
1基板8のヤング率は、例えば20GPa以上45GPa以下に設定されており、平面方向(XY平面方向)への熱膨張率は、例えば13ppm/℃以上19ppm/℃以下に設定されている。なお、第1基板8のヤング率は、金属板7のヤング率と同様に測定される。
第1樹脂層11は、第1基板8の主要部をなすものであり、金属板7の主面上に配されている。この第1樹脂層11は、例えば、エポキシ樹脂、ビルマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料を主成分としており、フィラー粒子14を含んでいる。
第1無機絶縁層12は、第1樹脂層11と共に第1基板8の主要部となり、第1樹脂層11の金属板7と反対側の主面上に配されている。
下に設定することができる。
樹脂部13は、第1基板8の貫通孔Tに充填されて、電子部品6を固定するものである。この樹脂部13は、例えば、エポキシ樹脂、ビルマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料などからなり、フィラー粒子14を含んでいる。
第2基板9は、第1基板8に形成された貫通孔Tの一方の開口を覆うものである。この第2基板9は、複数の第2絶縁層17と、第2絶縁層17の主面上に部分的に配された導電層18と、厚み方向(Z方向)に離れて配置された導電層18を電気的に接続するビア導体19とを含む。なお、第2基板9の厚みは、例えば20μm以上100μm以下に設定されている。
第2絶縁層17は、第2基板9の主要部となるものであり、第2樹脂層20と第2樹脂層20の主面上に積層された第2無機絶縁層21とを含んでいる。
導電層18は、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
ビア導体19は、厚み方向(Z方向)に離れて配置された導電層18同士を、または電子部品6の外部電極10と導電層18とを電気的に接続するものであり、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
次に、前述した実装構造体1の製造方法を、図7から図9を参照しつつ説明する。
(1)第1無機絶縁粒子15および第2無機絶縁粒子16を含む固形分と、この固形分が分散した溶剤とを有する第1無機絶縁ゾルを準備する。
上1500℃以下に加熱した場合においても、第2無機絶縁粒子16の結晶化を低減し、非晶質状態を維持することができる。
度である。
(6)図7(b)に示すように、金属板7を準備し、第1積層シート22の第1樹脂前
駆体11xが金属板7の主面上に配されるように、第1積層シート22を金属板7に積層する。次いで、第1積層シート22および金属板7を加熱加圧することによって、第1樹脂前駆体11xを硬化させて、第1樹脂前駆体11xを第1樹脂層11とし、支持シート23を剥がして、第1基板8を金属板7の主面上に配する。
(9)工程(1)から工程(5)と同様の工程によって、第2無機絶縁層21と第2樹脂前駆体20xとを含む第2積層シート24を準備する。次いで、図8(a)に示すように、ディスペンサーなどによって、貫通孔Tに未硬化の樹脂材料を充填し、この樹脂材料を硬化させて樹脂部13を形成した後、第1基板8の金属層8と反対側の開口を覆うように、第2積層シート24を積層する。
化することによって、第2樹脂層20の一部からなる樹脂部13を形成する。
(10)図9に示すように、前述した部品内蔵基板3の第2基板9の一主面上に、第2バンプ5を介して部品内蔵基板3に実装部品2をフリップチップ実装する。そして、実装部品2の周囲に、実装構造体1と外部回路基板(図示せず)とを接続するための第1バンプ4を配することによって、実装構造体1を作製することができる。
(実装構造体)
次に、本発明の部品内蔵基板および実装構造体の実施の形態の第2の例(第2実施形態)を、図10を参照しつつ詳細に説明する。なお、上述した第1実施形態と同様の構成に関しては、説明を省略する。
の放熱効率を向上させることができ、部品内蔵基板3に熱が蓄積することを抑制することができる。
次に、上述した第2実施形態の実装構造体1の製造方法を説明する。なお、上述した第1実施形態と同様の方法に関しては、説明を省略する。
ものを使用して、支持シート23の一主面上に第3樹脂前駆体、第1無機絶縁層12および第1樹脂前駆体11xを順次積層した、第1積層シート22を作製する。そして、第1実施形態の工程(6)において、支持シート23を剥がさずに残存させ、支持シート23を金属層25として、金属層25を含む第1基板8を作製する。なお、貫通孔Tの形成の際に、レーザーの出力またはサンドブラストの圧力を適宜変更することによって、貫通孔Tの内壁に金属層25からなる第4凸部(図示せず)を形成することができる。
2 実装部品
3 部品内蔵基板
4 第1バンプ
5 第2バンプ
6 電子部品
7 金属板
8 第1基板
9 第2基板
10 外部電極
11 第1樹脂層
11x 第1樹脂前駆体
12 第1無機絶縁層
13 樹脂部
14 フィラー粒子
15 第1無機絶縁粒子
16 第2無機絶縁粒子
17 第2絶縁層
18 導電層
19 ビア導体
20 第2樹脂層
20x 第2樹脂前駆体
21 第2無機絶縁層
22 第1積層シート
23 支持シート
24 第2積層シート
25 金属層
26 第3樹脂層
C1 第1凸部
C2 第2凸部
C3 第3凸部
G 間隙
T 貫通孔
V ビア孔
Claims (9)
- 厚み方向に貫通孔が形成された第1基板と、
該第1基板の一方の主面上に前記貫通孔の一方の開口を覆うように配された金属板と、
前記第1基板の他方の主面上に前記貫通孔の他方の開口を覆うように配された第2基板と、
前記貫通孔に収容されて前記金属板の主面上に配された電子部品とを備え、
前記第1基板は、第1無機絶縁層と該第1無機絶縁層に積層された第1樹脂層とを含んでおり、
前記第1樹脂層は前記金属板の主面上に配され、前記第1無機絶縁層は前記第1樹脂層上に配されており、
前記金属板の熱膨張率は、前記第1無機絶縁層の熱膨張率よりも大きく、前記第1樹脂層の熱膨張率よりも小さいことを特徴とする部品内蔵基板。 - 請求項1に記載の部品内蔵基板において、
前記貫通孔内に位置した樹脂部をさらに備え、
前記第2基板は、第2無機絶縁層を含んでおり、
前記第2無機絶縁層の熱膨張率は、前記樹脂部の熱膨張率よりも小さいことを特徴とする部品内蔵基板。 - 請求項2に記載の部品内蔵基板において、
前記第2基板は、前記第2無機絶縁層の前記第1基板側に積層された第2樹脂層を含んでおり、
前記樹脂部は、前記第2樹脂層の一部が前記貫通孔内に入り込んだものであることを特徴とする部品内蔵基板。 - 請求項3に記載の部品内蔵基板において、
前記第1基板は、金属層をさらに含んでおり、
前記貫通孔の内壁に、前記金属層の端面が露出していることを特徴とする部品内蔵基板。 - 請求項1に記載の部品内蔵基板において、
前記第2基板は、第2無機絶縁層および該第2無機絶縁層に積層された第2樹脂層を含むとともに、前記第2無機絶縁層および前記第2樹脂層を厚み方向に貫通し、前記電子部品に電気的に接続されたビア導体をさらに有することを特徴とする部品内蔵基板。 - 請求項5に記載の部品内蔵基板において、
前記第2樹脂層は、前記第2無機絶縁層の前記電子部品側に積層されており、
前記ビア導体は、前記第2樹脂層側に位置する一端部の幅が、前記第2無機絶縁層側に位置する他端部の幅よりも大きいことを特徴とする部品内蔵基板。 - 請求項1に記載の部品内蔵基板において、
前記第1無機絶縁層は、互いの一部で接続した複数の第1無機絶縁粒子を具備しているとともに、該複数の第1無機絶縁粒子に囲まれた間隙が形成されており、
前記第1樹脂層の一部は、前記間隙に入り込んでいることを特徴とする部品内蔵基板。 - 厚み方向に貫通孔が形成された第1基板と、
該第1基板の一方の主面上に前記貫通孔の一方の開口を覆うように配された金属板と、
前記第1基板の他方の主面上に前記貫通孔の他方の開口を覆うように配された第2基板と、
前記貫通孔に収容されて前記金属板の主面上に配された電子部品とを備え、
前記第1基板は、第1無機絶縁層と該第1無機絶縁層に積層された第1樹脂層とを含んでおり、
前記金属板の熱膨張率は、前記第1無機絶縁層の熱膨張率よりも大きく、前記第1樹脂層の熱膨張率よりも小さく、
前記第1無機絶縁層は、互いの一部で接続した複数の第1無機絶縁粒子を具備しているとともに、該複数の第1無機絶縁粒子に囲まれた間隙が形成されており、
前記第1樹脂層の一部は、前記間隙に入り込んでいることを特徴とする部品内蔵基板。 - 請求項1または8に記載の部品内蔵基板と、該部品内蔵基板の前記金属板が配された主面とは反対側の主面上に実装された実装部品とを備える実装構造体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076761A JP5897956B2 (ja) | 2012-03-29 | 2012-03-29 | 部品内蔵基板および実装構造体 |
PCT/JP2012/075268 WO2013047848A1 (ja) | 2011-09-30 | 2012-09-29 | 配線基板、部品内蔵基板および実装構造体 |
US14/348,428 US9807874B2 (en) | 2011-09-30 | 2012-09-29 | Wiring substrate, component embedded substrate, and package structure |
EP12836336.3A EP2763513B1 (en) | 2011-09-30 | 2012-09-29 | Wiring substrate, component embedded substrate, and package structure |
CN201280047318.4A CN103843467B (zh) | 2011-09-30 | 2012-09-29 | 布线基板、部件内置基板以及安装结构体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076761A JP5897956B2 (ja) | 2012-03-29 | 2012-03-29 | 部品内蔵基板および実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013207194A JP2013207194A (ja) | 2013-10-07 |
JP5897956B2 true JP5897956B2 (ja) | 2016-04-06 |
Family
ID=49525960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076761A Active JP5897956B2 (ja) | 2011-09-30 | 2012-03-29 | 部品内蔵基板および実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5897956B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6233524B2 (ja) * | 2014-09-04 | 2017-11-22 | 株式会社村田製作所 | 部品内蔵基板 |
US9554469B2 (en) * | 2014-12-05 | 2017-01-24 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Method of fabricating a polymer frame with a rectangular array of cavities |
KR102662856B1 (ko) * | 2016-03-31 | 2024-05-07 | 삼성전기주식회사 | 인쇄회로기판 및 이를 구비한 카메라 모듈 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0787223B2 (ja) * | 1987-07-20 | 1995-09-20 | 富士通株式会社 | プリント基板及びその製造方法 |
JP5363886B2 (ja) * | 2009-06-22 | 2013-12-11 | 京セラ株式会社 | 配線基板の製造方法 |
WO2011125354A1 (ja) * | 2010-04-06 | 2011-10-13 | 日本電気株式会社 | 機能素子内蔵基板 |
-
2012
- 2012-03-29 JP JP2012076761A patent/JP5897956B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013207194A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5635657B2 (ja) | インターポーザーの製造方法 | |
TWI389608B (zh) | 嵌入有組件之配線基板及其製造方法 | |
US9936583B2 (en) | Wiring board and mounting structure using the same | |
JP6258347B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5436247B2 (ja) | 配線基板 | |
JP5361680B2 (ja) | 配線基板 | |
JP5897956B2 (ja) | 部品内蔵基板および実装構造体 | |
JP5933989B2 (ja) | 部品内蔵基板 | |
JP2015213199A (ja) | 部品内蔵基板 | |
JP5710066B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP2014160705A (ja) | 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法 | |
JP5562121B2 (ja) | インターポーザー及びそれを用いた実装構造体 | |
JP2012178392A (ja) | 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法 | |
JP5894221B2 (ja) | インターポーザー、それを用いた実装構造体及び電子機器 | |
JP2016167637A (ja) | 積層配線基板および積層体 | |
JP5902559B2 (ja) | 配線基板およびその製造方法 | |
JP6001412B2 (ja) | 配線基板およびそれを用いた実装構造体 | |
JP5952153B2 (ja) | 積層配線基板およびそれを用いた実装構造体 | |
JP5960533B2 (ja) | 配線基板およびそれを備えた実装構造体 | |
JP2013030700A (ja) | 配線基板および実装構造体 | |
JP2015012082A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5171750B2 (ja) | バンプ付き配線基板及び実装構造体 | |
JP2013030699A (ja) | 構造体および配線基板 | |
JP2010258319A (ja) | 配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150707 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5897956 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |