JP5897956B2 - 部品内蔵基板および実装構造体 - Google Patents

部品内蔵基板および実装構造体 Download PDF

Info

Publication number
JP5897956B2
JP5897956B2 JP2012076761A JP2012076761A JP5897956B2 JP 5897956 B2 JP5897956 B2 JP 5897956B2 JP 2012076761 A JP2012076761 A JP 2012076761A JP 2012076761 A JP2012076761 A JP 2012076761A JP 5897956 B2 JP5897956 B2 JP 5897956B2
Authority
JP
Japan
Prior art keywords
inorganic insulating
substrate
insulating layer
layer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012076761A
Other languages
English (en)
Other versions
JP2013207194A (ja
Inventor
林　桂
桂 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012076761A priority Critical patent/JP5897956B2/ja
Priority to PCT/JP2012/075268 priority patent/WO2013047848A1/ja
Priority to US14/348,428 priority patent/US9807874B2/en
Priority to EP12836336.3A priority patent/EP2763513B1/en
Priority to CN201280047318.4A priority patent/CN103843467B/zh
Publication of JP2013207194A publication Critical patent/JP2013207194A/ja
Application granted granted Critical
Publication of JP5897956B2 publication Critical patent/JP5897956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、電子機器（例えば、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ機器およびその周辺機器）等に使用される部品内蔵基板、およびこの部品内蔵基板に実装部品を実装した実装構造体に関するものである。
従来、配線基板の内部に半導体素子などの電子部品を収容した部品内蔵基板が知られている。
この部品内蔵基板では、例えば、特許文献１に開示されたもののように、樹脂材料からなる絶縁層の内部に電子部品が収容されている。
ところで、電子機器に使用される電子部品の高機能化に伴い、電子部品の発熱量は増大している。そして、部品内蔵基板において、このような電子部品が内蔵された場合には、電子部品が発する熱を外部に良好に放出することができないと、部品内蔵基板内に熱が蓄積する。その結果、電子部品が稼働した際に、部品内蔵基板内が高温となり、内蔵した電子部品が正常に動作しなくなり、ひいては部品内蔵基板の信頼性が低下するという問題が生じる。
特開２００２−２６１４４９号公報
本発明は、内蔵した電子部品が発する熱を良好に放出することができ、信頼性を向上させる要求に応えることが可能な部品内蔵基板を提供することを目的とするものである。
本発明の一実施形態にかかる部品内蔵基板は、厚み方向（Ｚ方向）に貫通孔が形成された第１基板と、該第１基板の一方の主面上に前記貫通孔の一方の開口を覆うように配された金属板と、前記第１基板の他方の主面上に前記貫通孔の他方の開口を覆うように配された第２基板と、前記貫通孔に収容されて前記金属板の主面上に配された電子部品とを備え、前記第１基板は、第１無機絶縁層と該第１無機絶縁層に積層された第１樹脂層とを含んでおり、前記第１樹脂層は前記金属板の主面上に配され、前記第１無機絶縁層は前記第１樹脂層上に配されており、前記金属板の熱膨張率は、前記第１無機絶縁層の熱膨張率よりも大きく、前記第１樹脂層の熱膨張率よりも小さいことを特徴とする。
本発明の一実施形態にかかる部品内蔵基板によれば、内蔵された電子部品が金属板の主面上に配されていることによって、この電子部品が発する熱を良好に放出することができる。
さらに、金属板の一主面上に配された第１基板は、第１無機絶縁層とこの第１無機絶縁層に積層された第１樹脂層とを含んでおり、金属板の熱膨張率は、第１無機絶縁層の熱膨張率よりも大きく、第１樹脂層の熱膨張率よりも小さい。その結果、第１無機絶縁層と第１樹脂層とを含む第１基板の熱膨張率と、金属板の熱膨張率との差は低減し、第１基板と金属板との熱膨張量の違いによって、第１基板と金属板との界面に集中する熱応力を低減
することができ、第１基板が金属板から剥離することを抑制することができる。
図１は、本発明の一実施形態にかかる実装構造体の例を示す、厚み方向（Ｚ方向）に切断した断面図である。 図２は、図１のＲ１部分を拡大して示した、厚み方向（Ｚ方向）に切断した断面図である。 図３は、図２のＲ４部分を拡大して示した、厚み方向（Ｚ方向）に切断した断面図である。 図４は、図１のＲ２部分を拡大して示した、厚み方向（Ｚ方向）に切断した断面図である。 図５は、図１のＲ３部分を拡大して示した、厚み方向（Ｚ方向）に切断した断面図である。 図６は、図５のＲ５部分を拡大して示した、厚み方向（Ｚ方向）に切断した断面図である。 図７（ａ）ないし（ｄ）は、図１に示す実装構造体の製造工程を説明する、厚み方向（Ｚ方向）に切断した断面図である。 図８（ａ）ないし（ｃ）は、図１に示す実装構造体の製造工程を説明する、厚み方向（Ｚ方向）に切断した断面図である。 図９は、図１に示す実装構造体の製造工程を説明する、厚み方向（Ｚ方向）に切断した断面図である。 図１０は、図１とは異なる本発明の部品内蔵基板の実施の形態の例を示す、厚み方向（Ｚ方向）に切断した断面図である。
＜第１実施形態＞
（実装構造体）
以下に、本発明の第１実施形態にかかる部品内蔵基板を含む実装構造体を、図面を参照しつつ詳細に説明する。
図１に示した実装構造体１は、例えば、各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用されるものである。この実装構造体１は、実装部品２と、実装部品２が一主面に実装された部品内蔵基板３と、実装部品２の周囲に配された第１バンプ４とを含んでいる。そして、実施構造体１は、第１バンプ４を介して外部回路基板（図示せず）に実装される。
（実装部品）
実装部品２は、例えばＩＣまたはＬＳＩといった半導体素子などであり、半田などの導電材料を含む第２バンプ５を介して、部品内蔵基板３にフリップチップ実装されている。この実装部品２は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
実装部品２の厚みは、例えば０．０５ｍｍ以上１ｍｍ以下に設定されている。なお、実装部品２の厚みは、実装部品２の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で観察し、厚み方向（Ｚ方向）に沿った長さを１０箇所以上測定し、その平均値を算出することで測定される。以下、各部材の厚みは、実装部品２の厚みと同様に測定される。
（部品内蔵基板）
部品内蔵基板３は、電子部品６と、電子部品６が一方の主面上に配された金属板７と、
電子部品６が収容される貫通孔Ｔが形成されて、金属板７の電子部品６が位置した主面上に配された第１基板８と、第１基板８の金属板と反対側の主面上に貫通孔Ｔの一方の開口を覆って配された第２基板９とを含む。
部品内蔵基板３の厚みは、例えば０．０５ｍｍ以上１．５ｍｍ以下に設定されている。
（電子部品）
電子部品６は、例えば、外部電極１０を有したＬＳＩまたはパワーデバイスといった半導体素子などであり、図１に示すように、金属板７の主面上に配されて、電子部品６の外部電極１０を介して第２基板９に電気的に接続されている。この電子部品６は、例えば、シリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化ケイ素などの半導体材料から形成されている。
電子部品６の厚みは、例えば０．０５ｍｍ以上０．４ｍｍ以下に設定されている。また、電子部品６のヤング率は、例えば５０ＧＰａ以上３００ＧＰａ以下に設定されている。そして、電子部品６の平面方向（ＸＹ平面方向）への熱膨張率は、例えば２ｐｐｍ/℃以
上８ｐｐｍ/℃以下に設定されている。
なお、電子部品６のヤング率は、ナノインデンターを用いて、ＩＳＯ５２７−１：１９９３に準じた測定方法によって測定される。また、電子部品６の熱膨張率は、市販のＴＭＡ（熱機械分析）装置を用いて、ＪＩＳ Ｋ７１９７−１９９１に準じた測定方法によって測定される。以下、特に記載した場合を除き、各部材のヤング率および熱膨張率は、電子部品６のヤング率および熱膨張率と同様に測定される。
（金属板）
金属板７は、その一主面上に電子部品６が位置しており、電子部品６が発する熱を部品内蔵基板３の外部へ放出するものである。この金属板７は、例えば、銅、アルミニウム、鉄、ニッケル、コバルトまたはこれらの合金などからなり、放熱効率の観点から、熱伝導率の高い銅を使用することが望ましい。
金属板７の厚みは、例えば０．０５ｍｍ以上２ｍｍ以下に設定されている。また、金属板７のヤング率は、例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。また、金属板７の平面方向（ＸＹ平面方向）への熱膨張率は、例えば１ｐｐｍ／℃以上２０ｐｐｍ／℃以下に設定されている。そして、金属板７の熱伝導率は、例えば５０Ｗ／ｍ・Ｋ以上４３０Ｗ／ｍ・Ｋ以下に設定されている。
なお、金属板７のヤング率は、例えば、ダイシングマシン、ナイフまたはのこぎりなどによって金属板７から矩形状の試験片を切り出し、この試験片を引張り試験機で測定して得られた単位断面積当たりの引張り応力を樹脂の伸び量で割ることによって計測できる。また、金属板７の熱伝導率は、ＪＩＳ Ｃ２１４１−１９９２に準じた測定方法により、例えばレーザフラッシュ法で測定される。以下、各部材の熱伝導率は、金属板７の熱伝導率と同様に測定される。
（第１基板）
第１基板８には、厚み方向（Ｚ方向）に貫通した貫通孔Ｔが形成されており、電子部品６が貫通孔Ｔに収容されるように、金属板７の主面上に配されている。この第１基板８は、第１樹脂層１１と、第１樹脂層１１に積層された第１無機絶縁層１２と、電子部品６を埋設するように貫通孔Ｔに充填された樹脂部１３とを含む。
第１基板８の厚みは、例えば２０μｍ以上１００μｍ以下に設定されている。また、第
１基板８のヤング率は、例えば２０ＧＰａ以上４５ＧＰａ以下に設定されており、平面方向（ＸＹ平面方向）への熱膨張率は、例えば１３ｐｐｍ/℃以上１９ｐｐｍ/℃以下に設定されている。なお、第１基板８のヤング率は、金属板７のヤング率と同様に測定される。
（第１樹脂層）
第１樹脂層１１は、第１基板８の主要部をなすものであり、金属板７の主面上に配されている。この第１樹脂層１１は、例えば、エポキシ樹脂、ビルマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料を主成分としており、フィラー粒子１４を含んでいる。
第１樹脂層１１の厚みは、例えば３μｍ以上２０μｍ以下に設定されている。また、第１樹脂層１１のヤング率は、例えば１ＧＰａ以上１０ＧＰａ以下に設定されている。また、第１樹脂層１１の厚み方向（Ｚ方向）および平面方向（ＸＹ平面方向）への熱膨張率は、例えば２０ｐｐｍ／℃以上７０ｐｐｍ／℃以下に設定されている。そして、第１樹脂層１１の熱伝導率は、例えば０．１Ｗ／ｍ・Ｋ以上１．５Ｗ／ｍ・Ｋ以下に設定されている。
また、第１樹脂層１１におけるフィラー粒子１４の含有割合は、例えば１０体積％以上７０体積％以下である。
フィラー粒子１４は、第１樹脂層１１中に分散しており、第１樹脂層１１の熱膨張率を低減するとともに、第１樹脂層１１のヤング率を向上させるものである。このフィラー粒子は、例えば、酸化ケイ素、酸化アルミニウム、窒化アルミニウム、水酸化アルミニウムまたは炭酸カルシウムなどの無機絶縁材料からなる。
フィラー粒子１４の平均粒径は、例えば０．３μｍ以上５．０μｍ以下に設定されている。また、フィラー粒子１４のヤング率は、例えば４０ＧＰａ以上９０ＧＰａ以下に設定されている。そして、フィラー粒子１４の熱膨張率は、例えば０ｐｐｍ／℃以上１５ｐｐｍ／℃以下に設定されている。
なお、フィラー粒子１４は、第１樹脂層１１の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で観察することによって確認される。また、フィラー粒子１４の平均粒径は、第１樹脂層１１の断面を走査型電子顕微鏡または透過型電子顕微鏡で観察し、２０個以上５０個以下の粒子を含むように拡大した断面を撮影し、この拡大した断面にて各粒子の最大径を測定し、それを平均することによって測定される。以下、各部材の平均粒径は、フィラー粒子１４と同様に測定される。
（第１無機絶縁層）
第１無機絶縁層１２は、第１樹脂層１１と共に第１基板８の主要部となり、第１樹脂層１１の金属板７と反対側の主面上に配されている。
第１無機絶縁層１２の厚みは、例えば３μｍ以上１００μｍ以下に設定されている。また、第１無機絶縁層１２のヤング率は、例えば２０ＧＰａ以上５０ＧＰａ以下に設定されている。また、第１無機絶縁層１２の厚み方向（Ｚ方向）および平面方向（ＸＹ平面方向）への熱膨張率は、例えば０．６ｐｐｍ／℃以上１０ｐｐｍ／℃以下に設定されている。そして、第１無機絶縁層１２の熱伝導率は、例えば０．２Ｗ／ｍ・Ｋ以上３Ｗ／ｍ・Ｋ以下に設定されている。
このような第１無機絶縁層１２は、無機絶縁材料からなる複数の第１無機絶縁粒子１５を含み、それゆえ第１基板８の熱膨張率は、例えば１３ｐｐｍ／℃以上１９ｐｐｍ／℃以
下に設定することができる。
すなわち、無機絶縁材料は樹脂材料に比べて熱膨張率が小さいことから、第１無機絶縁層１２の熱膨張率は、第１樹脂層１１の熱膨張率よりも小さい。その結果、第１無機絶縁層１２は、第１樹脂層１１の熱膨張量を低減することができ、ひいては第１基板８の熱膨張率を低減することができる。
また、無機絶縁材料は樹脂材料に比べてヤング率が大きいことから、第１無機絶縁層１２のヤング率は、第１樹脂層１１のヤング率よりも大きい。その結果、第１無機絶縁層１２は、第１樹脂層１１の熱膨張につられて膨張することを低減することができ、第１樹脂層１１の熱膨張量をさらに低減することができ、ひいては第１基板８の熱膨張率を良好に低減することができる。
そして、図２および図３に示すように、複数の第１無機絶縁粒子１５同士は互いに接続していることから、複数の第１無機絶縁粒子１５は互いに拘束し合っている。その結果、単に第１無機絶縁層１２中に第１無機絶縁粒子１５が分散している場合と比べて、第１無機絶縁層１２のヤング率をさらに向上させることができるため、第１無機絶縁層１２は、第１樹脂層１１の熱膨張量をさらに低減することができ、ひいては第１基板８の熱膨張率を良好に低減することができる。
さらに、図３に示すように、第１無機絶縁層１２には、複数の第１無機絶縁粒子１５が互いの一部で接続していることから、複数の第１無機絶縁粒子１５に囲まれた間隙Ｇが形成されており、この間隙Ｇには、第１樹脂層１１の樹脂材料の一部が入り込んでいる。その結果、アンカー効果によって第１無機絶縁層１２と第１樹脂層１１との接着強度が向上し、第１樹脂層１１が第１無機絶縁層１２から剥離することを抑制できることから、第１無機絶縁層１２は、第１樹脂層１１の熱膨張量を良好に低減することができ、ひいては第１基板８の熱膨張率を良好に低減することができる。
以上のように、第１無機絶縁層１２は、第１樹脂層１１の熱膨張量を低減できることから、第１基板８の熱膨張率を低減することができ、ひいては金属板７と第１基板８との熱膨張率の差を低減して、第１基板８が金属板７から剥離することを低減することができる。
第１無機絶縁層１２における第１無機絶縁層粒子１５の体積比率は、例えば６２体積％以上７５体積％以下に設定されている。また、間隙Ｇの体積比率は、例えば２５体積％以上３８体積％以下に設定されている。そして、間隙Ｇにおける第１樹脂層１１の樹脂材料の一部の体積比率は、例えば９９．５体積％以上１００体積％以下に設定されている。また、間隙Ｇの幅は、１０ｎｍ以上３００ｎｍ以下に設定されている。
なお、第１無機絶縁粒子１５の体積比率（体積％）は、第１無機絶縁層１２の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で撮影し、撮影した画像から画像解析装置などを用いて、それぞれの面積比率（面積％）を測定する。次に、この測定値の平均値を算出することによって、体積比率が求められる。以下、各部材の体積比率は、第１無機絶縁層１２と同様に測定される。
また、間隙Ｇは、第１無機絶縁層１２の研摩によって露出した断面を走査型電子顕微鏡または透過型電子顕微鏡で観察することによって確認される。そして、間隙Ｇの幅は、第１無機絶縁層１２の断面を走査型電子顕微鏡または透過型電子顕微鏡で観察し、数で２０以上５０以下の間隙Ｇを含むように拡大した断面を撮影し、この拡大した断面にて各間隙Ｇの最大径の平均値を間隙Ｇの幅と見なすことで求められる。
第１無機絶縁粒子１５は、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウムまたは酸化カルシウムなどの無機絶縁材料からなる。中でも、酸化ケイ素を用いることが望ましい。酸化ケイ素は、他の無機絶縁材料と比較して誘電正接が低いため、部品内蔵基板３の信号伝送特性を向上させることができる。
また、第１無機絶縁粒子１５は、非晶質体を用いることが望ましい。第１無機絶縁粒子１５を非晶質体とすることで、結晶構造に起因した熱膨張率の異方性を低減することができ、第１無機絶縁層１２におけるクラックの発生を低減できる。
第１無機絶縁粒子１５の平均粒径は、例えば３ｎｍ以上１１０ｎｍ以下に設定されている。また、第１無機絶縁粒子１５のヤング率は、例えば１０ＧＰａ以上１００ＧＰａ以下に設定されている。そして、第１無機絶縁粒子１５の熱膨張率は、例えば０．５ｐｐｍ／℃以上１.５ｐｐｍ／℃以下に設定されている。
また、第１無機絶縁層１２は、第１無機絶縁粒子１５よりも平均粒径が大きい第２無機絶縁粒子１６を含むことが望ましい。この場合には、第１無機絶縁層１２は、複数の第１無機絶縁粒子１５同士および第１無機絶縁粒子１５と第２無機絶縁粒子１６とが互いに一部で接続して形成される。その結果、第２無機絶縁粒子１６の平均粒径は第１無機絶縁粒子１５の平均粒径よりも大きいことから、第１無機絶縁層１２のヤング率を向上させることができ、第１無機絶縁層１２にクラックが生じることを低減することができる。
第２無機絶縁粒子１６は、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウムまたは酸化カルシウムなどの無機絶縁材料からなる。また、第２無機絶縁粒子１６は、第１無機絶縁粒子１５と同じ材料で形成することが望ましい。その結果、第１無機絶縁粒子１５と第２無機絶縁粒子１６との接続が強固になり、第１無機絶縁層１２に生じるクラックを良好に低減することができる。また、第２無機絶縁粒子１６は、非晶質体を用いることが望ましい。その結果、第２無機絶縁粒子１６の結晶構造に起因した第１無機絶縁層１２のクラックの発生を低減することができる。
第２無機絶縁粒子１６の平均粒径は、例えば０．５μｍ以上５μｍ以下に設定されており、第２無機絶縁粒子１６のヤング率および熱膨張率は、第１無機絶縁粒子１５と同様に設定されている。
また、第１無機絶縁層１２に第２無機絶縁粒子１６が含まれる場合は、第１無機絶縁層１２における、第１無機絶縁粒子１５と第２無機絶縁粒子１６とを合わせた体積比率は、例えば６２体積％以上７５体積％以下に設定されており、そのうち、第１無機絶縁粒子１５の体積比率は、例えば２０体積％以上９０体積％以下に設定されており、第２無機絶縁粒子１６の体積比率は、１０体積％以上８０体積％以下に設定されている。
（樹脂部）
樹脂部１３は、第１基板８の貫通孔Ｔに充填されて、電子部品６を固定するものである。この樹脂部１３は、例えば、エポキシ樹脂、ビルマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料などからなり、フィラー粒子１４を含んでいる。
樹脂部１３のヤング率は、例えば１ＧＰａ以上１０ＧＰａ以下に設定されている。また、樹脂部１３の厚み方向（Ｚ方向）および平面方向（ＸＹ平面方向）への熱膨張率は、例えば２０ｐｐｍ／℃以上７０ｐｐｍ／℃以下に設定されている。そして、樹脂部１３の熱伝導率は、例えば０．１Ｗ／ｍ・Ｋ以上１．５Ｗ／ｍ・Ｋ以下に設定されている。
（第２基板）
第２基板９は、第１基板８に形成された貫通孔Ｔの一方の開口を覆うものである。この第２基板９は、複数の第２絶縁層１７と、第２絶縁層１７の主面上に部分的に配された導電層１８と、厚み方向（Ｚ方向）に離れて配置された導電層１８を電気的に接続するビア導体１９とを含む。なお、第２基板９の厚みは、例えば２０μｍ以上１００μｍ以下に設定されている。
（第２絶縁層）
第２絶縁層１７は、第２基板９の主要部となるものであり、第２樹脂層２０と第２樹脂層２０の主面上に積層された第２無機絶縁層２１とを含んでいる。
第２絶縁層１７の厚みは、例えば２０μｍ以上１００μｍ以下に設定されている。また、第２絶縁層１７のヤング率は、例えば２０ＧＰａ以上４５ＧＰａ以下に設定されている。そして、第２絶縁層１７の平面方向（ＸＹ平面方向）への熱膨張率は、例えば１３ｐｐｍ／℃以上１９ｐｐｍ／℃以下に設定されている。
第２樹脂層２０は、第１基板８の貫通孔Ｔを覆うように第１基板８の主面上に配されており、第２絶縁層１７の主要部となるものである。この第２樹脂層２０の構成は、第１樹脂層１１と同様である。
第２無機絶縁層２１は、第２樹脂層２０の第１基板８と反対側の主面上に積層されており、第２樹脂層２０と共に第２絶縁層１７の主要部を構成するものである。この第２無機絶縁層２１は、その構成が第１無機絶縁層１２と同様であり、すなわち、第２無機絶縁層２１の間隙Ｇには、第２樹脂層２０の樹脂材料の一部が入り込んでいる。
（導電層）
導電層１８は、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
導電層１８の厚みは、例えば３μｍ以上２０μｍ以下に設定されている。また、導電層１８のヤング率は、例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。そして、導電層１８の平面方向（ＸＹ平面方向）への熱膨張率は、例えば１６ｐｐｍ／℃以上１８ｐｐｍ／℃以下に設定されている。
（ビア導体）
ビア導体１９は、厚み方向（Ｚ方向）に離れて配置された導電層１８同士を、または電子部品６の外部電極１０と導電層１８とを電気的に接続するものであり、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。
ビア導体１９のヤング率は、例えば５０ＧＰａ以上２００ＧＰａ以下に設定されている。また、ビア導体１９の厚み方向（Ｚ方向）および平面方向（ＸＹ平面方向）への熱膨張率は、例えば１６ｐｐｍ／℃以上１８ｐｐｍ／℃以下に設定されている。
ところで、前述したように、金属板７の一主面上に配された第１基板８と第２基板９とは、金属板７よりも熱膨張率が大きい第１樹脂層１１および第２樹脂層２０と、金属板７よりも熱膨張率が小さい第１無機絶縁層１２および第２無機絶縁層２１とを含んでいる。その結果、第１基板８および第２基板９の平面方向（ＸＹ平面方向）への熱膨張率と金属板７の平面方向（ＸＹ平面方向）への熱膨張率との差は小さくなることから、第１基板８および第２基板９の平面方向（ＸＹ平面方向）への熱膨張量と金属板７の平面方向（ＸＹ平面方向）への熱膨張量との差は小さくなり、部品内蔵基板３の反りを低減することができる。
また、前述したように、部品内蔵基板３の反りを低減できることから、金属板７の一主面上のみに第１基板８および第２基板９を積層することができる。その結果、部品内蔵基板３は、金属板７の一主面を露出させることができることから、電子部品６の熱を、この露出面から良好に放出できるという顕著な効果を奏する。
また、第１基板８および第２基板９と金属板７との平面方向（ＸＹ平面方向）への熱膨張率の差は、±３ｐｐｍ／℃であることが望ましい。その結果、第１基板８および第２基板９を金属板７の一主面上のみに配したとしても、部品内蔵基板３の反りを良好に低減することができる。
また、前述したように、第１基板８において、第１樹脂層１１は金属板７の主面上に配されており、第１無機絶縁層１２は、第１樹脂層１１の金属板７と反対側の主面上に配されていることが望ましい。その結果、第１樹脂層１１のヤング率は、金属板７および第１無機絶縁層１２のヤング率よりも小さいことから、第１樹脂層１１は金属板７と第１無機絶縁層１２との間に配されることによって両者の緩衝部材として機能し、第１無機絶縁層１２が金属板７の主面上に直接配されている場合に比べて、第１基板８と金属板７との接着強度を向上させることができ、第１基板８が金属板７から剥離することを抑制することができる。
また、貫通孔Ｔに収容される電子部品６の厚みは、第１基板８の厚みよりも大きいことが望ましい。その結果、電子部品６の外部電極１０と第２基板９の導電層２０との距離が近くなり、外部電極１０と導電層２０との間に位置する第２樹脂層２０の厚み方向（Ｚ方向）の熱膨張量が小さくなり、外部電極１０と導電層２０との接続信頼性を向上させることができる。
また、第１無機絶縁層１２のヤング率は樹脂部１３のヤング率よりも大きい。その結果、第１無機絶縁層１２は、樹脂部１３の平面方向（ＸＹ平面方向）への熱膨張量を良好に低減することができ、部品内蔵基板３が反ることを良好に抑制することができる。
また、第１基板８において、第１無機絶縁層１２は、第１基板８と第２基板９との界面に位置するように、第１基板８に含まれていることが望ましい。その結果、第１無機絶縁層１２は第１樹脂層１１よりもヤング率が高いことから、第１基板８と第２基板９との界面に第１樹脂層１１が位置する場合に比べて、樹脂部１３の平面方向（ＸＹ平面方向）への熱膨張を低減することができ、部品内蔵基板３が反ることを低減することができる。
また、樹脂部１３は、第２基板９の第２樹脂層２０の一部が入り込んで形成されていることが望ましい。その結果、第１基板８と第２樹脂層２０との接触面積が大きくなることから、第１基板８と第２樹脂層２０との接着強度を向上させることができ、ひいては第２基板９が第１基板８から剥離することを抑制することができる。
また、樹脂部１３は、貫通孔Ｔの内壁に露出した第１無機絶縁層１２の端面に接している。その結果、樹脂部１３の厚み方向（Ｚ方向）への熱膨張量を低減することができ、部品内蔵基板３における実装部品２の実装面の平坦度を向上させ、部品内蔵基板３と実装部品２の接続信頼性を向上させることができる。
また、図６に示すように、貫通孔Ｔの内壁に露出した第１無機絶縁層１２の端面は、第１無機絶縁粒子２１が突出してなる複数の第１凸部Ｃ１を有していることが望ましい。その結果、第１凸部を覆って樹脂部１３が位置することになり、そのアンカー効果によって、樹脂部１３と貫通孔Ｔの内壁との接着強度を向上させることができる。
また、図５に示すように、貫通孔Ｔの内壁に露出した第１無機絶縁層１２の端面は、第２無機絶縁粒子１６が突出してなる複数の第２凸部Ｃ２を有していることが望ましい。その結果、第２凸部を覆って樹脂部１３が位置することになり、そのアンカー効果によって、樹脂部１３と貫通孔Ｔの内壁との接着強度を向上させることができる。
また、図５に示すように、貫通孔Ｔの内壁に露出した第１樹脂層１１の端面は、フィラー粒子１４が突出してなる複数の第３凸部Ｃ３を有していることが望ましい。その結果、第３凸部を覆って樹脂部１３が位置することになり、そのアンカー効果によって、樹脂部１３と貫通孔Ｔの内壁との接着強度を向上させることができる。
また、前述したように、第１樹脂層１１は、フィラー粒子１４を含んでいる。その結果、第１樹脂層１１の平面方向（ＸＹ平面方向）への熱膨張率を低減できることから、第１樹脂層１１の平面方向（ＸＹ平面方向）への熱膨張と樹脂部１３の厚み方向（Ｚ方向）への熱膨張とに起因した第１無機絶縁層１２の角部に集中する熱応力を低減することができ、第１無機絶縁層１２にクラックが生じることを、ひいては第１基板８にクラックが生じることを良好に低減することができる。
また、第１樹脂層１１が含んだフィラー粒子１４は、第１樹脂層１１の第１無機絶縁層１２側に多く位置していることが望ましい。その結果、第１樹脂層１１の第１無機絶縁層１２側の熱膨張率を低減できることから、第１樹脂層１１と第１無機絶縁層１２との間に生じる、第１樹脂層１１と第１無機絶縁層１２との熱膨張率の差に起因した熱応力を低減でき、第１樹脂層１１が第１無機絶縁層１２から剥離することを抑制することができる。
なお、第１樹脂層１１を厚みが均等になるように二分して、第１無機絶縁層１２に近い方を第１領域とし、第１無機絶縁層１２から遠い方を第２領域とした場合に、フィラー粒子１４の例えば５５％以上７０％以上は第１領域に位置しており、フィラー粒子１４の例えば３０％以上４５％以下は第２領域に位置している。
また、断面視において、第１基板８の金属板８とは反対側の主面と貫通孔Ｔの内壁面との間に位置する角部は、特に第１基板８の第１無機絶縁層１２が配されている場合には、曲面であることが望ましい。その結果、第１基板８の金属板８とは反対側の主面と貫通孔Ｔの内壁面との間に位置する角部に集中する応力を低減することができ、ひいては第１基板８におけるクラックの発生を良好に低減することができる。
なお、断面視における、第１基板８の金属板８とは反対側の主面と貫通孔Ｔの内壁面との間に位置する角部は、曲率半径が例えば３μｍ以上１５μｍ以下に設定されている。
また、平面視において、第１基板８の貫通孔Ｔの開口の角部は、曲面であることが望ましい。その結果、貫通孔Ｔの開口の角部に集中する応力を低減でき、ひいては第１基板８におけるクラックの発生を良好に低減することができる。
なお、平面視における、第１基板８の貫通孔Ｔの開口の角部は、曲率半径が例えば３μｍ以上１００μｍ以下に設定されている。
また、金属板７に電子部品６の一部が収容される凹部が形成されていることが望ましい。その結果、電子部品６が発する熱が、金属板７を伝達して雰囲気中に放出される際に、電子部品６の熱が金属板７を伝達する距離が短くなり、部品内蔵基板３の放熱効率を向上させることができる。
また、図１に示すように、電子部品６の外部電極１０は、直接ビア導体１９に接続されていることが望ましい。その結果、外部電極１０とビア導体１９との接続部において、電子部品６とビア導体１９との間に介在するパッド部を設ける必要がなく、部品内蔵基板３を薄く形成することができる。
また、図１に示すように、ビア導体１９は、第２絶縁層１７を貫通して形成されている。その結果、ビア導体１９よりも熱膨張率の大きい第２樹脂層２０と、ビア導体１９よりも熱膨張率の小さい第２無機絶縁層２１とを貫通していることから、厚み方向（Ｚ方向）における、第２無機絶縁層２１および第２樹脂層２０とビア導体１９との熱膨張率の差を低減でき、ビア導体１９と電子部品６とが剥離することを良好に抑制することができる。
また、図１に示すように、ビア導体１９は、電子部品６側に位置する一端部の幅が、導電層１８側に位置する他端部の幅よりも大きいことが望ましい。その結果、平面方向（ＸＹ平面方向）に隣接する導電層１８同士の間隔を狭くして、高密度に導電層１８を配することができるとともに、電子部品６とビア導体１９との接触面積が大きくなり、電子部品６とビア導体１９とが剥離することを良好に抑制することができる。
また、図４に示すように、電子部品６の外部電極１０とビア導体１９との接続面は曲面であることが望ましい。その結果、外部電極１０とビア導体１９との接触面積が大きくなることから、外部電極１０とビア導体１９との接着強度を向上させることができる。
（実装構造体の作製）
次に、前述した実装構造体１の製造方法を、図７から図９を参照しつつ説明する。
（第１積層シートの作製）
（１）第１無機絶縁粒子１５および第２無機絶縁粒子１６を含む固形分と、この固形分が分散した溶剤とを有する第１無機絶縁ゾルを準備する。
第１無機絶縁ゾルは、例えば、固形分を１０体積％以上５０体積％以下含み、溶剤を５０％体積以上９０体積％以下含む。固形分を１０体積％以上とすることによって、第１無機絶縁ゾルの粘度を低く保持するとともに、固形分を５０体積％以下とすることによって、第１無機絶縁ゾルから形成される絶縁層の生産性を高く維持できる。
第１無機絶縁ゾルの固形分は、例えば、第１無機絶縁粒子１５を２０体積％以上９０体積％以下含み、第２無機絶縁粒子１６を１０体積％以上８０体積％以下含む。これにより、後述する（３）の工程にて、第１無機絶縁層１２におけるクラックの発生を効果的に低減できる。
なお、第１無機絶縁粒子１５は、例えば、ケイ酸ナトリウム水溶液（水ガラス）などのケイ酸化合物を精製し、化学的に酸化ケイ素を析出させることにより、作製することができる。この場合には、低温条件下で第１無機絶縁粒子１５を作製することができるため、非晶質状態である第１無機絶縁粒子１５を作製することができる。
一方、第２無機絶縁粒子１６は、酸化ケイ素からなる場合であれば、例えば、ケイ酸ナトリウム水溶液（水ガラス）などのケイ酸化合物を精製し、化学的に酸化ケイ素を析出させた溶液を火炎中に噴霧し、凝集物の形成を低減しつつ８００℃以上１５００℃以下に加熱することによって、作製することができる。
また、第２無機絶縁粒子１６を作製する際の加熱時間は、１秒以上１８０秒以下に設定されていることが望ましい。その結果、この加熱時間を短縮することにより、８００℃以
上１５００℃以下に加熱した場合においても、第２無機絶縁粒子１６の結晶化を低減し、非晶質状態を維持することができる。
一方、第１無機絶縁ゾルに含まれる溶剤は、例えば、メタノール、イソプロパノール、ｎ−ブタノール、エチレングリコール、エチレングリコールモノプロピルエーテル、メチルエチルケトン、メチルイソブチルケトン、キシレン、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート、ジメチルアセトアミドおよび／またはこれらから選択された２種以上の混合物を含んだ有機溶剤を使用することができる。
（２）樹脂材料または金属材料からなる支持シート２３を準備し、支持シート２３の一主面に第１無機絶縁ゾルを塗布する。
第１無機絶縁ゾルの塗布は、例えば、ディスペンサー、バーコーター、ダイコーターまたはスクリーン印刷を用いて行なうことができる。このとき、前述した如く、第１無機絶縁ゾルの固形分が５０体積％以下に設定されていることから、第１無機絶縁ゾルの粘度が低く設定され、塗布された第１無機絶縁ゾルの平坦性を高くすることができる。
（３）第１無機絶縁ゾルを乾燥させて溶剤を蒸発させる。
ここで、溶剤の蒸発に伴って第１無機絶縁ゾルが収縮するが、かかる溶剤は、第１無機絶縁粒子１５および第２無機絶縁粒子１６に囲まれた間隙Ｇに含まれており、第１無機絶縁粒子１５および第２無機絶縁粒子１６自体には含まれていない。このため、第１無機絶縁ゾルが平均粒径の大きい第２無機絶縁粒子１６を含んでいると、その分、間隙Ｇが小さくなるとともに、溶剤が充填される領域が少なくなり、第１無機絶縁ゾルの溶剤の蒸発時に第１無機絶縁ゾルの収縮量が小さくなる。すなわち、第２無機絶縁粒子１６によって第１無機絶縁ゾルの収縮が制限されることとなる。その結果、第１無機絶縁ゾルの収縮に起因するクラックの発生を低減することができる。また、仮にクラックが生じても、平均粒径の大きい第２無機絶縁粒子１６によってこのクラックの伸長を妨げることができる。
第１無機絶縁ゾルの乾燥は、例えば、加熱および風乾によって行なわれる。乾燥温度が、例えば２０℃以上溶剤の沸点（２種類以上の溶剤を混合している場合には、最も沸点の低い溶剤の沸点）未満に設定され、乾燥時間が、例えば２０秒以上３０分以下に設定される。その結果、溶剤の沸騰が低減され、沸騰の際に生じる気泡の圧力によって第１無機絶縁粒子１５および第２無機絶縁粒子１６が押し出されることが低減され、この粒子の分布をより均一にすることが可能となる。
（４）残存した第１無機絶縁ゾルの固形分を加熱し、第１無機絶縁粒子１５同士および第１無機絶縁粒子１５と第２無機絶縁粒子１６とが互いの一部で接続した第１無機絶縁層１２を作製する。
ここで、本実施形態における第１無機絶縁ゾルは、平均粒径が微小に設定された第１無機絶縁粒子１５を有している。その結果、第１無機絶縁ゾルの加熱温度が比較的低温、例えば第１無機絶縁粒子１５および第２無機絶縁粒子１６の結晶化開始温度未満と低温であっても、第１無機絶縁粒子１５同士を強固に接続することができる。
なお、第１無機絶縁粒子１５同士を強固に接続することができる温度は、例えば第１無機絶縁粒子１５の平均粒径を１１０ｎｍ以下に設定した場合は２５０℃程度であり、前記平均粒径を１５ｎｍ以下に設定した場合は１５０℃程度である。また、第１無機絶縁粒子１５および第２無機絶縁粒子１６に含まれる酸化ケイ素の結晶化開始温度は１３００℃程
度である。
第１無機絶縁ゾルの加熱温度は、第１無機絶縁粒子１５および第２無機絶縁粒子１６の結晶化開始温度未満に設定されていることが望ましい。その結果、結晶化した粒子が相転移によって収縮することを抑制し、第１無機絶縁層１２におけるクラックの発生を低減できる。
さらに、このように低温で加熱することによって、第１無機絶縁粒子１５および第２無機絶縁粒子１６が粒子の形状を保持しつつ、第１無機絶縁粒子１５同士および第１無機絶縁粒子１５と第２無機絶縁粒子１６とを近接領域のみで接続させることができる。その結果、第１無機絶縁粒子１５同士および第１無機絶縁粒子１５と第２無機絶縁粒子１６とを接続させることができ、ひいては第１無機絶縁粒子１５同士の間に開気孔の間隙Ｇを容易に形成することができる。
なお、第１無機絶縁ゾルの加熱は、温度が例えば１００℃以上３００℃未満に設定されて、時間が例えば０．５時間以上２４時間以下に設定されることが望ましい。
（５）未硬化の第１樹脂材料と、第１樹脂材料に被覆されたフィラー粒子１４とを含む第１樹脂前駆体１１ｘを準備する。次いで、図７（ａ）に示すように、第１無機絶縁層１２の支持シート２３と反対側の主面に第１樹脂前駆体１１ｘを積層し、支持シート２３、第１無機絶縁層１２および第１樹脂前駆体１１ｘを上下方向に加熱加圧することによって、第１無機絶縁層１２の間隙Ｇの一部に未硬化の第１樹脂材料を入り込ませて、第１無機絶縁層１２と第１樹脂前駆体１１ｘとを貼り合わせる。なお、未硬化とは、ＩＳＯ４７２：１９９９に準ずるＡ−ステージまたはＢ−ステージの状態である。
また、支持シート２３、第１無機絶縁層１２および第１樹脂前駆体１１ｘの加熱加圧は、加熱温度が、例えば６０℃以上１６０℃以下に設定され、圧力が、例えば０．１ＭＰａ以上２ＭＰａ以下に設定され、加熱加圧時間が、例えば０．５時間以上２時間以下に設定される。なお、硬化開始温度は、樹脂が、ＩＳＯ４７２：１９９９に準ずるＣ−ステージの状態となる温度である。
なお、ここで第１樹脂前駆体１１ｘに含まれるフィラー粒子１４の平均粒径は、間隙Ｇの幅よりも大きいことが望ましい。その結果、第１樹脂前駆体１１ｘの未硬化の第１樹脂材料が第１無機絶縁層１２の間隙Ｇに入り込むことによって、複数のフィラー粒子１４が第１無機絶縁層１２の表面でろ過されるように凝集し、第１無機絶縁層１２に近い方の領域が第１無機絶縁層１２から遠い方の領域よりもフィラー粒子１４の含有割合が大きい第１樹脂層１１を形成できる。したがって、容易に第１無機絶縁層１２側での熱膨張率が小さい第１樹脂層１１を作製することができ、ひいては生産効率を向上させることができる。
なお、例えば、第１樹脂前駆体１１ｘにおけるフィラー粒子１４の体積比率は１０体積％以上５５体積％以下に設定され、第１樹脂層１１の形成後において、第１無機絶縁層１２の一主面上に形成された第１樹脂層１１におけるフィラー粒子１４の体積比率は１０体積％以上７０体積％以下に設定される。
以上のようにして、図７（ａ）に示すように、支持シート２３、第１無機絶縁層１２および第１樹脂前駆体１１ｘを含む第１積層シート２２を作製する。
（電子部品の収容）
（６）図７（ｂ）に示すように、金属板７を準備し、第１積層シート２２の第１樹脂前
駆体１１ｘが金属板７の主面上に配されるように、第１積層シート２２を金属板７に積層する。次いで、第１積層シート２２および金属板７を加熱加圧することによって、第１樹脂前駆体１１ｘを硬化させて、第１樹脂前駆体１１ｘを第１樹脂層１１とし、支持シート２３を剥がして、第１基板８を金属板７の主面上に配する。
なお、第１無機絶縁層１２、第１樹脂前駆体１１ｘおよび金属板７の加熱加圧は、第１樹脂前駆体１１ｘの硬化開始温度以上第１樹脂前駆体１１ｘの熱分解温度未満で行なう。具体的には、温度は例えば１５０℃以上２５０℃以下に設定され、圧力は例えば２ＭＰａ以上３ＭＰａ以下に設定され、時間は例えば０．５時間以上２時間以下に設定される。
（７）図７（ｃ）に示すように、第１基板８に電子部品６が収容される貫通孔Ｔを形成する。貫通孔Ｔは、例えば、レーザー光の照射、金型によるパンチング、あるいはサンドブラストの照射によって形成することができる。
また、貫通孔Ｔを形成した後に、貫通孔Ｔの開口の縁にブラシ研摩などを行うことによって、断面視における、第１基板８の金属板８とは反対側の主面と貫通孔Ｔの内壁面との間に位置する角部を曲面で形成することができる。
また、貫通孔Ｔを形成する際、レーザー加工、サンドブラスト加工において、マスクの形状を変更することによって、平面視における、貫通孔Ｔの開口の角部を曲面で形成することができる。
また、貫通孔Ｔを形成する際に、金属板７に凹部が形成されるように貫通孔Ｔを形成しても構わない。その結果、次工程において電子部品６を収容する際に、位置ずれの発生を良好に低減することができる。
（８）図７（ｄ）に示すように、貫通孔Ｔに、電子部品６の外部電極１０が金属板７と反対側を向くように電子部品６を収容する。
（導電層の形成）
（９）工程（１）から工程（５）と同様の工程によって、第２無機絶縁層２１と第２樹脂前駆体２０ｘとを含む第２積層シート２４を準備する。次いで、図８（ａ）に示すように、ディスペンサーなどによって、貫通孔Ｔに未硬化の樹脂材料を充填し、この樹脂材料を硬化させて樹脂部１３を形成した後、第１基板８の金属層８と反対側の開口を覆うように、第２積層シート２４を積層する。
なお、後の工程において、貫通孔Ｔに第２樹脂前駆体２０ｘの一部を充填して、樹脂部１３を第２樹脂層２０と一体として形成する場合には、第２樹脂前駆体２０ｘの一部を貫通孔Ｔに入り込ませるために、第２積層シート２４の第２樹脂前駆体２０ｘが第１基板８と接触するように、第２積層シート２４を第１基板８に積層する。
（１０）金属板７、第１基板８および第２積層シート２４を加熱加圧することによって、図８（ｂ）に示すように、第２樹脂前駆体２０ｘを硬化させて、第２樹脂前駆体２０ｘを第２樹脂層２０とする。ここで、金属板７、第１基板８および第２積層シート２４の加熱加圧は、工程（６）と同様に行なう。
なお、樹脂部１３を第２樹脂層２０と一体として形成する場合には、第２積層シート２４の加熱加圧において、加熱することによって軟化した第２樹脂前駆体２０ｘを、加圧することによって流動させることによって、貫通孔Ｔの電子部品６の周囲に第２樹脂前駆体２０ｘの一部を充填する。そして、この貫通孔Ｔに充填された第２樹脂前駆体２０ｘを硬
化することによって、第２樹脂層２０の一部からなる樹脂部１３を形成する。
（１１）図８（ｃ）に示すように、支持シート２３を剥がした後、電子部品６の外部電極１０に向かって、第２無機絶縁層２１および第２樹脂層２０を厚み方向（Ｚ方向）に貫通するビア導体１９を形成し、第２絶縁層１７上にビア導体１９およびスルーホール導体１１に電気的に接続する導電層１８を形成する。具体的には、以下のように行なう。
ビア導体１９は、例えばＹＡＧレーザー装置または炭酸ガスレーザー装置により、第２無機絶縁層２１および第２樹脂層２０にビア孔Ｖを形成し、ビア孔Ｖの底部に電子部品６の外部電極１０の少なくとも一部を露出させる。次いで、例えば無電解めっき、蒸着法、ＣＶＤ法またはスパッタリング法を用いて、ビアホールＶに導電材料を埋めることによって形成される。
なお、この時、ビア孔Ｖにおいて、第２樹脂層２０は、第２無機絶縁層２１よりもレーザー光による分解度が高いため、電子部品６側に位置する一端部の幅が、導電層１８側に位置する他端部の幅よりも大きく形成される。その結果、ビア導体１９も、電子部品６側に位置する一端部の幅が、導電層１８側に位置する他端部の幅よりも大きく形成され、電子部品６が所定の位置から位置ずれした場合においても、良好に電子部品６とビア導体１９との接続を確保することができる。
ビア導体１９の形成後、例えば無電解めっき法、蒸着法、ＣＶＤ法またはスパッタリング法などにより、導電材料を第２絶縁層の任意の箇所に被着させる。次に、フォトリソグラフィー方法、エッチングなどを用いて被着した導電材料を所望の形状にパターニングすることによって、導電層１８を形成する。
以上のようにして、電子部品６を内蔵した部品内蔵基板３を作製する。
（実装部品の実装）
（１０）図９に示すように、前述した部品内蔵基板３の第２基板９の一主面上に、第２バンプ５を介して部品内蔵基板３に実装部品２をフリップチップ実装する。そして、実装部品２の周囲に、実装構造体１と外部回路基板（図示せず）とを接続するための第１バンプ４を配することによって、実装構造体１を作製することができる。
＜第２実施形態＞
（実装構造体）
次に、本発明の部品内蔵基板および実装構造体の実施の形態の第２の例（第２実施形態）を、図１０を参照しつつ詳細に説明する。なお、上述した第１実施形態と同様の構成に関しては、説明を省略する。
第２実施形態の部品内蔵基板３は、第１実施形態と異なり、図１０に示すように、第１基板８に金属層２５を含んでいる。この金属層２５は、例えば、銅、銀、金またはアルミニウムなどの金属材料からなる。
金属層２５の厚みは、例えば３μｍ以上２０μｍ以下に設定されている。また、金属層２５のヤング率は、例えば８０ＧＰａ以上２００ＧＰａ以下に設定されている。そして、金属層２５の平面方向（ＸＹ平面方向）への熱膨張率は、例えば１６ｐｐｍ／℃以上１８ｐｐｍ／℃以下に設定されている。
このように、本実施形態における第１基板８は、金属層２５を含んでいる。その結果、金属材料は、無機絶縁材料および樹脂材料よりも熱伝導率が大きいことから、第１基板８
の放熱効率を向上させることができ、部品内蔵基板３に熱が蓄積することを抑制することができる。
また、図１０に示すように、貫通孔Ｔの内壁には、金属層２５の端面が露出していることが望ましい。その結果、貫通孔Ｔに収容されている電子部品６の発する熱を、金属層２５を伝達させて金属層２５の露出面から放出させることができ、第１基板８に熱が蓄積して、電子部品６が不具合を起こすことを抑制することができる。
また、貫通孔Ｔの内壁には、金属層２５の端部からなる第４凸部（図示せず）があることが望ましい。その結果、金属層２５の端部が電子部品６に近づくことから、貫通孔Ｔに収容されている電子部品６の発する熱を、良好に金属層２５に伝達して放出させることができ、第１基板８に熱が蓄積して電子部品６が不具合を起こすことを抑制することができる。
また、金属層２５は金属板７と同じ金属材料からなることが望ましい。その結果、金属層２５の熱膨張率と金属板７との熱膨張率の差は小さく、かつ金属層２５のヤング率は、第１樹脂層１１および第１無機絶縁層１２よりも大きいことから、金属層２５が第１基板８の熱膨張率を金属板７の熱膨張率に近づける働きをするので、金属板８から第１基板８が剥離することを良好に抑制低減することができる。
また、第１樹脂層１１または第１無機絶縁層１２の主面上における金属層２５の面積割合は、６０％以上１００％以下であることが望ましい。その結果、金属層２５は、第１基板８の熱膨張率を、良好に金属板８の熱膨張率に近づけることができる。
また、図１０に示すように、金属層２５は、第１無機絶縁層１２の主面上に配されているとともに、金属層２５の端部が、第１無機絶縁層１２の端部の上にまで配されていることが望ましい。その結果、熱膨張率が大きい第１樹脂層または第２樹脂層、および樹脂部１３の熱膨張によって、第１無機絶縁層１２の角部に集中する熱応力を低減し、第１無機絶縁層１２におけるクラックの発生、ひいては第１基板８におけるクラックの発生を良好に低減することができる。
また、金属層２５が、第１無機絶縁層１２の主面上に配されている場合は、金属層２５と第１無機絶縁層１２との界面には、第３樹脂層２６が配されていることが望ましい。その結果、金属層２５と第１無機絶縁層１２との熱膨張率の差によって、金属層２５と第１無機絶縁層１２との界面に熱応力が集中しても、第３樹脂層２６が緩衝部材として機能し、金属層２５が第１無機絶縁層１２から剥離することを抑制することができる。
なお、第３樹脂層２６は、その厚みが例えば１μｍ以上３μｍ以下に、ヤング率が例えば１ＧＰａ以上１０ＧＰａ以下に設定されている。
また、金属層２５の貫通孔Ｔと反対側に位置する端面は、雰囲気中に露出していることが望ましい。その結果、貫通孔Ｔに収容されている電子部品６の発する熱を、金属層２５を伝達して、良好に雰囲気中に放出させることができ、第１基板８に熱が蓄積して電子部品６が不具合を起こすことを抑制することができる。
（実装構造体の作製）
次に、上述した第２実施形態の実装構造体１の製造方法を説明する。なお、上述した第１実施形態と同様の方法に関しては、説明を省略する。
上述した第１実施形態の工程（２）において、支持シート２３として金属材料からなる
ものを使用して、支持シート２３の一主面上に第３樹脂前駆体、第１無機絶縁層１２および第１樹脂前駆体１１ｘを順次積層した、第１積層シート２２を作製する。そして、第１実施形態の工程（６）において、支持シート２３を剥がさずに残存させ、支持シート２３を金属層２５として、金属層２５を含む第１基板８を作製する。なお、貫通孔Ｔの形成の際に、レーザーの出力またはサンドブラストの圧力を適宜変更することによって、貫通孔Ｔの内壁に金属層２５からなる第４凸部（図示せず）を形成することができる。
本発明は前述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良、組合せなどが可能である。
また、前述した本発明の実施形態は、ソルダーレジスト層についての説明を省略したが、部品内蔵基板は上下面に樹脂材料を含むソルダーレジスト層を有していても構わない。
また、前述した本発明の実施形態は、アンダーフィルについての説明を省略したが、部品内蔵基板と実装部品との間にアンダーフィルを有していても構わない。
また、前述した本発明の実施形態は、第１樹脂層１１および第２樹脂層２０は、ガラスクロスなどの基材を含んでいないが、基材を含んでいても構わない。
また、前述した本発明の第１実施形態は、第１樹脂層１１に貫通孔Ｔを形成していたが、第１樹脂前駆体１１ｘに貫通孔を形成しても構わない。
また、前述した本発明の第１実施形態は、第１基板８に複数の貫通孔Ｔを形成しても構わない。
また、前述した本発明の第１実施形態は、実装部品２として半導体素子を例示したが、実装部品２はコンデンサなどでも構わない。
また、前述した本発明の第１実施形態は、第１基板８に第１樹脂層１１および第１無機絶縁層１２を１層ずつ含んでいたが、第１樹脂層１１および第１無機絶縁層１２は複数層配されていても構わない。
また、前述した本発明の第１実施形態は、第１樹脂層１１が金属板７の主面上に配されていたが、第１無機絶縁層１２が金属板７の主面上に配されていても構わない。さらに、その場合、第１無機絶縁層１２と金属板７との間に第３樹脂層２６が配されていても構わない。
また、前述した本発明の第１実施形態は、第１樹脂層１１、第２樹脂層２０および樹脂部１３がフィラー粒子１４を含んでいたが、フィラー粒子１４を含まなくても構わない。
また、前述した本発明の第１実施形態は、電子部品６を金属板７の主面上に直接配しているが、電子部品６を伝熱性の接着部材を介して金属板７に配しても構わない。
また、前述した本発明の第１実施形態は、第２基板９は２層の第２絶縁層１７を含んでいるが、第２絶縁層１７は１層でも、または３層以上含んでいても構わない。
また、前述した本発明の第１実施形態は、第２絶縁層１７は、第３樹脂層２６を含んでいても構わない。
１ 実装構造体
２ 実装部品
３ 部品内蔵基板
４ 第１バンプ
５ 第２バンプ
６ 電子部品
７ 金属板
８ 第１基板
９ 第２基板
１０ 外部電極
１１ 第１樹脂層
１１ｘ 第１樹脂前駆体
１２ 第１無機絶縁層
１３ 樹脂部
１４ フィラー粒子
１５ 第１無機絶縁粒子
１６ 第２無機絶縁粒子
１７ 第２絶縁層
１８ 導電層
１９ ビア導体
２０ 第２樹脂層
２０ｘ 第２樹脂前駆体
２１ 第２無機絶縁層
２２ 第１積層シート
２３ 支持シート
２４ 第２積層シート
２５ 金属層
２６ 第３樹脂層
Ｃ１ 第１凸部
Ｃ２ 第２凸部
Ｃ３ 第３凸部
Ｇ 間隙
Ｔ 貫通孔
Ｖ ビア孔

Claims (9)

  1. 厚み方向に貫通孔が形成された第１基板と、
    該第１基板の一方の主面上に前記貫通孔の一方の開口を覆うように配された金属板と、
    前記第１基板の他方の主面上に前記貫通孔の他方の開口を覆うように配された第２基板と、
    前記貫通孔に収容されて前記金属板の主面上に配された電子部品とを備え、
    前記第１基板は、第１無機絶縁層と該第１無機絶縁層に積層された第１樹脂層とを含んでおり、
    前記第１樹脂層は前記金属板の主面上に配され、前記第１無機絶縁層は前記第１樹脂層上に配されており、
    前記金属板の熱膨張率は、前記第１無機絶縁層の熱膨張率よりも大きく、前記第１樹脂層の熱膨張率よりも小さいことを特徴とする部品内蔵基板。
  2. 請求項１に記載の部品内蔵基板において、
    前記貫通孔内に位置した樹脂部をさらに備え、
    前記第２基板は、第２無機絶縁層を含んでおり、
    前記第２無機絶縁層の熱膨張率は、前記樹脂部の熱膨張率よりも小さいことを特徴とする部品内蔵基板。
  3. 請求項２に記載の部品内蔵基板において、
    前記第２基板は、前記第２無機絶縁層の前記第１基板側に積層された第２樹脂層を含んでおり、
    前記樹脂部は、前記第２樹脂層の一部が前記貫通孔内に入り込んだものであることを特徴とする部品内蔵基板。
  4. 請求項３に記載の部品内蔵基板において、
    前記第１基板は、金属層をさらに含んでおり、
    前記貫通孔の内壁に、前記金属層の端面が露出していることを特徴とする部品内蔵基板。
  5. 請求項１に記載の部品内蔵基板において、
    前記第２基板は、第２無機絶縁層および該第２無機絶縁層に積層された第２樹脂層を含むとともに、前記第２無機絶縁層および前記第２樹脂層を厚み方向に貫通し、前記電子部品に電気的に接続されたビア導体をさらに有することを特徴とする部品内蔵基板。
  6. 請求項５に記載の部品内蔵基板において、
    前記第２樹脂層は、前記第２無機絶縁層の前記電子部品側に積層されており、
    前記ビア導体は、前記第２樹脂層側に位置する一端部の幅が、前記第２無機絶縁層側に位置する他端部の幅よりも大きいことを特徴とする部品内蔵基板。
  7. 請求項１に記載の部品内蔵基板において、
    前記第１無機絶縁層は、互いの一部で接続した複数の第１無機絶縁粒子を具備しているとともに、該複数の第１無機絶縁粒子に囲まれた間隙が形成されており、
    前記第１樹脂層の一部は、前記間隙に入り込んでいることを特徴とする部品内蔵基板。
  8. 厚み方向に貫通孔が形成された第１基板と、
    該第１基板の一方の主面上に前記貫通孔の一方の開口を覆うように配された金属板と、
    前記第１基板の他方の主面上に前記貫通孔の他方の開口を覆うように配された第２基板と、
    前記貫通孔に収容されて前記金属板の主面上に配された電子部品とを備え、
    前記第１基板は、第１無機絶縁層と該第１無機絶縁層に積層された第１樹脂層とを含んでおり、
    前記金属板の熱膨張率は、前記第１無機絶縁層の熱膨張率よりも大きく、前記第１樹脂層の熱膨張率よりも小さく、
    前記第１無機絶縁層は、互いの一部で接続した複数の第１無機絶縁粒子を具備しているとともに、該複数の第１無機絶縁粒子に囲まれた間隙が形成されており、
    前記第１樹脂層の一部は、前記間隙に入り込んでいることを特徴とする部品内蔵基板。
  9. 請求項１または８に記載の部品内蔵基板と、該部品内蔵基板の前記金属板が配された主面とは反対側の主面上に実装された実装部品とを備える実装構造体。
JP2012076761A 2011-09-30 2012-03-29 部品内蔵基板および実装構造体 Active JP5897956B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012076761A JP5897956B2 (ja) 2012-03-29 2012-03-29 部品内蔵基板および実装構造体
PCT/JP2012/075268 WO2013047848A1 (ja) 2011-09-30 2012-09-29 配線基板、部品内蔵基板および実装構造体
US14/348,428 US9807874B2 (en) 2011-09-30 2012-09-29 Wiring substrate, component embedded substrate, and package structure
EP12836336.3A EP2763513B1 (en) 2011-09-30 2012-09-29 Wiring substrate, component embedded substrate, and package structure
CN201280047318.4A CN103843467B (zh) 2011-09-30 2012-09-29 布线基板、部件内置基板以及安装结构体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012076761A JP5897956B2 (ja) 2012-03-29 2012-03-29 部品内蔵基板および実装構造体

Publications (2)

Publication Number Publication Date
JP2013207194A JP2013207194A (ja) 2013-10-07
JP5897956B2 true JP5897956B2 (ja) 2016-04-06

Family

ID=49525960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012076761A Active JP5897956B2 (ja) 2011-09-30 2012-03-29 部品内蔵基板および実装構造体

Country Status (1)

Country Link
JP (1) JP5897956B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233524B2 (ja) * 2014-09-04 2017-11-22 株式会社村田製作所 部品内蔵基板
US9554469B2 (en) * 2014-12-05 2017-01-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Method of fabricating a polymer frame with a rectangular array of cavities
KR102662856B1 (ko) * 2016-03-31 2024-05-07 삼성전기주식회사 인쇄회로기판 및 이를 구비한 카메라 모듈

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787223B2 (ja) * 1987-07-20 1995-09-20 富士通株式会社 プリント基板及びその製造方法
JP5363886B2 (ja) * 2009-06-22 2013-12-11 京セラ株式会社 配線基板の製造方法
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板

Also Published As

Publication number Publication date
JP2013207194A (ja) 2013-10-07

Similar Documents

Publication Publication Date Title
JP5635657B2 (ja) インターポーザーの製造方法
TWI389608B (zh) 嵌入有組件之配線基板及其製造方法
US9936583B2 (en) Wiring board and mounting structure using the same
JP6258347B2 (ja) 配線基板およびこれを用いた実装構造体
JP5436247B2 (ja) 配線基板
JP5361680B2 (ja) 配線基板
JP5897956B2 (ja) 部品内蔵基板および実装構造体
JP5933989B2 (ja) 部品内蔵基板
JP2015213199A (ja) 部品内蔵基板
JP5710066B2 (ja) 配線基板、これを用いた実装構造体および配線基板の製造方法
JP5988372B2 (ja) 配線基板およびその実装構造体
JP2014160705A (ja) 配線基板、これを用いた実装構造体、これを用いた電子装置および配線基板の製造方法
JP5562121B2 (ja) インターポーザー及びそれを用いた実装構造体
JP2012178392A (ja) 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法
JP5894221B2 (ja) インターポーザー、それを用いた実装構造体及び電子機器
JP2016167637A (ja) 積層配線基板および積層体
JP5902559B2 (ja) 配線基板およびその製造方法
JP6001412B2 (ja) 配線基板およびそれを用いた実装構造体
JP5952153B2 (ja) 積層配線基板およびそれを用いた実装構造体
JP5960533B2 (ja) 配線基板およびそれを備えた実装構造体
JP2013030700A (ja) 配線基板および実装構造体
JP2015012082A (ja) 配線基板およびこれを用いた実装構造体
JP5171750B2 (ja) バンプ付き配線基板及び実装構造体
JP2013030699A (ja) 構造体および配線基板
JP2010258319A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160303

R150 Certificate of patent or registration of utility model

Ref document number: 5897956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150