CN103843467B - 布线基板、部件内置基板以及安装结构体 - Google Patents

布线基板、部件内置基板以及安装结构体 Download PDF

Info

Publication number
CN103843467B
CN103843467B CN201280047318.4A CN201280047318A CN103843467B CN 103843467 B CN103843467 B CN 103843467B CN 201280047318 A CN201280047318 A CN 201280047318A CN 103843467 B CN103843467 B CN 103843467B
Authority
CN
China
Prior art keywords
insulating barrier
metallic plate
circuit board
particle
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280047318.4A
Other languages
English (en)
Other versions
CN103843467A (zh
Inventor
林桂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011216758A external-priority patent/JP5623364B2/ja
Priority claimed from JP2012076761A external-priority patent/JP5897956B2/ja
Priority claimed from JP2012110858A external-priority patent/JP5781006B2/ja
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN103843467A publication Critical patent/CN103843467A/zh
Application granted granted Critical
Publication of CN103843467B publication Critical patent/CN103843467B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种响应使与电子部件的连接可靠性得以提高的请求的布线基板、在该布线基板中内置了内置部件的部件内置基板、在布线基板或者部件内置基板上安装了电子部件的安装结构体。具备：金属板(2)；和布线层(5)，其配设在金属板(2)的至少一个主面上，且具有多个绝缘层(3)以及配设在多个绝缘层(3)上的导电层(4)。布线层(5)的多个绝缘层(3)具备：第1绝缘层(6)，其与金属板(2)的一个主面相接地设置、且平面方向的热膨胀系数大于金属板(2)的平面方向的热膨胀系数；和第2绝缘层(7)，其与第1绝缘层(6)相接地层叠在第1绝缘层(6)上、且平面方向的热膨胀系数小于金属板(2)的平面方向的热膨胀系数。第1绝缘层(6)包含树脂(8)。第2绝缘层(7)包含由无机绝缘材料构成的相互连接的多个第1粒子(10)，并且在多个第1粒子(10)彼此之间的间隙处配设有第1绝缘层(6)的一部分。

Description

布线基板、部件内置基板以及安装结构体
技术领域
本发明涉及在电子设备(例如，各种视听设备、家用电器、通信设备、计算机设备及其***设备)等中被使用的布线基板、在该布线基板中内置了内置部件的部件内置基板、在布线基板或者部件内置基板中安装了电子部件的安装结构体。
背景技术
近年来，伴随着被使用于电子设备的电子部件的高性能化，电子部件的发热量不断增大。因而，为了有效地释放由电子部件产生的热，有时会对布线基板的芯材使用金属板。
在日本特开2002-353584号公报中记载了具备如下部件的布线基板，即：成为芯材的金属板；和由覆盖于该金属板的表面与背面两面的树脂以及导电层构成的布线层。
然而，一般而言，金属和树脂彼此的热膨胀系数是不同的，在对布线基板施加热的情况下，由于金属板与绝缘物之间的平面方向的热膨胀差变大，因此会对金属板与布线层之间的边界面施以应力，故存在因该应力而使得布线层从金属板剥离的可能性。
其结果，在布线基板的导电层中发生断线，进而布线基板的电气上的可靠性易下降。因此，请求提高布线基板的电气上的可靠性。
发明内容
本发明的目的在于提供一种响应使布线基板的电气上的可靠性得以提高的请求的布线基板、在该布线基板中内置了内置部件的部件内置基板、在布线基板或者部件内置基板中安装了电子部件的安装结构体。
本发明的一形态所涉及的布线基板具备：金属板；和布线层，其配设在所述金属板的至少一个主面上，且具有多个绝缘层以及配设在该多个绝 缘层上的导电层。该布线层的所述多个绝缘层分别具备：第1绝缘层，其与所述金属板的所述一个主面相接地设置、且平面方向的热膨胀系数大于所述金属板的平面方向的热膨胀系数；和第2绝缘层，其与该第1绝缘层相接地层叠在该第1绝缘层上、且平面方向的热膨胀系数小于所述金属板的平面方向的热膨胀系数。所述第1绝缘层包含树脂。所述第2绝缘层包含由无机绝缘材料构成的相互连接的多个第1粒子，并且在该多个第1粒子彼此之间的间隙处配设有所述第1绝缘层的一部分。
在本发明的上述形态所涉及的布线基板的基础上，所述第2绝缘层的厚度小于所述第1绝缘层的厚度。
根据本发明的一形态所涉及的布线基板，能够提高布线基板的电气上的可靠性。
附图说明
图1是本发明的第1实施方式所涉及的布线基板的截面图。
图2是图1的R1部分的放大截面图。
图3是图2的R2部分的放大截面图。
图4是说明图1所示的布线基板的制造工序的截面图。
图5是本发明的第1实施方式所涉及的安装结构体的截面图。
图6是本发明的第2实施方式所涉及的安装结构体的截面图。
图7是本发明的第3实施方式所涉及的安装结构体的截面图。
图8是图7的R3部分的放大截面图。
图9是图8的R4部分的放大截面图。
具体实施方式
(第1实施方式)
<布线基板>
以下，使用图1～图3，对本发明的第1实施方式所涉及的布线基板进行说明。
图1所示的布线基板1包括：金属板2；和多个布线层5，仅设置在金属板2的一个主面上，且具有多个绝缘层3以及导电层4。
金属板2例如由铜、铝或者它们的合金等高传热性的金属形成，作为用于释放设于布线基板1上的电子部件所发出的热的散热构件而发挥功能，并且作为布线层5的支承构件而发挥功能。金属板2由于使端面露出，因此能够自该端面良好地释放热。
此外，在本实施方式中的布线基板1之中，仅在金属板2的一个主面设有布线层5，金属板2的另一个主面露出在氛围气中。故此，没有遮挡该另一个主面与外部之间的传热的物体，从另一个主面向外部良好地散热，起到提高散热效率的显著效果。
该金属板2，热传导率例如被设定在50W/m·K以上且430W/m·K以下，各方向的热膨胀系数例如被设定在14ppm/℃以上且25ppm/℃以下。
另外，热传导率根据遵循JISC2141-1992的测量方法，例如以激光闪光法进行测量。热膨胀系数使用市场上出售的TMA(Thermo-Mechanical Analysis)装置根据遵循JISK7197-1991的测量方法进行测量。
布线层5在上述的金属板2的一个主面层叠多个(在本实施方式中为3层)，且各层具有多个绝缘层3以及配设在多个绝缘层3上的导电层4。具体而言，布线层5具有自金属板2侧起按照第1绝缘层6、第2绝缘层7以及导电层4的顺序来层叠的构成。另外，布线层5的层叠数只要是1层以上，则可以为任何层。
如图2以及图3所示，第1绝缘层6具有：层区域6A；和填充部6B，该填充部6B与层区域6A的主面相连接，且被填充到后述的第2绝缘层7内的间隙中。层区域6A谋求金属板2与导电层4之间的绝缘、以及金属板2与第2绝缘层7之间的粘接，填充部6B提高第1绝缘层6与第2绝缘层7之间的密接性。
该第1绝缘层6包含树脂8作为主成分。作为构成树脂8的树脂材料，例如列举环氧树脂、聚酰亚胺树脂、丙烯酸树脂、氰酸酯树脂、氟树脂、硅酮树脂、聚苯醚树脂或者双马来酰亚胺三嗪树脂等。另外，第1绝缘层6的各方向的热膨胀系数例如被设定在20ppm/℃以上且50ppm/℃以下，杨氏模量被设定在0.5GPa以上且5GPa以下。另外，杨氏模量例如 使用MTS***公司制造的Nano Indentor XP/DCM进行测量。
此外，第1绝缘层6还包含填充物粒子9，该填充物粒子9既被树脂8覆盖又分散于树脂8中、且由无机绝缘材料形成。作为构成该填充物粒子9的无机绝缘材料，例如列举氧化硅、氧化铝、氧化镁或者氧化钙等，其中尤以低热膨胀系数的观点出发而期望使用氧化硅。另外，填充物粒子9的粒径例如成为0.5μm以上且5μm以下。
此外，在与金属板2相邻的第1绝缘层6中，填充物粒子9较之金属板2侧的区域而更多包含于第2绝缘层7侧的区域。其结果，通过使第1绝缘层6中的第2绝缘层7侧的区域的热膨胀系数接近于第2绝缘层7的热膨胀系数，从而能够减少因第1绝缘层6以及第2绝缘层7的热膨胀系数的差所引起的热应力，能够减少第1绝缘层6和第2绝缘层7之间的剥离。此外，通过使第1绝缘层6中的金属板2侧的区域的热膨胀系数接近于金属板2的热膨胀系数，从而能够减少因第1绝缘层6以及金属板2的热膨胀系数的差所引起的热应力，能够减少第1绝缘层6和金属板2之间的剥离。
在按照厚度均等的方式将该第1绝缘层6进行二分，且将接近于第2绝缘层7的区域设为第1区域，将接近于金属板2的区域设为第2区域的情况下，第1绝缘层6中包含的填充物粒子9的例如55％以上且70％以下位于第1区域，第1绝缘层6中包含的填充物粒子9的例如30％以上且45％以下位于第2区域。关于该点，在沿着第1绝缘层6的厚度方向的截面中能够进行确认。
第2绝缘层7由以热膨胀系数小于第1绝缘层6的树脂材料的无机绝缘材料所形成的大量粒子构成。该粒子具有：第1粒子10、和粒径大于第1粒子10的第2粒子11；且第1粒子10的粒径例如为3nm以上且110nm以下，第2粒子11的粒径例如为0.5μm以上且5μm以下。
这样的第1粒子10以及第2粒子11以在各第2粒子11之间填充有粒径小的大量第1粒子10的方式配置。而且，如图2以及图3所示，通过被填充的第1粒子10彼此之间相互结合，并且第2粒子11和配设在其周围的大量第1粒子10相互结合，从而第2粒子11彼此之间经由大量第1粒子10而相粘接。
此外，第1粒子10彼此之间或者第1粒子10与第2粒子11之间的结合，在保持某种程度的晶粒形状的状态下通过彼此的外周的一部分相结合，且相结合的部分呈缩颈结构。这与如一般的陶瓷制品的烧结那样使陶瓷粒子进行晶粒生长以使粒子间的间隙消减，这些晶粒生长后的粒子彼此之间通过其表面的大部分相结合的结合状态不同。在本实施方式中，关于第2绝缘层7，该绝缘层7中的大量粒子之间的间隙不因大量粒子的结合而消减，而残留于在保持某种程度的晶粒形状的状态下相结合的大量粒子之间。关于该间隙，如果在三维上进行观看，则相互连结，例如呈网眼状。
而且，上述的第1绝缘层6的填充部6B介于第2绝缘层7内的粒子之间的间隙。该填充部6B与第1粒子10或第2粒子11粘接，由此第1绝缘层6不仅仅与第2绝缘层7的主面粘接还与第2绝缘层7的间隙的内面粘接，从而第1绝缘层6与第2绝缘层7之间的粘接面积变大，第1绝缘层6和第2绝缘层7被稳固地粘接。其结果，在对布线基板1施加热的情况下，纵使想要使热膨胀系数大于金属板2的第1绝缘层6发生热膨胀，该热膨胀也因热膨胀系数小的第2绝缘层7而被良好地抑制，从而热膨胀系数变得小于第1绝缘层6。故此，布线层5与金属板2之间的热膨胀的差变小，两者界面处的热应力被缓解，能够良好地抑制金属板2和多个布线层5之间的剥离。
另外，第2绝缘层7具有35体积％以下的间隙，且在该间隙中填充有第1绝缘层6的树脂8的一部分。由此，在第2绝缘层7中，在多个第1粒子10彼此之间的间隙中配设有第1绝缘层6的一部分。此外，第1粒子10以及第2粒子11占第2绝缘层7的65体积％以上，且第1粒子10以及第2粒子11之中，第1粒子10包含20体积％以上且40体积％以下，第2粒子11包含60体积％以上且80体积％以下。作为构成第1粒子10以及第2粒子11的无机绝缘材料，例如举出氧化硅、氧化铝、氧化镁或者氧化钙等，其中尤以低热膨胀系数的观点出发而期望使用氧化硅。由这些材料所形成的第2绝缘层7的各方向的热膨胀系数例如设定在0.6ppm/℃以上且3ppm/℃以下，杨氏模量设定在100GPa以上且150GPa以下。
此外，第2绝缘层7构成为包含粒径大于第1粒子10的第2粒子11。 因此，纵使因第1粒子10彼此之间的结合被破坏而发生的裂纹已达到第2粒子11，但由于该裂纹也会沿着粒径大的第2粒子11的表面迂回地伸长，因此裂纹的伸长会需要较大的能量。其结果，能够减少裂纹的伸长，能够良好地防止第2绝缘层7被破坏。
第1粒子10以及第2粒子11既可以由彼此相同的材料来形成也可以由彼此不同的材料来形成，但是在由相同的材料形成的情况下，由于粒子彼此之间的结合变得稳固，在第2绝缘层7中产生的裂缝得以抑制，故优选。
导电层4有一部分被配设在各第2绝缘层7上，例如由铜等导电材料所形成。此外，各布线层5的导电层4彼此之间，在厚度方向上相互隔开间隔地配设，由通孔导体12来电连接上下层的彼此的导电层4。该导电层4以及通孔导体12例如由铅、锡、银、金、铜、锌、铋、铟或者铝等导电材料所构成。另外，在与金属板12相邻的布线层5中未形成通孔导体12，其结果，导电层4和金属板2被电绝缘。
<布线基板的制造方法>
接下来，使用图4，对上述的布线基板1的制造方法进行说明。
(1)首先，如图4(a)所示，准备金属板2。
金属板2通过对例如由铜或者铝等高传热性材料构成的板体进行适当地加工来制作。
另外，为了提高金属板2和多个层叠薄片3’的粘接强度，也可使金属板2的表面粗糙化。金属板2表面的粗糙化，例如通过利用以蚁酸为主成分的蚀刻液等而在金属板2的表面形成微细的凹凸来进行。
(2)接下来，如图4(b)所示，准备层叠薄片3’，该层叠薄片3’由第2绝缘层7、与第1绝缘层6对应的未固化的树脂薄片6’、和支撑它们的导电性支承体13构成。
层叠薄片3’通过如下的方法来制作。首先，在铜箔等导电性支承体13上涂敷包含大量第1粒子10以及第2粒子11的无机绝缘溶胶，例如在150℃～230℃下加热两小时，由此使无机绝缘溶胶干燥而在支承体17上形成第2绝缘层7。由于该无机绝缘溶胶包含被设定在粒径为微小范围的例如110nm以下的大量第1粒子10，因此由150℃～230℃程度的热而 使第1粒子10的表面的原子活性化，第1粒子10与第2粒子11、以及第1粒子10彼此之间相结合，由此形成了粒子彼此之间稳固地结合的第2绝缘层7。另外，在第2绝缘层7的内部，在粒子之间形成有间隙。
另一方面，由于另行准备树脂薄片6’，因此在PET薄膜上涂敷使未固化树脂溶于溶剂后的清漆，并使之干燥，由此将树脂薄片6’形成为PET薄膜状。另外，所谓未固化，是指遵循ISO472：1999的A-阶段或者B-阶段的状态。
之后，例如通过真空层压装置、辊层压装置或真空冲压机使树脂薄片6’与第2绝缘层7相接地粘合，然后使PET薄膜从树脂薄片6’剥离，由此来制作层叠薄片3’。在该粘合的工序中，在粘合时进行加压，并且以未固化树脂不热固化的温度(不足树脂的聚合开始温度的温度)对树脂薄片6’进行加热，由此使树脂薄片6’的未固化树脂流动化，并使该流动化后的未固化树脂填充到第2绝缘层7的间隙中。
在该填充之际，由于树脂薄片6’中包含的填充物粒子9的宽度大于第2绝缘层7的间隙的宽度，因此该填充物粒子9未被填充到第2绝缘层7的间隙中，而偏在于与第2绝缘层7之间的界面附近。故此，如后所述，由于将树脂薄片6’作为第1绝缘层6，因此第1绝缘层6成为，填充物粒子9较之第2绝缘层7的相反侧而更多包含在第2绝缘层7侧。
(3)接下来，如图4(c)所示，在将层叠薄片3’层叠于金属板2的一个主面的状态下，对该层叠体的两个主面进行加压的同时进行加热。
层叠薄片3’被层叠成树脂薄片6’与金属板2相接。
加热例如是在170℃～220℃的温度下进行的，通过该加热而使树脂薄片6’热固化。金属板2的一个主面上的未固化树脂成为第1绝缘层6的层区域6A，被填充到第2绝缘层7的间隙中的未固化树脂成为第1绝缘层6的填充部6B。
(4)接下来，如图4(d)所示，在第2绝缘层7上形成导电层4，并形成由第1绝缘层6、第2绝缘层7以及导电层4构成的布线层5。
导电层4在从第2绝缘层7去除了导电性支承体13之后例如根据众所周知的半加成法或减去法等而形成为规定的图案。此外，导电层4也可通过使导电性支承体13根据众所周知的光刻技术以及蚀刻技术等图案化 而形成为规定的图案。
(5)然后，如图4(e)、(f)所示，依次重复(2)～(4)的工序，由此依次层叠布线层5。此外，根据需要，在布线层5中形成用于将相互离开的导电层4彼此之间进行电连接的通孔导体12。
通孔导体12按照如下方式而形成，即：在上述(3)的工序以及(4)的工序之间的时刻，例如通过YAG激光装置或者二氧化碳激光装置向第1绝缘层6以及第2绝缘层7照射激光，形成贯通第1绝缘层6以及第2绝缘层7的通孔，在上述(4)的工序中，在形成导电层4之际，根据众所周知的半加成法或减去法等，使导电材料附着于通孔内。
经过以上的工序，制成布线基板1。
<安装结构体>
接下来，对图5所示的在布线基板中安装了电子部件的安装结构体进行说明。
安装结构体14具备：布线基板1；电子部件16，其经由第1焊锡球15被安装在布线基板1的一个主面(与金属板2相反侧的主面)；和底层填料17，其配设在布线基板1与电子部件16之间。
在本实施方式的安装结构体14中，布线基板1在与金属板2相反侧的最外层所配设的布线层5上，露出导电层4的一部分，这样形成有阻焊层18。在从阻焊层18露出的导电层4上，配设有用于与上述的第1焊锡球15或者母板进行连接的第2焊锡球19。阻焊层18，用于在将电子部件安装于布线基板1之际、以及将布线基板1安装于母板之际，抑制第1以及第2焊锡球15、19在导电层4上发生湿润蔓延，良好地防止在期望之处以外的导电层4上附着焊锡。
被安装于布线基板1的电子部件16例如使用LSI或者存储器芯片等半导体元件，例如经由多个第1焊锡球15而通过倒装芯片安装等方式安装于布线基板1。
底层填料17被填充在布线基板1与第1电子部件16之间，用于保护布线基板1与第1电子部件16之间的连接面，例如由环氧树脂或聚酰亚胺树脂等树脂材料所形成。
(第2实施方式)
<安装结构体>
以下，使用图6，对本发明的第2实施方式所涉及的安装结构体进行说明。另外，关于与上述的第1实施方式相同的构成，省略描述。
第2实施方式的安装结构体14具备：布线基板1，其在一个主面(与金属板2相反侧的主面)设有已开口的凹部20；和电子部件16，其以引线接合的方式被安装在凹部20内。
凹部20在厚度方向上贯通布线基板1的各布线层5，且露出金属板2的上表面的一部分作为底面。电子部件16为了搭载在该凹部20的底面上，而使布线层5不介于电子部件16与金属板2之间，因而能够提高金属板2所带来的电子部件16的散热性。
电子部件16经由粘接剂21而与凹部20的底面粘接，从而在凹部20内被固定。作为该粘接剂21，优选使用在树脂中例如填充了50体积％～70体积％程度的银或铜等金属粉末的高传热性的粘接剂。
另一方面，电子部件16经由例如由金或铜等金属材料构成的接合引线22而与在布线基板1的一个主面上形成的导电层4电连接。该导电层4包含在位于与金属板2相反侧的最外层上的布线层5中。另外，虽然本实施方式中的其他布线层5仅由绝缘层3构成，但是其他布线层5也可具有导电层4。
在布线基板1的一个主面上形成的导电层4，连接着接合引线22或者第2焊锡球19。
在凹部20内填充有环氧树脂等密封树脂23。该密封树脂23的一部分自凹部20起鼓起，且在凹部20内以及凹部20外覆盖接合引线22。其结果，能抑制接合引线22的氧化。
上述的第2实施方式的布线基板1能够按如下方式制作，即：在与第1实施方式的(1)～(5)的工序同样地在金属板2的一个主面上形成了多个布线层5之后，例如采用激光加工且喷砂加工，在厚度方向上贯通多个布线层5，来形成使金属板2的一个主面的一部分露出的凹部20。
(第3实施方式)
<安装结构体>
以下，使用图7～图9，对本发明的第3实施方式所涉及的安装结构 体进行说明。另外，关于与上述的第1以及第2实施方式相同的构成，省略描述。
第3实施方式的安装结构体14具备：部件内置基板25，其具有布线基板1和内置于布线基板1的内置部件24；和电子部件16，其被安装在该部件内置基板25的一个主面(与金属板2相反侧的主面)上。该布线基板1与第1实施方式同样地，在部件内置基板25的一个主面上所形成的导电层4上，连接着第1焊锡球15或者第2焊锡球19。
布线基板1包括：第1基板27，其由至少一层的布线层5而构成，并且配设在金属板2的一个主面上；和第2基板28，其由至少一层的布线层而构成，并且配设在第1基板27上。在第1基板27中形成有沿着厚度方向的贯通孔26，该贯通孔26的一方的开口被金属板2覆盖，另一方的开口被第2基板28覆盖。
在贯通孔26内容纳有内置部件24，且内置部件24配设在金属板2的一个主面上。故此，能够将内置部件24所发出的热良好地从金属板2向外部释放，因此能够抑制部件内置基板25内的热的蓄积，能够抑制内置部件24的误动作。另外，内置部件24既可以与金属板2的一个主面相接，也可以经由第2实施方式的粘接剂21而与金属板2的一个主面粘接。
在贯通孔26内填充有对内置部件24进行固定的填充树脂29。作为构成该填充树脂29的树脂材料，能够使用环氧树脂、双马来酰亚胺三嗪树脂或者氰酸酯树脂。此外，填充树脂29优选在第2基板28中与第1基板27相邻的第1绝缘层6的一部分进入到贯通孔26内。其结果，通过锚定效应能够提高第1基板27和第2基板28之间的粘接强度，从而能够减少剥离。
此外，如图9所示，在第1基板27中，期望在贯通孔26的内壁所露出的第2绝缘层7的端面具有第1粒子10突出而成的多个第1凸部30。其结果，通过锚定效应能够提高填充树脂29和贯通孔26的内壁之间的粘接强度，从而能够减少剥离。
此外，如图9所示，在第1基板27中，期望在贯通孔26的内壁所露出的第2绝缘层7的端面具有第2粒子11突出而成的多个第2凸部31。其结果，通过锚定效应能够提高填充树脂29和贯通孔26的内壁之间的粘 接强度，从而能够减少剥离。此外，当在贯通孔26的内壁具有主要由第2粒子11所形成的、大小与第2凸部31为相同程度的凹陷部33时，可获得更良好的锚定效应，由此能够提高填充树脂29和贯通孔26的内壁之间的粘接强度，从而能够减少剥离。
内置部件24例如使用LSI或者功率器件等半导体元件。该内置部件24在一个主面(与金属板2相反侧的主面)具有外部电极32。该外部电极32与设于第2基板28中的通孔导体12连接，且经由通孔导体12以及导电层4而与第1焊锡球15或者第2焊锡球19电连接。
上述的第3实施方式的部件内置基板25能够按如下方式来制作。首先，在与第1实施方式的(1)～(5)的工序同样地在金属板2的一个主面上形成第1基板27之后，例如采用激光加工且喷砂加工，来形成在厚度方向上贯通第1基板27而使金属板2的一个主面的一部分露出的贯通孔26。接下来，在贯通孔26内配置了内置部件24之后，通过重复(2)～(4)的工序，由此在第1基板27上形成第2基板28。此时，也可例如使层叠于第1基板27的树脂薄片6’的一部分进入到贯通孔26内，来形成填充树脂29。
如上所述，能够制作部件内置基板25。此外，通过采用激光加工且喷砂加工来形成贯通孔26，从而能够形成上述的第1凸部30及第2凸部31以及凹陷部33。
另外，本发明并不限于上述的实施方式，也可在不脱离本发明的宗旨的范围内进行各种变更、改良。
例如，在上述的实施方式中，以仅在金属板2的一个主面设有布线层5的构成为例进行了说明，但是也可在金属层2的两个主面设置布线层5，并将布线基板1作为金属核基板。此外，也可将布线基板1用作PoP结构等三维安装结构。
此外，在上述的实施方式中，以将例如LSI或者存储器芯片等半导体元件即电子部件16安装于布线基板1的安装结构体为例进行了说明，但是作为电子部件16也可使用LED等发光元件，并使用安装结构体作为发光装置。在该情况下，通过由第2绝缘层7来构成布线基板1的最上面，从而能够提高可见光的反射率，能够提高发光装置的发光效率。
此外，在上述的实施方式中，虽然对层叠薄片3’使用了导电性支承体13，但是也可取代导电性支承体13而使用PET薄膜等支承体。
符号说明：
1 布线基板
2 金属板
3 绝缘层
3’ 层叠薄片
4 导电层
5 布线层
6 第1绝缘层
6’ 树脂薄片
6A 层区域
6B 填充部
7 第2绝缘层
8 树脂
9 填充物粒子
10 第1粒子
11 第2粒子
12 通孔导体
13 导电性支承体
14 安装结构体
15 第1焊锡球
16 电子部件
17 底层填料
18 阻焊层
19 第2焊锡球
20 凹部
21 粘接剂
22 接合引线
23 密封树脂
24 内置部件
25 部件内置基板
26 贯通孔
27 第1基板
28 第2基板
29 填充树脂
30 第1凸部
31 第2凸部
32 外部电极
33 凹陷部

Claims (8)

1.一种布线基板，其特征在于，具备：
金属板；和
布线层，其配设在所述金属板的至少一个主面上，且具有多个绝缘层以及配设在该多个绝缘层上的导电层，
该布线层的所述多个绝缘层具备：
第1绝缘层，其与所述金属板的所述一个主面相接地设置、且平面方向的热膨胀系数大于所述金属板的平面方向的热膨胀系数；和
第2绝缘层，其与该第1绝缘层相接地层叠在该第1绝缘层上、且平面方向的热膨胀系数小于所述金属板的平面方向的热膨胀系数，
所述第1绝缘层包含树脂，
所述第2绝缘层包含由无机绝缘材料构成的相互连接的多个第1粒子，并且在该多个第1粒子彼此之间的间隙处配设有所述第1绝缘层的一部分。
2.根据权利要求1所述的布线基板，其特征在于，
所述布线层仅配设在所述金属板的所述一个主面上。
3.根据权利要求1所述的布线基板，其特征在于，
所述第2绝缘层还包含经由所述第1粒子相互连接、且粒径大于该第1粒子的多个由无机绝缘材料构成的第2粒子。
4.根据权利要求1所述的布线基板，其特征在于，
所述第2绝缘层的厚度小于所述第1绝缘层的厚度。
5.一种安装结构体，其特征在于，具备：
权利要求1所述的布线基板；和
电子部件，其安装在该布线基板的所述布线层上。
6.一种部件内置基板，其特征在于，具备：
权利要求1所述的布线基板；和
内置部件，其内置于该布线基板。
7.根据权利要求6所述的部件内置基板，其特征在于，
在所述第1绝缘层以及所述第2绝缘层中形成有在厚度方向上贯通的贯通孔，
所述内置部件容纳于所述贯通孔从而配设在所述金属板的主面上。
8.一种安装结构体，其特征在于，具备：
权利要求6所述的部件内置基板；和
电子部件，其安装在该部件内置基板的与配设有所述金属板的主面相反侧的主面上。
CN201280047318.4A 2011-09-30 2012-09-29 布线基板、部件内置基板以及安装结构体 Expired - Fee Related CN103843467B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011216758A JP5623364B2 (ja) 2011-09-30 2011-09-30 配線基板、実装構造体および電子装置
JP2011-216758 2011-09-30
JP2012076761A JP5897956B2 (ja) 2012-03-29 2012-03-29 部品内蔵基板および実装構造体
JP2012-076761 2012-03-29
JP2012-110858 2012-05-14
JP2012110858A JP5781006B2 (ja) 2012-05-14 2012-05-14 発光素子用配線基板および発光装置
PCT/JP2012/075268 WO2013047848A1 (ja) 2011-09-30 2012-09-29 配線基板、部品内蔵基板および実装構造体

Publications (2)

Publication Number Publication Date
CN103843467A CN103843467A (zh) 2014-06-04
CN103843467B true CN103843467B (zh) 2016-11-23

Family

ID=47995872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280047318.4A Expired - Fee Related CN103843467B (zh) 2011-09-30 2012-09-29 布线基板、部件内置基板以及安装结构体

Country Status (4)

Country Link
US (1) US9807874B2 (zh)
EP (1) EP2763513B1 (zh)
CN (1) CN103843467B (zh)
WO (1) WO2013047848A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610105B1 (ja) * 2012-10-22 2014-10-22 株式会社村田製作所 電子部品内蔵モジュール
JP6280710B2 (ja) * 2013-09-02 2018-02-14 新光電気工業株式会社 配線基板、発光装置及び配線基板の製造方法
CN105637987A (zh) * 2013-10-29 2016-06-01 京瓷株式会社 布线基板、使用了该布线基板的安装结构体以及层叠片
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same
DE102014202348A1 (de) * 2014-02-10 2015-08-13 Robert Bosch Gmbh Vorrichtung und Verfahren zur Erhöhung der Sicherheit beim Gebrauch von Batteriesystemen
JP6233524B2 (ja) 2014-09-04 2017-11-22 株式会社村田製作所 部品内蔵基板
JP2017010984A (ja) * 2015-06-17 2017-01-12 日本電産サンキョー株式会社 回路基板
KR102466362B1 (ko) * 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
JP6501075B2 (ja) * 2016-02-24 2019-04-17 パナソニックＩｐマネジメント株式会社 樹脂構造体とその構造体を用いた電子部品及び電子機器
JP2018022823A (ja) * 2016-08-05 2018-02-08 イビデン株式会社 プリント配線板
JP2020017628A (ja) * 2018-07-25 2020-01-30 株式会社豊田自動織機 基板接続構造
CN109637981B (zh) * 2018-11-20 2021-10-12 奥特斯科技(重庆)有限公司 制造部件承载件的方法、部件承载件以及半制成产品

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787223B2 (ja) * 1987-07-20 1995-09-20 富士通株式会社 プリント基板及びその製造方法
JP3132739B2 (ja) 1993-06-24 2001-02-05 日本電信電話株式会社 Ｆａｘ情報送信法及びそれに用いるｆａｘ情報送信装置
JP2756075B2 (ja) * 1993-08-06 1998-05-25 三菱電機株式会社 金属ベース基板およびそれを用いた電子機器
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2002353584A (ja) 2001-05-24 2002-12-06 Hitachi Ltd 両面実装電子装置、その製造方法、及び電子機器
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP2005019750A (ja) * 2003-06-26 2005-01-20 Kyocera Corp セラミック回路基板及びその製造方法並びに電気回路モジュール
JP4878862B2 (ja) * 2005-02-28 2012-02-15 三洋電機株式会社 回路装置
US7473853B2 (en) 2005-02-28 2009-01-06 Sanyo Electric Co., Ltd. Circuit device
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
EP2026642B1 (en) * 2006-06-02 2017-12-27 Murata Manufacturing Co. Ltd. Multilayer ceramic substrate, method for producing the same and electronic component
JP5284235B2 (ja) * 2008-09-29 2013-09-11 日本特殊陶業株式会社 半導体パッケージ
US8569892B2 (en) * 2008-10-10 2013-10-29 Nec Corporation Semiconductor device and manufacturing method thereof
JP2010186789A (ja) * 2009-02-10 2010-08-26 Hitachi Ltd 絶縁回路基板、インバータ装置、及びパワー半導体装置
JP5363886B2 (ja) * 2009-06-22 2013-12-11 京セラ株式会社 配線基板の製造方法
JP5436247B2 (ja) * 2010-01-29 2014-03-05 京セラ株式会社 配線基板
JP2011187473A (ja) * 2010-03-04 2011-09-22 Nec Corp 半導体素子内蔵配線基板
WO2011125354A1 (ja) 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
JP5578962B2 (ja) * 2010-06-24 2014-08-27 新光電気工業株式会社 配線基板
JP5758605B2 (ja) * 2010-09-30 2015-08-05 株式会社テラプローブ 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN103843467A (zh) 2014-06-04
US20140226290A1 (en) 2014-08-14
WO2013047848A1 (ja) 2013-04-04
EP2763513B1 (en) 2016-09-14
EP2763513A1 (en) 2014-08-06
EP2763513A4 (en) 2015-10-21
US9807874B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
CN103843467B (zh) 布线基板、部件内置基板以及安装结构体
CN100562991C (zh) 半导体封装结构及其形成方法
JP4361826B2 (ja) 半導体装置
JP5703010B2 (ja) 半導体パッケージ及びその製造方法
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
JP2007535156A (ja) 埋込み構成要素からの熱伝導
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2013030593A (ja) 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
US20140041907A1 (en) Core substrate and printed circuit board using the same
US8186042B2 (en) Manufacturing method of a printed board assembly
US10262930B2 (en) Interposer and method for manufacturing interposer
TW201503777A (zh) 配線基板
US8829361B2 (en) Wiring board and mounting structure using the same
CN103779290B (zh) 连接基板及层叠封装结构
KR101167453B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP5623364B2 (ja) 配線基板、実装構造体および電子装置
TWI658557B (zh) 線路載板及其製造方法
US8556159B2 (en) Embedded electronic component
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
KR20110075422A (ko) 패키지 기판 및 그 제조방법
JP5430002B2 (ja) 配線基板およびその製造方法
TW200826268A (en) Circuit board structure having embedded semiconductor component
KR20100096910A (ko) 동박적층판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161123