JP5361680B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP5361680B2 JP5361680B2 JP2009268495A JP2009268495A JP5361680B2 JP 5361680 B2 JP5361680 B2 JP 5361680B2 JP 2009268495 A JP2009268495 A JP 2009268495A JP 2009268495 A JP2009268495 A JP 2009268495A JP 5361680 B2 JP5361680 B2 JP 5361680B2
- Authority
- JP
- Japan
- Prior art keywords
- inorganic insulating
- layer
- wiring board
- insulating layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
2 電子部品
3 配線基板
4 バンプ
5 無機絶縁層
5n 無機絶縁ナノ粒子
6 樹脂層
7 導電層
8 ビア導体
9 支持体
C1 第1角部
C2 第2角部
V ビア孔
Claims (10)
- 複数の無機絶縁層と、該無機絶縁層同士の間に介された複数の樹脂層と、前記無機絶縁層及び前記樹脂層を介して厚み方向に離間した複数の導電層と、を備え、
前記複数の樹脂層は、該樹脂層のうちで最上層に位置する第1樹脂層を有し、
前記第1樹脂層は、厚みが他の前記樹脂層よりも小さいことを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記複数の無機絶縁層は、前記第1樹脂層上面に形成され、該無機絶縁層のうちで最上層に位置する第1無機絶縁層と、前記第1樹脂層下面に位置する第2無機絶縁層と、を有し、
前記複数の導電層は、前記第1無機絶縁層上面に形成され、該導電層のうちで最上層に位置する第1導電層と、該第1導電層と該第1導電層下面側で隣接する第2導電層と、を有し、
前記第2導電層は、前記第2無機絶縁層下面に形成され、且つ、前記第1無機絶縁層、前記第1樹脂層及び前記第2無機絶縁層を介して前記第1導電層と離間していることを特徴とする配線基板。 - 請求項2に記載の配線基板において、
前記無機絶縁層及び前記樹脂層を厚み方向に貫通し、厚み方向に離間した前記導電層同士を電気的に接続するビア導体を更に備え、
前記ビア導体は、前記第1無機絶縁層、前記第1樹脂層及び前記第2無機絶縁層を厚み方向に貫通し、前記第1及び第2導電層を電気的に接続する第1ビア導体を有することを特徴とする配線基板。 - 請求項3に記載の配線基板において、
前記第1導電層下面及び前記第1ビア導体側面の間に形成された第1角部には、前記第1無機絶縁層が当接し、
前記第2導電層上面及び前記第1ビア導体側面の間に形成された第2角部には、前記第2無機絶縁層が当接していることを特徴とする配線基板。 - 請求項3に記載の配線基板において、
前記第1ビア導体は、平面方向への断面積が前記第2導電層側から前記第1導電層側に向って小さくなっていることを特徴とする配線基板。 - 請求項3に記載の配線基板において、
前記複数の樹脂層は、前記第2無機絶縁層下面に形成された第2樹脂層を更に有し、
前記第2導電層は、上面が前記第2無機絶縁層下面に当接し、側面及び下面が前記第2樹脂層に当接するように、前記第2無機絶縁層及び前記第2樹脂層に取り囲まれていることを特徴とする配線基板。 - 請求項4に記載の配線基板において、
前記複数の無機絶縁層は、前記第2樹脂層下面に形成された第3無機絶縁層を更に有し、
前記複数の導電層は、前記第2導電層と該第2導電層下面側で隣接する第3導電層を更に有し、
前記第3導電層は、前記第3無機絶縁層下面に形成され、且つ、前記第2樹脂層及び前記第3無機絶縁層を介して前記第1導電層と離間していることを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記複数の無機絶縁層は、該無機絶縁層のうちで最下層に形成された第4無機絶縁層を有し、
前記第4無機絶縁層は、厚みが他の前記無機絶縁層よりも大きいことを特徴とする配線基板。 - 請求項1に記載の配線基板において、
前記樹脂層は、基材を含まないことを特徴とする配線基板。 - 請求項1に記載の配線基板と、
前記配線基板上に形成され、前記導電層と電気的に接続されたバンプと、
前記配線基板上に搭載され、前記バンプを介して前記導電層に電気的に接続された電子部品と、
を備えたことを特徴とする実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268495A JP5361680B2 (ja) | 2009-11-26 | 2009-11-26 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009268495A JP5361680B2 (ja) | 2009-11-26 | 2009-11-26 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011114121A JP2011114121A (ja) | 2011-06-09 |
JP5361680B2 true JP5361680B2 (ja) | 2013-12-04 |
Family
ID=44236235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009268495A Expired - Fee Related JP5361680B2 (ja) | 2009-11-26 | 2009-11-26 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5361680B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5783837B2 (ja) * | 2011-07-29 | 2015-09-24 | 京セラ株式会社 | 金属箔付積層板および配線基板 |
JP5875102B2 (ja) * | 2011-08-26 | 2016-03-02 | 株式会社Steq | 半導体モジュールの製造方法 |
TWI557855B (zh) * | 2011-12-30 | 2016-11-11 | 旭德科技股份有限公司 | 封裝載板及其製作方法 |
JP5952153B2 (ja) * | 2012-09-28 | 2016-07-13 | 京セラ株式会社 | 積層配線基板およびそれを用いた実装構造体 |
JP6001412B2 (ja) * | 2012-10-30 | 2016-10-05 | 京セラ株式会社 | 配線基板およびそれを用いた実装構造体 |
JP2016167637A (ja) * | 2016-06-08 | 2016-09-15 | 京セラ株式会社 | 積層配線基板および積層体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2803751B2 (ja) * | 1989-08-31 | 1998-09-24 | イビデン株式会社 | 多層電子回路基板 |
JPH0816852B2 (ja) * | 1993-07-13 | 1996-02-21 | 日本電気株式会社 | 電源回路 |
JPH09237972A (ja) * | 1996-02-29 | 1997-09-09 | Kyocera Corp | 多層配線基板 |
JP2002204072A (ja) * | 2000-12-28 | 2002-07-19 | Sanyo Electric Co Ltd | 複合積層セラミック基板およびその製造方法 |
-
2009
- 2009-11-26 JP JP2009268495A patent/JP5361680B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011114121A (ja) | 2011-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582944B2 (ja) | 配線基板、積層板及び積層シート | |
JP5635657B2 (ja) | インターポーザーの製造方法 | |
JP5307298B2 (ja) | 配線基板およびその実装構造体 | |
JP5662450B2 (ja) | 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法 | |
JP5734860B2 (ja) | 構造体およびその製造方法 | |
JP5629804B2 (ja) | 配線基板およびその製造方法ならびに積層シート | |
JP5361680B2 (ja) | 配線基板 | |
JP5436247B2 (ja) | 配線基板 | |
JP5933989B2 (ja) | 部品内蔵基板 | |
JP2015213199A (ja) | 部品内蔵基板 | |
JP2013046012A (ja) | 配線基板およびその実装構造体 | |
JP5897956B2 (ja) | 部品内蔵基板および実装構造体 | |
JP5562121B2 (ja) | インターポーザー及びそれを用いた実装構造体 | |
JP2012178392A (ja) | 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法 | |
JP5909528B2 (ja) | 配線基板、積層板及び積層シート | |
JP2016167637A (ja) | 積層配線基板および積層体 | |
JP5383320B2 (ja) | 配線基板及びこれを用いた実装構造体 | |
JP5952153B2 (ja) | 積層配線基板およびそれを用いた実装構造体 | |
JP6001412B2 (ja) | 配線基板およびそれを用いた実装構造体 | |
JP2013030700A (ja) | 配線基板および実装構造体 | |
JP2013030699A (ja) | 構造体および配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130903 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5361680 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |