JP5952153B2 - 積層配線基板およびそれを用いた実装構造体 - Google Patents
積層配線基板およびそれを用いた実装構造体 Download PDFInfo
- Publication number
- JP5952153B2 JP5952153B2 JP2012216744A JP2012216744A JP5952153B2 JP 5952153 B2 JP5952153 B2 JP 5952153B2 JP 2012216744 A JP2012216744 A JP 2012216744A JP 2012216744 A JP2012216744 A JP 2012216744A JP 5952153 B2 JP5952153 B2 JP 5952153B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inorganic insulating
- resin
- resin layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
ることから、積層配線基板の反りを低減することができる。さらに、積層体の最上層および最下層に樹脂層が配置されていることから、積層配線基板におけるクラックの発生を低減することができる。したがって、電気的信頼性に優れた積層配線基板を得ることができる。
(実装構造体)
図1に示した実装構造体1は、例えば各種オーディオビジュアル機器、家電機器、通信機器、コンピュータ装置またはその周辺機器などの電子機器に使用される。この実装構造体1は、電子部品2および電子部品2が実装された積層配線基板3を含んでおり、外部回路基板4に実装されている。
電子部品2は、例えばICまたはLSIなどの半導体素子であり、はんだなどの導電材料からなる第1バンプ5Aを介して積層配線基板3にフリップチップ実装されている。この電子部品2は、例えばシリコン、ゲルマニウム、ガリウム砒素、ガリウム砒素リン、窒化ガリウムまたは炭化珪素などの半導体材料からなる。
外部回路基板4は、例えばマザーボードなどであり、その一主面には、はんだなどの導電材料からなる第2バンプ5Bを介して、実装構造体1が実装されている。外部回路基板4の平面方向への熱膨張率は、17ppm/℃以上30ppm/℃以下に設定されている。
積層配線基板3は、電子部品2と外部回路基板4との間に配置され、電子部品2を駆動もしくは制御するための電源や信号を外部回路基板4から電子部品2へ供給するものである。この積層配線基板3は、複数の樹脂層6および複数の無機絶縁層7が積層されてなる積層体8と、樹脂層6および無機絶縁層7を介して厚み方向に離れて配置されているとともに、それぞれ樹脂層6の一主面または無機絶縁層7の一主面に部分的に配置された複数の配線層9と、複数の樹脂層6および複数の無機絶縁層7を厚み方向に貫通して複数の配線層9同士を接続する複数のビア導体10とを含んでいる。
積層体8は、積層配線基板3の主要部をなすものであり、前述した通り複数の樹脂層6と複数の無機絶縁層7とが積層されてなる。具体的には、この積層体8は複数の樹脂層6と複数の無機絶縁層7とが一層ずつ交互に積層されてなるとともに、積層体8の最上層および最下層には樹脂層6が配置されている。なお、以下、積層配線基板3の各構成要件の配置について、「上」とは厚み方向において電子部品2側を指し、「下」とは厚み方向において外部回路基板4側を指す。
樹脂層6は、無機絶縁層7とともに複数の配線層9同士および複数のビア導体10同士の絶縁を確保するものである。この樹脂層6は、第1樹脂部11と第1樹脂部11の中に分散された第1フィラー粒子12とを含んでいる。また、積層体8に含まれた複数の樹脂層6は、複数の樹脂層6のうち最上層に配置されているとともに積層体8の最上層に配置された第1樹脂層6Aと、複数の樹脂層6のうち最下層に配置されているとともに積層体8の最下層に配置された第2樹脂層6Bと、複数の樹脂層6のうち厚み方向において第1樹脂層6Aと第2樹脂層6Bとの間に配置された複数の第3樹脂層6Cとを具備する。なお、後述するように、第2樹脂層6Bには第2バンプ5Bと接続する配線層9(第2パッド9y)を露出するための第1貫通孔V1が形成されている。
第1樹脂部11は、樹脂層6の主要部をなすものである。この第1樹脂部11は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂またはシアネート樹脂などの樹脂材料からなる。
第1フィラー粒子12は、樹脂層6の熱膨張率を低減するとともに樹脂層6のヤング率を向上させるものである。この第1フィラー粒子12は、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウム、酸化カルシウムまたは水酸化カルシウムなどの無機絶縁材料からなる。また、第1フィラー粒子12は、樹脂層6の難燃性を向上させるために、無機絶縁材料からなる粒子に加えてリンなどを含んだ有機材料からなる粒子をさらに含んでもよい。
無機絶縁層7は、積層体8の熱膨張率を低減するとともに積層体8のヤング率を向上させるものである。この無機絶縁層7は、互いの一部で接続した複数の第1無機絶縁粒子13と、互いの一部で複数の第1無機絶縁粒子13と接続し、かつ第1無機絶縁粒子13よりも粒径が大きい複数の第2無機絶縁粒子14とを含んでいる。そして、無機絶縁層7には、複数の第1無機絶縁粒子13同士および複数の第1無機絶縁粒子13と第2無機絶縁粒子14とに囲まれてなる間隙Gが形成されており、この間隙Gには、樹脂層6の一部が入り込んでいる。
配置された第1無機絶縁層7Aと、複数の無機絶縁層7のうち最下層に配置された第2無機絶縁層7Bと、複数の無機絶縁層7のうち厚み方向において第1無機絶縁層7Aと第2無機絶縁層7Bとの間に配置された第3無機絶縁層7Cとを具備している。
第1無機絶縁粒子13は、例えば、酸化ケイ素、酸化アルミニウム、酸化マグネシウムまたは酸化カルシウムなどの無機絶縁材料からなる。第1無機絶縁粒子13の粒径は、例えば3nm以上110nm以下に設定されている。なお、第1無機絶縁粒子13の粒径は、第1フィラー粒子12の粒径と同様に測定される。
第2無機絶縁粒子14は、例えば第1無機絶縁粒子13と同様の材料からなる。また、第2無機絶縁粒子14の粒径は、例えば0.5μm以上5μm以下に設定されている。なお、第2無機絶縁粒子14は、第1フィラー粒子12の粒径と同様に測定される。
配線層9は、接地用配線、電力供給用配線または信号用配線として機能するものであり、1層の配線層9は、積層体8の上下面または積層体8の層間のいずれかの1層に配置された配線の全てを含んでいる。この配線層9は、例えば、銅、銀、金またはアルミニウムなどの金属材料からなり、中でも、銅からなることが望ましい。
ビア導体10は、厚み方向に離れて配置された一対の配線層9同士を電気的に接続するものである。このビア導体10は、厚み方向に、樹脂層6および無機絶縁層7を貫通して形成されており、例えば、銅、銀、金またはアルミニウムなどの導電性材料からなる。また、厚み方向に沿った断面視において、ビア導体10の幅は、下側から上側に向かって小さくなっている。また、ビア導体10は、第1パッド9xの下面に接続した第1ビア導体10Aと、第2パッド9yの上面に接続した第2ビア導体10Bとを具備している。
けるクラックの発生を低減することができ、ひいては積層配線基板3の電気的信頼性を向上させることができる。
2パッド9yが露出した第1貫通孔V1が形成されている。その結果、実装構造体1と外部回路基板4とを接続するために第2バンプ5Bを溶融した際に、第2樹脂層6Bに形成された第1貫通孔V1の内壁が第2バンプ5Bの流動を抑制するため、平面方向において隣り合う複数の第2パッド9y同士の電気的な短絡が抑制される。
、積層体8における無機絶縁層7の割合が大きくなり、積層体8の熱膨張率を低減することができ、積層配線基板3の熱膨張率を低減することができる。
次に、上述した実装構造体1の製造方法を、図6から図13に基づいて説明する。
(1)図6(a)および図6(b)に示したように、第1無機絶縁粒子13および第2無機絶縁粒子14を含む固形分7´と、この固形分7´が分散した溶剤15とを有する無機絶縁ゾル7xを準備する。無機絶縁ゾル7xは、例えば、固形分7´を10体積%以上50体積%以下含み、溶剤15を50%体積以上90体積%以下含む。また、無機絶縁ゾル7xの固形分7´は、例えば、第1無機絶縁粒子13を20体積%以上90体積%以下含み、第2無機絶縁粒子14を10体積%以上80体積%以下含む。
および風乾によって行なわれる。乾燥温度が、例えば20℃以上溶剤15の沸点(2種類以上の溶剤15を混合している場合には、最も沸点の低い溶剤15の沸点)未満に設定され、乾燥時間が、例えば20秒以上30分以下に設定される。
(6)図10(b)に示したように、一主面に金属箔16が形成された支持体18を準備し、支持体18の金属箔16の一主面に樹脂層6(第1樹脂層6A)および無機絶縁層7(第1無機絶縁層7A)を形成する。具体的には、例えば以下のように行なう。
(11)図13(c)に示したように、第1バンプ5Aを介して積層配線基板3に電子部品2をフリップチップ実装することによって実装構造体1を作製することができる。
(実装構造体)
次に、本発明の第2実施形態に係る積層配線基板を含む実装構造体を、図14を参照しつつ詳細に説明する。なお、上述した第1実施形態と同様の構成に関しては説明を省略する。
次に、上述した第2実施形態の実装構造体1の製造方法を説明する。なお、上述した第1実施形態と同様の方法に関しては説明を省略する。
)の工程と同様の工程において、金属箔16、接着樹脂前駆体層、無機絶縁層7および樹脂前駆体層6xを含む積層シート17を形成する。次いで、(6)の工程と同様の工程において、積層シート17を支持体18に積層した後、未硬化の第1樹脂11xを熱硬化させて樹脂前駆体層6xを樹脂層6にすると同時に、未硬化の第2樹脂を熱硬化させて接着樹脂前駆体層を接着樹脂層19とする。次いで、(7)の工程と同様の工程において、樹脂層6、無機絶縁層7および接着樹脂層19を厚み方向に貫通するビア導体10を形成し、接着樹脂層19の下面に配線層9を形成する。そして、(8)の工程と同様の工程において、(6)および(7)を積層配線基板3の所望の積層数繰り返すことによって、積層配線基板3が作製される。
シートの一主面に塗布してもよい。この場合には、配線層9の形成の前に、機械的に支持シートを剥離すればよい。
2 電子部品
3 積層配線基板
4 外部回路基板
5A 第1バンプ
5B 第2バンプ
6 樹脂層
6A 第1樹脂層
6B 第2樹脂層
6C 第3樹脂層
6x 樹脂前駆体層
7 無機絶縁層
7´ 固形分
7A 第1無機絶縁層
7B 第2無機絶縁層
7C 第3無機絶縁層
7x 無機絶縁ゾル
8 積層体
9 配線層
9A 第1配線層
9B 第2配線層
9C 第3配線層
9x 第1パッド
9y 第2パッド
9z 第1導電部
9w 第2導電部
10 ビア導体
10A 第1ビア導体
10B 第2ビア導体
11 第1樹脂部
11x 未硬化の第1樹脂
12 第1フィラー粒子
13 第1無機絶縁粒子
14 第2無機絶縁粒子
15 溶剤
16 金属箔
17 積層シート
18 支持体
19 接着樹脂層
C1 第1角部
C2 第2角部
G 間隙
G1 第1間隙
G2 第2間隙
V1 第1貫通孔
V2 第2貫通孔
Claims (8)
- 複数の樹脂層および複数の無機絶縁層が最上層および最下層に前記樹脂層を配置して積層されてなる積層体と、最上層の前記樹脂層の上面に配置された第1配線層と、最下層の前記樹脂層の上面または下面に配置された第2配線層とを具備し、
前記第1配線層は、前記樹脂層の下面に貫通孔を塞ぐように配置されて上面が露出した外部接続用の第1パッドを含み、
前記第2配線層は、前記樹脂層の下面に配置されるかまたは前記樹脂層の上面に貫通孔を塞ぐように配置されて下面が露出した外部接続用の第2パッドを含み、
前記複数の無機絶縁層は、最上層の前記樹脂層の直下に配置された第1無機絶縁層を含み、前記複数の樹脂層は、樹脂部の中に複数のフィラー粒子を含んでおり、最上層の前記樹脂層における前記フィラー粒子の含有割合が、上側から下側に向かって大きくなっていることを特徴とする積層配線基板。 - 請求項1に記載の積層配線基板において、
前記積層体の厚み方向の中心から前記第2配線層までの距離が、前記積層体の厚み方向の中心から前記第1配線層までの距離よりも小さく、
前記第2配線層の面積が、前記第1配線層の面積よりも大きいことを特徴とする積層配線基板。 - 請求項1に記載の積層配線基板において、
前記第1配線層は、前記樹脂層の上面に配置されており、
前記第2配線層は、前記樹脂層の上面に配置されていることを特徴とする積層配線基板。 - 請求項1に記載の積層配線基板において、
前記積層体は、前記複数の樹脂層および前記複数の無機絶縁層が交互に配置されていることを特徴とする積層配線基板。 - 請求項1に記載の積層配線基板において、
最上層の前記樹脂層の厚みは、最下層の前記樹脂層の厚みよりも小さいことを特徴とする積層配線基板。 - 請求項1に記載の積層配線基板において、
前記複数の樹脂層は、前記樹脂部中に複数のフィラー粒子を含んでおり、
最上層の前記樹脂層における前記フィラー粒子の含有割合が、最下層の前記樹脂層における前記フィラー粒子の含有割合よりも大きいことを特徴とする積層配線基板。 - 請求項1に記載の積層配線基板において、
前記無機絶縁層は、互いの一部で接続した複数の第1無機絶縁粒子と、互いの一部で該複数の第1無機絶縁粒子と接続し、かつ前記第1無機絶縁粒子よりも粒径が大きい複数の第2無機絶縁粒子とを含むとともに、前記複数の第1無機絶縁粒子同士および前記複数の第1無機絶縁粒子と前記第2無機絶縁粒子とに囲まれてなる間隙が形成されており、
該間隙には、前記樹脂層の一部が入り込んでいることを特徴とする積層配線基板。 - 請求項1ないし7のいずれかに記載の積層配線基板と、該積層配線基板の上面に実装されて前記第1パッドに電気的に接続された電子部品とを備える実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012216744A JP5952153B2 (ja) | 2012-09-28 | 2012-09-28 | 積層配線基板およびそれを用いた実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012216744A JP5952153B2 (ja) | 2012-09-28 | 2012-09-28 | 積層配線基板およびそれを用いた実装構造体 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016114463A Division JP2016167637A (ja) | 2016-06-08 | 2016-06-08 | 積層配線基板および積層体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014072340A JP2014072340A (ja) | 2014-04-21 |
JP5952153B2 true JP5952153B2 (ja) | 2016-07-13 |
Family
ID=50747297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012216744A Active JP5952153B2 (ja) | 2012-09-28 | 2012-09-28 | 積層配線基板およびそれを用いた実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5952153B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034197A (ja) * | 2008-07-28 | 2010-02-12 | Fujitsu Ltd | ビルドアップ基板 |
JP4256454B2 (ja) * | 2008-09-01 | 2009-04-22 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
JP5582944B2 (ja) * | 2009-09-28 | 2014-09-03 | 京セラ株式会社 | 配線基板、積層板及び積層シート |
JP5361680B2 (ja) * | 2009-11-26 | 2013-12-04 | 京セラ株式会社 | 配線基板 |
JP5444136B2 (ja) * | 2010-06-18 | 2014-03-19 | 新光電気工業株式会社 | 配線基板 |
WO2012014875A1 (ja) * | 2010-07-30 | 2012-02-02 | 京セラ株式会社 | 絶縁シート、その製造方法及びその絶縁シートを用いた構造体の製造方法 |
WO2012029622A1 (ja) * | 2010-08-31 | 2012-03-08 | 京セラ株式会社 | 配線基板およびその実装構造体 |
-
2012
- 2012-09-28 JP JP2012216744A patent/JP5952153B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014072340A (ja) | 2014-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5582944B2 (ja) | 配線基板、積層板及び積層シート | |
JP5635657B2 (ja) | インターポーザーの製造方法 | |
JP6099734B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
WO2014119178A1 (ja) | 実装構造体の製造方法 | |
JP6117790B2 (ja) | 配線基板、それを備えた実装構造体 | |
JP6258347B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5361680B2 (ja) | 配線基板 | |
JP6294024B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5933989B2 (ja) | 部品内蔵基板 | |
JP6105316B2 (ja) | 電子装置 | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP2015213199A (ja) | 部品内蔵基板 | |
JP6096538B2 (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP5897956B2 (ja) | 部品内蔵基板および実装構造体 | |
JP2016167637A (ja) | 積層配線基板および積層体 | |
JP5952153B2 (ja) | 積層配線基板およびそれを用いた実装構造体 | |
JP2012178392A (ja) | 配線基板、その実装構造体、絶縁シートおよびそれを用いた配線基板の製造方法 | |
JP6133689B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP6001412B2 (ja) | 配線基板およびそれを用いた実装構造体 | |
JP6001439B2 (ja) | 配線基板および実装構造体 | |
JP5383320B2 (ja) | 配線基板及びこれを用いた実装構造体 | |
JP5909528B2 (ja) | 配線基板、積層板及び積層シート | |
JP2015012082A (ja) | 配線基板およびこれを用いた実装構造体 | |
JP5902559B2 (ja) | 配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5952153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |