JP5893351B2

JP5893351B2 - プリント回路板

Info

Publication number: JP5893351B2
Application number: JP2011246716A
Authority: JP
Inventors: 真哉池田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-11-10
Filing date: 2011-11-10
Publication date: 2016-03-23
Anticipated expiration: 2031-11-10
Also published as: JP2013105785A; US20130119541A1; EP2603063A1

Description

本発明は、プリント配線板に半導体パッケージを実装したプリント回路板に関する。特に、プリント配線板の表裏の面に半導体パッケージを対向するように実装した、高密度な部品配置を可能にするプリント回路板に関する。

近年、携帯電話やビデオカメラのような電子機器は、急速に小型化が進んでおり、電子機器に内蔵されるプリント回路板やそれに実装される電子部品は、高機能化及び小型化を余儀なくされている。

電子部品では、この要求に対応するために、外周にリード端子を設けたＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）と呼ばれる電子部品から、電極を電子部品の裏面にマトリクス状に配置して多ピン化及び小型化した構造へ変化している。このような電子部品としては、ボール電極を用いたＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）やＣＳＰ（ＣｈｉｐＳｉｚｅＰａｋａｇｅ）と呼ばれる半導体パッケージが良く知られている。また、プリント回路板では、小型化の要求に対応するために、これらの半導体パッケージをプリント配線板の両面に実装することで小型化を実現している。

しかしながら半導体パッケージは、電子機器の電源を入れることにより内部に搭載している半導体素子が発熱する。半導体素子の発熱により、半導体パッケージおよび半導体パッケージを実装しているプリント配線板は膨張し変形する。

半導体パッケージをプリント配線板の一方の表面にのみ実装したプリント回路板を図６（ａ）に示す。図６（ａ）において、２１はプリント配線板、２２は半導体パッケージ、２３はプリント配線板２１と半導体パッケージ２２を接合する接続端子であるはんだボール電極である。この場合、半導体素子の発熱により、半導体パッケージ２２とプリント配線板２１は膨張する。半導体パッケージ２２とプリント配線板２１の線膨張係数の差により、はんだボール電極２３には応力が加わることとなる。この応力を緩和するため、半導体パッケージおよび半導体パッケージを実装しているプリント配線板は反ることとなる。

シリコンからなる半導体素子を実装した半導体パッケージ２２の線膨張係数は、ガラスエポキシ樹脂等からなるプリント配線板２１に比べて小さい。従って、図６（ａ）に示したように、半導体パッケージ２２およびそれが実装されているプリント配線板２１は、共に両端が上側に持ち上がるように反る（上側に反る）こととなる。

これに対して、２つの同じ半導体パッケージをプリント配線板の両面に対向するように実装したプリント回路板の断面図を図６（ｂ）に示す。図６（ｂ）において、２４はプリント配線板、２５と２６は半導体パッケージ、２７はプリント配線板２４とそれぞれの半導体パッケージを接合するはんだボール電極である。この場合、半導体パッケージの内部に搭載している半導体素子の発熱により、半導体パッケージ２５と２６とプリント配線板２４は膨張する。半導体パッケージ２５、２６とプリント配線板２４の線膨張係数の差により、はんだボール電極２７に応力が加わることとなる。これにより半導体パッケージ２５は上側に反り、半導体パッケージ２６は下側に反る。しかしながら、プリント配線板２４の表裏面から均等に応力が加わった場合、プリント配線板２４は反ることができない。従って、ボール電極２７に加わった応力は緩和されず、ボール電極２７に溜まったままとなり、ボール電極２７の接合信頼性は著しく低下する。

このような状況から、プリント回路板の表裏の面に半導体パッケージを実装する場合、特許文献１に示すように、半導体パッケージがプリント配線板の表裏の面で対向することを避けたプリント回路設計が多用されている（図６（ｃ））。また特許文献１にでは、接続端子の接合寿命を延ばす方法として、表裏の面で対向する接続パッド２８の面積を、対向しない接続パッド２９の面積よりも大きくすることで、接続端子の接合強度を上昇させ、接合寿命の低下を防ぐことが記載されている。

特開２００４−２７３６１７

しかしながら、電子機器は小型化とともに使用する信号の高周波化も図られている。そのため、プリント配線板の表裏の面に実装する半導体パッケージを距離は、極力近くに実装することが要求されている。すなわち、信号の高周波化に伴い、配線の長さによる信号品質の低下が懸念されるため、表裏面の半導体パッケージの距離が近くすることで、半導体パッケージ間を接続する配線を短くし、伝搬する信号の品質を保つことが必要となる。従って、プリント配線板の表裏の面で対向しないように半導体パッケージを配置したり、特許文献１に示すように一部のみを対向することは、信号品質を保つためには、必須の構成となってきている。

近年プリント回路板には、従来に比べて極端に大きさの小さいＢＧＡタイプの半導体パッケージが使用されるようになってきている。小型の半導体パッケージは、大型の半導体パッケージと比べて、はんだボール電極の径や接続パッドの面積が小さく、またはんだボール電極の数も少ないため、プリント配線板との接合強度が低くなる。さらに、大型の半導体パッケージに比べて基板の厚さも薄くなるため、半導体パッケージ自体の剛性も低くなる。

このような小型の半導体パッケージと通常の半導体パッケージとを、プリント配線板の両面に対向するように実装した場合を、図６（ｄ）に示す。図６（ｄ）において、３１はプリント配線板、３２は通常の半導体パッケージ、３３はプリント配線板と半導体パッケージ３２を接合する接続端子であるはんだボール電極である。３４は小型の半導体パッケージ、３５はプリント配線板３１と半導体パッケージ３４を接合する接続端子であるはんだボール電極である。図６（ｄ）から分かるように、プリント配線板は両端が上になるように反っている［上側に反っている］が、小型のプリント配線板３４は、両端が下になるように反る（下側に反る）ため、ボール電極３５には大きな応力が溜まることとなる。従って、図６（ｄ）に示した小型の半導体パッケージが通常の半導体パッケージの裏面に実装した場合、小型の半導体パッケージの接合信頼性が低下し、接合寿命が短くなるという課題があった。

前記課題を解決するために本発明では、プリント配線板の第１の表面には、マトリックス状に配置された複数の第１のはんだボール電極を介して第１の半導体パッケージが実装され、プリント配線板の第１の表面の裏面となる第２の表面には、マトリックス状に配置された複数の第２のはんだボール電極を介して第２の半導体パッケージが実装されたプリント回路板において、前記第１の半導体パッケージに設けられた第１のはんだボール電極の配置はペリフェラル構造であり、前記第２の半導体パッケージは、前記第１の半導体パッケージよりも外形が小さい半導体パッケージであり、前記プリント配線板の前記第１の半導体パッケージが実装された前記第１の半導体パッケージと対向する領域は、前記第１のはんだボール電極が接合されている第１の領域と、前記第１の領域に囲まれた、前記第１のはんだボール電極が接合されていない領域と対向する第２の領域に分けられており、前記プリント配線板の前記第２の半導体パッケージが実装された前記第２の半導体パッケージと対向する領域は、前記プリント配線板の前記第２の領域の裏面となる領域内に設けられており、前記プリント回路板の所定の断面において、前記プリント配線板の前記第１の領域を形成する部分は、前記第１の半導体パッケージとともに、第１の半導体パッケージの両端側が前記第１の半導体パッケージ側に持ち上がるように反っており、前記プリント配線板の前記第２の領域を形成する部分は、前記第２の半導体パッケージとともに、第２の半導体パッケージの両端側が前記第２の半導体パッケージ側に持ち上がるように反っているプリント回路板を提供している。

本発明によれば、半導体パッケージの接合寿命を低下させずに、プリント回路板の表裏の面で半導体パッケージを対向するように実装した高密度な部品配置が可能となる。

第１の実施形態におけるプリント回路板の断面図第１、第２の半導体パッケージの平面図第１の実施形態におけるプリント配線板の第１、第２の面の平面図第１の実施形態におけるプリント回路板の熱変形が生じた様子を示す断面図比較例１におけるプリント回路板の断面図と平面図従来のプリント回路板断面図

（第１の実施の形態）
本発明の第１の実施の形態を、図１乃至図４を参照して説明する。

図１は第１の実施形態におけるプリント回路板１の断面図である。プリント回路板１は、プリント配線板２の第１の表面２ａに第１の半導体パッケージ４が実装され、プリント配線板２の第１の表面２ａとの裏面となる第２の表面２ｂに第２の半導体パッケージ６が実装されている。

第１の半導体パッケージ４は不図示の半導体素子を搭載しており、はんだボール電極７により、プリント配線板２に形成された第１の接続パッド３に実装されている。また第２の半導体パッケージ６は不図示の半導体素子を搭載しており、はんだボール電極８により、プリント配線板２の第２の接続パッド５に実装されている。

図２（ａ）は、第１の半導体パッケージ４の下面（プリント配線板２と対向する面）の平面図である。図中７は第１の半導体パッケージ４に設けられた複数のはんだボール電極である。図２（ｂ）は、第２の半導体パッケージ６の上面（プリント配線板２と対向する面）の平面図である。８は第２の半導体パッケージ６に設けられた複数のはんだボール電極である。

図３（ａ）は、プリント配線板２の第１の半導体パッケージ４を実装する第１の表面２ａの平面図である。３は第１の半導体パッケージ４のはんだボール電極７と接合される複数の接続パッドである。図３（ａ）に示すように、第１の面２ａの第１の半導体パッケージと対向する領域には、中央部に第１の接続パッド３が設けられていない第２の領域１０が形成されており、第２の領域１０の周囲には、第１の接続パッド３が設けられた第１の領域９が形成されている。

図３（ｂ）は、プリント配線板２の第２の半導体パッケージ６を実装する第２の表面２ｂの平面図である。５は第１の半導体パッケージ６のはんだボール電極８と接合される複数の接続パッドである。図３（ｂ）において、第２の半導体パッケージと対向する領域は、図３（ａ）における第１の接続パッド３が設けられていない第２の領域１０の、裏面となる領域内に形成されている。なお図３（ｂ）において、理解を容易にするため、図３（ａ）に示した第１の領域９と第２の領域１０と対向する領域を点線で示している。

図４は図１に示したプリント回路板１が、半導体パッケージ４と６に搭載された半導体素子の発熱により変形した状態を示す断面図である。プリント配線板２と第１の半導体パッケージ４は、半導体素子の発熱により膨張する。この時、シリコンからなる半導体素子を実装した第１の半導体パッケージ４の線膨張係数は、ガラスエポキシ樹脂等からなるプリント配線板２に比べて小さいため、プリント配線板２と第１の半導体パッケージ４は、両端が上側に持ち上がるように反ろうとする。この時、はんだボール電極７とプリント配線板２を介して対向する位置には、はんだボール電極８は存在しない。従って前述の図６（ａ）と同様に、プリント配線板２と第１の半導体パッケージ４は、図４に示すように両端が上側に持ち上がるように（上側に）反ることとなる。

一方、第２の半導体パッケージ６も、半導体素子の発熱により膨張する。シリコンからなる半導体素子を実装した第２の半導体パッケージ６の線膨張係数は、第１の半導体パッケージ４と同様に、プリント配線板２に比べて小さいため、プリント配線板２と第２の半導体パッケージ６は、両端が下側に下がるように反ろうとする。この時、はんだボール電極８とプリント配線板２を介して対向する位置には、はんだボール電極７は存在しない。従って、プリント配線板２と第２の半導体パッケージ６は、図４に示すように両端が下側に下がるように反る（下側に反る）こととなる。

これは、ガラスエポキシ樹脂等からなるプリント配線板２は、第１の半導体パッケージ４、第２の半導体パッケージ６に比べて変形しやすいため、図４に示すような複雑な変形も可能となる。すなわち、プリント配線板２の外側領域である第１の領域９においては、プリント配線板２は、第１の半導体パッケージ４とともに変形し、プリント配線板２の内側領域である第２の領域１０においては、プリント配線板２は、第２の半導体パッケージ６とともに変形することとなる。

本実施の形態では、第１の半導体パッケージ４を実装する第１の領域９と、第２の半導体パッケージ６を実装する第２の領域１０の各領域を分離している。これにより、半導体パッケージの反る方向が逆になる形態であっても、それぞれに半導体パッケージを接合するはんだボール電極に加わる応力を十分に開放し、接合信頼性を高め接合寿命を延ばし、高密度な部品配置を可能としている。

なお、本実施の形態では、第１の半導体パッケージ４を実装する第１の領域９を外側に、第２の半導体パッケージ６を実装する第２の領域１０を内側中央に配置したが、本発明にそれに限られるものではない。第２の領域１０は、必ずしも第１の領域９の内側中央部に設ける必要はない。ただし、内側中央部に設けることにより、それぞれの半導体パッケージに反りの影響を最も受けない形態とすることができるので最も好適である。

なお、本実施の形態では、プリント配線板２の第２の半導体パッケージ６を実装する第２の表面２ｂにおいて、第２の半導体パッケージと対向する領域は、第１の表面２ａの接続パッド３が設けられていない第２の領域１０の、裏面となる領域内に形成されている。しかしながら本発明では、必ずしも第２の半導体パッケージと対向する領域全体が、第２の領域１０の裏面となる領域内に形成されている必要はない。少なとも第２の半導体パッケージを実装する第２のはんだボール電極８と接合される複数の接続パッド５が、第２の領域１０の裏面となる領域内に形成されていれば良い。

（実施例１）
第１の実施の形態に係る実施例１について説明する。
図１におけるプリント配線板２は、電子機器に内蔵される基板として用いられるもので、外形サイズ１１０×５０ｍｍ、厚さ０．８ｍｍのガラスエポキシ樹脂からなる８層ビルドアップ基板である。

図２（ａ）に示したプリント配線板２に実装される第１の半導体パッケージ４は、外形が１３．０×１３．０ｍｍ、厚さは１．３ｍｍである。はんだボール電極７の間隔は０．５ｍｍ、直径が０．３ｍｍ、はんだボール電極総数が３２０ピンである。また、パッケージ中央部に６．０×６．０ｍｍのサイズで、はんだボール電極が配置されていない領域（第２の領域１０）を有している。このような構造は一般的にペリフェラル構造と呼ばれる。

図２（ｂ）に示した第１の半導体パッケージ４の裏面に実装される第２の半導体パッケージ６は、外形が５．５×５．５ｍｍ、厚さが１．１ｍｍである。はんだボール電極８の間隔は０．５ｍｍ、直径は０．３ｍｍ、はんだボール電極総数が６４ピンの小型の半導体パッケージである。半導体パッケージ６は、プリント配線板２の第２の領域１０に対向する領域内に実装されている。すなわち、第２の領域１０に対向する領域内に第２の半導体パッケージ６を接続する接続パッド５全体が入るよう実装されている。

プリント回路板１の各ボール電極の耐久性を測定するため、熱ストレス試験を行った。熱ストレス試験は、チャンバーの内部にプリント回路板１を配置し、−２５℃で９分間保持、１分かけて雰囲気を１２５℃に交換し、１２５℃で再び９分間保持し、１分かけて雰囲気を−２５℃に交換する工程を１サイクルとして行った。実施例１のプリント回路板１は３８０サイクルで、第２の半導体パッケージ６の角部のはんだボール電極８が破断した。破断の検知は、各はんだボール電極の抵抗値をオンラインで計測し、抵抗値が１０％以上上昇した場合破断と判断した。

通常プリント回路板の熱ストレス試験では、２６０サイクル〜３１０サイクル以上であれば良品と判断される。従って実施例１の形態は、十分にその条件を満足するものであった。なお、熱ストレス試験の良品判定は、ＪＥＩＴＡ（電子情報技術産業協会）の報告データ（環境調和型先端実装技術成果報告会２０１１鉛フリーはんだの熱疲労寿命予測式について）を考慮した。

（比較例１）
図５（ａ）は比較例１におけるプリント回路板１１の断面図である。図５（ａ）において図１と同じ部材は同じ符号を付している。プリント回路板１１は、プリント配線板１２の第１の表面１２ａに第１の半導体パッケージ４が実装され、プリント配線板１２の第２の表面１２ｂに第２の半導体パッケージ６が実装されている。第１の半導体パッケージ４は、第１の接続パッド３とはんだボール電極７により、プリント配線板２に実装されている。また第２の半導体パッケージ６は、第２の接続パッド５とはんだボール電極８により、プリント配線板２に実装されている。なお、比較例１において、プリント配線板１２、第１の半導体パッケージ４及び第２の半導体パッケージ６の各寸法は、前述の実施例１と同様である。

図５（ｂ）は、プリント回路板１１の接続パッド３と接続パッド５の重なりを第１の半導体パッケージ上面から透視して示した平面図である。１２はプリント配線板、１３は第１の半導体パッケージの外形、３は第１の接続パッド、１４は第２の半導体パッケージの外形、５は第２の接続パッドである。第１の半導体パッケージ４のはんだボール電極７が接合される接続パッド３と、第２の半導体パッケージ６のはんだボール電極８が接合される接続パッド５とは、プリント配線板の表裏の面で対向するように配置されている。第２の接続パッド５の６４端子のうち、５６端子が第１の接続パッド３と重なっている。

比較例１の場合、プリント配線板１２は、はんだボール電極７と８に挟まれた領域では、表裏面から拘束されることとなる。そのため、プリント配線板１２は、半導体パッケージの伸びと反りに対して追従できないため、応力がかかり耐久性が低下する。

プリント回路板１１の各ボール電極の耐久性を測定するため、実施例１と同様の熱ストレス試験を行った。試験の結果、プリント回路板１は２５０サイクルで、第２の半導体パッケージ６の角部のはんだボール電極８が破断した。

１、１１、１５、２１、２４プリント回路板
２、１２、１６、２２、２５、２６プリント配線板
３第１の接続パッド
４第１の半導体パッケージ
５第２の接続パッド
６第２の半導体パッケージ
７、８、２３、２７はんだボール電極
９第１の領域
１０第２の領域

Claims

プリント配線板の第１の表面には、マトリックス状に配置された複数の第１のはんだボール電極を介して第１の半導体パッケージが実装され、プリント配線板の第１の表面の裏面となる第２の表面には、マトリックス状に配置された複数の第２のはんだボール電極を介して第２の半導体パッケージが実装されたプリント回路板において、
前記第１の半導体パッケージに設けられた第１のはんだボール電極の配置はペリフェラル構造であり、前記第２の半導体パッケージは、前記第１の半導体パッケージよりも外形が小さい半導体パッケージであり、
前記プリント配線板の前記第１の半導体パッケージが実装された前記第１の半導体パッケージと対向する領域は、前記第１のはんだボール電極が接合されている第１の領域と、前記第１の領域に囲まれた、前記第１のはんだボール電極が接合されていない第２の領域に分けられており、
前記プリント配線板の前記第２の半導体パッケージが実装された前記第２の半導体パッケージと対向する領域は、前記プリント配線板の前記第２の領域の裏面となる領域内に設けられており、
前記プリント回路板の所定の断面において、前記プリント配線板の前記第１の領域を形成する部分は、前記第１の半導体パッケージとともに、第１の半導体パッケージの両端側が前記第１の半導体パッケージ側に持ち上がるように反っており、前記プリント配線板の前記第２の領域を形成する部分は、前記第２の半導体パッケージとともに、第２の半導体パッケージの両端側が前記第２の半導体パッケージ側に持ち上がるように反っていることを特徴とするプリント回路板。
プリント配線板の第１の表面には、マトリックス状に配置された複数の第１のはんだボール電極を介して第１の半導体パッケージが実装され、プリント配線板の第１の表面の裏面となる第２の表面には、マトリックス状に配置された複数の第２のはんだボール電極を介して第２の半導体パッケージが実装されたプリント回路板において、
前記第１の半導体パッケージに設けられた第１のはんだボール電極の配置はペリフェラル構造であり、
前記第２の半導体パッケージは、前記第１の半導体パッケージよりも外形が小さい半導体パッケージであり、
前記プリント配線板の前記第１の半導体パッケージが実装された前記第１の半導体パッケージと対向する領域は、前記第１のはんだボール電極が接合されている第１の領域と、前記第１の領域に囲まれた、前記第１のはんだボール電極が接合されていない第２の領域に分けられており、
前記プリント配線板の前記第２の半導体パッケージが実装された前記第２のはんだボール電極が形成されている領域は、前記プリント配線板の前記第２の領域の裏面となる領域内に設けられており、
前記プリント回路板の所定の断面において、前記プリント配線板の前記第１の領域を形成する部分は、前記第１の半導体パッケージとともに、第１の半導体パッケージの両端側が前記第１の半導体パッケージ側に持ち上がるように反っており、前記プリント配線板の前記第２の領域を形成する部分は、前記第２の半導体パッケージとともに、第２の半導体パッケージの両端側が前記第２の半導体パッケージ側に持ち上がるように反っていることを特徴とするプリント回路板。