JP5836993B2 - インバータ装置 - Google Patents

インバータ装置 Download PDF

Info

Publication number
JP5836993B2
JP5836993B2 JP2013060493A JP2013060493A JP5836993B2 JP 5836993 B2 JP5836993 B2 JP 5836993B2 JP 2013060493 A JP2013060493 A JP 2013060493A JP 2013060493 A JP2013060493 A JP 2013060493A JP 5836993 B2 JP5836993 B2 JP 5836993B2
Authority
JP
Japan
Prior art keywords
free
diodes
lead frame
length
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013060493A
Other languages
English (en)
Other versions
JP2014187790A (ja
Inventor
大西　正己
正己 大西
健 徳山
健 徳山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2013060493A priority Critical patent/JP5836993B2/ja
Priority to US14/198,034 priority patent/US9407166B2/en
Publication of JP2014187790A publication Critical patent/JP2014187790A/ja
Application granted granted Critical
Publication of JP5836993B2 publication Critical patent/JP5836993B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/34—Snubber circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inverter Devices (AREA)

Description

本発明は、直流電力を交流電力に変換するインバータ装置に関する。
従来、ＩＧＢＴやＭＯＳＦＥＴをスイッチング素子に用いて直流電力を交流電力に変換するインバータ装置が広く利用されている。こうしたインバータ装置では、スイッチング時に発生する逆起電力から回路を保護するために、スイッチング素子と逆並列に還流ダイオードが接続されている。
特許文献１には、複数のＩＧＢＴチップと還流ダイオードチップを並列に接続して構成されたＩＧＢＴパッケージにおいて、これらを分散して配置することで、電流や熱が部分的に集中するのを防止する技術が開示されている。
特開平１０−９３０８５号公報
上記特許文献１に記載されたような還流ダイオードの配置方法では、互いに隣接し合うチップ同士の間隔が狭いため、各還流ダイオードの放熱を十分に行うことができない可能性がある。
本発明によるインバータ装置は、スイッチング素子と、スイッチング素子とそれぞれ並列に接続された複数の還流ダイオードと、還流ダイオードのアノード端子およびスイッチング素子の一端側に接続された第１の導体板と、還流ダイオードのカソード端子およびスイッチング素子の他端側に接続された第２の導体板と、を備える。還流ダイオードは、多角形形状をそれぞれ有しており、互いに隣接する位置に配置された還流ダイオード同士は、いずれか１つの頂点同士が互いに対向するように配置されており、還流ダイオードは、第１の導体板における電流経路の長さと第２の導体板における電流経路の長さとの合計が、少なくとも２つ以上の還流ダイオードについて略同一となるように配置されている。
本発明によれば、複数の還流ダイオードを並列接続した場合に、各還流ダイオードの放熱を十分に行うことができる。
本発明に係るインバータ装置の回路構成を示す図である。 温度によるダイオードの電気的特性の変化を説明するための図である。 本発明の第１の実施形態によるインバータ装置の実装配置を示した三面図である。 本発明の第１の実施形態における上アーム部の還流電流経路の一例を示す図である。 本発明の第２の実施形態によるインバータ装置の実装配置を示した三面図である。 本発明の第２の実施形態における上アーム部の還流電流経路の一例を示す図である。 本発明の第３の実施形態によるインバータ装置の実装配置を示した三面図である。 本発明の第３の実施形態における上アーム部および下アーム部の駆動電流経路の一例を示す図である。 本発明の第４の実施形態によるインバータ装置の実装配置を示した三面図である。 本発明の第４の実施形態における上アーム部の還流電流経路の一例を示す図である。 本発明の第５の実施形態によるインバータ装置の実装配置を示した三面図である。 本発明の第６の実施形態によるインバータ装置の実装配置を示した三面図である。 本発明の第７の実施形態によるインバータ装置の実装配置を示した立体分解図である。 本発明の第７の実施形態によるインバータ装置の実装配置を示した図である。 本発明の第７の実施形態における下アーム部の還流電流経路の一例を示す図である。 本発明の第８の実施形態によるインバータ装置の実装配置を示した図である。 本発明の第９の実施形態によるインバータ装置の実装配置を示した図である。 本発明の第１０の実施形態によるインバータ装置１００の実装配置を示した図である。
以下、図面を参照して、本発明に係るインバータ装置について説明する。図１は、本発明に係るインバータ装置１００の回路構成を示す図である。インバータ装置１００は、ゲート駆動回路２００、負荷３００、直流電源４００およびキャパシタ５００と接続されており、スイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄにより構成される上アーム部と、スイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄにより構成される下アーム部とを備える。
スイッチング素子１０１、１０２は、半導体素子であるＩＧＢＴを用いて構成されている。スイッチング素子１０１のコレクタ端子は、直流電源４００へとつながるＰ端子に接続されており、スイッチング素子１０１のエミッタ端子は、負荷３００へとつながるＡＣ端子に接続されている。スイッチング素子１０２のコレクタ端子は、スイッチング素子１０１のエミッタ端子と同様に、負荷３００へとつながるＡＣ端子に接続されており、スイッチング素子１０２のエミッタ端子は、グランドへとつながるＮ端子に接続されている。また、スイッチング素子１０１、１０２のゲート端子は、ゲート駆動回路２００に接続されている。
スイッチング素子１０１、１０２のスイッチング状態は、ゲート駆動回路２００から出力される駆動信号に応じてそれぞれ制御される。インバータ装置１００は、ゲート駆動回路２００からの駆動信号に応じて、スイッチング素子１０１、１０２を所定のタイミングでそれぞれオンまたはオフさせる。これにより、直流電源４００から供給される直流電力を交流電力に変換し、負荷３００に供給する。なお、ＩＧＢＴの代わりに他の素子、たとえばＭＯＳＦＥＴなどをスイッチング素子１０１、１０２として用いてもよい。
還流ダイオード１０３ａ〜１０３ｄは、スイッチング素子１０１とそれぞれ並列に接続されており、還流ダイオード１０４ａ〜１０４ｄは、スイッチング素子１０２とそれぞれ並列に接続されている。還流ダイオード１０３ａ〜１０３ｄの各アノード端子は、スイッチング素子１０１のエミッタ端子と同様に、ＡＣ端子に接続されており、還流ダイオード１０３ａ〜１０３ｄの各カソード端子は、スイッチング素子１０１のコレクタ端子と同様に、Ｐ端子に接続されている。還流ダイオード１０４ａ〜１０４ｄの各アノード端子は、スイッチング素子１０２のエミッタ端子と同様に、Ｎ端子に接続されており、還流ダイオード１０４ａ〜１０４ｄの各カソード端子は、スイッチング素子１０２のコレクタ端子と同様に、ＡＣ端子に接続されている。
なお、還流ダイオード１０３ａ〜１０３ｄには、インダクタンス成分Ｌ１ａ〜Ｌ１ｄがそれぞれ直列に接続されている。同様に、還流ダイオード１０４ａ〜１０４ｄには、インダクタンス成分Ｌ２ａ〜Ｌ２ｄがそれぞれ直列に接続されている。これらのインダクタンス成分の値は、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの実装配置や、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄを経由して流れる電流の経路によってそれぞれ異なる。これにより、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの各々において、スイッチング時の電流変化にばらつきが生じる。その結果、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの発熱量において偏差が生じ、経年劣化状態や電気的特性の差につながる。
図２は、温度によるダイオードの電気的特性の変化を説明するための図である。たとえば、ＳｉＣ（炭化ケイ素）を用いたショットキバリアダイオード（ＳｉＣ−ＳＢＤ）の場合、アノード−カソード間の電圧をＶｆとし、電流をＩｆとすると、電圧Ｖｆに対する電流Ｉｆの大きさは、温度に応じて図２に示すように変化する。したがって、これを図１の還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄとして用いた場合、上記のように、発熱量の偏差が電気的特性の差につながることが分かる。
そこで本発明では、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄを含む各半導体素子の配置をインバータ装置１００において工夫することで、インダクタンス成分Ｌ１ａ〜Ｌ１ｄおよびＬ２ａ〜Ｌ２ｄをそれぞれ均一化し、発熱量の偏差を低減するようにした。以下に説明する各実施形態では、インバータ装置１００の様々な実装配置例についてそれぞれ説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態によるインバータ装置１００の実装配置を示した三面図である。図３に示すように、本実施形態では、上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄは、高圧側リードフレーム１０５と接続用リードフレーム１０６の間に挟まれて配置されている。また、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄは、低圧側リードフレーム１０８と交流リードフレーム１０７の間に挟まれて配置されている。スイッチング素子１０１、１０２は、表面側にエミッタ端子、裏面側にコレクタ端子がそれぞれ設けられており、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄは、表面側にアノード端子、裏面側にカソード端子がそれぞれ設けられている。
上アーム部において、スイッチング素子１０１のコレクタ端子および還流ダイオード１０３ａ〜１０３ｄの各カソード端子は、高圧側リードフレーム１０５に接続されている。高圧側リードフレーム１０５の上端部には、前述のＰ端子が形成されている。すなわち、スイッチング素子１０１のコレクタ端子と還流ダイオード１０３ａ〜１０３ｄの各カソード端子は、高圧側リードフレーム１０５を介して、図１の直流電源４００に接続されている。
また、スイッチング素子１０１のエミッタ端子および還流ダイオード１０３ａ〜１０３ｄの各アノード端子は、金属スペーサ１０９を介して接続用リードフレーム１０６に接続されている。接続用リードフレーム１０６の右下端部は、交流リードフレーム１０７と接合されており、交流リードフレーム１０７の上端部には、前述のＡＣ端子が形成されている。すなわち、スイッチング素子１０１のエミッタ端子と還流ダイオード１０３ａ〜１０３ｄの各アノード端子は、接続用リードフレーム１０６および交流リードフレーム１０７を介して、図１の負荷３００に接続されている。
一方、下アーム部において、スイッチング素子１０２のコレクタ端子および還流ダイオード１０４ａ〜１０４ｄの各カソード端子は、交流リードフレーム１０７に接続されている。交流リードフレーム１０７の上端部には、上記のようにＡＣ端子が形成されている。すなわち、スイッチング素子１０２のコレクタ端子と還流ダイオード１０４ａ〜１０４ｄの各カソード端子は、交流リードフレーム１０７を介して、図１の負荷３００に接続されている。
また、スイッチング素子１０２のエミッタ端子および還流ダイオード１０４ａ〜１０４ｄの各アノード端子は、金属スペーサ１０９を介して低圧側リードフレーム１０８に接続されている。低圧側リードフレーム１０８の上端部には、前述のＮ端子が形成されている。すなわち、スイッチング素子１０２のエミッタ端子と還流ダイオード１０４ａ〜１０４ｄの各アノード端子は、低圧側リードフレーム１０８を介して、図１の回路図に示したグランドに接続されている。
還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄは、正方形形状をそれぞれ有している。上アーム部の還流ダイオード１０３ａ〜１０３ｄは、各辺の方向に対して斜め４５°の方向に延びる直線上に並べて実装配置されている。一方、下アーム部の還流ダイオード１０４ａ〜１０４ｄは、図の左右方向に対して各辺の方向が斜め４５°となるような向きに、直線上に並べて実装配置されている。このような配置により、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄでは、対向する位置にある頂点同士を近接させて、辺同士を近接させないようにすることができる。すなわち、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士は、いずれか１つの頂点同士が互いに対向するように配置されている。
上記のような配置とすることで、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄにおいて、互いの熱的な干渉を軽減することができる。そのため、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
なお、還流ダイオード１０３ａ〜１０３ｄでは、還流ダイオード１０３ａと１０３ｂ、還流ダイオード１０３ｂと１０３ｃ、還流ダイオード１０３ｃと１０３ｄがそれぞれ互いに隣接している。すなわち、４個の還流ダイオード１０３ａ〜１０３ｄに対して、対向する頂点の組の合計数は３つである。同様に、４個の還流ダイオード１０４ａ〜１０４ｄに対しても、対向する頂点の組の合計数は３つである。このように、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄは、互いに対向する頂点の組の合計数が、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの各合計数よりも１少なくなるようにそれぞれ配置されている。こうした配置とすることで、これらを環状に配置した場合と比べて、互いの熱的な干渉をさらに低減し、放熱性能を向上させることができる。
図４は、本発明の第１の実施形態における上アーム部の還流電流経路の一例を示す図である。なお図４では、還流電流経路を分かりやすく示すために、スイッチング素子１０１、１０２の図示を省略している。
本実施形態において、上アーム部の還流ダイオード１０３ａ〜１０３ｄを経由して流れる還流電流は、接続用リードフレーム１０６および高圧側リードフレーム１０５において、図４に示すような電流経路１１０をそれぞれ通る。具体的には、ＡＣ端子から入力された還流電流は、最初に交流リードフレーム１０７を通過した後、接続用リードフレーム１０６に到達する。接続用リードフレーム１０６では、交流リードフレーム１０７との接合部から、還流ダイオード１０３ａ〜１０３ｄの各アノード端子まで、実線で示した電流経路１１０を通って還流電流が流れる。還流ダイオード１０３ａ〜１０３ｄを通過すると、還流電流は、高圧側リードフレーム１０５において、還流ダイオード１０３ａ〜１０３ｄの各カソード端子からＰ端子まで、破線で示した電流経路１１０を通って流れる。
ここで、実線で示した接続用リードフレーム１０６における電流経路１１０の長さは、交流リードフレーム１０７を介して負荷３００側に接続された右下端部から、還流ダイオード１０３ａ〜１０３ｄの各アノード端子までの接続用リードフレーム１０６上の長さとほぼ等しい。また、破線で示した高圧側リードフレーム１０５における電流経路１１０の長さは、還流ダイオード１０３ａ〜１０３ｄの各カソード端子から、直流電源４００の正極側に接続されたＰ端子、すなわち上端部までの高圧側リードフレーム１０５上の長さとほぼ等しい。これらの長さの合計は、全ての還流ダイオード１０３ａ〜１０３ｄについて、大体同じ程度である。このように、本実施形態では、接続用リードフレーム１０６における電流経路１１０の長さと、高圧側リードフレーム１０５における電流経路１１０の長さとの合計が、全ての還流ダイオード１０３ａ〜１０３ｄについて略同一となるように、還流ダイオード１０３ａ〜１０３ｄが配置されている。これにより、図１に示したインダクタンス成分Ｌ１ａ〜Ｌ１ｄを均一化することができる。したがって、還流ダイオード１０３ａ〜１０３ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
なお、図４では上アーム部における還流電流経路の一例を示したが、下アーム部における還流電流経路についても同様である。すなわち、低圧側リードフレーム１０８における電流経路の長さと、交流リードフレーム１０７における電流経路の長さとの合計が、全ての還流ダイオード１０４ａ〜１０４ｄについて略同一となるように、還流ダイオード１０４ａ〜１０４ｄが配置されている。これにより、図１に示したインダクタンス成分Ｌ２ａ〜Ｌ２ｄを均一化することができる。したがって、還流ダイオード１０４ａ〜１０４ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
以上説明した本発明の第１の実施形態によれば、以下の作用効果を奏する。
（１）インバータ装置１００において、スイッチング素子１０１、１０２と、正方形形状を有する還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄとは、それぞれ並列に接続されている。互いに隣接する位置に配置された還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄ同士は、いずれか１つの頂点同士が互いに対向するように配置されている。このようにしたので、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、これらの放熱を十分に行うことができる。
（２）上アーム部において、還流ダイオード１０３ａ〜１０３ｄのアノード端子およびスイッチング素子１０１の一端側（エミッタ端子側）には、接続用リードフレーム１０６が接続されており、還流ダイオード１０３ａ〜１０３ｄのカソード端子およびスイッチング素子１０１の他端側（コレクタ端子側）には、高圧側リードフレーム１０５が接続されている。還流ダイオード１０３ａ〜１０３ｄは、接続用リードフレーム１０６における電流経路１１０の長さと、高圧側リードフレーム１０５における電流経路１１０の長さとの合計が、全ての還流ダイオード１０３ａ〜１０３ｄについて略同一となるように配置されている。具体的には、交流リードフレーム１０７を介して負荷３００側に接続された接続用リードフレーム１０６の右下端部から、各還流ダイオード１０３ａ〜１０３ｄのアノード端子までの接続用リードフレーム１０６上の長さと、各還流ダイオード１０３ａ〜１０３ｄのカソード端子から、直流電源４００の正極側に接続された高圧側リードフレーム１０５の上端部までの高圧側リードフレーム１０５上の長さとの合計が、全ての還流ダイオード１０３ａ〜１０３ｄについて略同一となるように、還流ダイオード１０３ａ〜１０３ｄは配置されている。このようにしたので、インダクタンス成分Ｌ１ａ〜Ｌ１ｄを均一化し、還流ダイオード１０３ａ〜１０３ｄの電気的特性を揃えることができる。
（３）また、下アーム部において、還流ダイオード１０４ａ〜１０４ｄのアノード端子およびスイッチング素子１０２の一端側（エミッタ端子側）には、低圧側リードフレーム１０８が接続されており、還流ダイオード１０４ａ〜１０４ｄのカソード端子およびスイッチング素子１０２の他端側（コレクタ端子側）には、交流リードフレーム１０７が接続されている。還流ダイオード１０４ａ〜１０４ｄは、低圧側リードフレーム１０８における電流経路１１０の長さと、交流リードフレーム１０７における電流経路１１０の長さとの合計が、全ての還流ダイオード１０４ａ〜１０４ｄについて略同一となるように配置されている。具体的には、直流電源４００の負極側に接続された低圧側リードフレーム１０８の上端部から、各還流ダイオード１０４ａ〜１０４ｄのアノード端子までの低圧側リードフレーム１０８上の長さと、各還流ダイオード１０４ａ〜１０４ｄのカソード端子から、負荷３００側に接続された交流リードフレーム１０７の上端部までの交流リードフレーム１０７上の長さとの合計が、全ての還流ダイオード１０４ａ〜１０４ｄについて略同一となるように、還流ダイオード１０４ａ〜１０４ｄは配置されている。このようにしたので、インダクタンス成分Ｌ２ａ〜Ｌ２ｄを均一化し、還流ダイオード１０４ａ〜１０４ｄの電気的特性を揃えることができる。
（４）還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄは、互いに対向する頂点の組の合計数が、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの各合計数よりも１少なくなるようにそれぞれ配置されている。このようにしたので、放熱性能をさらに向上させることができる。
（第２の実施形態）
図５は、本発明の第２の実施形態によるインバータ装置１００の実装配置を示した三面図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図５に示すような位置関係でそれぞれ並べて配置されている。この配置では、前述の第１の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士が、いずれか１つの頂点同士が互いに対向するように配置されている。そのため、互いの熱的な干渉を軽減し、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
図６は、本発明の第２の実施形態における上アーム部の還流電流経路の一例を示す図である。なお図６では、還流電流経路を分かりやすく示すために、スイッチング素子１０１、１０２の図示を省略している。
本実施形態では、還流ダイオード１０３ａおよび１０３ｂについては、接続用リードフレーム１０６における電流経路１１０の長さと、高圧側リードフレーム１０５における電流経路１１０の長さとの合計が略同一である。また、これとは別に、残りの還流ダイオード１０３ｃおよび１０３ｄについても、接続用リードフレーム１０６における電流経路１１０の長さと、高圧側リードフレーム１０５における電流経路１１０の長さとの合計が略同一である。したがって、インダクタンス成分Ｌ１ａ、Ｌ１ｂを均一化すると共に、インダクタンス成分Ｌ１ｃ、Ｌ１ｄを均一化することができる。したがって、還流ダイオード１０３ａおよび１０３ｂの組み合わせと、還流ダイオード１０３ｃおよび１０３ｄの組み合わせとについて、それぞれの組み合わせにおける発熱量の偏差を低減し、電気的特性を揃えることができる。
なお、図６では上アーム部における還流電流経路の一例を示したが、下アーム部における還流電流経路の長さは、還流ダイオード１０４ａと１０４ｄの組み合わせについて略同一である。それ以外の還流ダイオード１０４ｂ、１０４ｃについては、還流電流経路の長さは必ずしも同一ではない。
以上説明した本発明の第２の実施形態によれば、第１の実施形態には若干劣るものの、第１の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、これらの放熱を十分に行うことができる。また、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
（第３の実施形態）
図７は、本発明の第３の実施形態によるインバータ装置１００の実装配置を示した三面図である。本実施形態では、上アーム部にはスイッチング素子１０１ａ〜１０１ｄが、下アーム部にはスイッチング素子１０２ａ〜１０２ｄが、それぞれ図７に示すような位置関係でそれぞれ並べて配置されている。このような配置により、スイッチング素子１０１ａ〜１０１ｄおよび１０２ａ〜１０２ｄでは、対向する位置にある頂点同士を近接させて、辺同士を近接させないようにすることができる。すなわち、スイッチング素子１０１ａ〜１０１ｄおよび１０２ａ〜１０２ｄのうち、互いに隣接する位置に配置されたもの同士は、いずれか１つの頂点同士が互いに対向するように配置されている。これにより、スイッチング素子１０１ａ〜１０１ｄおよび１０２ａ〜１０２ｄにおいて、互いの熱的な干渉を軽減することができる。そのため、スイッチング素子１０１ａ〜１０１ｄおよび１０２ａ〜１０２ｄの放熱を十分に行うことができる。なお、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄは、それぞれ電気的に並列に接続されている。
なお、スイッチング素子１０１ａ〜１０１ｄでは、スイッチング素子１０１ａと１０１ｂ、スイッチング素子１０１ｂと１０１ｃ、スイッチング素子１０１ｃと１０１ｄがそれぞれ互いに隣接している。すなわち、４個のスイッチング素子１０１ａ〜１０１ｄに対して、対向する頂点の組の合計数は３つである。同様に、４個のスイッチング素子１０２ａ〜１０２ｄに対しても、対向する頂点の組の合計数は３つである。このように、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄは、互いに対向する頂点の組の合計数が、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄの各合計数よりも１少なくなるようにそれぞれ配置されている。こうした配置とすることで、これらを環状に配置した場合と比べて、互いの熱的な干渉をさらに低減し、放熱性能を向上させることができる。
図８は、本発明の第３の実施形態における上アーム部および下アーム部の駆動電流経路の一例を示す図である。なお図８では、駆動電流経路を分かりやすく示すために、スイッチング素子１０１、１０２の図示を省略している。
上アーム部のスイッチング素子１０１ａ〜１０１ｄを経由して流れる駆動電流は、高圧側リードフレーム１０５および接続用リードフレーム１０６において、図８に示すような電流経路１１１をそれぞれ通る。具体的には、高圧側リードフレーム１０５では、Ｐ端子からスイッチング素子１０１ａ〜１０１ｄの各コレクタ端子まで、実線で示した電流経路１１１を通って駆動電流が流れる。スイッチング素子１０１ａ〜１０１ｄを通過すると、駆動電流は、接続用リードフレーム１０６において、スイッチング素子１０１ａ〜１０１ｄの各エミッタ端子から交流リードフレーム１０７との接合部まで、破線で示した電流経路１１１を通って流れる。
ここで、実線で示した高圧側リードフレーム１０５における電流経路１１１の長さは、直流電源４００の正極側に接続されたＰ端子、すなわち上端部から、スイッチング素子１０１ａ〜１０１ｄの各コレクタ端子までの高圧側リードフレーム１０５上の長さとほぼ等しい。また、破線で示した接続用リードフレーム１０６における電流経路１１１の長さは、スイッチング素子１０１ａ〜１０１ｄの各エミッタ端子から、交流リードフレーム１０７を介して負荷３００側に接続された右下端部までの接続用リードフレーム１０６上の長さとほぼ等しい。これらの長さの合計は、全てのスイッチング素子１０１ａ〜１０１ｄについて、大体同じ程度である。このように、本実施形態では、接続用リードフレーム１０６における電流経路１１１の長さと、高圧側リードフレーム１０５における電流経路１１０の長さとの合計が、全てのスイッチング素子１０１ａ〜１０１ｄについて略同一となるように、スイッチング素子１０１ａ〜１０１ｄが配置されている。これにより、スイッチング素子１０１ａ〜１０１ｄに対してそれぞれ直列に存在する各インダクタンス成分についても、前述のインダクタンス成分Ｌ１ａ〜Ｌ１ｄと同様に、均一化することができる。したがって、スイッチング素子１０１ａ〜１０１ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
一方、下アーム部のスイッチング素子１０２ａ〜１０２ｄを経由して流れる駆動電流は、交流リードフレーム１０７および低圧側リードフレーム１０８において、図８に示すような電流経路１１１をそれぞれ通る。具体的には、交流リードフレーム１０７では、ＡＣ端子からスイッチング素子１０２ａ〜１０２ｄの各コレクタ端子まで、実線で示した電流経路１１１を通って駆動電流が流れる。スイッチング素子１０２ａ〜１０２ｄを通過すると、駆動電流は、低圧側リードフレーム１０８において、スイッチング素子１０２ａ〜１０２ｄの各エミッタ端子からＮ端子まで、破線で示した電流経路１１１を通って流れる。
ここで、実線で示した交流リードフレーム１０７における電流経路１１１の長さは、負荷３００側に接続されたＡＣ端子、すなわち上端部から、スイッチング素子１０２ａ〜１０２ｄの各コレクタ端子までの交流リードフレーム１０７上の長さとほぼ等しい。また、破線で示した低圧側リードフレーム１０８における電流経路１１１の長さは、スイッチング素子１０２ａ〜１０２ｄの各エミッタ端子から、直流電源４００の負極側に接続されたＮ端子、すなわち上端部までの低圧側リードフレーム１０８上の長さとほぼ等しい。これらの長さの合計は、全てのスイッチング素子１０２ａ〜１０２ｄについて、大体同じ程度である。このように、本実施形態では、交流リードフレーム１０７における電流経路１１１の長さと、低圧側リードフレーム１０８における電流経路１１１の長さとの合計が、全てのスイッチング素子１０２ａ〜１０２ｄについて略同一となるように、スイッチング素子１０２ａ〜１０２ｄが配置されている。これにより、スイッチング素子１０２ａ〜１０２ｄに対してそれぞれ直列に存在する各インダクタンス成分についても、前述のインダクタンス成分Ｌ２ａ〜Ｌ２ｄと同様に、均一化することができる。したがって、スイッチング素子１０２ａ〜１０２ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
以上説明した本発明の第３の実施形態によれば、以下の作用効果を奏する。
（５）インバータ装置１００において、正方形形状を有するスイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄは、それぞれ並列に接続されている。互いに隣接する位置に配置されたスイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄ同士は、いずれか１つの頂点同士が互いに対向するように配置されている。このようにしたので、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄをそれぞれ並列接続した場合に、これらの放熱を十分に行うことができる。
（６）上アーム部において、スイッチング素子１０１ａ〜１０１ｄは、接続用リードフレーム１０６における電流経路１１１の長さと、高圧側リードフレーム１０５における電流経路１１１の長さとの合計が、全てのスイッチング素子１０１ａ〜１０１ｄについて略同一となるように配置されている。また、下アーム部において、スイッチング素子１０２ａ〜１０２ｄは、低圧側リードフレーム１０８における電流経路１１１の長さと、交流リードフレーム１０７における電流経路１１１の長さとの合計が、全てのスイッチング素子１０２ａ〜１０２ｄについて略同一となるように配置されている。このようにしたので、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄに対して直列に存在するインダクタンス成分をそれぞれ均一化し、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄの電気的特性をそれぞれ揃えることができる。
（７）スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄは、互いに対向する頂点の組の合計数が、スイッチング素子１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄの各合計数よりも１少なくなるようにそれぞれ配置されている。このようにしたので、放熱性能をさらに向上させることができる。
（第４の実施形態）
図９は、本発明の第４の実施形態によるインバータ装置１００の実装配置を示した三面図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図９に示すような位置関係でそれぞれ並べて配置されている。また、交流リードフレーム１０７は図９に示すような形状を有しており、その下端部にＡＣ端子が形成されている。接続用リードフレーム１０６は、下端部において交流リードフレーム１０７と接合されている。
図１０は、本発明の第４の実施形態における上アーム部の還流電流経路の一例を示す図である。なお図１０では、還流電流経路を分かりやすく示すために、スイッチング素子１０１、１０２の図示を省略している。
本実施形態において、上アーム部の還流ダイオード１０３ａ〜１０３ｄを経由して流れる還流電流は、接続用リードフレーム１０６および高圧側リードフレーム１０５において、図１０に示すような電流経路１１０をそれぞれ通る。実線で示した接続用リードフレーム１０６における電流経路１１０の長さは、交流リードフレーム１０７を介して負荷３００側に接続された下端部から、還流ダイオード１０３ａ〜１０３ｄの各アノード端子までの接続用リードフレーム１０６上の長さとほぼ等しい。また、破線で示した高圧側リードフレーム１０５における電流経路１１０の長さは、還流ダイオード１０３ａ〜１０３ｄの各カソード端子から、直流電源４００の正極側に接続されたＰ端子、すなわち上端部までの高圧側リードフレーム１０５上の長さとほぼ等しい。これらの長さの合計は、全ての還流ダイオード１０３ａ〜１０３ｄについて、大体同じ程度である。このように、本実施形態においても、接続用リードフレーム１０６における電流経路１１０の長さと、高圧側リードフレーム１０５における電流経路１１０の長さとの合計が、全ての還流ダイオード１０３ａ〜１０３ｄについて略同一となるように、還流ダイオード１０３ａ〜１０３ｄが配置されている。これにより、図１に示したインダクタンス成分Ｌ１ａ〜Ｌ１ｄを均一化することができる。したがって、還流ダイオード１０３ａ〜１０３ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
なお、図１０では上アーム部における還流電流経路の一例を示したが、下アーム部における還流電流経路についても上記と同様の関係が成り立つ。すなわち、低圧側リードフレーム１０８における電流経路の長さは、直流電源４００の負極側に接続されたＮ端子、すなわち上端部から、還流ダイオード１０４ａ〜１０４ｄの各アノード端子までの低圧側リードフレーム１０８上の長さとほぼ等しい。また、交流リードフレーム１０７における電流経路の長さは、還流ダイオード１０４ａ〜１０４ｄの各カソード端子から、負荷３００側に接続されたＡＣ端子、すなわち下端部までの交流リードフレーム１０７上の長さとほぼ等しい。これらの長さの合計は、全ての還流ダイオード１０４ａ〜１０４ｄについて、大体同じ程度である。このように、本実施形態においても、低圧側リードフレーム１０８における電流経路の長さと、交流リードフレーム１０７における電流経路の長さとの合計が、全ての還流ダイオード１０４ａ〜１０４ｄについて略同一となるように、還流ダイオード１０４ａ〜１０４ｄが配置されている。これにより、図１に示したインダクタンス成分Ｌ２ａ〜Ｌ２ｄを均一化することができる。したがって、還流ダイオード１０４ａ〜１０４ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
以上説明した本発明の第４の実施形態によれば、第１の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
（第５の実施形態）
図１１は、本発明の第５の実施形態によるインバータ装置１００の実装配置を示した三面図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図１１に示すような位置関係でそれぞれ並べて配置されている。なお、接続用リードフレーム１０６および交流リードフレーム１０７の形状は、図９に示した第４の実施形態のものとそれぞれ同じである。
本実施形態では、前述の第１の実施形態と同様に、図１１に示すように、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士が、いずれか１つの頂点同士が互いに対向するように配置されている。さらに、還流ダイオード１０３ａ〜１０３ｄでは、還流ダイオード１０３ａと１０３ｂ、還流ダイオード１０３ｂと１０３ｃ、還流ダイオード１０３ｃと１０３ｄがそれぞれ互いに隣接している。すなわち、４個の還流ダイオード１０３ａ〜１０３ｄに対して、対向する頂点の組の合計数は３つである。同様に、４個の還流ダイオード１０４ａ〜１０４ｄに対しても、対向する頂点の組の合計数は３つである。このように、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄは、互いに対向する頂点の組の合計数が、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの各合計数よりも１少なくなるようにそれぞれ配置されている。そのため、互いの熱的な干渉を軽減し、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
また、前述の第４の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄでは、還流電流経路の長さがそれぞれ略同一である。したがって、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
（第６の実施形態）
図１２は、本発明の第６の実施形態によるインバータ装置１００の実装配置を示した三面図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図１２に示すような位置関係でそれぞれ並べて配置されている。なお、接続用リードフレーム１０６および交流リードフレーム１０７の形状は、図９、１１にそれぞれ示した第４、第５の実施形態のものとそれぞれ同じである。
本実施形態でも、前述の第５の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士が、いずれか１つの頂点同士が互いに対向するように配置されている。そのため、互いの熱的な干渉を軽減し、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
また、第４および第５の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄでは、還流電流経路の長さがそれぞれ略同一である。したがって、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
（第７の実施形態）
図１３は、本発明の第７の実施形態によるインバータ装置１００の実装配置を示した立体分解図である。本実施形態では、図１２に示すように、交流リードフレーム１０７を間に挟んで、上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄの上に、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄが重ねて配置されている。上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄの下には、高圧側リードフレーム１０５が配置されており、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄの上には、低圧側リードフレーム１０８が配置されている。
図１４は、本発明の第７の実施形態によるインバータ装置１００の実装配置を示した図である。図１４（ａ）は、交流リードフレーム１０７と低圧側リードフレーム１０８の間に、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄが配置された下アームアセンブリの平面図を示している。図１４（ｂ）は、高圧側リードフレーム１０５の上に、上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄが配置された上アームアセンブリの平面図を示している。図１４（ｃ）は、これらを組み合わせたものの側面図である。
図１４（ｂ）の上アームアセンブリの上に重ねて、図１４（ａ）の下アームアセンブリを配置することにより、これらが図１４（ｃ）のように組み合わされる。これにより、図１３に示したような構造のインバータ装置１００を組み立てることができる。
図１５は、本発明の第７の実施形態における下アーム部の還流電流経路の一例を示す図である。なお図１５では、還流電流経路を分かりやすく示すために、スイッチング素子１０２の図示を省略している。
本実施形態において、下アーム部の還流ダイオード１０４ａ〜１０４ｄを経由して流れる還流電流は、低圧側リードフレーム１０８および交流リードフレーム１０７において、図１５に示すような電流経路１１０をそれぞれ通る。実線で示した低圧側リードフレーム１０８における電流経路１１０の長さは、直流電源４００の負極側に接続されたＮ端子、すなわち上端部から、還流ダイオード１０４ａ〜１０４ｄの各アノード端子までの低圧側リードフレーム１０８上の長さとほぼ等しい。また、交流リードフレーム１０７における電流経路の長さは、還流ダイオード１０４ａ〜１０４ｄの各カソード端子から、負荷３００側に接続されたＡＣ端子、すなわち下端部までの交流リードフレーム１０７上の長さとほぼ等しい。これらの長さの合計は、全ての還流ダイオード１０４ａ〜１０４ｄについて、大体同じ程度である。このように、本実施形態においても、低圧側リードフレーム１０８における電流経路の長さと、交流リードフレーム１０７における電流経路の長さとの合計が、全ての還流ダイオード１０４ａ〜１０４ｄについて略同一となるように、還流ダイオード１０４ａ〜１０４ｄが配置されている。これにより、図１に示したインダクタンス成分Ｌ２ａ〜Ｌ２ｄを均一化することができる。したがって、還流ダイオード１０４ａ〜１０４ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
なお、図１５では下アーム部における還流電流経路の一例を示したが、上アーム部における還流電流経路についても同様である。すなわち、接続用リードフレーム１０６における電流経路の長さと、高圧側リードフレーム１０５における電流経路の長さとの合計が、全ての還流ダイオード１０３ａ〜１０３ｄについて略同一となるように、還流ダイオード１０３ａ〜１０３ｄが配置されている。これにより、図１に示したインダクタンス成分Ｌ１ａ〜Ｌ１ｄを均一化することができる。したがって、還流ダイオード１０３ａ〜１０３ｄにおける発熱量の偏差を低減し、これらの電気的特性を揃えることができる。
（第８の実施形態）
図１６は、本発明の第８の実施形態によるインバータ装置１００の実装配置を示した図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図１６に示すような位置関係でそれぞれ並べて配置されている。なお、図１６（ａ）は、交流リードフレーム１０７と低圧側リードフレーム１０８の間に、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄが配置された下アームアセンブリの平面図を示している。図１６（ｂ）は、高圧側リードフレーム１０５の上に、上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄが配置された上アームアセンブリの平面図を示している。図１６（ｃ）は、これらを組み合わせたものの側面図である。
本実施形態では、前述の第１の実施形態等と同様に、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士が、いずれか１つの頂点同士が互いに対向するように配置されている。そのため、互いの熱的な干渉を軽減し、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
また、第７の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄでは、還流電流経路の長さがそれぞれ略同一である。したがって、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
（第９の実施形態）
図１７は、本発明の第９の実施形態によるインバータ装置１００の実装配置を示した図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図１７に示すような位置関係でそれぞれ並べて配置されている。なお、図１７（ａ）は、交流リードフレーム１０７と低圧側リードフレーム１０８の間に、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄが配置された下アームアセンブリの平面図を示している。図１７（ｂ）は、高圧側リードフレーム１０５の上に、上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄが配置された上アームアセンブリの平面図を示している。図１７（ｃ）は、これらを組み合わせたものの側面図である。
本実施形態においても、前述の第１の実施形態等と同様に、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士が、いずれか１つの頂点同士が互いに対向するように配置されている。そのため、互いの熱的な干渉を軽減し、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
また、第７の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄでは、還流電流経路の長さがそれぞれ略同一である。したがって、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
（第１０の実施形態）
図１８は、本発明の第１０の実施形態によるインバータ装置１００の実装配置を示した図である。本実施形態では、上アーム部の還流ダイオード１０３ａ〜１０３ｄと、下アーム部の還流ダイオード１０４ａ〜１０４ｄとが、図１８に示すような位置関係でそれぞれ並べて配置されている。なお、図１８（ａ）は、交流リードフレーム１０７と低圧側リードフレーム１０８の間に、下アーム部のスイッチング素子１０２および還流ダイオード１０４ａ〜１０４ｄが配置された下アームアセンブリの平面図を示している。図１８（ｂ）は、高圧側リードフレーム１０５の上に、上アーム部のスイッチング素子１０１および還流ダイオード１０３ａ〜１０３ｄが配置された上アームアセンブリの平面図を示している。図１８（ｃ）は、これらを組み合わせたものの側面図である。
本実施形態においても、前述の第１の実施形態等と同様に、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄのうち、互いに隣接する位置に配置されたもの同士が、いずれか１つの頂点同士が互いに対向するように配置されている。そのため、互いの熱的な干渉を軽減し、還流ダイオード１０３ａ〜１０３ｄおよび１０４ａ〜１０４ｄの放熱を十分に行うことができる。
また、第７の実施形態と同様に、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄでは、還流電流経路の長さがそれぞれ略同一である。したがって、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをそれぞれ並列接続した場合に、インダクタンス成分Ｌ１ａ〜Ｌ１ｄ、Ｌ２ａ〜Ｌ２ｄをそれぞれ均一化し、還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄの電気的特性をそれぞれ揃えることができる。
なお、以上説明した第１〜第１０の各実施形態では、スイッチング素子１０１、１０２（または１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄ）および還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄが、四角形形状をそれぞれ有するものとして説明した。しかし、これ以外の形状としてもよい。多角形形状である限り、スイッチング素子１０１、１０２（または１０１ａ〜１０１ｄ、１０２ａ〜１０２ｄ）および還流ダイオード１０３ａ〜１０３ｄ、１０４ａ〜１０４ｄをどのような形状としてもよい。
以上説明した各実施形態や変形例はあくまで一例であり、発明の特徴が損なわれない限り、本発明はこれらの内容に限定されるものではない。
１００ インバータ装置
１０１、１０１ａ、１０１ｂ、１０１ｃ、１０１ｄ 上アーム部のスイッチング素子
１０２、１０２ａ、１０２ｂ、１０２ｃ、１０２ｄ 下アーム部のスイッチング素子
１０３ａ、１０３ｂ、１０３ｃ、１０３ｄ 上アーム部の還流ダイオード
１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ 下アーム部の還流ダイオード
１０５ 高圧側リードフレーム
１０６ 接続用リードフレーム
１０７ 交流リードフレーム
１０８ 低圧側リードフレーム
１０９ 金属スペーサ
１１０ 還流電流経路
１１１ 駆動電流経路
２００ ゲート駆動回路
３００ 負荷
４００ 直流電源
５００ キャパシタ

Claims (7)

  1. スイッチング素子と、
    前記スイッチング素子とそれぞれ並列に接続された複数の還流ダイオードと、
    前記還流ダイオードのアノード端子および前記スイッチング素子の一端側に接続された第１の導体板と、
    前記還流ダイオードのカソード端子および前記スイッチング素子の他端側に接続された第２の導体板と、を備え、
    前記還流ダイオードは、多角形形状をそれぞれ有しており、
    互いに隣接する位置に配置された前記還流ダイオード同士は、いずれか１つの頂点同士が互いに対向するように配置されており、
    前記還流ダイオードは、前記第１の導体板における電流経路の長さと前記第２の導体板における電流経路の長さとの合計が、少なくとも２つ以上の前記還流ダイオードについて略同一となるように配置されていることを特徴とするインバータ装置。
  2. 請求項１に記載のインバータ装置において、
    前記第１の導体板は、負荷側または電源の負極側に接続された第１の端部を有しており、
    前記第２の導体板は、前記電源の正極側または前記負荷側に接続された第２の端部を有しており、
    前記還流ダイオードは、前記第１の端部から各還流ダイオードのアノード端子までの前記第１の導体板上の長さと、各還流ダイオードのカソード端子から前記第２の端部までの前記第２の導体板上の長さとの合計が、少なくとも２つ以上の前記還流ダイオードについて略同一となるように配置されていることを特徴とするインバータ装置。
  3. 請求項１または２に記載のインバータ装置において、
    前記還流ダイオードは、互いに対向する頂点の組の合計数が、前記還流ダイオードの合計数よりも１少なくなるように配置されていることを特徴とするインバータ装置。
  4. 請求項１乃至３のいずれか一項に記載のインバータ装置において、
    多角形形状をそれぞれ有する複数の前記スイッチング素子が配置されており、
    互いに隣接する位置に配置された前記スイッチング素子同士は、いずれか１つの頂点同士が互いに対向するように配置されていることを特徴とするインバータ装置。
  5. 請求項４に記載のインバータ装置において、
    前記スイッチング素子は、前記第１の導体板における電流経路の長さと前記第２の導体板における電流経路の長さとの合計が、少なくとも２つ以上の前記スイッチング素子について略同一となるように配置されていることを特徴とするインバータ装置。
  6. 請求項５に記載のインバータ装置において、
    前記第１の導体板は、負荷側または電源の負極側に接続された第１の端部を有しており、
    前記第２の導体板は、前記電源の正極側または前記負荷側に接続された第２の端部を有しており、
    前記スイッチング素子は、前記第２の端部から各スイッチング素子までの前記第２の導体板上の長さと、各スイッチング素子から前記第１の端部までの前記第１の導体板上の長さとの合計が、少なくとも２つ以上の前記スイッチング素子について略同一となるように配置されていることを特徴とするインバータ装置。
  7. 請求項４乃至６のいずれか一項に記載のインバータ装置において、
    前記スイッチング素子は、互いに対向する頂点の組の合計数が、前記スイッチング素子の合計数よりも１少なくなるように配置されていることを特徴とするインバータ装置。
JP2013060493A 2013-03-22 2013-03-22 インバータ装置 Expired - Fee Related JP5836993B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013060493A JP5836993B2 (ja) 2013-03-22 2013-03-22 インバータ装置
US14/198,034 US9407166B2 (en) 2013-03-22 2014-03-05 Inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013060493A JP5836993B2 (ja) 2013-03-22 2013-03-22 インバータ装置

Publications (2)

Publication Number Publication Date
JP2014187790A JP2014187790A (ja) 2014-10-02
JP5836993B2 true JP5836993B2 (ja) 2015-12-24

Family

ID=51569022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060493A Expired - Fee Related JP5836993B2 (ja) 2013-03-22 2013-03-22 インバータ装置

Country Status (2)

Country Link
US (1) US9407166B2 (ja)
JP (1) JP5836993B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6673118B2 (ja) * 2016-09-23 2020-03-25 株式会社デンソー 半導体装置
JP6566927B2 (ja) * 2016-12-01 2019-08-28 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751707B2 (ja) 1992-01-29 1998-05-18 株式会社日立製作所 半導体モジュール及びそれを使った電力変換装置
JP3222341B2 (ja) 1995-01-11 2001-10-29 株式会社日立製作所 半導体モジュール
JPH1093085A (ja) 1996-09-19 1998-04-10 Hitachi Ltd 半導体デバイスのパッケージ及びそれを用いた電力変換装置
JP4715040B2 (ja) 2001-06-08 2011-07-06 富士電機システムズ株式会社 半導体装置
JP2003309995A (ja) 2002-04-16 2003-10-31 Nissan Motor Co Ltd モータ駆動用インバータ
US7034345B2 (en) 2003-03-27 2006-04-25 The Boeing Company High-power, integrated AC switch module with distributed array of hybrid devices
JP4803241B2 (ja) 2008-11-27 2011-10-26 三菱電機株式会社 半導体モジュール
CN103262238B (zh) * 2010-09-24 2016-06-22 半导体元件工业有限责任公司 电路装置

Also Published As

Publication number Publication date
US20140286067A1 (en) 2014-09-25
US9407166B2 (en) 2016-08-02
JP2014187790A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
CN105742278B (zh) 半导体装置
JP6179490B2 (ja) パワーモジュール
US10079552B2 (en) Power conversion device
US9116532B2 (en) Power semiconductor device module
JP6400201B2 (ja) パワー半導体モジュール
KR101890752B1 (ko) 균일한 병렬 스위치 특성을 갖는 파워모듈용 기판 및 이를 포함하는 파워모듈
US8749047B2 (en) Power module
US20160345463A1 (en) Cooling Structure of Heating Element and Power Conversion Device
US9029977B2 (en) Power conversion apparatus
WO2019123818A1 (ja) 電力変換装置
JPWO2016031295A1 (ja) ３レベル電力変換装置
JP6835144B2 (ja) 半導体ユニット、半導体装置および無停電電源装置
CN110495087B (zh) 半导体模块以及电力变换装置
WO2014041722A1 (ja) 半導体装置
JP2014036509A (ja) ３レベル電力変換装置
JPWO2008001413A1 (ja) 電力変換装置
JP2016197932A (ja) 半導体装置
US11271491B2 (en) Inverter module
JP5836993B2 (ja) インバータ装置
JP4842018B2 (ja) 電力変換装置
JP5092654B2 (ja) 電力変換装置
JP6362959B2 (ja) 電力変換回路、その製造方法、および、パワーコンディショナ
JP6493171B2 (ja) 電力変換装置
JP6648613B2 (ja) インバータ装置
JP6545371B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151104

R150 Certificate of patent or registration of utility model

Ref document number: 5836993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees