JP4715040B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4715040B2
JP4715040B2 JP2001174731A JP2001174731A JP4715040B2 JP 4715040 B2 JP4715040 B2 JP 4715040B2 JP 2001174731 A JP2001174731 A JP 2001174731A JP 2001174731 A JP2001174731 A JP 2001174731A JP 4715040 B2 JP4715040 B2 JP 4715040B2
Authority
JP
Japan
Prior art keywords
chips
chip
semiconductor device
insulating substrate
parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001174731A
Other languages
English (en)
Other versions
JP2002368192A (ja
Inventor
孝敏 小林
惣彦 別田
新一 吉渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2001174731A priority Critical patent/JP4715040B2/ja
Publication of JP2002368192A publication Critical patent/JP2002368192A/ja
Application granted granted Critical
Publication of JP4715040B2 publication Critical patent/JP4715040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源装置などのコンバータ、インバータなどに適用するパワー半導体モジュールに関する。
【０００２】
【従来の技術】
近年，産業用インバータなどの電力変換装置において，40kW〜1MWクラスの大容量品の需要が高まってきており，これに使用されるパワーデバイスにはさらなる小型化，高信頼性，使いやすさが求められている。このようなパワーデバイスでは制御する電流は数百A以上となり，半導体素子での発生損失（熱）は数百Ｗ以上となる。そのため、パワーモジュールには放熱，ジュール熱を考慮した熱設計が求められる。
【０００３】
一般的なIGBTモジュールの断面構造を図８に示す。ここで，半導体素子（チップ１）で発生した熱は，絶縁基板２→ヒートシンク（Ｃuベース３）→冷却体（放熱フイン図示せず）と移動し，外界に放熱される。パワーモジュールは省スペース化と大容量化が図られている。そのため，パッケージとしての熱抵抗は大きくなり，実使用時のチップ接合温度(Tj)の上昇が心配される。Tjを保証温度125℃以下に保つためには，チップの低損失化と，パッケージの適切な熱設計が必要となる。しかしながら、大容量化のためには、同特性のチップを複数並列に接続して使用されるのが通例であり、かかるチップを並列接続する場合に同じタイミングでオン・オフさせるために一直線上に配置していた。
【０００４】
【発明が解決しようとする課題】
パワーモジュールの大容量化をはかるために複数のチップを並列接続した場合に、これら複数のチップが同時にオン・オフのスイッチングを行いその配置個所の温度上昇が避けられないばかりか、チップ相互の熱干渉の問題が生じ、熱的な不具合による特性の低下が考えられる。
本発明は、チップで発生した熱をパッケージ内で効率良く拡散させ， Tjの上昇(ΔTj)を抑える構造を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、複数のトランジスタチップが絶縁基板上において並列に接続され１つのスイッチング素子をなすものにおいて、前記トランジスタチップが千鳥状に絶縁基板上に配置されていることとする。前記のスイッチング素子をなすものが複数形成されインバータ回路の各アームのスイッチング素子となるのがよい。また、前記トランジスタチップにダイオードチップが並列に接続されたものとする。そして、絶縁基板上のトランジスタチップのエミッタの接続個所に抵抗低減のための接続体を介在させるのがよい。その際にトランジスタチップのエミッタと接続体との接合がボンデイングワイヤであることとする。半導体装置が３００A／１２００Vまたは４５０A／１２００Vの定格であることとする。
【０００６】
【発明の実施の形態】
図２に示す簡易モデルでチップ配置を有限要素法解析で検討を行った。1はチップ、２は銅パターンが両面に形成された絶縁基板、３はＣuベース、４は冷却体である。図３に示す解析結果から，二つのチップ１にオフセット量を与えパッケージ上に対角配置することで，チップ間隔を大きく取った場合と同様に熱干渉を軽減でき，ΔTjを抑えられることが分かる。なお，Tjはチップセンターの温度である。また，この対角配置により，Al2O3(λ＝20W/m.K)で構成された絶縁基板であっても，従来大定格モジュールに採用されていた高熱伝導率を有するAlN(λ＝170W/m.K)を用いた場合と同等のΔTjを実現できることが分かる。
図２、図３の解析結果から，Tjはチップ配置に影響を受けることが分かる。そこで，Tjの上昇を抑えるためIGBTチップの配置を図４のように対角（千鳥）配置とし、絶縁基板２にはAl2O3を採用した。大きいチップ１ａがＩＧＢＴチップであり、小さいチップ１ｂがダイオードチップである。この場合は、３つのＩＧＢＴチップ１ａが並列に接続されて１つのスイッチング素子をなし、このスイッチング素子が６組配置されインバータの各アームを形成することとなる。ダイオードチップ１ｂは、フリーホイリング用であり、この場合はＩＧＢＴチップ１つに対して１つ設けているが、並列接続したＩＧＢＴチップ１ａの３つに対して１つあるいは２つとしてもよい。９はＣｕベース３に空けた貫通孔であり、Ｃｕベース３の応力が絶縁基板２に加わるのを軽減するためのものである。ここで重要なのは、ＩＧＢＴチップ１ａを千鳥状に配置することである。チップ配置の効果を確認するため，熱伝導解析と温度測定実験を実施した。解析対象は300A/1,200V定格パッケージとし，発熱量は約70W/chip，冷却条件は周囲温度Ta=25℃，強制空冷(v=3.5m/s)とした。図５は熱解析による温度分布図，図６はサーモグラフィーによる実験での温度分布図である。図５のシミュレーション結果，図６の実測結果ともに複数あるＩＧＢＴチップの特定のチップのみが高温になることはなく，チップで発生した熱が効率良くパッケージ内で拡散されていることが確認できる。これはＩＧＢＴのチップを千鳥配置としたことにより，熱干渉を抑え，パッケージ全体を冷却体への熱伝導に有効利用できた結果である。
図７は450A/1,200V定格パッケージをfc=1kHz，100%負荷で動作させた場合を想定したシミュレーション結果である。実動作時はIGBT，ダイオード(Free Wheeling Diode)チップともに発熱するが，この場合も，各相内で特定のチップのみが熱干渉によって高温となる現象は生じていないことが温度分布図から確認できる。
【０００７】
図１に内部配線モデルの一部を示し、（ａ）は蓋を外した状態での平面図であり、（ｂ）は側面の一部断面図である。本実施例の特徴である薄型パッケージでは，従来の銅バーによる空中配線が困難であり，端子と絶縁基板間および絶縁基板と絶縁基板間の接続配線高さを低く抑える必要がある。課題は細いアルミワイヤーに最大450A(1,200V系)の大電流を流すことによるワイヤー発熱温度を，封止用シリコーンゲルの耐熱温度以下になるよう設計することである。
【０００８】
IN部（電極）よりDC450Aを流し，アルミワイヤー及び銅配線を通りOUT部（銅配線端部）から流れ出る設定とし、通電条件をインバータ運転条件の450A(t=60sec)で解析を行った。解析の都合上，ワイヤー形状は角柱としたが，実ワイヤーの断面積と等しくなるように構造モデルを作成した。解析ソフトはSOLIDIS3D(スイスISE社製)を用い，過渡解析モードで60秒後の電流密度分布及び温度分布の計算を行った。
解析及び実測（サーモグラフィー）による450A(t=60sec)通電時のワイヤー温度及びワイヤー位置とワイヤー温度の関係をみると、解析結果が実測値とほぼ一致することが確認できた。発熱状態は，電流経路が最短となるワイヤーに電流が集中的に流れ（温度148℃），封止ゲルの耐熱温度以上となることが明確となった。電流集中の改善策として，▲１▼絶縁基板上の銅配線のコーナー部にＲを付ける，▲２▼Ｒ付け＋アルミワイヤーの太線化について検証した。改善策▲１▼及び改善策▲２▼について解析した結果、電流経路の銅配線コーナー部にＲを付けることにより，電流のアンバランスが改善され，ワイヤー位置による温度分布がなだらかになった。さらにアルミワイヤーを太線化することで抵抗を下げ，ワイヤー全体の温度を94℃まで下げられることが分かった。
改善策▲２▼で解析したワイヤー位置と電流密度の結果をみると、Ｒ付けすることにより，改善前に比べワイヤー間での電流密度差が少なくなり，太線化により電流密度自体の値を下げている。以上より，銅配線コーナー部へのＲ付け及びワイヤーの太線化が電流アンバランスの改善，ワイヤー温度上昇の低減に有効であることが示され，目標温度以内におさめることができた。
【０００９】
図１に示す製品例は、スイッチング素子が６枚の絶縁基板２に分けてＣｕベース３の上に並置して搭載されており、Ｃｕベース３はその板厚が４ｍｍ、外形サイズが縦１２２ｍｍ、横１６２ｍｍである。一方、各絶縁基板２は、板厚０．３２ｍｍのアルミナ板に銅パターンを両面に接合したセラミックであり、その外形サイズは縦３８ｍｍ、横４１．９ｍｍである。そして、Ｃｕベース３と各絶縁基板２とがＳｎ−Ｐｂ半田で半田接合されており、その半田接合層の厚さは０．１５ｍｍである。各絶縁基板２上には３つのＩＧＢＴチップ１ａが千鳥状に配置されて電気的には並列接続にされている。そして、ＩＧＢＴチップ１ａに対応するようにダイオードチップ１ｂが、ＩＧＢＴチップ１ａの搭載されずにあいている位置にダイオードとＩＧＢＴそれぞれが隣接するように３つ配置されている。このようにＩＧＢＴチップ１ａに隣接してダイオードチップ１ｂを設けるとトランジスタのエミッタとダイオードのアノードを接続するステッチボンデイングがしやすくなるので、製造が容易となる利点もある。５は主電流が流れる主端子であり、６は制御信号を与えるための制御端子である。この例では左側の主端子が下より上アームのコレクタ、下アームのエミッタの順になっており、右側の主端子がＵ，Ｖ，Ｗの各中間出力端子となっている。そして更に、上アーム側のＩＧＢＴチップのエミッタがワイヤで接続される銅パターン上に幅４ｍｍ、板厚１．５ｍｍの銅板の接続体７が介在している。この接続体７はチップのダイボンデイング時に同時に接続すればよい。この接続体７により、主端子での抵抗が、２ｍΩから１ｍΩに低減することができ、パッケージ全体の発熱低下と電圧ドロップの低減が図られている。また、主電流が流れる部分でのワイヤボンデイングされる銅パターンには電流集中が起きやすくそれによる発熱がしやすいので、主電流が通流する個所でのワイヤボンデイングする銅パターンは直線であることが好ましいが、配置レイアウトの関係で必ずしも直線とはできずにＬ字状に形成する場合がある。このようなＬ字状とする時は、ワイヤボンデイングする部分の銅パターンの幅を他の部分の幅よりも広くして電流集中を防ぐようにしておけばよい。
【００１０】
以上の実施例において、インバータのためのスイッチング素子の配置について説明したが、本発明は少なくとも２つのトランジスタチップ(バイポーラ、MOS、ＩＧＢＴなど)を並列に接続して大容量化を図り、同時にオン・オフさせるものであれば、複数の並列のトランジスタチップからなるスイッチング素子が１つだけ設けられるもの、例えば自動車の内燃機関点火回路のスイッチング素子にも適用ができる。
【００１１】
【発明の効果】
以上のように、主スイッチング素子のチップを絶縁基板上において並列に接続する場合に千鳥状に配置することで、大容量化と小型化が進むパワーデバイスの信頼性向上に重要な熱分担の均等化あるいは低減を図ることができる。
【図面の簡単な説明】
【図１】本発明による絶縁基板６枚形のパワー半導体モジュール製品の構成図であり、（ａ）は平面図、（ｂ）は側面部分断面図
【図２】本発明の簡易モデルの斜視図
【図３】図２の簡易モデルの解析結果状態図
【図４】本発明の解析用平面図
【図５】図４の構成の熱解析による温度分布図
【図６】図４の構成のサーモグラフィーによる実験での温度分布図
【図７】450A/1,200V定格パッケージをfc=1kHz，100%負荷で動作させた場合を想定したシミュレーション結果の温度分布図
【図８】従来のＩＧＢＴモジュールの断面図
【符号の説明】
１ チップ
１ａ ＩＧＢＴチップ
１ｂ ダイオードチップ
２ 絶縁基板
２ａ 銅パターン
３ Ｃｕベース
４ 冷却体
５ 主端子
６ 制御端子
７ 接続体

Claims (6)

  1. 複数のトランジスタチップが絶縁基板上において並列に接続され１つのスイッチング素子をなすものにおいて、前記トランジスタチップが千鳥状に絶縁基板上に配置されていることを特徴とする半導体装置。
  2. 前記のスイッチング素子をなすものが複数形成されインバータ回路の各アームのスイッチング素子となることを特徴とする請求項１記載の半導体装置。
  3. 前記トランジスタチップにダイオードチップが並列に接続されたことを特徴とする請求項２記載の半導体装置。
  4. 絶縁基板上のトランジスタチップのエミッタの接続個所に抵抗低減のための接続体を介在させたことを特徴とする請求項２記載の半導体装置。
  5. トランジスタチップのエミッタと接続体との接合がボンデイングワイヤであることを特徴とする請求項４記載の半導体装置。
  6. 半導体装置が３００A／１２００Vまたは４５０A／１２００Vの定格であることを特徴とする請求項２記載の半導体装置。
JP2001174731A 2001-06-08 2001-06-08 半導体装置 Expired - Lifetime JP4715040B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001174731A JP4715040B2 (ja) 2001-06-08 2001-06-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001174731A JP4715040B2 (ja) 2001-06-08 2001-06-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2002368192A JP2002368192A (ja) 2002-12-20
JP4715040B2 true JP4715040B2 (ja) 2011-07-06

Family

ID=19015975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001174731A Expired - Lifetime JP4715040B2 (ja) 2001-06-08 2001-06-08 半導体装置

Country Status (1)

Country Link
JP (1) JP4715040B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383941A (zh) * 2012-05-02 2013-11-06 Abb技术有限公司 功率半导体模块
CN103390987A (zh) * 2012-05-08 2013-11-13 富士电机株式会社 逆变器装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078290B2 (ja) * 2006-06-29 2012-11-21 パナソニック株式会社 パワー半導体モジュール
JP2008228398A (ja) * 2007-03-09 2008-09-25 Toyota Motor Corp 電力変換装置
JP5176507B2 (ja) * 2007-12-04 2013-04-03 富士電機株式会社 半導体装置
JP5550225B2 (ja) * 2008-09-29 2014-07-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2010214520A (ja) * 2009-03-16 2010-09-30 Hitachi Koki Co Ltd 電動工具
JP6102297B2 (ja) 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
JP6128135B2 (ja) 2013-02-06 2017-05-17 富士電機株式会社 半導体装置
JP5836993B2 (ja) 2013-03-22 2015-12-24 株式会社日立製作所 インバータ装置
EP3178110A1 (en) * 2015-10-29 2017-06-14 ABB Schweiz AG Semiconductor module
DE112016007133B4 (de) 2016-08-10 2021-08-12 Mitsubishi Electric Corporation Halbleitervorrichtung
JP7143277B2 (ja) 2017-03-14 2022-09-28 ローム株式会社 半導体装置
CN108447847A (zh) * 2018-06-06 2018-08-24 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
CN108447846A (zh) * 2018-06-06 2018-08-24 臻驱科技（上海）有限公司 一种功率半导体模块衬底及功率半导体模块
DE102020216506A1 (de) 2020-12-22 2022-06-23 Zf Friedrichshafen Ag Halbbrücke mit einer U- oder V-förmigen Anordnung von Halbleiterschaltelementen für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
US11984433B2 (en) * 2021-08-27 2024-05-14 Wolfspeed, Inc. Arrangements of power semiconductor devices for improved thermal performance

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160373A (ja) * 1987-12-16 1989-06-23 Meidensha Corp インバータの素子配列
JPH0799285A (ja) * 1993-09-28 1995-04-11 Toshiba Corp 半導体モジュール装置
JPH10175070A (ja) * 1996-12-13 1998-06-30 Daihen Corp アーク加工用電源装置
JPH11150462A (ja) * 1997-11-19 1999-06-02 Meidensha Corp スイッチング制御回路
JPH11233286A (ja) * 1998-02-12 1999-08-27 Hitachi Medical Corp インバータ式ｘ線高電圧装置
JP2000125565A (ja) * 1998-10-13 2000-04-28 Daihen Corp 電源装置
JP2001526517A (ja) * 1997-12-05 2001-12-18 オークランド ユニサービシズ リミテッド 一次導体への給電
JP2002076256A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2003009546A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 電力変換装置及びそれを備えた移動体
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01160373A (ja) * 1987-12-16 1989-06-23 Meidensha Corp インバータの素子配列
JPH0799285A (ja) * 1993-09-28 1995-04-11 Toshiba Corp 半導体モジュール装置
JPH10175070A (ja) * 1996-12-13 1998-06-30 Daihen Corp アーク加工用電源装置
JPH11150462A (ja) * 1997-11-19 1999-06-02 Meidensha Corp スイッチング制御回路
JP2001526517A (ja) * 1997-12-05 2001-12-18 オークランド ユニサービシズ リミテッド 一次導体への給電
JPH11233286A (ja) * 1998-02-12 1999-08-27 Hitachi Medical Corp インバータ式ｘ線高電圧装置
JP2000125565A (ja) * 1998-10-13 2000-04-28 Daihen Corp 電源装置
JP2002076256A (ja) * 2000-08-30 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置
JP2003009546A (ja) * 2001-06-20 2003-01-10 Hitachi Ltd 電力変換装置及びそれを備えた移動体
JP2003142689A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383941A (zh) * 2012-05-02 2013-11-06 Abb技术有限公司 功率半导体模块
CN103383941B (zh) * 2012-05-02 2018-10-19 Abb瑞士股份有限公司 功率半导体模块
CN103390987A (zh) * 2012-05-08 2013-11-13 富士电机株式会社 逆变器装置
CN103390987B (zh) * 2012-05-08 2016-05-04 富士电机株式会社 逆变器装置

Also Published As

Publication number Publication date
JP2002368192A (ja) 2002-12-20

Similar Documents

Publication Publication Date Title
JP4715040B2 (ja) 半導体装置
US7760503B2 (en) Semiconductor module and inverter device
EP2034521B1 (en) Fluid cooled semiconductor power module having double-sided cooling
US8618585B2 (en) Semiconductor apparatus including cooling base with projections
JP3540471B2 (ja) 半導体モジュール
US8610263B2 (en) Semiconductor device module
US9088226B2 (en) Power module for converting DC to AC
JP2002026251A (ja) 半導体装置
CN104716128A (zh) 功率模块、电源变换器以及功率模块的制造方法
US4218694A (en) Rectifying apparatus including six semiconductor diodes sandwiched between ceramic wafers
JP4640425B2 (ja) 電力変換装置
US20200144157A1 (en) Semiconductor module and vehicle
JP2002151691A (ja) 低インダクタンスの回路装置
US20230143679A1 (en) Packaged stackable electronic power device for surface mounting and circuit arrangement
CN113875006A (zh) 三电平功率模块
JPWO2018220721A1 (ja) 半導体パワーモジュール
JP2013183023A (ja) 電力変換装置
WO2022059251A1 (ja) 半導体装置
JPH1118429A (ja) 制御モジュール
JP7380062B2 (ja) 半導体モジュール
JP2018207044A (ja) 半導体モジュール
KR20130100702A (ko) 반도체 장치 및 반도체 장치 제조 방법
JP4461639B2 (ja) 半導体装置
JP4375299B2 (ja) パワー半導体装置
JP5402778B2 (ja) 半導体モジュールを備えた半導体装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110314

R150 Certificate of patent or registration of utility model

Ref document number: 4715040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term