JP5801204B2 - 局部発振器信号のためのデューティサイクル調整 - Google Patents

Description

本発明は、概して、無線周波数（ＲＦ）通信に関するものである。より具体的には、本発明は、ＲＦ通信において採用された局部発振器信号のデューティサイクルを調整することに関するものである。

無線周波数（ＲＦ）通信用途においては、ＲＦ受信機又はＲＦトランシーバの受信機部は、アンテナからの入力を受信し、電子フィルタを用いてアンテナによって受信されたすべてのその他の無線信号から対象となる無線信号を分離する電子回路である。増幅器は、対象となる無線信号を処理に適するレベルに増幅する。局部発振器は、混合器が増幅された対象となる無線信号を異なる周波数に変換するための局部発振器信号を生成する。変換された周波数信号は、さらにフィルタリング、増幅、復調、及び復号されて使用可能な形態、例えば、音、ピクチャ、デジタルデータ、測定値、ナビゲーション位置、等になる。

ＲＦ受信機は、対象となる通信チャネルに対応する通過帯域内における大きな干渉信号の存在に耐えることが要求されることがある。これらの干渉信号は、隣接チャネルのユーザに及び／又は対象となるチャネルから周波数の点では相対的に遠い存在であるがその大きな送信電力が有意な干渉問題を依然として引き起こすことがある送信源に起因していることがある。これらの干渉信号は、ブロッカと呼ばれることがあり、希望される信号の周波数及び／又は電力に対するそれらの相対的なそれ及び／又は検出されたそれは、送信方式及び／又は動作条件に基づいて変化することがある。対象となるチャネル内での干渉信号の影響は、例えば、デジタルＲＦシステムにおいてはビット誤り率（ＢＥＲ）の劣化及びアナログＲＦシステムにおいては聴覚及び／又は視覚上の信号対雑音比（ＳＮＲ）の劣化という結果になることがある。

無線受信機によって利用される回路では２次及び／又は３次の歪みの影響が徐々に大きい制約になってきているため、干渉に耐えるＲＦ受信機設計を提供する能力は達成させるのが困難なことがある。例えば、混合器及び／又は対象となる周波数信号をゼロの中間周波数（ＩＦ）信号に又は低ＩＦ信号にダウンコンバージョンするために採用することができるその他の回路は、２次及び／又は３次の非線形性の結果、ブロッカ信号からスペクトル成分を生成することができ、それは、直流（ＤＣ）又はほぼ直流であることができる。これらのスペクトル成分の影響は、ゼロＩＦにおいて希望される信号に対してＤＣオフセットを導入し、その結果、信号飽和、又は上述されるように、例えば雑音指数によって表されるようなシステムの雑音性能の著しい劣化、に至ることがある。

線形性及び雑音指数の概念は、ＲＦ受信機設計の当業者によく知られている。２次及び／又は３次非線形性は、２次及び３次インターセプトポイント（ＩＰ２及びＩＰ３）によって典型的に表される。雑音指数（ＮＦ）は、ＲＦ受信機内のコンポーネントに起因する信号対雑音比（ＳＮＲ）の劣化の尺度である。雑音指数は、ＲＦ受信機の出力雑音電力と標準雑音温度Ｔ_０（通常は２９０°Ｋ）での入力終端における熱雑音に起因する部分の比である。従って、雑音指数は、実際の出力雑音とＲＦ受信機自体が雑音を導入しなかった場合に残ることになるそれとの比である。

局部発振器のデューティサイクルは、ＲＦ受信機の雑音指数及び線形性（例えば、ＩＰ２）に対して影響を与える。伝統的には、ＲＦ受信機のＩＰ２校正は、試験装置を用いて製造環境において混合器バイアス電圧を調整してＲＦ受信機の線形性を向上させることによって行われる。

図面を参照して本出願の残りの部分において説明されるように、該システムと本発明の幾つかの態様との比較を通じて、従来の及び伝統的な手法のさらなる限界及び欠点がＲＦ受信機設計の当業者にとって明らかになるであろう。

本発明の一態様により、局部発振器（ＬＯ）モジュールは、局部発振器と、フィードバック回路と、を備える。局部発振器は、電源電圧でバイアスがかけられ、デューティサイクルを有する局部発振器信号を生成する。フィードバック回路は、局部発振器信号の電圧レベルを表す第１の電圧信号と、局部発振器信号に関する希望されるデューティサイクルに対応する電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答した局部発振器信号のデューティサイクルの絶対的調整を行う。

本発明のその他の態様により、本発明は、装置、方法、システム、及びコンピュータによって読み取り可能なメモリを採用する。

本発明のこれらの及びその他の態様は、添付された図面から及び以下の詳細な発明を実施するための形態から明確になるであろう。

本発明の態様は、添付図面の図においては、例として示され、限定されるものではなく、同様の参照数字は対応する要素を示す。

図１は、本発明の一態様による、無線周波数（ＲＦ）トランシーバのブロック図表示を示す。 図２は、本発明の一態様による、図１に示されるＲＦトランシーバにおいて用いることができる局部発振器（ＬＯ）モジュールのブロック図表示の第１の例を示す。 図３は、本発明の一態様による、図１に示されるＲＦトランシーバにおいて用いることができる局部発振器（ＬＯ）モジュールのブロック図による表示の第２の例を示す。 図４は、本発明の一態様による、図２又は３においてそれぞれ示される第１及び第２の局部発振器（ＬＯ）モジュールとともに用いることができる局部発振器信号のパルス幅を調整するための方法を示す。

実施の形態の詳細な説明

以下の説明及び図面は、本発明の態様及び例を示すものであり、本発明を限定するとは解釈されるべきでない。本発明についての徹底的な理解を可能にするために数多くの具体的な詳細が説明される。しかしながら、一定の事例においては、本発明の説明を曖昧にするのを回避するためによく知られた又は従来の詳細は説明されない。本開示における一実施形態又はある実施形態への言及は、必ずしも同実施形態への言及ではなく、該言及は、１つ以上の実施形態を含むことがある。

図１は、本発明の一態様による、無線周波数（ＲＦ）トランシーバ１００のブロック図による表現を示す。ＲＦトランシーバ１００は、アンテナ１０２と、受信機モジュール１０４と、送信機モジュール１０６と、アンテナ切り換えモジュール１０８と、局部発振器（ＬＯ）モジュール１１０と、メモリ１１２と、を含む。実際上は、すべての各々のＲＦトランシーバ設計が図１に示されるすべての要素を有することになるわけではなく、さらに、図１に示されるＲＦトランシーバ１００は、その他のＲＦトランシーバ設計の複雑さを伝えていない。

受信機モジュール１０４は、受信機フィルタモジュール１１４と、低雑音増幅器（ＬＮＡ）１１６と、周波数ダウンコンバージョンモジュール１１８と、フィルタリング及び利得モジュール１２０と、アナログ−デジタル変換器（ＡＤＣ）１２２と、デジタル受信機処理モジュール１２４と、データ出力モジュール１２６と、をさらに含む。デジタルＲＦトランシーバ設計の当業者によく知られるように、受信機モジュール１０４においては、デジタル受信フォーマット化されたデータがＡＤＣ１２２の出力部において提供される。

送信機モジュール１０６は、データ入力モジュール１２８と、デジタル送信機処理モジュール１３０と、デジタル−アナログ変換器（ＤＡＣ）１３２と、フィルタリング及び利得モジュール１３４と、周波数アップコンバージョンモジュール１３６と、電力増幅器（ＰＡ）１３８と、送信機フィルタモジュール１４０と、をさらに含む。デジタルＲＦトランシーバ設計の当業者によく知られるように、送信機モジュール１０６においては、デジタル送信フォーマット化されたデータがＤＡＣ１３２の入力部において提供される。

アンテナ切り換えモジュール１０８は、単一のアンテナ１０２が受信機モジュール１０４と送信機モジュール１０６との間で切り換わるのを可能にする。代替として、ＲＦトランシーバ設計の当業者によく知られるように、アンテナ１５０及びアンテナ１５２は、受信機モジュール１０４及び送信機モジュール１０６にそれぞれ直接結合することができ、それにより、単一のアンテナ１０２及びアンテナ切り換えモジュール１０８を取り除くのを可能にする。

ＬＯモジュール１１０は、受信機モジュール１０４及び送信機モジュール１０６のための１つ以上のＬＯ信号を生成し、及び、Ｒｘ ＬＯ信号１４２及びＴｘ ＬＯ信号１４４をそれぞれ生成するためのＲｘ ＬＯモジュールとＴｘ ＬＯモジュールとを含む。

デジタルＲＦトランシーバ設計の当業者によく知られるように、受信機モジュール１０４、送信機モジュール１０６、及びＬＯモジュール１１０の各々は、デジタル信号、例えば、同相（“Ｉ”）及び直交位相（Ｑ）信号、の１つ以上の対を処理、提供、又は生成することができる。

ＲＦトランシーバ設計の当業者によく知られるように、メモリ１１２は、受信機モジュール１０４及び送信機モジュール１０６による使用のために格納された命令及び／又はデータの源及び／又は行先を提供する。

ＲＦトランシーバ１００内において示される各々の個々の要素又はブロックの設計、機能及び／又は目的及びＲＦトランシーバ１００における該要素又はブロック間での相互接続は、ＲＦトランシーバ設計の当業者によく知られている。

本発明の態様は、ＬＯモジュール１１０、そして特に、受信機モジュール１０４による使用のためにＬＯモジュール１１０によって生成されるＬＯ信号（Ｒｘ ＬＯ）１４２、に関する。

一般に、ＬＯモジュール１１０は、受信機モジュール１０４によって受信及び検出されている信号の周波数に近い周波数で信号を生成する。典型的には、周波数ダウンコンバージョンモジュール１１８内の１つ以上の混合器が、周波数ダウンコンバージョンモジュール１１８の出力部において１つ以上の混合された信号を典型的に提供するために、ＬＯモジュール１１０によって生成されたＬＯ信号（Ｒｘ ＬＯ）１４２をＬＮＡ１１６の出力部に存在する受信された信号と混合する。

ＲＦトランシーバ及び通信システムを設計する当業者によってよく知られるように、ＲＦトランシーバ１００は、通信システム、例えば、全地球航法衛星システム（ＧＮＳＳ）（示されていない）、セルラーシステム（示されていない）、固定電話システム（示されていない）、において採用することができる。通信システムは、移動局のための無線通信を提供し、セルラーシステム、固定された無線システム、ＰＣＳ、又は衛星通信システムに限定されない。

セルラーシステムは、典型的に、複数のセルラー基地局（“基地局”又は“ＢＳ”）（示されていない）と、モバイルスイッチングセンター（示されていない）と、位置決定エンティティ（ＰＤＥ）とも呼ばれる位置サーバ（示されていない）と、を含む。セルラーシステムは、あらゆる規格又はプロトコル、例えば、ＣＤＭＡ、ＴＤＭＡ、ＦＤＭＡ、又はＧＳＭ（登録商標）、又はそれらの組み合わせ、による複数のアクセス通信に備えることができる。

ＲＦトランシーバ１００は、セルラー移動局（“移動局”又は“ＭＳ”）として又はセルラー移動局（“移動局”又は“ＭＳ”）において使用することができる。送信機モジュール１０６は、ＢＳ受信機（示されていない）に通信信号を送信する。受信機モジュール１０４は、ＢＳ送信機（示されていない）から通信信号を受信する。

移動局は、固定型（すなわち、静止型）及び／又は移動型（すなわち、携帯式）であることができる。移動局は、限定されることなしに、次のもの、すなわち、パソコン（ＰＣ）、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、ミニコンピュータ、メインフレーム、スーパーコンピュータ、ネットワークに基づくデバイス、データプロセッサ、パーソナルデジタルアシスタント（ＰＤＡ）、スマートカード、携帯電話、ページャ、及び腕時計、のうち１つ以上を含む様々な形態で実装することができる。

図２は、本発明の一態様による、図１に示されるＲＦトランシーバにおいて用いることができる局部発振器（ＬＯ）モジュール２００のブロック図による表現の第１の例を示す。ＬＯモジュール２００は、電圧制御発振器（ＶＣＯ）２０１と、分割器（ｄｉｖｉｄｅｒ）２０２と、局部発振器（ＬＯ）バッファ２０４と、低域通過フィルタ２０６と、抵抗ラダーネットワーク（ｒｅｓｉｓｔｏｒ ｌａｄｄｅｒ ｎｅｔｗｏｒｋ）２０８と、アナログ−デジタル変換器（ＡＤＣ）２１０と、プロセッサ２１２と、情報源２１４と、シリアルバスインタフェース（ＳＢＩ）２１６と、デジタル−アナログ変換器（ＤＡＣ）２１８と、制御デバイス２２１、２２３、２２５、及び２２７と、を含む。

ＶＣＯ設計の当業者によく知られるように、ＶＣＯは、ＶＣＯ＿Ｐ２５２及びＶＣＯ＿Ｎ２５４としてそれぞれ表されるプラス及びマイナスのＶＣＯ信号を生成する。

分割器設計の当業者によく知られるように、分割器は、プラス及びマイナスのＶＣＯ信号２５２及び２５４を分割する。分割器は、あらゆる数で分割する、例えば、２で分割することができ、あらゆるデューティサイクル、例えば、２５％デューティサイクル、を有することができ、それにより、ＩＰ＿２５ ２５６、ＩＮ＿２５ ２５８、ＱＰ＿２５ ２６０、及びＱＮ＿２５ ２６２、として表される４つの分割された信号を生成することができる。

ＬＯバッファ２０４は、バッファ２２２、２２４、２２６、及び２２８をさらに含む。４つのＬＯバッファ２２２、２２４、２２６、及び２２８は、ＩＰ＿２５ ２５６、ＩＮ＿２５ ２５８、ＱＰ＿２５ ２６０、及びＱＮ＿２５ ２６２としてそれぞれ表される４つの分割された信号を受信及びバッファリングし、ＩＰ＿ＯＵＴ２６４、ＩＮ＿ＯＵＴ２６６、ＱＰ＿ＯＵＴ２６８、及びＱＮ＿ＯＵＴ２７０としてそれぞれ表される４つのＬＯ出力信号を生成する。ＬＯバッファの数は、典型的に、分割器２０２から受信された分割器信号の数に対応し、各バッファは、１つの分割された信号を受信及びバッファリングし、それは、図２の例では４つである。ＲＦトランシーバ設計の当業者によく知られるように、ＩＰ＿ＯＵＴ２６４、ＩＮ＿ＯＵＴ２６６、ＱＰ＿ＯＵＴ２６８、及びＱＮ＿ＯＵＴ２７０として表される、４つのＬＯ出力信号は、全体で、図１のＲＦトランシーバ１００において示されるＬＯ信号、Ｒｘ ＬＯ１４２を概して表し、周波数ダウンコンバージョンモジュール１１８とともに動作する。

４つのＬＯバッファ２２２、２２４、２２６、及び２２８の各々は、４つのＬＯバッファの各々のためのバイアス電圧を提供するためにローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２も受信する。ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２は、ＬＯモジュール２００にとって最も有利な効果を提供するために、ＬＯモジュール２００にとってローカルであり、及び典型的にＲＦトランシーバ１００内のその他の箇所における他の機能に対してはローカルでない電源電圧である。一例においては、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２は、１．３Ｖ±５％であり、１．２５Ｖ乃至１．３５Ｖの電圧範囲を含む。

以下においてさらに詳細に説明されるように、４つのＬＯバッファ２２２、２２４、２２６、及び２２８は、対応する４つのＬＯバッファ２２２、２２４、２２６、及び２２８を制御するための制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４も受信する。本発明の態様によれば、以下においてさらに詳細に説明されるように、制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４を受信するのに応答して、ＩＰ＿ＯＵＴ２６４、ＩＮ＿ＯＵＴ２６６、ＱＰ＿ＯＵＴ２６８、及びＱＮ＿ＯＵＴ２７０として表される４つのＬＯ出力信号の各々のパルス幅が調整される。

フィルタ設計の当業者に個々によく知られるように、低域通過フィルタ２０６は、キャパシタ２３８と個々に組み合わせて用いられるときに抵抗器２３０、２３２、２３４、及び２３６をさらに含む。抵抗器２３０及びキャパシタ２３８によって表される低域通過フィルタは、ＱＮ＿ＯＵＴ２７０によって表されるバッファ出力信号の平均電圧レベルを決定する。抵抗器２３２及びキャパシタ２３８によって表される低域通過フィルタは、ＱＰ＿ＯＵＴ２６８によって表されるバッファ出力信号の平均電圧レベルを決定する。抵抗器２３４及びキャパシタ２３８によって表される低域通過フィルタは、ＩＮ＿ＯＵＴ２６６によって表されるバッファ出力信号の平均電圧レベルを決定する。抵抗器２３６及びキャパシタ２３８によって表される低域通過フィルタは、ＩＰ＿ＯＵＴ２６４によって表されるバッファ出力信号の平均電圧レベルを決定する。各バッファ出力信号の電圧レベルは、信号が１つの期間において高及び低である平均である。例えば、２５％のデューティサイクルを有するＬＯ信号に関しては、電圧は、期間の２５％の間高（例えば、１．３Ｖ）であり、期間の７５％の間低（例えば、０Ｖ）である。従って、この例においては、各バッファ出力信号に関する平均電圧レベルは、約０．３２５Ｖ（すなわち、１．３Ｖ×．２５）である。

４つの抵抗器２３０、２３２、２３４、及び２３６が、キャパシタ２３８上の同じ端子に各々接続されるため、低域通過フィルタ２０６の出力は、４つの低域通過フィルタのすべての平均電圧レベルの平均電圧レベルを表す共通モード電圧（ＶＣＭ）信号２７６である。換言すると、ＶＣＭ信号２７６は、ＩＰ＿ＯＵＴ２６４、ＩＮ＿ＯＵＴ２６６、ＱＰ＿ＯＵＴ２６８、及びＱＮ＿ＯＵＴ２７０として表され、合計され及び４で分割された４つのＬＯ出力信号の平均電圧レベルによって表される平均電圧レベルである。理想的な状況下において、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２が１．３Ｖ±５％、又は１．２５Ｖ乃至１．３５Ｖである例においては、ＶＣＭ信号２７６は、ＬＯ出力信号のデューティサイクルが２５％であるときには約０．３２５Ｖ（すなわち、１．３Ｖ÷４）であることができる。しかしながら、状況は、典型的には理想的でないため、この例においては、ＶＣＭ信号２７６は、例えば、約０．３１２５Ｖ乃至０．３３７５Ｖの間で変化することがある。ＬＯ出力信号の電圧レベルを決定するためのその他の回路又は方法を、低域通過フィルタ２０６の代わりに用いることができる。

抵抗ラダーネットワーク２０８は、抵抗器２４０、２４２、２４４、及び２４６をさらに含む。抵抗ラダーネットワーク２０８の最上部は、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２に結合され、それは、４つのＬＯバッファ２２２、２２４、２２６、及び２２８の各々のためのバイアス電圧を提供する。抵抗ラダーネットワーク２０８の最下部は、アース電位に結合される。ローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４は、抵抗器２４４と２４６との間において抵抗ラダーネットワーク２０８から分岐（ｔａｐ）される。図２に示される抵抗ラダーネットワーク２０８の例においては、抵抗器２４０、２４２、２４４、及び２４６の各々は、実質的に同じ抵抗値を有する。この例において、２５％のデューティサイクルを有するＬＯ信号に関しては、ローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４は、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２の約１／４を占める。理想的な状況下においては、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２が１．３Ｖ±５％、又は１．２５Ｖ乃至１．３５Ｖである例では、ローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４は、約０．３２５Ｖ（すなわち、１．３Ｖ÷４）であることができる。他の例において、５０％のデューティサイクルを有するＬＯ信号に関しては、ＶＲＥＦ＿ｌｏｃａｌ２７４が抵抗器２４２と２４４の間において抵抗ラダーネットワーク２０８から分岐されるときには、ＶＲＥＦ＿ｌｏｃａｌ２７４は、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７４の約１／２を占める。従って、ローカル電源２７２の一部分の決定された電圧レベルは、局部発振器信号の希望されるデューティサイクルに対応する。ローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４の小部分又は一部分を決定するためのその他の回路又は方法を、抵抗ラダーネットワーク２０８の代わりに用いることができる。

ＡＤＣ２１０は、ＶＣＭ信号２７６及びローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４を受信し、デジタル電圧信号２７８を生成する。ＡＤＣ２１０は、ＡＤＣ２１０がＬＯモジュール２００及び／又はＲＦトランシーバ１００において１つ以上の目的のためにＡＤＣ機能を実行するときにはハウスキーピングＡＤＣ又はＨＫＡＤＣと呼ぶことができる。一例においては、ＡＤＣ２１０は、ＶＣＭ信号２７６及びローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４をアナログ信号からデジタル信号に変換するために１０ビットを採用することができる。一例においては、ＡＤＣ２１０は、選択された信号をプロセッサ２１２に提供するために、デジタル選択信号２８６に応答してＶＣＭ信号２７６又はローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４のいずれかを選択的に受信するための切り換え機能を採用することができる。ＶＣＭ信号２７６又はローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４を変換する、ＶＣＭ信号２７６とローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４の間で切り換わる、又はＶＣＭ信号２７６又はローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４を提供するためのその他の回路又は方法を、ＡＤＣ２１０の代わりに用いることができる。

プロセッサ２１２は、ＶＣＭ信号２７６及びローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４の各々を受信する。プロセッサ２１２は、ＶＣＭ信号２７６及びローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４を比較する。プロセッサ２１２は、ＡＤＣ２１０から一度に１つずつ受信される場合は、受信されたＶＣＭ信号２７６及び受信されたローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４の各々をメモリに格納することができ、又は、例えば２つの別個のＡＤＣから受信された場合は、受信されたＶＣＭ信号２７６及び受信されたローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４を、メモリに格納せずに、比較することができる。

プロセッサ２１２は、ＶＣＭ信号２７６とローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４との間の差を、存在する場合に、決定する。理想的な状況下においては、本例では、４つのＬＯバッファ出力信号２６４、２６６、２６８、及び２７０のうちの各々の１つに関する平均電圧レベル、及びすべての４つのバッファ出力信号２６４、２６６、２６８、及び２７０の平均電圧レベルは、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２の１／４に等しいべきであるため、ＶＣＭ信号２７６及びローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４は同じであるべきである。このとおりであるべき理由は、この例においては、ＬＯ信号が２５％のデューティサイクルを有するときには、ＶＣＭ信号２７６は、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２の１／４に等しいべきであるためである。他の例においては、ＬＯ信号が５０％のデューティサイクルを有するときには、ＶＣＭ信号２７６は、ローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２の１／２に等しくあるべきである。

しかしながら、理想的な状況は常に存在するわけではなく、それは、４つのＬＯバッファ出力信号２６４、２６６、２６８、及び２７０のうちの１つ以上のパルス幅を変化させ、それにより、４つのＬＯバッファ出力信号２６４、２６６、２６８、及び２７０のうちの１つ以上の対応するデューティサイクルを変化させる。図１においてＲｘ ＬＯ１４２によって表されるＬＯ信号のデューティサイクルの該変化は、図１のＲＦトランシーバ１００における性能パラメータ、例えば、雑音指数及び線形性、に対して悪影響を有することがある。非理想的な状態、例えば、集積回路プロセス、電源電圧範囲、及び温度（すなわち、ＰＶＴ）等、におけるＬＯ信号のデューティサイクルのインテリジェントで正確な制御は、ＲＦトランシーバ１００が、図１のＲＦトランシーバ１００における性能パラメータの望ましいバランスを達成させる望ましいデューティサイクルでＬＯ信号を動作させるのを可能にする。

ＬＯ信号のデューティサイクルのインテリジェントで正確な制御を達成させるために、プロセッサは、ＶＣＭ信号２７６とローカル基準電源信号（ＶＲＥＦ＿ｌｏｃａｌ）２７４との間の差を、存在する場合に、最小にするようにＬＯ信号のパルス幅を調整（すなわち、修正、変更、シフト、等）する。換言すると、プロセッサ２１２は、２つの信号間の電圧差がゼロの電圧差になるように操作（すなわち、指示、同調、修正、等）するようにＬＯ信号のパルス幅を調整する。ゼロの電圧差は、４つのＬＯ信号２６４、２６６、２６８、及び２７０の平均電圧レベルがローカル電源（ＶＤＤ＿ｌｏｃａｌ）２７２の電圧レベルの１／４（又は、例えば５０％のデューティサイクルを有するＬＯ信号の場合は１／２）と同じであることを表す。

プロセッサ２１２は、情報源２１４からの１つ以上の入力に応答してＬＯ信号のパルス幅を調整する。該入力は、非理想的な状態、例えば、集積回路プロセス（例えば、ＣＭＯＳ）、電源電圧範囲、温度、動作パラメータ（例えば、周波数チャネル帯域）、性能パラメータ（例えば、高速又は低速チップ）、等、を引き起こすことを含むことがある。該入力は、静的に又は動的に決定することができる。静的入力は、例えば、実験室での複数の集積回路のデータ測定、決定、又はその要約を含むことができ、それらは、図１に示される、ＲＦトランシーバ１００、受信機モジュール１０４、又はＬＯモジュール１１０のメモリ１１２に格納される。換言すると、静的入力は、ＲＦトランシーバ１００が製造される前に決定される。動的入力は、例えば、ＲＦトランシーバ１００、受信機モジュール１０４、又はＬＯモジュール１１０が製造されて動作可能になった後に行われた決定のデータ測定を含むことができる。動的入力は、入力値が変わるいずれの時点においても、例えば、リアルタイムで、定期的に、特定の動作時間において、例えば周波数帯域の変更、又はパーアップ時、等において、決定することができる。

プロセッサ２１２は、例えば、ソフトウェア（すなわち、メモリに格納されたプログラマブル命令）内のバイナリサーチアルゴリズム（すなわち、プロセス又はメソッド）を用いて調整を行う。バイナリサーチアルゴリズムは、ソフトウェア調整を行う当業者によく知られており、データセットの中央において開始することと、おそらく５つ乃至６つのステップ（例えば、１２８ビットのデータセットの場合は、６４、３２、１６、８、４、２）において合理的な決定が行われるまで、上方又は下方に１／２だけ移動するかどうかを決定することと、次に上方又は下方に１／４だけ移動するかどうかを決定することと、次に上方又は下方に１／８だけ移動するかどうかを決定すること、とを含む。バイナリサーチアルゴリズムは、高速の決定を行うのを有利に可能にする。調整を行うためのその他の回路又は方法を、バイナリサーチアルゴリズムの代わりに用いることができる。

ＳＢＩ２１６は、レジスタ１ ２４８とレジスタ２ ２５０とを含む数多くのレジスタをさらに含む。プロセッサ２１２は、例えば、命令２８２の形でＳＢＩ ２１６にパルス幅調整を提供する。プロセッサ２１２は、上述される、デジタル選択信号２８６を制御するために例えばＳＢＩ２１６に命令２８２も提供する。ＳＢＩ２１６は、デジタル調整信号２８４及びデジタル選択信号２８６をそれぞれ提供するために、パルス幅調整及びＡＤＣ２１０のための命令を受信し、レジスタ１ ２４８及びレジスタ２ ２５０をそれぞれ制御する。ＳＢＩの動作及び設計は、個々に、インタフェース通信の当業者によく知られている。デジタル調整信号２８４及びデジタル選択信号２８６を提供するためのその他の回路又は方法を、ＳＢＩ２１６の代わりに用いることができる。

ＤＡＣ２１８は、アナログ電圧信号２８８を提供するためデジタル調整信号２８４をデジタル信号からアナログ信号に変換する。一例においては、ＤＡＣ２１８は、６ビットを有することができる。アナログ電圧信号２８８は、局部発振器バッファ２２２、２２４、２２６、２２８のアナログ又は連続的フィードバック制御を提供する。

制御デバイス２２１、２２３、２２５、及び２２７の各々は、例えば、Ｎ型電界効果トランジスタ（ＦＥＴ）又はＰ型ＦＥＴとして表すことができ、同じアナログ電圧信号２８８を受信し、制御信号ＣＳ１、ＣＳ２、ＣＳ圧源２７２から、各バッファ２２２、２２４、２２６、及び２２８を通り、及び各々の対応する制御デバイス２２１、２２３、２２５、及び２２７を通り、アース電圧電位（制御デバイス内に示されない）までドレインされる電流の量を調整する。各バッファ２２２、２２４、２２６、及び２２８を通る電流を変化させることは、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のスルーレートを変化させる。従って、制御デバイス２２１、２２３、２２５、及び２２７は、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のスルーレートを調整するために、ＬＯバッファ２２２、２２４、２２６、及び２２８の各々に制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４をそれぞれ提供し、それは、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅を調整する。

信号のスルーレート（slew rate）は、回路内のいずれかの地点における信号の最大変化率（例えば、信号パルスの傾き）を表す。スルーレートの限度は、電子回路において非線形の効果を発生させる可能性がある。４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅を調整することは、対応する４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のデューティサイクルの調整を可能にする。従って、非理想的な状態、例えば、集積回路プロセス、電源電圧範囲、及び温度（すなわち、ＰＶＴ）等、における４つのＬＯ出力信号２６４、２６６、２６８、及び２７０のデューティサイクルのインテリジェントで正確な制御は、ＲＦトランシーバ１００が、図１のＲＦトランシーバ１００における性能パラメータ（例えば、線形性及び雑音指数）の望ましいバランスを達成させる望ましいデューティサイクルで４つの出力信号ＬＯ信号２６４、２６６、２６８、及び２７０を動作させるのを有利に可能にする。制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４を提供するためのその他回路及び方法を、制御デバイス２２１、２２３、２２５、及び２２７の代わりに用いることができる。

さらに、制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４は、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅をそれぞれ調整するためにフィードバックループ内において直接又は間接的に印加することができる。制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４は、ＬＯバッファ２２２、２２４、２２６、及び２２８にそれぞれ印加されることによって、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅を直接調整する。制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４は、フィードバックループ内の他のポイントに対して、例えば、分割器２０２に対して又はＬＯモジュール２００の入力バッファに対して、印加することによって、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅を間接的に調整する。

ＬＯモジュール２００において、命令２８２、デジタル調整信号２８４、アナログ電圧信号２８８、制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４は、プロセッサ２１２によって決定されたパルス幅調整を異なる信号形式で各々表す。従って、ＲｘＬＯ信号１４２のデューティサイクルを調整するためのフィードバックを提供するためにこれらの信号のうちのいずれか１つ（又は示されていないその他の中間信号）を用いることができる。概して、これらの信号は、デジタル形式で（例えば、命令２８２、デジタル調整信号２８４）又はアナログ形式で（例えば、アナログ電圧信号２８８、及び制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４）表される。図2、及び図３において示される例では、フィードバック信号は、ＬＯバッファ２０４への印加のためにデジタル形式からアナログ形式に変換される。図２、及び図３において採用することができる他の例では、フィードバック信号は、ＬＯバッファ２０４への印加のためにデジタル形式のままであることができる。この場合は、アナログ電圧信号２８８はもはや必要でなく、制御デバイス２２１、２２３、２２５、及び２２７がアナログ信号ではなくデジタル信号を受信するために好適化されるためＤＡＣ２１８は取り除かれる。例えば、制御デバイス２２１、２２３、２２５、及び２２７は、６ビット（例えば、１ｘ、２ｘ、４ｘ、８ｘ、１６ｘ、及び３２ｘ）を有する、バイナリバンクとも呼ばれるバイナリ加重制御（ｂｉｎａｒｙ ｗｅｉｇｈｔｅｄ ｃｏｎｔｒｏｌ）デバイスであることができる。制御デバイス内のビット数は、受信されたデジタル信号に応答する制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４の分解能を決定する。分解能は、フィードバックプロセス中におけるＲｘ ＬＯ信号のデューティサイクルの微調整（すなわち、相対的に小さい又は大きい調整）に対応する。

上述のように、低域通過フィルタ２０６は、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の平均を表すＶＣＭ信号２７６を提供し、抵抗ラダーネットワーク２０８は、ローカル電源２７２の一部分を表すローカル基準電源２７４を提供する。図１のＬＯモジュール２００内のフィードバック制御ループは、１つの平均信号２７６が相対的に正確な信号２７４と比較され、制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４が４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅をそれぞれ調整するという点で相対的に単純である。

４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅を調整するための制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４を生成するために平均信号２７６が相対的に正確な信号２７４と比較されることを考慮した場合、該フィードバック制御ループは、簡略化されているが、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々に関して正確でないことがある。例えば、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０のうちの１つは、ＶＣＭ信号２７６の平均電圧レベルよりも高かった、低かった、又は同じであった可能性がある。この場合は、制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４の各々のための１つのアナログ電圧信号２８８は、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅をそれぞれ過度に又は過小に調整することがある。図２に示される簡略化された設計は、幾つかの又はほとんどの設計にとって許容可能であると思われるが、幾つかの設計は、４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅の個々の調整を要求するか又は有利に採用することができる。

４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅のこのような個々の調整は、図３に示され、本発明の一態様による、図１に示されるＲＦトランシーバにおいて用いることができる局部発振器（ＬＯ）モジュール３００のブロック図による表現の第２の例として示される。

図３に示されるＬＯモジュール３００と図２に示されるＬＯモジュール２００との間の主な相違点は、図３の低域通過フィルタ２０６が４つのＬＯ出力信号の４つの別個の平均電圧レベル測定値を提供する４つ別個の低域通過フィルタを今は含むことである。例えば、低域通過フィルタ２０６は、フィルタ設計の当業者に個々によく知られるように、４つの別個の低域通過フィルタを提供するために、キャパシタ３０２、３０４、３０６、及び３０８と組み合わせて用いられる抵抗器２３０、２３２、２３４、及び２３６を今は含む。抵抗器２３０及びキャパシタ３０２によって表される低域通過フィルタは、ＱＮ＿ＯＵＴ２７０によって表されるバッファ出力信号の第１の平均電圧レベルを決定する。抵抗器２３２及びキャパシタ３０４によって表される低域通過フィルタは、ＱＰ＿ＯＵＴ２６８によって表されるバッファ出力信号の第２の平均電圧レベルを決定する。抵抗器２３４及びキャパシタ３０６によって表される低域通過フィルタは、ＩＮ＿ＯＵＴ２６６によって表されるバッファ出力信号の第３の平均電圧レベルを決定する。抵抗器２３６及びキャパシタ３０８によって表される低域通過フィルタは、ＩＰ＿ＯＵＴ２６４によって表されるバッファ出力信号の第４の平均電圧レベルを決定する。

低域通過フィルタ２０６の４つの出力は、４つの各々のＬＯ出力信号２６４、２６６、２６８、及び２７０の第１、第２、第３及び第４の平均電圧レベルをそれぞれ表す共通モード電圧（ＶＣＭ）信号３１０、３１２、３１４、及び３１６である。ＬＯ出力信号の４つの個々の平均電圧レベルを決定するためのその他の回路又は方法を、４つの個々の低域通過フィルタ２０６の代わりに用いることができる。

図３に示されるＬＯモジュール３００と、図２に示され、図３では詳細には示されないＬＯモジュール２００との間の２次的な相違点は、４つの別個のアナログ電圧信号ＡＶＳ４、ＡＶＳ３、ＡＶＳ２、及びＡＶＳ１をそれぞれ生成するための４つのＶＣＭ信号３１０、３１２、３１４、及び３１６を受け入れることができるＡＤＣ２１０と、プロセッサ２１２と、ＳＢＩ２１６と、ＤＡＣ２１８と、制御デバイス２２１、２２３、２２５、及び２２７と、を含む。

図３における一般的プロセスは、プロセッサが４つのＶＣＭ信号の各々に関する電圧差信号を決定しそれにより対応する４つのＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のための対応するパルス幅調整を決定するために４つのＶＣＭ信号の各々を１つのローカル基準電源電圧信号２７４と比較するという点で図２に示されるそれと同様である。

ＤＡＣ２１８（例えば、４つのＤＡＣ又は１つのＤＡＣ＋４つのデルタＤＡＣ）は、４つの別個の及び独立した制御信号（ＣＳ１乃至ＣＳ４）をそれぞれ４つのＬＯバッファ２２２、２２４、２２６、２２８、にそれぞれ提供するために、４つの制御デバイス２２１、２２３、２２５、及び２２７のための４つのアナログ電圧信号（ＡＶＳ１乃至ＡＶＳ４）を生成する。４つのＬＯバッファ２２２、２２４、２２６、２２８の個々の制御は、４つの対応するＬＯ出力信号２６４、２６６、２６８、及び２７０の個々の制御を可能にする。４つの対応するＬＯ出力信号２６４、２６６、２６８、及び２７０の個々の制御は、４つの対応するＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のデューティサイクルを調整するための４つの対応するＬＯ出力信号２６４、２６６、２６８、及び２７０の各々のパルス幅の個々の制御を可能にする。換言すると、１つのＬＯ信号は、そのパルス幅を上方調整する（ａｄｊｕｓｔｅｄ ｕｐ）ことができ及び他のＬＯ信号は、そのパルス幅を下方調整する（ａｄｊｕｓｔｅｄ ｄｏｗｎ）か又はまったく調整しないことができる。

独立したＬＯ信号のパルス幅の調整が有利であることができる一例は、図１に示される受信機モジュール１０４の第２のインターセプトポイント（ＩＰ２）の校正を含む。受信機モジュール１０４におけるＩＰ２の性能は、Ｉ及びＱの差動（ｄｉｆｆｅｒｅｎｔｉａｌ）ＬＯ出力信号のデューティサイクルの歪み又は不均衡（すなわち、歪み又は不均衡に起因する劣化）に典型的には大きく依存する。ＬＯ出力信号２６４、２６６、２６８、及び２７０のパルス幅を独立して調整する能力は、ＲＦトランシーバ１００の外部の時間のかかる試験装置を用いた、図１に示される周波数ダウンコンバージョンモジュール１１８における混合器バイアス電圧を調整することによって行われる従来のＩＰ２校正をなくす又は縮小することを有利に可能にし、及び、例えば、ＲＦＩＣ又は移動局において“急いで”（すなわち、ここにおいて説明されるように、リアルタイムで、定期的に、等）ＩＰ２校正を行う。該調整は、実験室において、ＲＦＩＣの製造又は生産中に、最終製品（例えば、移動局）内への取り付け後に、最終製品が現場で販売された後に、最終製品の使用中に、等、において行うことができる。換言すると、ＬＯ出力信号２６４、２６６、２６８、及び２７０のパルス幅の独立した調整は、受信機モジュール１０４の動作中におけるＩＰ２の校正を有利に可能にする。

図２を参照して説明されるように、制御信号ＣＳ１、ＣＳ２、ＣＳ３、及びＣＳ４は、図２及び３に示されるようにアナログ形式であること、又はデジタル形式であることができる。図３のデジタル実装に関しては、ＤＡＣ２１８が取り除かれ、制御デバイス２２１、２２３、２２５、及び２２７が、図２に関して説明されるように、デジタル信号を受信するために好適化される。従って、図３において、ＬＯ信号２６４、２６６、２６８、及び２７０の各々のデューティサイクルの個々の制御をそれぞれ提供するためのＬＯバッファ２２２、２２４、２２６、及び２２８の各々を通る電流のデジタル式の独立した制御を提供するために、（個々にではなく全体として示される）４つのデジタル調整信号２８４が４つの制御デバイス２２１、２２３、２２５、及び２２７に印加される。

ＬＯモジュール２００及び３００の各々において、ＬＯ出力信号のデューティサイクルの調整は、相対的調整とは対照的に、絶対的調整である。換言すると、ＬＯ出力信号のデューティサイクルは、いずれかの特定の又は希望される値に合わせて調整することができ、位相差を小さくして誤りを最小にするために単に調整するだけでないことができる。このような絶対的なデューティサイクル調整は、異なる、様々な、及び特定の状況に基づいてデューティサイクルを調整するのを有利に可能にする。

図４は、本発明の一態様による、図２又は３に示される第１の２００又は第２の３００局部発振器（ＬＯ）モジュールとともに用いることができる局部発振器信号１４２のパルス幅を調整するため方法４００を示す。さらなる明確化を目的として、方法４００の高位のステップが図４に示される。方法４００の追加のステップ及びさらなる詳細は、図２及び３及び関連する記述を参照して明示で又は黙示で説明される。

ブロック４０１において、方法４００が開始する。

ブロック４０２において、方法４００は、電源電圧２７２でバイアスがかけられ及びデューティサイクルを有する局部発振器信号２６４、２６６、２６８、及び２７０を生成する。

ブロック４０３において、方法４００は、局部発振器信号２６４、２６６、２６８、及び２７０の電圧レベルを表す第１の電圧信号２７６（又は３１０、３１２、３１４、及び３１６）と、局部発振器２００（又は３００）のための希望されるデューティサイクルに対応する電源電圧２７２の部分の電圧レベルを表す第２の電圧信号２７４との間の差に応答して局部発振器信号２６４、２６６、２６８、及び２７０のデューティサイクルの絶対的調整を行う。

ブロック４０４において、方法４００が終了する。

要約すると、ＬＯモジュールの第１の例２００及び第２の例３００の利点の一部は、次を含む。ＬＯモジュール２００及び３００は、非理想的な状態、例えば、集積回路プロセス、電源レベル及び温度の変動、において４つのＬＯ出力信号２６４、２６６、２６８、及び２７０のデューティサイクルに対する正確な制御を維持する。ＬＯモジュール２００及び３００は、受信機モジュール１０４内の雑音指数と線形性の性能パラメータ間での希望されるバランスを達成させるための４つのＬＯ出力信号２６４、２６６、２６８、及び２７０のデューティサイクルの最適な選択（例えば、約２５％）を可能にする。ＬＯモジュール２００及び３００は、（例えば、集積回路（ＩＣ）チップ上の）ＲＦトランシーバ設計の組み込み式セルフテスト（ｂｕｉｌｔ−ｉｎ−ｓｅｌｆ−ｔｅｓｔ）（ＢＩＳＴ）の特徴を採用し、それらは、ＩＣチップ外部の時間がかかる試験装置又は方法を要求しない。ＢＩＳＴは、校正が“急いで”行われることを可能にする。ＬＯモジュール２００及び３００は、各々が、“検知及び調整”閉ループ動作を用いるため、ＬＯモジュール２００及び３００は、ＬＯ出力信号２６４、２６６、２６８、及び２７０のデューティサイクルを連続的にモニタリング及び調整することができる。

本発明の態様は、周波数ダウンコンバージョンモジュール１１８での受信機モジュール１０４への適用のためにＬＯモジュール２００及び３００に関して説明されているが、それらは、例えば、周波数アップコンバージョンモジュール１３６を制御するために送信機モジュール１０６とともに採用することもできる。

代替実装
ここに含まれるシステム、要素、モジュール、方法、及び／又はプロセスは、ハードウェア、ソフトウェア、又は両方の組み合わせにおいて実装することができ、及び、１つ以上のプロセッサを含むことができる。プロセッサは、タスクを実行するためのデバイス及び／又は機械によって読み取り可能な命令の組である。プロセッサは、プロセスを具現化した一連の命令を実行することが可能なあらゆるデバイスであることができ、限定されることなしに、コンピュータ、マイクロプロセッサ、コントローラ、特定用途向け集積回路（ＡＳＩＣ）、有限ステートマシン、デジタル信号プロセッサ（ＤＳＰ）、又は何らかのその他の機構を含む。プロセッサは、ハードウェア、ファームウェア、及び／又はソフトウェアのあらゆる組み合わせを含む。プロセッサは、実行可能なアプリケーション又はプロシージャ（ｐｒｏｃｅｄｕｒｅ）又は情報デバイスによる使用のために情報を計算、処理、解析、修正、変換、又は送信することによって、及び／又はその情報を出力デバイスにルーティングすることによって、格納された及び／又は受信された情報に作用する。

実行可能なアプリケーションは、例えば、ユーザのコマンド又は入力に応答して、オペレーティングシステム、ソフトウェアアプリケーションプログラム、又はその他の情報処理システムの機能を含む予め決定されたそれらを実装するためのマシンコード又は機械によって読み取り可能な命令を備える。

実行可能なプロシージャは、１つ以上の特定のプロセスを実行するための符号のセグメント（すなわち、機械によって読み取り可能な命令）、サブルーチン、又は符号のその他の個別のセクション又は実行可能なアプリケーションの一部分であり、受信された入力パラメータに基づいて（又は受信された入力パラメータに応答して）動作を行うことと、その結果得られた出力パラメータを提供すること、とを含むことができる。

様々な実施形態において、本発明を実装するためにハードワイヤド回路をソフトウェア命令と組み合わせて用いることができる。従って、技法は、ハードウェア回路とソフトウェアの特定の組み合わせ、又はデータ処理システムによって実行される命令に関する特定のソースに限定されない。さらに、この説明全体を通じて、様々な機能及び動作は、説明を簡略化するためにソフトウェアコードによって実行されるか又は生じさせられるものとして説明される。しかしながら、該表現によって意味することは、機能はプロセッサによる符号の実行の結果得られるということであることを当業者は認識するであろう。

本発明の態様は、少なくとも部分的にはソフトウェア内において実装できることがこの説明から明確であろう。すなわち、技法は、そのプロセッサが機械によって読み取り可能な媒体内に内蔵された命令のシーケンスを実行することに応答してコンピュータシステム又はその他のデータ処理システムにおいて実行することができる。

機械読み取り可能媒体は、機械（例えば、コンピュータ、ネットワークデバイス、パーソナルデジタルアシスタント、コンピュータ、データプロセッサ、製造ツール、１つ以上のプロセッサの組を有するデバイス）によってアクセス可能な形で情報を提供する（すなわち、格納及び／又は送信する）あらゆる機構を含む。機械によって読み取り可能な媒体は、データ処理システムによって実行されたときに、本発明の様々な方法を実行することをシステムに行わせるソフトウェア及びデータを格納するために用いることができる。この実行可能なソフトウェア及び／又はデータの一部分は、様々な場所に格納することができる。例えば、機械によって読み取り可能な媒体は、記録可能な／記録不能な媒体（例えば、読み取り専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイス、非揮発性メモリ、キャッシュ、遠隔記憶デバイス、等）、及び、電気的、光学的、音響的又はその他の形態の伝搬される信号（例えば、搬送波、赤外線信号、デジタル信号、等）、等を含む。

上記の明細書において、本発明は、それの特定の典型的な実施形態を参照して説明されている。以下の請求項において示される本発明のより広範な精神及び適用範囲を逸脱することなしに様々な修正をそれらに対して行うことができることが明らかであろう。明細書及び図面は、制限する意味ではなく例示する意味であると適宜みなされるべきである。
下記に出願時請求項１−３０に対応する記載を付記１−３０として表記する。
付記１
局部発振器（ＬＯ）モジュールであって、
デューティサイクルを有する局部発振器信号を生成するための、電源電圧でバイアスがかけられた局部発振器と、
前記局部発振器信号の電圧レベルを表す第１の電圧信号と、前記局部発振器信号に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うためのフィードバック回路と、を備える、局部発振器（ＬＯ）モジュール。
付記２
前記局部発振器信号は、複数の局部発振器信号を含み、
前記フィードバック回路は、複数の局部発振器信号の平均電圧レベルを用いて、１つの対応する差に応答して前記複数の局部発振器信号の各々を調整する付記１に記載のＬＯモジュール。
付記３
前記局部発振器信号は、複数の局部発振器信号を含み、
前記フィードバック回路は、複数の局部発振器信号の各々に関する電圧レベルを用いて、複数の対応する差に応答して前記複数の局部発振器信号の各々を独立して調整する付記１に記載のＬＯモジュール。
付記４
電圧制御発振器（ＶＣＯ）信号を生成するためのＶＣＯと、
分割された信号を生成するために前記ＶＣＯ信号を分割するための分割器と、
制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングするための、前記電源電圧でバイアスがかけられた、局部発振器バッファと、を備える付記１に記載のＬＯモジュール。
付記５
前記フィードバック回路は、
前記第１の電圧信号を決定するための第１の手段と、
前記第２の電圧信号を決定するための第２の手段と、
前記第１及び第２の電圧信号を受信するための第３の手段と、
前記第１及び第２の電圧信号を受信することに応答して前記第１及び第２の電圧信号を比較するための第４の手段と、
前記第１及び第２の電圧信号を比較することに応答して前記第１と第２の電圧信号の間の差を決定するための第５の手段と、
前記第１と第２の電圧信号の間の差を決定する前記差を決定することに応答して調整信号を決定するための第６の手段と、
前記調整信号を決定することに応答して前記制御信号を生成するための第７の手段と、を備える付記１に記載のＬＯモジュール。
付記６
前記第１の手段は、低域通過フィルタを備える付記５に記載のＬＯモジュール。
付記７
前記第２の手段は、抵抗器分割器ネットワークを備える付記５に記載のＬＯモジュール。
付記８
前記第３の手段、第４の手段、第５の手段、及び第６の手段は、プロセッサを備える付記５に記載のＬＯモジュール。
付記９
前記第７の手段は、制御デバイスを備える付記５に記載のＬＯモジュール。
付記１０
前記フィードバック回路は、第１のデジタル信号及び第２のデジタル信号をそれぞれ生成するために前記第１の電圧信号及び前記第２の電圧信号の各々をアナログ信号形式からデジタル信号形式に変換するためのアナログ−デジタル変換器を備える付記５に記載のＬＯモジュール。
付記１１
前記フィードバック回路は、
アナログ電圧信号を生成するために前記調整信号をデジタル形式からアナログ形式に変換するためのデジタル−アナログ変換器を備える付記５に記載のＬＯモジュール。
付記１２
前記フィードバック回路は、前記局部発振器信号の前記デューティサイクルに影響を与える情報を提供するための情報源を備え、
前記フィードバック回路は、前記情報を受信することに応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行う付記１に記載のＬＯモジュール。
付記１３
電圧制御発振器（ＶＣＯ）信号を生成するためのＶＣＯと、
分割された信号を生成するために前記ＶＣＯ信号を分割するための分割器と、
制御信号を受信することに応答して、局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングするための、電源電圧でバイアスがかけられた、局部発振器バッファと、
前記発振器信号の電圧レベルを表す第１の電圧信号を決定するための低域通過フィルタと、
前記局部発振器信号の希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号を決定するための抵抗器分割器ネットワークと、
第１のデジタル信号及び第２のデジタル信号をそれぞれ生成するために前記第１の電圧信号及び前記第２の電圧信号の各々をアナログ信号形式からデジタル信号形式に変換するためのアナログ−デジタル変換器と、
前記局部発振器信号のデューティサイクルに影響を与える情報を提供するための情報源と、
前記第１のデジタル信号及び前記第２のデジタル信号を受信し、前記第１のデジタル信号及び前記第２のデジタル信号を比較し、前記第１のデジタル信号と前記第２のデジタル信号との間の差を決定し、及び前記差を決定することに応答して及び前記情報を受信することに応答して調整信号を決定するためのプロセッサと、
前記局部発振器信号の前記デューティサイクルを調整するために前記調整信号を受信することに応答して前記制御信号を生成するための制御デバイスと、を備える、局部発振器（ＬＯ）モジュール。
付記１４
アナログ電圧信号を生成するために前記調整信号をデジタル形式からアナログ形式に変換するためのデジタル−アナログ変換器を備え、
前記制御デバイスは、前記アナログ電圧信号を受信することに応答して前記制御信号を生成する付記１３に記載のＬＯモジュール。
付記１５
電源電圧でバイアスがかけられ及びデューティサイクルを有する局部発振器信号を生成することと、
前記局部発振器信号の電圧レベルを表す第１の電圧信号と、前記局部発振器に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うこと、とを備える、方法。
付記１６
複数の局部発振器信号の平均電圧レベルを用いて、１つの対応する差に応答して前記複数の局部発振器信号の各々を調整することを備える付記１５に記載の方法。
付記１７
複数の局部発振器信号の各々に関する電圧レベルを用いて、複数の対応する差に応答して前記複数の局部発振器信号の各々を独立して調整することを備える付記１５に記載の方法。
付記１８
ＶＣＯ信号を生成することと、
分割された信号を生成するために前記ＶＣＯ信号を分割することと、
制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングすること、とを備える付記１５に記載の方法。
付記１９
前記局部発振器信号の前記デューティサイクルの前記絶対的調整を行うことは、
前記第１の電圧信号を決定することと、
前記第２の電圧信号を決定することと、
前記第１及び第２の電圧信号を受信することと、
前記第１及び第２の電圧信号を受信することに応答して前記第１及び第２の電圧信号を比較することと、
前記第１及び第２の電圧信号を比較することに応答して前記第１と第２の電圧信号の間の差を決定することと、
前記第１と第２の電圧信号の間の差を決定する前記差を決定することに応答して調整信号を決定することと、
前記調整信号を決定することに応答して前記制御信号を生成すること、とを備える付記１５に記載の方法。
付記２０
第１のデジタル信号及び第２のデジタル信号をそれぞれ生成するために前記第１の電圧信号及び前記第２の電圧信号の各々をアナログ信号形式からデジタル信号形式に変換することを備える付記１９に記載の方法。
付記２１
アナログ電圧信号を生成するために前記調整信号をデジタル形式からアナログ形式に変換することを備える付記１９に記載の方法。
付記２２
前記局部発振器信号の前記デューティサイクルの前記絶対的調整を行うことは、
前記局部発振器信号の前記デューティサイクルに影響を与える情報を提供することと、
前記情報を受信することに応答して前記局部発振器信号の前記デューティサイクルの前記絶対的調整を行うこと、とを備える付記１５に記載の方法。
付記２３
デューティサイクルを有する局部発振器信号を生成するための、電源電圧でバイアスがかけられた、局部発振器と、
前記局部発振器信号の電圧レベルを表す第１の電圧信号と、前記局部発振器に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うためのフィードバック回路と、を備える、局部発振器（ＬＯ）モジュールと、
調整されたデューティサイクルを有する前記局部発振器信号を受信することに応答して対象となる受信された信号を第１の周波数から第２の周波数にダウンコンバージョンするための周波数ダウンコンバージョンモジュールと、を備える、無線周波数（ＲＦ）受信機。
付記２４
前記周波数ダウンコンバージョンモジュールは、
前記調整されたデューティサイクルを有する前記局部発振器信号を受信することに応答して対象となる前記受信された信号を前記第１の周波数から前記第２の周波数に混合するための少なくとも１つの混合器を備える付記２３に記載のＲＦ受信機。
付記２５
前記局部発振器信号の前記デューティサイクルは、前記ＲＦ受信機における望ましい線形性性能及び望ましい雑音性能を提供するために調整される付記２３に記載のＲＦ受信機。
付記２６
電源電圧でバイアスがかけられ及びデューティサイクルを有する局部発振器信号を生成するための手段と、
前記局部発振器信号の電圧レベルを表す第１の電圧信号と、前記局部発振器に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うための手段と、を備える、装置。
付記２７
複数の局部発振器信号の平均電圧レベルを用いて、１つの対応する差に応答して前記複数の局部発振器信号の各々を調整するための手段を備える付記２６に記載の装置。
付記２８
複数の局部発振器信号の各々に関する電圧レベルを用いて、複数の対応する差に応答して前記複数の局部発振器信号の各々を独立して調整するための手段を備える付記２６に記載の装置。
付記２９
ＶＣＯ信号を生成するための手段と、
分割された信号を生成するために前記ＶＣＯ信号を分割するための手段と、
制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングするための手段と、を備える付記２６に記載の装置。
付記３０
前記局部発振器信号の前記デューティサイクルの前記絶対的調整を行うための前記手段は、
前記第１の電圧信号を決定するための手段と、
前記第２の電圧信号を決定するための手段と、
前記第１及び第２の電圧信号を受信するための手段と、
前記第１及び第２の電圧信号を受信することに応答して前記第１及び第２の電圧信号を比較するための手段と、
前記第１及び第２の電圧信号を比較することに応答して前記第１と第２の電圧信号の間の差を決定するための手段と、
前記第１と第２の電圧信号の間の差を決定する前記差を決定することに応答して調整信号を決定するための手段と、
前記調整信号を決定することに応答して前記制御信号を生成するための手段と、を備える付記２６に記載の装置。

Claims (18)

1. 局部発振器（ＬＯ）モジュールであって、
   デューティサイクルを有する局部発振器信号を生成するための、電源電圧でバイアスがかけられた局部発振器と、
   前記局部発振器信号の平均電圧レベルを表す第１の電圧信号と、前記局部発振器信号に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うためのフィードバック回路と、を備え、
   前記フィードバック回路は、前記第１と第２の電圧信号に基づいて調整信号を決定し、前記調整信号に基づいて制御信号を生成するように構成される、局部発振器（ＬＯ）モジュール。
2. 前記局部発振器信号は、複数の局部発振器信号を含み、
   前記フィードバック回路は、複数の局部発振器信号の平均電圧レベルを用いて、１つの対応する差に応答して前記複数の局部発振器信号の各々を調整する請求項１に記載のＬＯモジュール。
3. 前記局部発振器信号は、複数の局部発振器信号を含み、
   前記フィードバック回路は、複数の局部発振器信号の各々に関する電圧レベルを用いて、複数の対応する差に応答して前記複数の局部発振器信号の各々を独立して調整する請求項１に記載のＬＯモジュール。
4. 前記局部発振器は、
   電圧制御発振器（ＶＣＯ）信号を生成するためのＶＣＯと、
   分割された信号を生成するために前記ＶＣＯ信号を分割するための分割器と、
   制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングするための、前記電源電圧でバイアスがかけられた、局部発振器バッファと、
   を備える請求項１に記載のＬＯモジュール。
5. 前記フィードバック回路は、前記局部発振器信号の前記デューティサイクルに影響を与える情報を提供するための情報源を備え、
   前記フィードバック回路は、前記情報を受信することに応答して前記局部発振器信号の前記デューティサイクルのさらなる絶対的調整を行う請求項１に記載のＬＯモジュール。
6. 電源電圧でバイアスがかけられ及びデューティサイクルを有する局部発振器信号を生成することと、
   前記局部発振器信号の平均電圧レベルを表す第１の電圧信号と、前記局部発振器に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うこと、とを備え、
   前記デューティサイクルの変化を小さくするために前記絶対的調整を行うことは、前記第１と第２の電圧信号に基づいて調整信号を決定し、前記調整信号に基づいて制御信号を生成することを備える、方法。
7. 複数の局部発振器信号の平均電圧レベルを用いて、１つの対応する差に応答して前記複数の局部発振器信号の各々を調整することを備える請求項６に記載の方法。
8. 複数の局部発振器信号の各々に関する電圧レベルを用いて、複数の対応する差に応答して前記複数の局部発振器信号の各々を独立して調整することを備える請求項６に記載の方法。
9. 前記局部発振器信号を生成することとは、
   ＶＣＯ信号を生成することと、
   分割された信号を生成するために前記ＶＣＯ信号を分割することと、
   制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングすることと
   を備える請求項６に記載の方法。
10. 前記局部発振器信号の前記デューティサイクルの前記絶対的調整を行うことは、
    前記局部発振器信号の前記デューティサイクルに影響を与える情報を提供することと、
    前記情報を受信することに応答して前記局部発振器信号の前記デューティサイクルのさらなる絶対的調整を行うこと、とを備える請求項６に記載の方法。
11. デューティサイクルを有する局部発振器信号を生成するための、電源電圧でバイアスがかけられた、局部発振器と、
    前記局部発振器信号の平均電圧レベルを表す第１の電圧信号と、前記局部発振器に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うためのフィードバック回路と、を備える、局部発振器（ＬＯ）モジュールと、
    調整されたデューティサイクルを有する前記局部発振器信号を受信することに応答して対象となる受信された信号を第１の周波数から第２の周波数にダウンコンバージョンするための周波数ダウンコンバージョンモジュールと、を備え、
    前記フィードバック回路は、前記第１と第２の電圧信号に基づいて調整信号を決定し、前記調整信号に基づいて制御信号を生成するように構成される、無線周波数（ＲＦ）受信機。
12. 前記周波数ダウンコンバージョンモジュールは、
    前記調整されたデューティサイクルを有する前記局部発振器信号を受信することに応答して、前記局部発振器信号を、対象となる前記受信された信号と混合するための少なくとも１つの混合器を備える請求項１１に記載のＲＦ受信機。
13. 前記局部発振器信号の前記デューティサイクルは、前記ＲＦ受信機における望ましい線形性性能及び望ましい雑音性能を提供するために調整される請求項１１に記載のＲＦ受信機。
14. 電源電圧でバイアスがかけられ及びデューティサイクルを有する局部発振器信号を生成するための手段と、
    前記局部発振器信号の平均電圧レベルを表す第１の電圧信号と、前記局部発振器に関する希望されるデューティサイクルに対応する前記電源電圧の部分の電圧レベルを表す第２の電圧信号との間の差に応答して前記局部発振器信号の前記デューティサイクルの絶対的調整を行うための手段と、を備え、
    前記デューティサイクルの変化を小さくするために前記絶対的調整を行うための手段は、前記第１と第２の電圧信号に基づいて調整信号を決定し、前記調整信号に基づいて制御信号を生成するように構成される、装置。
15. 複数の局部発振器信号の平均電圧レベルを用いて、１つの対応する差に応答して前記複
    数の局部発振器信号の各々を調整するための手段を備える請求項１４に記載の装置。
16. 複数の局部発振器信号の各々に関する電圧レベルを用いて、複数の対応する差に応答して前記複数の局部発振器信号の各々を独立して調整するための手段を備える請求項１４に記載の装置。
17. 前記局部発振器信号を生成するための手段は、
    ＶＣＯ信号を生成するための手段と、
    分割された信号を生成するために前記ＶＣＯ信号を分割するための手段と、
    制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングするための手段と、
    を備える請求項１４に記載の装置。
18. 前記局部発振器は、
    電圧制御発振器（ＶＣＯ）信号を生成するためのＶＣＯと、
    分割された信号を生成するために前記ＶＣＯ信号を分割するための分割器と、
    制御信号を受信することに応答して、前記局部発振器信号を表す、バッファリングされた信号を生成するために前記分割された信号をバッファリングするための、前記電源電圧でバイアスがかけられた、局部発振器バッファと、
    を備える請求項１１に記載のＲＦ受信機。

Images