JP4826290B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4826290B2 JP4826290B2 JP2006059654A JP2006059654A JP4826290B2 JP 4826290 B2 JP4826290 B2 JP 4826290B2 JP 2006059654 A JP2006059654 A JP 2006059654A JP 2006059654 A JP2006059654 A JP 2006059654A JP 4826290 B2 JP4826290 B2 JP 4826290B2
- Authority
- JP
- Japan
- Prior art keywords
- plate portion
- wafer
- dicing
- thin plate
- thick plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dicing (AREA)
Description
しかし、薄化されたウエーハは、外力に対する強度が不足するため、加工の際におけるハンドリングが困難であり、製造過程において反り等の変形や割れが生じやすいという問題がある。
こうした問題を解決するため、従来から、例えば、支持板などの補強部材を用いて薄化されたウエーハを補強する方法や(例えば、特許文献1参照。)、ウエーハにおいて薄化された部分より厚い部分を備えることにより、ウエーハの薄化を部分的なものとしてその機械的強度を確保する構成(例えば、特許文献2参照。)が提案されている。各特許文献の内容は次のとおりである。
そして、前記支持基板が接合された状態のウエーハにおいて裏面構造(コレクタ層)が作製されるに際し、イオン注入された不純物の活性化にレーザーを使用するレーザーアニール法が用いられている。
そして、ウエーハにおいて厚板部であった部分が、ウエーハ個片化後のチップ(IGBT)において凸部分となるようにダイシングが行われ、この凸部分によってIGBTの機械的強度が高められる構成が開示されている。
また、支持基板を接合するための接着シートには有機材料が用いられるため、加工上限温度が低くなり、これが加工上の制約となって薄化されたウエーハにおける拡散層などの形成が難しいという問題が生じる。こうした温度制約に対し、例えばIGBTにおける裏面構造(コレクタ層)の形成において、イオン注入された不純物の活性化のために加熱して温度を上げるに際し、局所的に温度を上げるため前記のようなレーザーアニール法が用いられている。しかしこの場合、レーザー等のように、局所的に温度を上げるための特殊な技術や専用の装置が必要となるため、加工コストが高くなる。
また、レーザーアニール法によるアニールにおいても、支持基板が接合される側となる接着シート側の上限温度の制約(例えば150℃以下等)から、結晶回復できる領域が制限されることとなる(例えば数μmの深さまで等)。
さらに、レーザーアニール法においては、前記のような温度制約も要因となってスループット(単位時間当たりの処理量)の関係からアニールに時間がかかり、結果として加工コストの増加を招くこととなる。このことは、半導体素子の量産化などのためのウエーハの大口径化にともない顕著となる。
すなわち、ウエーハの厚板部により構成される凸部分を有するIGBTにおいては、その凸部分により機械的強度は高められるものの、特許文献2にも記載されているように、IGBTのボンディング工程において前記凸部分が邪魔になる場合がある。そこで、前記凸部分をエッチング等により一部除去する工程が行われている。
つまり、ウエーハにおける厚板部が個片化後のIGBTにおいて凸部分となるようにダイシングが行われることにより、IGBTの凸部分がボンディング等の作業の妨げとなる場合が考えられ、これを予防しようとすると凸部分を一部除去するための工程が別途必要となる。
また、ウエーハが薄いことによる強度不足に起因する問題は、主としてウエーハの加工の際などに生じるものであるため、ウエーハがダイシングによりチップに個片化された後は、薄化されたウエーハであっても強度不足による問題は特に生じないと考えられる。
さらに、ウエーハが、その厚板部を含めて分離されるようにダイシングされることから、ダイシングにより切断される長さ(厚さ)が長くなるので、その分、ダストやチップ片の発生が増加することとなる。
また、ダイシング中、あるいはダイシング後において、ダイシング跡に半導体基板の薄板部分の残り片が生じることを防止できるため、ダストやチップ片の発生を低減することができる。
さらに、ダイシングにより薄板部分を個片化するに際に、薄板部分の個片化後のチップと厚板部分とを完全に分離することができる。これにより、硬化した接着剤からチップを剥離する際に、チップと半導体基板との接触が起こり難くなり、このことからもダストやチップ片の発生を低減することができるとともに、割れ等が生じやすい薄化されたチップにおける割れ等を防止することができる。
まず、本発明に係る半導体基板(以下、「ウエーハ」という。)の一実施形態について、図1〜図4を用いて説明する。
なお、以下の説明においては、図1に示す側の面(図2における下側面)を「裏面」とし、その反対側の面(図2における上側面)を「表面」とする。また、製造される半導体素子としてIGBTを例に説明する。
つまり、ウエーハ1は、薄化された薄板部分2と、この部分に対して厚い部分となる厚板部分3とを備え、これらにより少なくとも二つの異なる厚さの部分を備える。
つまり、薄板部分2は、ダイシングにより個片化される複数の素子部分2a・2a・・・からなる。
つまり、この厚板部分3により、ウエーハ1が補強されその機械的強度が確保される。
本実施形態においては、突条4は、ウエーハ1の厚さ方向から見て(裏面側から見て)直交するように形成されている(図1、図4参照)。そして、突条4は、同じく厚さ方向から見て、厚板部分3の周縁部を構成する周縁突部5とともに、薄板部分2の各素子部分2aを囲むように形成されている。
すなわち、厚板部分3は、各素子部分2aに対応して(素子部分2aを一升とする)升目状(井桁状)に形成される突条4と、該突条4と連続してウエーハ1の周縁部に形成される周縁突部5とから構成される。
したがって、図1に示すように、各素子部分2aは、ウエーハ1の裏面側から見て、四方が突条4により囲まれるかあるいはウエーハ1の周縁部に位置し突条4及び周縁突部5により囲まれて略方形状となる。
なお、突条4は、本実施形態のように各素子部分2aに対応した升目状に形成される場合に限られず、少なくとも一部の素子部分2aにおいて、その一側に沿うように形成されればよい。つまり、突条4は、ダイシングにより個片化される素子部分2a・2a・・・のいずれかの辺部に含まれるように形成されればよい。
ウエーハ1においては、厚板部分3が突出する側と反対側の面(表面)の突条4に沿う部分が、薄板部分2を各素子部分2aに個片化するためのダイシング領域とされる。そして、突条4が有する所定幅(以下、「突条幅」という。)が、前記ダイシング領域の幅(以下、「ダイシング幅」という。)よりも狭く構成される。
つまり、薄板部分2の全ての素子部分2aが個片化されるための切断部分がダイシング領域となる。
つまり、ウエーハ1の表面の突条4に沿う部分であるダイシング領域は、突条幅D1よりも広いダイシング幅D2を有し、ウエーハ1の表面に対する突条4の投影部分(図3における網掛け部分E)を含むこととなる。
なお、本実施形態のウエーハ1においては、薄板部分2の厚さD3は例えば50〜200μmに形成され、厚板部分3の厚さD4はD3よりも厚い例えば300〜1000μmに形成される。
また、厚板部分3を含めた深さでダイシングされる場合と比較して、ダイシングにより切断される長さ(厚さ)を短くすることができるので、その分、素子構造を含むウエーハ1がダイシングされることにより生じるダストやチップ片の発生を低減することができる。
まず、ウエーハ1の製造方法について、図5を用いて説明する。
図5(a)は、例えばシリコン単結晶基板などにより円盤形状に構成されるシリコン基板10の断面図を示している。なお、図5におけるシリコン基板10の上側の面を「表面」とし、その反対側の面(下側の面)を「裏面」とする。
シリコン基板10は、加工の際におけるハンドリングが容易となる程度の強度を備えるに十分な厚さを有する。
シリコン基板10の表面側には、図示は省略するが予め素子が形成されている。具体的には、p型ベース層や、n+型ソース領域や、所定の深さに形成されるトレンチにゲート絶縁膜を介して形成されるゲート電極などにより構成される素子構造が形成されている。
次に、同図(c)に示すように、フォトレジスト11を、露光装置により露光及び現像処理をしてパターニングする。つまり、フォトレジスト11が塗布されたシリコン基板10の裏面に、前記厚板部分3に対応する升目状のフォトマスクパターン11aを形成する。
なお、シリコン基板10を薄化する方法としては、前記のRIE法に限られず、例えば、薬液(エッチング液)を用いたスピンエッチング等のウエットエッチングや、砥粒を用いたサンドブラスト処理などを用いることができる。
フォトマスクパターン11aを除去したシリコン基板10においては、欠けや破損を防止するため、各コーナー部に対し研磨などによって面取りを行い、各コーナー部を、例えばRが10〜50μm程度のラウンド形状とすることが好ましい。
このようにして製造されるウエーハ1においては、薄板部分2に対する厚板部分3によって機械的強度が確保されるので、従来のようにウエーハの補強のために支持基板などの補強部材を用いることなく、加工に際しての十分な強度を確保することができる。これにより、補強部材やこれを接着するための接着剤などを用いる必要がなくなり、加工コストを大幅に削減することができる。
また、有機材料である、補強部材を接着するための接着剤が用いられないため、加工上限温度が高くなり、薄化加工されたウエーハ1において形成される拡散層やメタル層の形成が容易となる。
すなわち、機械研磨方式によりシリコン基板10の薄化を行った場合、ウエーハ1における厚さのバラツキが±10%程度となるが、前記のとおりRIE法を用いることにより、厚さのバラツキが±5%程度となり、バラツキを低減することができる。ウエーハ1の(薄板部分2の)厚さは、製造されるIGBTの厚さに影響し、これは耐圧や損失などの素子特性に大きく影響する重要な要素であるので、その厚さのバラツキの低減が素子特性のバラツキの低減に結びつくこととなる。
以下、図6に即して具体的に説明する。
本工程においては、まず、図6(b)に示すように、ウエーハ1の裏面側より、リン(P)やボロン(B)等の不純物を注入するイオン注入を行い、薄板部分2の裏面側にイオン注入領域21を形成する。
次に、同図(c)に示すように、活性化アニールを行い、前記イオン注入領域21における不純物を熱処理により活性化して拡散させる(以下、イオン注入領域21のアニール後に対応する部分を、「イオン注入層22」とする。)。
ここでのアニールは、電気炉により窒素ガス雰囲気または真空で行い、例えば、800〜950℃の熱処理を10分〜1時間行う。これにより、イオン注入領域21において結晶回復が行われるとともに、イオン注入した不純物が活性化してコレクタ層などのイオン注入層22が形成される。
具体的には、まず、ウエーハ1の表面に対し、スパッタリング法などによりアルミニウム(AI)等の金属膜の蒸着を行い金属膜を成膜する。この金属膜に対してフォトレジストを塗布し、これを露光装置を用いてパターニングすることによりエッチングマスクを形成する。そして、エッチングマスクを形成したウエーハ1の表面側からエッチング等を行うことにより金属膜の不要な部分を除去し、表面側メタル23のパターニングを行う。ここで、表面側メタル23は、薄板部分2の各素子部分2aに対応するようにパターニングする。
したがって、前述した活性化アニールを行う段階で、すでにウエーハ1に表面側メタル23が形成されている場合は、この表面側メタル23が溶融するのを防止するため、アニールによる熱処理の温度は、前述した800〜950℃に対して例えば約450℃となる。
このように、活性化アニールを行う段階で表面側メタル23を形成しているか否かに関わらず、従来のように補強部材を用いるための接着剤の存在に起因する制約温度(例えば150℃程度)に比べて加工上限温度が高くなるので、素子構造を作製する際の加工条件の自由度が高くなる。
具体的には、スパッタリング法や蒸着などを用い、複数の金属層(例えば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、金(Au)等)を成膜することにより、裏面側メタル24(コレクタ電極)を形成する。
この裏面側メタル24の形成に際し、スパッタリング法などを用いてウエーハ1の裏面側から一様に成膜するが、厚板部分3を構成する突条4や周縁突部5は、薄板部分2に対して略垂直方向に突出しているため、薄板部分2に対して成膜を行うスパッタリング等においては、ウエーハ1における側壁部分(突条4や周縁突部5の側面部分)へは成膜されず、薄板部分2及び厚板部分3における裏面側の面のみに成膜されることとなる。
これにより、ウエーハ1におけるイオン注入層22に対して裏面側メタル24が積層される。
本工程においては、図6(f)に示すように、ダイシング前の準備として、薄板部分2に形成された裏面側素子構造25と厚板部分3との間に、接着材料としてUV光の照射で硬化するUV硬化型の接着剤26を充填する。
すなわち、ウエーハ1において薄板部分2に形成された裏面側素子構造25とそれを囲む厚板部分3(突条4や周縁突部5)との間の空間(前記凹部10aに相当する空間)に、所定の厚さ(深さ)以上となるように接着剤26を充填する。
ここで、UV硬化型の接着剤26としては、アクリル系の材料から構成されるものが用いられる。また、UV硬化型の接着剤26として、アクリル系の粘着剤が塗布されたUV硬化型ダイシングテープを用いることができる。この場合、ウエーハ1の裏面側に対し、ダイシングテープをその粘着剤が塗布されている側から挿し入れることにより、裏面側素子構造25と厚板部分3との間にUV硬化型の接着剤26を充填する。
なお、接着剤26としては、UV硬化型のものに限らず、熱硬化型のものや加熱発泡型のものを用いることができる。
すなわち、図6(g)に示すように、ウエーハ1の表面側から、厚板部分3の突条4に沿ってダイシングを行うことにより、表面及び裏面に素子構造が形成されたウエーハ1の薄板部分2を切断し複数のチップ(IGBT)30に個片化する。
ここで、ダイシングによる切断幅(ダイシングブレードの幅)や深さを調整することにより、各チップ30を厚板部分3から分離する。つまり、ウエーハ1の表面側から行われるダイシングにより、裏面側素子構造25とウエーハ1との接触部分がなくなるようにウエーハ1におけるダイシング領域を切除することにより、薄板部分2が個片化されたチップ30を、厚板部分3を構成する突条4及び周縁突部5から分離する。
すなわち、図7に示すように、ダイシング幅D2を、突条幅D1よりも広く設定し、ダイシング領域内に突条4の幅の部分が含まれるようにする。
IGBTの製造過程においては、ダイシング装置により、素子構造を含むウエーハ1が素子部分2aごとに切断されて個片化されるところ、その切断幅となるダイシング幅D2は、ダイシング装置に備えられるブレードの幅によって設定される。
具体的には、例えば、突条幅D1が80〜120μmであるのに対し、ダイシング幅D2を140μmに設定する。
なお、本実施形態においては、チップ30は、その幅(一辺の長さ)D5が例えば1000μmに形成され、その厚さD6が例えば70μmに形成される。
また、ダイシングの深さを所定以上の深さにすることで、ダイシングにより薄板部分2を各素子部分2aに個片化するに際に、薄板部分2の個片化後の素子構造を含むチップ30と厚板部分3とを完全に分離することができる。
これにより、硬化した接着剤26からチップ30を剥離する際に、チップ30とウエーハ1との接触が起こり難くなり、このことからもダストやチップ片の発生を低減することができるとともに、割れ等が生じやすい薄化されたチップ30における割れ等を防止することができる。
なお、本実施形態においては、ウエーハ1において厚板部分3が裏面側に突出する構成を用いて説明したが、厚板部分3が表面側に突出する構成の場合であっても前述した製造方法を適用することができる。つまりこの場合、表面側メタルが形成された素子構造に対して、該素子構造と表面側に突出する厚板部分との間に接着剤を充填し、裏面側からダイシングを行うこととなる。
2 薄板部分
3 厚板部分
4 突条
25 裏面側素子構造
26 接着剤(接着材料)
30 チップ
Claims (1)
- 半導体素子を構成する複数の素子部分からなる薄板部分と、該薄板部分の各素子部分を囲むように形成され、前記薄板部分に対して厚さ方向一側の面から突出する厚板部分とを備える半導体基板を用いた半導体素子の製造方法であって、
前記薄板部分における前記厚板部分が突出する側の面に素子構造を作製する工程と、
前記薄板部分と前記厚板部分との間に接着材料を充填する工程と、
前記薄板部分を個片化するとともに前記厚板部分から分離するダイシングを行う工程とを有し、
前記厚板部分は所定幅を有する突条を含み、前記突条に沿う部分であり、前記ダイシングにより切断される領域であるダイシング領域の幅は、前記所定幅よりも広く構成され、
前記ダイシングを行う工程では、
前記ダイシング領域を、前記薄板部分の厚さ以上の深さ、かつ前記厚板部分が残存する深さでダイシングする、
ことを特徴とする半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006059654A JP4826290B2 (ja) | 2006-03-06 | 2006-03-06 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006059654A JP4826290B2 (ja) | 2006-03-06 | 2006-03-06 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007242699A JP2007242699A (ja) | 2007-09-20 |
JP4826290B2 true JP4826290B2 (ja) | 2011-11-30 |
Family
ID=38587986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006059654A Expired - Fee Related JP4826290B2 (ja) | 2006-03-06 | 2006-03-06 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826290B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5444648B2 (ja) * | 2008-07-03 | 2014-03-19 | 富士電機株式会社 | 半導体装置の製造方法 |
JP2011003568A (ja) * | 2009-06-16 | 2011-01-06 | Mitsumi Electric Co Ltd | 半導体チップの製造方法 |
JP5524905B2 (ja) | 2011-05-17 | 2014-06-18 | 株式会社神戸製鋼所 | パワー半導体素子用Al合金膜 |
JP5303008B2 (ja) | 2011-07-19 | 2013-10-02 | 株式会社神戸製鋼所 | 半導体素子及び半導体素子の製造方法 |
JP5796412B2 (ja) | 2011-08-26 | 2015-10-21 | 三菱電機株式会社 | 半導体素子の製造方法 |
US10329142B2 (en) | 2015-12-18 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Wafer level package and method of manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229381A (ja) * | 2002-02-04 | 2003-08-15 | Hitachi Ltd | 半導体装置の製造方法 |
JP2004281551A (ja) * | 2003-03-13 | 2004-10-07 | Toshiba Corp | 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ |
-
2006
- 2006-03-06 JP JP2006059654A patent/JP4826290B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007242699A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5967211B2 (ja) | 半導体デバイスの製造方法 | |
JP5082211B2 (ja) | 半導体装置の製造方法 | |
JP4185704B2 (ja) | 半導体装置の製造方法 | |
JP5599342B2 (ja) | 半導体装置の製造方法 | |
JP4826290B2 (ja) | 半導体素子の製造方法 | |
JP7256120B2 (ja) | 半導体装置の製造方法およびウエハ貼着構造体 | |
JP5181728B2 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
US20100048000A1 (en) | Method of manufacturing semiconductor chips | |
WO2012124190A1 (ja) | 半導体装置の製造方法および半導体装置 | |
CN105190844A (zh) | 半导体装置的制造方法 | |
JP4867627B2 (ja) | 半導体装置の製造方法 | |
JP2006196710A (ja) | 半導体素子の製造方法 | |
JP5471064B2 (ja) | 半導体装置の製造方法 | |
JP2009212439A (ja) | 半導体装置の製造方法および半導体製造装置 | |
JP4665429B2 (ja) | 半導体素子の製造方法 | |
JP5358960B2 (ja) | 半導体装置およびその製造方法 | |
JP4525048B2 (ja) | 半導体装置の製造方法 | |
JP2007123357A (ja) | 半導体素子の製造方法 | |
JP6625386B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4572529B2 (ja) | 半導体素子の製造方法 | |
JP7094719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5034488B2 (ja) | 半導体装置の製造方法 | |
JP2005129653A (ja) | 半導体装置の製造方法 | |
JP2019201209A (ja) | 半導体構成素子製造方法および半導体構成素子 | |
JP2011258826A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |