JP5776670B2 - エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 - Google Patents

エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 Download PDF

Info

Publication number
JP5776670B2
JP5776670B2 JP2012249244A JP2012249244A JP5776670B2 JP 5776670 B2 JP5776670 B2 JP 5776670B2 JP 2012249244 A JP2012249244 A JP 2012249244A JP 2012249244 A JP2012249244 A JP 2012249244A JP 5776670 B2 JP5776670 B2 JP 5776670B2
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
cluster
less
ingot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012249244A
Other languages
English (en)
Other versions
JP2014099451A5 (ja
JP2014099451A (ja
Inventor
武 門野
武 門野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2012249244A priority Critical patent/JP5776670B2/ja
Priority to TW102141073A priority patent/TWI585826B/zh
Priority to TW105104898A priority patent/TWI584353B/zh
Priority to US14/078,286 priority patent/US9117676B2/en
Publication of JP2014099451A publication Critical patent/JP2014099451A/ja
Publication of JP2014099451A5 publication Critical patent/JP2014099451A5/ja
Priority to US14/799,435 priority patent/US9397172B2/en
Application granted granted Critical
Publication of JP5776670B2 publication Critical patent/JP5776670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法に関し、特に、より高いゲッタリング能力を発揮することにより金属汚染を抑制できるエピタキシャルシリコンウェーハを効率的に製造する方法に関する。
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属は、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。
そのため、従来は、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリングシンクを形成するか、あるいは高濃度ボロン基板などの金属の捕獲能力(ゲッタリング能力)が高い基板を用いて、半導体ウェーハへの金属汚染を回避していた。
半導体ウェーハにゲッタリングシンクを形成する方法としては、半導体ウェーハの内部に結晶欠陥である酸素析出物（シリコン酸化物析出物の通称であり、ＢＭＤ：Bulk Micro Defectともいう）や転位を形成するイントリンシックゲッタリング(ＩＧ)法と、半導体ウェーハの裏面にゲッタリングシンクを形成するエクストリンシックゲッタリング(ＥＧ)法が一般的である。
ここで、重金属のゲッタリング法の一手法として、半導体ウェーハ中にイオン注入によりゲッタリングサイトを形成する技術がある。特許文献１には、シリコンウェーハの一面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、エピタキシャルシリコンウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリングサイトとして機能する。
また、特許文献２には、シリコンウェーハに炭素イオンを注入して炭素注入層を形成し、その後、イオン注入により乱れたウェーハの結晶性を回復させるための熱処理をＲＴＡ（Rapid Thermal Annealing）装置で行うことで、この回復熱処理工程を短縮させる技術が記載されている。
さらに、特許文献３には、単結晶シリコンインゴット基板に対してボロン、炭素、アルミニウム、砒素、アンチモンのうち少なくとも１種類をドーズ量５×１０１４〜１×１０１６ａｔｏｍｓ／ｃｍ２の範囲でイオン注入し、その後、該イオン注入を行った前記単結晶シリコンインゴット基板に対して回復熱処理を行わずに洗浄を行った後、枚葉式エピタキシャル装置を用いて１１００℃以上の温度でエピタキシャル層を形成することを特徴とするエピタキシャルウェーハの製造方法が記載されている。
特開平６−３３８５０７号公報 特開２００８−２９４２４５号公報 特開２０１０−１７７２３３号公報
特許文献１、特許文献２、および特許文献３に記載された技術は、いずれもエピタキシャル層形成前にモノマーイオン（シングルイオン）をシリコンウェーハに注入するものである。しかしながら、本発明者の検討によれば、モノマーイオン注入を施したエピタキシャルシリコンウェーハから製造した固体撮像素子では、白傷欠陥を十分に抑えることができず、このエピタキシャルシリコンウェーハにはより強力なゲッタリング能力が求められることがわかった。
また、こうした強力なゲッタリング能力を有するエピタキシャルシリコンウェーハは、高い生産性を以て製造できることが肝要であり、高いゲッタリング能力を有するエピタキシャルシリコンウェーハを効率的に製造する方法の確立が希求されていた。
そこで本発明の目的は、より高いゲッタリング能力を発揮することで金属汚染を抑制できるエピタキシャルシリコンウェーハを効率的に製造する方法を提供することにある。
本発明者の更なる検討によれば、シリコンウェーハにクラスターイオンを照射することにより、モノマーイオンを注入する場合に比べて、以下の有利な点があることを知見した。すなわち、クラスターイオンを照射した場合、モノマーイオンと同等の加速電圧で照射しても、１原子または１分子あたりのエネルギーは、モノマーイオンの場合より小さくしてシリコンウェーハに衝突させることができ、また、一度に複数の原子を照射できるため、照射した元素の深さ方向プロファイルのピーク濃度を高濃度とすることができ、ピーク位置をよりシリコンウェーハ表面に近い位置に位置させることができる。その結果、ゲッタリング能力が向上することを知見した。
また、エピタキシャルシリコンウェーハの基板として、空孔凝集欠陥（ＣＯＰ：Crystal Originated Particle）を含むシリコンウェーハを用いることにより、素材となる単結晶シリコンインゴットの育成を大きな引き上げ速度で行うことができるため、エピタキシャルシリコンウェーハの製造を効率的に行うことができることも知見し、本発明を完成させるに至った。
すなわち、本発明のエピタキシャルシリコンウェーハの製造方法は、チョクラルスキー法によりＣＯＰ発生領域を有する単結晶シリコンインゴットを引き上げ、得られた単結晶シリコンインゴットに対して切り出し加工を施してＣＯＰを含むシリコンウェーハを作製するウェーハ作製工程と、作製されたシリコンウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、前記シリコンウェーハの表面に、前記クラスターイオンの構成元素から形成された改質層を形成するクラスターイオン照射工程と、前記シリコンウェーハの改質層上にエピタキシャル層を形成するエピタキシャル層形成工程とを有し、該第２工程後の改質層における前記構成元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であるエピタキシャルシリコンウェーハを得ることを特徴とする。
ここで、前記単結晶シリコンインゴットの引き上げは、１２００〜１０００℃の温度領域における前記単結晶シリコンインゴットの滞在時間を１５０分以下とする育成条件で行うことが好ましい。また、前記単結晶シリコンインゴットの引き上げは、該単結晶シリコンインゴットの周囲を冷却させながら行うことができる。
本発明では、前記クラスターイオン照射工程の後、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことなく、前記シリコンウェーハをエピタキシャル成長装置に搬送してエピタキシャル層形成工程を行うことができる。
ここで、前記クラスターイオンが、構成元素として炭素を含むことが好ましく、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。
また、前記クラスターイオン照射工程では、前記シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記構成元素の深さ方向の濃度プロファイルのピークが位置するように、前記クラスターイオンを照射することができる。
また、前記クラスターイオン照射工程は、クラスターイオンの加速電圧が５０ｋｅＶ/ａｔｏｍ以下、クラスターサイズが１００個以下、炭素のドーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２以下の条件で行うことが好ましい。さらに、クラスターイオンの加速電圧が
４０ｋｅＶ/ａｔｏｍ以下、クラスターサイズが６０個以下、炭素のドーズ量が５×１０１５ａｔｏｍｓ／ｃｍ２以下の条件で行うことがより好ましい。
次に、本発明のエピタキシャルシリコンウェーハは、ＣＯＰを含むシリコンウェーハと、該シリコンウェーハの表面に形成された、該シリコンウェーハ中に固溶しゲッタリングに寄与する所定元素から形成された改質層と、該改質層上のエピタキシャル層とを有し、前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とする。
ここで、前記ＣＯＰの最大サイズが０．２５μｍ以下であることが好ましい。
また、前記シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置することが好ましく、ピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
さらに、前記所定元素が炭素を含むことが好ましく、前記所定元素が炭素を含む２種以上の元素を含むことがより好ましい。
そして、本発明の固体撮像素子の製造方法は、上記いずれか１つの製造方法で製造されたエピタキシャルシリコンウェーハまたは上記いずれか１つのエピタキシャルシリコンウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする。
本発明のエピタキシャルシリコンウェーハの製造方法によれば、ＣＯＰを含むシリコンウェーハにクラスターイオンを照射して、このシリコンウェーハの表面に前記クラスターイオンの構成元素からなる改質層を形成したので、この改質層がより高いゲッタリング能力を発揮することにより、金属汚染を抑制できるエピタキシャルシリコンウェーハを効率的に製造することができる。
本発明によるエピタキシャルシリコンウェーハ１００の製造方法を説明する摸式断面図である。 固液界面における温度勾配に対する引き上げ速度の比と単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。 単結晶シリコンインゴットの引き上げを模式的に示す図である。 （Ａ）はクラスターイオンを照射する場合の照射メカニズムを説明する模式図、（Ｂ）はモノマーイオンを注入する場合の注入メカニズムを説明する模式図である。 実施例に使用した単結晶引き上げ装置を示す図である。 本発明例１および比較例１について、シリコンウェーハの表面からの深さに対する炭素濃度の分布を表すグラフである。 本発明例１および比較例１について、Ｃｕのゲッタリング能力を比較したグラフである。 ＣＯＰ形成温度領域滞在時間とＣＯＰ最大サイズとの関係を示す図である。 ＣＯＰサイズとＣＯＰ密度との関係を示す図である。
以下、図面を参照しつつ本発明の実施形態を詳細に説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、図１では説明の便宜上、実際の厚さの割合とは異なり、シリコンウェーハ１０に対してエピタキシャル層２０の厚さを誇張して示す。
本発明のエピタキシャルシリコンウェーハ１００の製造方法は、図１に示すように、チョクラルスキー法（ＣＺ法）によりＣＯＰ発生領域を有する単結晶シリコンインゴット（図示せず）を引き上げ、得られた単結晶シリコンインゴット（図示せず）に対して切り出し加工を施してＣＯＰを含むシリコンウェーハ１０を作製するウェーハ作製工程と（図１（Ａ））、作製されたシリコンウェーハ１０にクラスターイオン１６を照射して、シリコンウェーハ１０の表面１０Ａに、このクラスターイオン１６の構成元素が固溶してなる改質層１８を形成するクラスターイオン照射工程（図１（Ｂ），（Ｃ））と、シリコンウェーハ１０の改質層１８上にエピタキシャル層２０を形成するエピタキシャル層形成工程（図１（Ｄ））と、を有することを特徴とする。図１（Ｄ）は、この製造方法の結果得られたエピタキシャルシリコンウェーハ１００の模式断面図である。
まず、本発明においては、エピタキシャルシリコンウェーハ１００の基板として、ＣＯＰを含むシリコンウェーハ１０を用いる。このシリコンウェーハ１０の素材である単結晶シリコンインゴットの製造方法として、ＣＺ法を採用する。このＣＺ法による単結晶シリコンインゴットの製造では、石英ルツボ内に供給されたシリコン融液に種結晶を浸漬し、石英ルツボおよび種結晶を回転させながら種結晶を引き上げることにより、種結晶の下方に単結晶シリコンインゴットが育成される。
こうして育成された単結晶シリコンインゴットには、デバイス作製工程で問題となる様々の種類のＧｒｏｗｎ−ｉｎ欠陥が生じることが知られている。その代表的なものは、低速な引き上げ条件での育成により格子間シリコンが優勢な領域（以下、「Ｉ領域」ともいう）に発生する転位クラスター、および高速な引き上げ条件での育成により空孔が優勢な領域（以下、「Ｖ領域」ともいう）に発生するＣＯＰである。また、Ｉ領域とＶ領域との境界付近には酸化誘起積層欠陥（ＯＳＦ：Oxidation induced Stacking Fault）と呼ばれるリング状に分布する欠陥が存在する。
育成された単結晶シリコンインゴットにおけるこれらの欠陥の分布は、２つの要因、すなわち、結晶の引き上げ速度Ｖおよび固液界面における温度勾配Ｇに依存することが知られている。図２は、固液界面における温度勾配Ｇに対する引き上げ速度Ｖの比Ｖ／Ｇと単結晶シリコンインゴットを構成する結晶領域との関係を示す図である。この図に示すように、単結晶シリコンインゴットは、Ｖ／Ｇが大きい場合には、ＣＯＰが検出される結晶領域であるＣＯＰ発生領域４１に支配され、Ｖ／Ｇが小さくなると、特定の酸化熱処理を施すとリング状のＯＳＦ領域として顕在化するＯＳＦ潜在核領域４２が形成され、このＯＳＦ領域４２にはＣＯＰは検出されない。また、高速引き上げ条件で育成した単結晶シリコンインゴットから採取されたシリコンウェーハは、ウェーハの多くをＣＯＰ発生領域４１が占めるため、結晶径方向のほぼ全域に亘ってＣＯＰが発生することになる。
Ｖ／Ｇを小さくしていくと、酸素析出物が存在しＣＯＰが検出されない結晶領域である酸素析出促進領域（以下、「Ｐｖ領域」ともいう）４３が、次いで酸素の析出が起きにくくＣＯＰが検出されない結晶領域である酸素析出抑制領域（以下、「Ｐｉ領域」ともいう）４４が形成され、転位クラスターが検出される結晶領域である転位クラスター領域４５が形成される。
Ｖ／Ｇに応じてこのような欠陥分布を示す単結晶シリコンインゴットから採取されるシリコンウェーハにおいて、ＣＯＰ発生領域４１および転位クラスター領域４５以外の結晶領域は、一般的には欠陥のない無欠陥領域と見なされる結晶領域であり、これらの結晶領域からなる単結晶シリコンインゴットから採取されるシリコンウェーハは、転位クラスターおよびＣＯＰを含まないシリコンウェーハとなる。
しかし、上記無欠陥領域を有する単結晶シリコンインゴットの育成は、インゴットの引き上げ速度Ｖを小さくして行う必要があり、その結果、生産性が低下してしまう。そこで、本発明においては、上記無欠陥領域ではなく、ＣＯＰ発生領域４１を有する単結晶シリコンインゴットを育成し、このインゴットから採取した、ＣＯＰを含むシリコンウェーハを、エピタキシャルシリコンウェーハ１００の基板として使用する。本明細書においては、「ＣＯＰを含むシリコンウェーハ」は、上記ＣＯＰ発生領域４１を有する単結晶シリコンインゴットから採取されるシリコンウェーハを意味する。このＣＯＰを含むシリコンウェーハの素材となる単結晶シリコンインゴットを育成するに当たって、引き上げ速度Ｖを大きくすることができるため、生産性が向上し、コストの低減を図ることができる。
なお、上記ＣＯＰ発生領域４１を有する単結晶シリコンインゴットを育成する過程において、育成中のインゴットが受ける熱履歴によって、ＣＯＰ発生領域４１内に形成されるＣＯＰのサイズや密度が異なる。ここで、ＣＯＰサイズが大きすぎる場合には、育成されたインゴットから採取されたシリコンウェーハ１０上にエピタキシャル層２０を形成すると、エピタキシャル層２０にＣＯＰを起因とするエピタキシャル欠陥やＣＯＰ痕などが発生するおそれがある。
本発明者は、エピタキシャル欠陥の発生を抑制する条件について鋭意検討した結果、単結晶シリコンインゴットの引き上げを、１２００〜１０００℃の温度領域における単結晶シリコンインゴットの滞在時間が１５０分以下となる育成条件で行うことが有効であることを見出した。図３は、単結晶シリコンインゴットの引き上げを模式的に示す図である。上記１２００〜１０００℃の温度領域は、ＣＯＰが形成される温度領域であり、この１２００〜１０００℃の温度領域（以下、「ＣＯＰ形成温度領域」ともいう）における単結晶シリコンインゴットＩの滞在時間が短いほど、形成されるＣＯＰのサイズが小さくなる。発明者らは、上記温度領域におけるインゴットＩの滞在時間が１５０分以下であれば、インゴットＩ中に形成されるＣＯＰの最大サイズは０．２５μｍ以下となり、エピタキシャル欠陥の発生を抑制できることを見出した。
上記温度領域におけるインゴットＩの滞在時間は、育成中のインゴットＩを上方に引き上げる引き上げ速度を調整することにより滞在時間を調整することができる。ただし使用する単結晶引き上げ装置の炉内温度環境によってインゴットＩ中に形成される結晶領域分布（欠陥分布）も異なるため、ＣＯＰ発生領域が得られる引き上げ速度範囲内で設定すればよい。
また、上記ＣＯＰ形成温度領域における単結晶シリコンインゴットＩの滞在時間は、インゴットＩの冷却速度を増加させることによりさらに低減することができる。この冷却速度の増加は、具体的には、単結晶シリコンインゴットＩの引き上げを、インゴットＩの周囲を強制的に冷却させながら行うことにより実現できる。ここで、インゴットＩの冷却は、水冷体などの冷却部材を、インゴットＩを囲繞するように設置して行うことができる。これにより、上記温度範囲におけるインゴットＩの滞在時間をさらに短縮して、生産性をさらに向上させることができる。
こうして用意したシリコンウェーハ１０の極性はｎ型またはｐ型としてもよい。また、後述するクラスターイオンの照射に加えて、結晶内に炭素および／または窒素が添加されたシリコンウェーハを使用して、ゲッタリング能力をさらに高めるようにしてもよい。
次に、本発明の特徴的工程であるクラスターイオン照射工程について、この工程を採用することの技術的意義を、作用効果とともに説明する。クラスターイオン１６を照射した結果形成される改質層１８は、クラスターイオン１６の構成元素がシリコンウェーハ１０の表面１０Ａの結晶の格子間位置または置換位置に固溶して局所的に存在する領域であり、ゲッタリングサイトとして働く。その理由は、以下のように推測される。すなわち、クラスターイオンの形態で照射された炭素やホウ素などの元素は、単結晶シリコンの置換位置・格子間位置に高密度で局在する。そして、単結晶シリコンの平衡濃度以上にまで炭素やホウ素を固溶すると、重金属の固溶度（遷移金属の飽和溶解度）が極めて増加することが実験的に確認された。つまり、平衡濃度以上にまで固溶した炭素やホウ素により重金属の固溶度が増加し、これにより重金属に対する捕獲率が顕著に増加したものと考えられる。
ここで、本発明ではクラスターイオン１６を照射するため、モノマーイオンを注入する場合に比べて、より高いゲッタリング能力を得ることができ、さらに回復熱処理も省略することができる。そのため、高いゲッタリング能力を有するエピタキシャルシリコンウェーハ１００をより効率的に製造することが可能となり、本製法により得られるエピタキシャルシリコンウェーハ１００から製造した裏面照射型固体撮像素子は、従来に比べ白傷欠陥の発生の抑制が期待できる。なお、本明細書において「クラスターイオン」とは、原子または分子が複数集合して塊となったクラスターに正電荷または負電荷を与え、イオン化したものを意味する。クラスターは、複数（通常２〜２０００個程度）の原子または分子が互いに結合した塊状の集団である。
本発明者は、このような効果が得られる作用を以下のように考えている。
シリコンウェーハに、例えば炭素のモノマーイオンを注入する場合、図４（Ｂ）に示すように、モノマーイオンは、シリコンウェーハを構成するシリコン原子を弾き飛ばし、シリコンウェーハ中の所定深さ位置に注入される。注入深さは、注入イオンの構成元素の種類およびイオンの加速電圧に依存する。この場合、シリコンウェーハの深さ方向における炭素の濃度プロファイルは、比較的ブロードになり、注入された炭素の存在領域は概ね０．５〜１μｍ程度となる。複数種のイオンを同一エネルギーで同時照射した場合には、軽い元素ほど深く注入され、すなわち、それぞれの元素の質量に応じた異なる位置に注入されるため、注入元素の濃度プロファイルはよりブロードになる。
さらに、モノマーイオンは一般的に１５０〜２０００ｋｅＶ程度の加速電圧で注入するが、各イオンがそのエネルギーをもってシリコン原子と衝突するため、モノマーイオンが注入されたシリコンウェーハ表面部の結晶性が乱れ、その後にウェーハ表面上に成長させるエピタキシャル層の結晶性を乱す。また、加速電圧が大きいほど、結晶性が大きく乱れる。そのため、イオン注入後に乱れた結晶性を回復させるための熱処理（回復熱処理）を高温かつ長時間で行う必要がある。
一方、シリコンウェーハに、例えば炭素とホウ素からなるクラスターイオン１６を照射する場合、図４（Ａ）に示すように、クラスターイオン１６は、シリコンウェーハに照射されるとそのエネルギーで瞬間的に１３５０〜１４００℃程度の高温状態となり、シリコンが融解する。その後、シリコンは急速に冷却され、シリコンウェーハ中の表面近傍に炭素およびホウ素が固溶する。すなわち、本明細書における「改質層」とは、照射するイオンの構成元素がシリコンウェーハ表面の結晶の格子間位置または置換位置に固溶した層を意味する。シリコンウェーハの深さ方向における炭素およびホウ素の濃度プロファイルは、クラスターイオン１６の加速電圧およびクラスターサイズに依存するが、モノマーイオンの場合に比べてシャープになり、照射された炭素およびホウ素が局所的に存在する領域（すなわち、改質層）の厚みは、概ね５００ｎｍ以下の領域（例えば５０〜４００ｎｍ程度）となる。なお、クラスターイオンの形態で照射された元素は、エピタキシャル層２０の形成過程で多少の熱拡散は起こる。このため、エピタキシャル層２０形成後の炭素およびホウ素の濃度プロファイルは、これらの元素が局所的に存在するピークの両側に、ブロードな拡散領域が形成される。しかし、改質層の厚みは大きく変化しない（後述の図７（Ａ）参照）。その結果、炭素およびホウ素の析出領域を局所的にかつ高濃度にすることができる。また、シリコンウェーハの表面近傍に改質層１８が形成されるため、より近接ゲッタリングが可能となる。その結果、より高いゲッタリング能力を得ることができるものと考えられる。なお、クラスターイオンの形態であれば、複数種のイオンを同時に照射することができる。
また、クラスターイオンは一般的に１０〜１００ｋｅＶ／Ｃｌｕｓｔｅｒ程度の加速電圧で照射するが、クラスターは複数の原子または分子の集合体であるため、１原子または１分子あたりのエネルギーを小さくして打ち込むことができるため、シリコンウェーハ１０の結晶へ与えるダメージは小さい。さらに、上記のような注入メカニズムの相違にも起因して、クラスターイオン照射の方がモノマーイオン注入よりもシリコンウェーハ１０の結晶性を乱さない。そのため、クラスターイオン照射工程の後、シリコンウェーハ１０に対して回復熱処理を行うことなく、シリコンウェーハ１０をエピタキシャル成長装置に搬送してエピタキシャル層形成工程を行うことができる。
クラスターイオン１６は結合様式によって多種のクラスターが存在し、例えば以下の文献に記載されるような公知の方法で生成することができる。ガスクラスタービームの生成法として、（１）特開平９−４１１３８号公報、（２）特開平４−３５４８６５号公報、イオンビームの生成法として、（１）荷電粒子ビーム工学：石川 順三：ISBN978-4-339-00734-3 :コロナ社、（２）電子・イオンビーム工学：電気学会：ISBN4-88686-217-9 :オーム社、（３）クラスターイオンビーム基礎と応用：ISBN4-526-05765-7:日刊工業新聞社。また、一般的に、正電荷のクラスターイオンの発生にはニールセン型イオン源あるいはカウフマン型イオン源が用いられ、負電荷のクラスターイオンの発生には体積生成法を用いた大電流負イオン源が用いられる。
以下で、クラスターイオン１６の照射条件について説明する。まず、照射する元素は特に限定されず、炭素、ホウ素、リン、砒素などを挙げることができる。より高いゲッタリング能力を得る観点からは、クラスターイオン１６が、構成元素として炭素を含むことが好ましい。格子位置の炭素原子は共有結合半径が単結晶シリコンインゴットと比較して小さいため、シリコン結晶格子の収縮場が形成されるため、格子間の不純物を引き付けるゲッタリング能力が高い。
また、構成元素として炭素を含む２種以上の元素を含むことがより好ましい。析出元素の種類により効率的にゲッタリング可能な金属の種類が異なるため、２種以上の元素を固溶させることにより、より幅広い金属汚染に対応できるからである。例えば、炭素の場合、ニッケル、銅などを効率的にゲッタリングすることができ、ホウ素の場合、銅、鉄を効率的にゲッタリングすることができる。
イオン化させる化合物も特に限定されないが、イオン化に適した化合物を列挙すると、炭素源としては、エタン、メタン、プロパン、ジベンジル（Ｃ１４Ｈ１４）、二酸化炭素（ＣＯ２）などが挙げられ、ホウ素源としては、ジボラン、デカボランガス（Ｂ１０Ｈ１４）などを挙げることができる。例えば、ジベンジルとデカボランを混合したガスを材料ガスとした場合、炭素、ホウ素および水素が集合した水素化合物クラスターを生成することができる。また、シクロヘキサン（Ｃ６Ｈ１２）を材料ガスとすれば、炭素および水素からなるクラスターイオン１６を生成することができる。また、炭素源化合物としては、特に、ピレン（Ｃ１６Ｈ１０）、ジベンジル（Ｃ１４Ｈ１４）などより生成したクラスターＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いることが好ましい。これは、小サイズのクラスターイオンビームを形成しやすいためである。
次に、クラスターイオン１６の加速電圧およびクラスターサイズを制御することにより、改質層１８における構成元素の深さ方向の濃度プロファイルのピークの位置を制御することができる。本明細書において「クラスターサイズ」とは、１つのクラスターを構成する原子または分子の個数を意味する。
本発明のクラスターイオン照射工程では、より高いゲッタリング能力を得る観点から、シリコンウェーハ１０の表面１０Ａからの深さが１５０ｎｍ以下の範囲内に、改質層１８における構成元素の深さ方向の濃度プロファイルのピークが位置するように、クラスターイオン１６を照射することが好ましい。なお、本明細書において、「構成元素の深さ方向の濃度プロファイル」は、構成元素が２種以上の元素を含む場合は、合計ではなく、それぞれ単独の元素についてのプロファイルを意味するものとする。
ピーク位置を当該深さの範囲に設定するために必要な条件として、クラスターイオン１６としてＣｎＨｍ（３≦ｎ≦１６，３≦ｍ≦１０）を用いる場合、炭素１原子あたりの加速電圧は、０ｋｅＶ／ａｔｏｍ超え５０ｋｅＶ／ａｔｏｍ以下とし、好ましくは、４０ｋｅＶ／ａｔｏｍ以下である。また、クラスターサイズは２〜１００個、好ましくは６０個以下、より好ましくは５０個以下とする。
なお、加速電圧の調整には、（１）静電加速、（２）高周波加速の２方法が一般的に用いられる。前者の方法としては、複数の電極を等間隔に並べ、それらの間に等しい電圧を印加して、軸方向に等加速電界を作る方法がある。後者の方法としては、イオンを直線状に走らせながら高周波を用いて加速する線形ライナック法がある。また、クラスターサイズの調整は、ノズルから噴出されるガスのガス圧力および真空容器の圧力、イオン化する際のフィラメントへ印加する電圧などを調整することにより行うことができる。なお、クラスターサイズは、四重極高周波電界による質量分析またはタイムオブフライト質量分析によりクラスター個数分布を求め、クラスター個数の平均値をとることにより求めることができる。
また、クラスタードーズ量は、イオン照射時間を制御することにより調整することができる。本発明では、炭素のドーズ量は１×１０１３ａｔｏｍｓ／ｃｍ２以上１×１０１６ａｔｏｍｓ／ｃｍ２以下とする。これは、１×１０１３ａｔｏｍｓ／ｃｍ２未満の場合、ゲッタリング能力を十分に得ることができない可能性があり、１×１０１６ａｔｏｍｓ／ｃｍ２超えの場合、エピタキシャル表面に大きなダメージを与えるおそれがあるからである。好ましくは１×１０１４ａｔｏｍｓ／ｃｍ２以上５×１０１５ａｔｏｍｓ／ｃｍ２以下とする。
本発明によれば、既述のとおり、ＲＴＡやＲＴＯなどの、エピタキシャル装置とは別個の急速昇降温熱処理装置などを用いて回復熱処理を行う必要がない。それは、以下に述べるエピタキシャル層２０を形成するためのエピタキシャル装置内で、エピタキシャル成長に先立ち行われる水素ベーク処理によって、シリコンウェーハ１０の結晶性を十分回復させることができるからである。水素ベーク処理の一般的な条件は、エピタキシャル成長装置内を水素雰囲気とし、６００℃以上９００℃以下の炉内温度でシリコンウェーハ１０を炉内に投入し、１℃／秒以上１５℃／秒以下の昇温レートで１１００℃以上１２００℃以下の温度範囲にまで昇温させ、その温度で３０秒以上１分以下の間保持するものである。この水素ベーク処理は、本来はエピタキシャル層成長前の洗浄処理によりウェーハ表面に形成された自然酸化膜を除去するためのものであるが、上記条件の水素ベークによりシリコンウェーハ１０の結晶性を十分回復させることができる。
もちろんクラスターイオン照射工程の後、エピタキシャル層形成工程の前に、エピタキシャル装置とは別個の熱処理装置を用いて回復熱処理を行ってもよい。この回復熱処理は、９００℃以上１２００℃以下で１０秒以上１時間以下行えばよい。ここで、熱処理温度を９００℃以上１２００℃以下とするのは、９００℃未満では、結晶性の回復効果が得られにくいためであり、一方、１２００℃を超えると、高温での熱処理に起因するスリップが発生し、また、装置への熱負荷が大きくなるためである。また、熱処理時間を１０秒以上１時間以下とするのは、１０秒未満では回復効果が得られにくいためであり、一方、１時間超えでは、生産性の低下を招き、装置への熱負荷が大きくなるためである。
このような回復熱処理は、例えば、ＲＴＡやＲＴＯなどの急速昇降温熱処理装置や、バッチ式熱処理装置（縦型熱処理装置、横型熱処理装置）を用いて行うことができる。前者は、ランプ照射加熱方式のため、装置構造的に長時間処理には適しておらず、１５分以内の熱処理に適している。一方、後者は、所定温度までに温度上昇させるために時間がかかるものの、一度に多数枚のウェーハを同時に処理できる。また、抵抗加熱方式のため、長時間の熱処理が可能である。使用する熱処理装置は、クラスターイオン１６の照射条件を考慮して適切なものを選択すればよい。
改質層１８上に形成するエピタキシャル層２０としては、シリコンエピタキシャル層が挙げられ、一般的な条件により形成することができる。例えば、水素をキャリアガスとして、ジクロロシラン、トリクロロシランなどのソースガスをチャンバー内に導入し、使用するソースガスによっても成長温度は異なるが、概ね１０００〜１２００℃の温度範囲の温度でＣＶＤ法によりシリコンウェーハ１０上にエピタキシャル成長させることができる。エピタキシャル層２０は、厚さが１〜１５μｍの範囲内とすることが好ましい。１μｍ未満の場合、シリコンウェーハ１０からのドーパントの外方拡散によりエピタキシャル層２０の抵抗率が変化してしまう可能性があり、また、１５μｍ超えの場合、固体撮像素子の分光感度特性に影響が生じるおそれがあるからである。エピタキシャル層２０は裏面照射型固体撮像素子を製造するためのデバイス層となる。
次に、上記製造方法により得られるエピタキシャルシリコンウェーハ１００について説明する。このエピタキシャルシリコンウェーハ１００は、図１（Ｄ）に示すように、シリコンウェーハ１０と、このシリコンウェーハ１０の表面に形成され、シリコンウェーハ１０中に所定元素が固溶してなる改質層１８と、この改質層１８上のエピタキシャル層２０と、を有する。ここで、シリコンウェーハ１０は、ＣＯＰを含むシリコンウェーハであり、改質層１８における所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とする。すなわち、本発明のエピタキシャルシリコンウェーハの製造方法によれば、モノマーイオン注入に比べて、クラスターイオンを構成する元素の析出領域を局所的かつ高濃度にすることができ、その結果、上記半値幅を１００ｎｍ以下とすることが可能となった。下限としては１０ｎｍと設定することができる。
なお、本明細書における「深さ方向の濃度プロファイル」は、二次イオン質量分析法（ＳＩＭＳ：Secondary Iron Mass Spectrometry）にて測定した深さ方向の濃度分布を意味する。また、「所定元素の深さ方向の濃度プロファイルの半値幅」とは、測定精度を考慮して、エピタキシャル層の厚さが１μｍ超えの場合は、エピタキシャル層を１μｍに薄膜化した状態で、ＳＩＭＳにて所定元素の濃度プロファイルを測定したときの半値幅を意味する。
ここで、シリコンウェーハ１０に含まれるＣＯＰは、最大サイズが０．２５μｍ以下であることが好ましい。これにより、エピタキシャル欠陥の数が抑制（低減）されたエピタキシャルシリコンウェーハ１００となる。なお、本明細書において、ＣＯＰのサイズは、アクセントオプティカルテクノロジーズ社製ＯＰＰ（Optical Precipitate Profiler）を用いて測定したサイズを意味する。
また、所定元素としては、シリコン以外の元素であれば特に限定されないが、炭素または炭素を含む２種以上の元素とすることが好ましいのは既述のとおりである。
より高いゲッタリング能力を得る観点から、エピタキシャルシリコンウェーハ１００において、シリコンウェーハ１０の表面からの深さが１５０ｎｍ以下の範囲内に、改質層１８における濃度プロファイルのピークが位置することが好ましい。また、濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上であることが好ましく、１×１０１７〜１×１０２２ａｔｏｍｓ／ｃｍ３の範囲内がより好ましく、１×１０１９〜１×１０２１ａｔｏｍｓ／ｃｍ３の範囲内がさらに好ましい。
また、改質層１８の深さ方向厚みは、概ね３０〜４００ｎｍの範囲内とすることができる。
本発明のエピタキシャルシリコンウェーハ１００によれば、従来に比べ高いゲッタリング能力を発揮することで、金属汚染をより抑制することができる。
本発明の実施形態による固体撮像素子の製造方法は、上記の製造方法で製造されたエピタキシャルシリコンウェーハまたは上記のエピタキシャルシリコンウェーハ、すなわちエピタキシャルシリコンウェーハ１００の表面に位置するエピタキシャル層２０に、固体撮像素子を形成することを特徴とする。この製造方法により得られる固体撮像素子は、従来に比べ白傷欠陥の発生を十分に抑制することができる。
以上、本発明の代表的な実施形態を説明したが、本発明はこれらの実施形態に限定されるものではない。例えば、シリコンウェーハ１０上に２層のエピタキシャル層を形成しても良い。
まず、１２００℃〜１０００℃の温度領域（ＣＯＰ形成温度領域）の滞在時間を変化させて単結晶シリコンインゴットを育成した。具体的には、異なるホットゾーン構造を持つ３水準の単結晶引き上げ装置を用いて、育成する単結晶シリコンインゴットが１２００〜１０００℃の温度領域に滞在する時間が、（ａ）５０分、（ｂ）８０分、（ｃ）１５０分、（ｄ）１６０分となるように引き上げ速度を調整して、ＣＯＰ形成温度領域におけるインゴットの滞在時間が異なる、４水準のＣＯＰ発生領域からなる単結晶シリコンインゴット（ａ）〜（ｄ）を育成した。
上記４水準の単結晶シリコンインゴット（ａ）〜（ｄ）の育成に使用した単結晶引き上げ装置を図５に示す。図５（Ａ）に示した単結晶引き上げ装置２００は、チャンバー５１内に、単結晶シリコンインゴットＩの原料物質となる多結晶シリコンおよび炭素を収容するための、石英ルツボ５２ａと黒鉛ルツボ５２ｂとからなるルツボ５２と、このルツボ５２の下部に設けられ、ルツボ５２を円周方向に回転させるとともに、ルツボ５２を鉛直方向に昇降させるルツボ回転昇降軸５３と、ルツボ５２内の原料物質を加熱して原料融液Ｍとするためのヒーター５４と、引き上げ軸５５の先端に取り付けられ、種結晶Ｓを保持する種結晶保持器５６と、インゴットＩの育成中に、チャンバー５１内に不活性ガスを供給するガス導入口５７と、チャンバー５１内に供給された不活性ガスを排出する排気口５８と、育成中のインゴットＩを囲繞するように配置した円筒状の熱遮蔽体６０と、熱遮蔽体６０の内方に配置され、育成中のインゴットＩを囲繞するように配置した冷却部材（水冷体）５９とを備える。熱遮蔽体６０は、育成中のインゴットＩに対して、ルツボ５２内の原料融液Ｍやヒーター５４やルツボ５２の側壁からの高温の輻射熱を入光量や、結晶成長界面近傍の熱の拡散量を調整するもので、冷却部材５９は、育成中の単結晶インゴットを強制的に冷却するものである。
また、図５（Ｂ）に示した単結晶引き上げ装置３００は、装置２００における冷却部材５９を有していない以外は、装置２００と同じである。
これら以外に、インゴット（ｃ）については、装置３００における、熱遮蔽体６０の下端と原料融液Ｍとの間隔を拡大させて、育成中（融点〜１３７０℃間）の単結晶インゴットの中心部と外周部の温度勾配差を小さくした状態でインゴットＩを育成できる単結晶引き上げ装置４００（図示せず）を用いた。
上記装置２００を用いた場合を例に、単結晶シリコンインゴットＩを育成する方法について説明すると、まず、チャンバー５１内を減圧下のＡｒガス雰囲気に維持した状態で、ルツボ５２内に充填した多結晶シリコンなどの固形原料をヒーター５４の加熱により溶融させ、原料融液Ｍを形成する。その後、引き上げ軸５５を下降させて種結晶Ｓを原料融液Ｍに浸漬し、ルツボ５２および引き上げ軸５５を所定の方向に回転させながら、引き上げ軸５５を上方に引き上げ、種結晶Ｓの下方にインゴットＩを育成する。また、インゴットＩの引き上げは、冷却部材５９により育成中のインゴットＩの周囲を冷却しながら行う。装置３００および４００を用いる場合には、インゴットＩの冷却は行わない。以下、各インゴットの育成条件について説明する。
まず、インゴット（ａ）については、１２００〜１０００℃の温度領域におけるインゴットの滞在時間を短縮するために、図５（Ａ）に示した単結晶引き上げ装置２００を用いて育成した。その際、１２００〜１０００℃の温度領域におけるインゴットＩの滞在時間を５０分となるように引き上げ速度を設定した。
また、インゴット（ｂ）については、図５（Ｂ）に示した単結晶引き上げ装置３００を用いて育成した。その際、１２００〜１０００℃の温度領域におけるインゴットＩの滞在時間を８０分となるように引き上げ速度を設定した以外は、インゴット（ａ）と同じである。
さらに、インゴット（ｃ）については、インゴットの径方向に同一の結晶領域が広がるように、図５（Ｂ）に示した装置３００における、熱遮蔽体６０の下端と原料融液Ｍとの間隔を拡大させて、育成直後（融点〜１３７０℃間）の単結晶インゴットの中心部と外周部の温度勾配差を小さくした単結晶引き上げ装置４００（図示せず）を用いた。その際、１２００〜１０００℃の温度領域におけるインゴットＩの滞在時間を１５０分となるように引き上げ速度を設定した以外は、インゴット（ａ）の育成条件と同じである。
さらにまた、インゴット（ｄ）については、インゴット（ｂ）と同様に、図５（Ｂ）に示した装置３００を用いて育成したが、１２００〜１０００℃の温度領域におけるインゴットＩの滞在時間を１６０分としてインゴット（ｂ）よりも遅い引き上げ速度条件で育成した以外は、インゴット（ａ）の育成条件と同じである。
育成したインゴット（ａ）〜（ｄ）は、全て結晶方位＜１００＞、直径３００ｍｍのｎ型の単結晶シリコンインゴットであり、ｎ型ドーパントはリンとし、その濃度を１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０１７ａｔｏｍｓ／ｃｍ３以下の範囲とした。また、酸素濃度（ASTM F121-1979）は１２×１０１７ａｔｏｍｓ／ｃｍ３以上１４×１０１７ａｔｏｍｓ／ｃｍ３以下の範囲とした。
次に、育成された４水準の単結晶シリコンインゴット（ａ）〜（ｄ）に対して、公知の外周研削、スライス、ラッピング、エッチング、鏡面研磨の加工工程を施して、厚さ７２５μｍのシリコンウェーハ（ａ）〜（ｄ）をそれぞれ作製した。
（本発明例１〜４）
続いて、クラスターイオン発生装置（日新イオン機器社製、型番：CLARIS）を用いて、クラスターイオンとしてＣ５Ｈ５クラスターを生成し、ドーズ量１．００×１０１４Ｃｌｕｓｔｅｒｓ／ｃｍ２（炭素のドーズ量５．００×１０１４ａｔｏｍｓ／ｃｍ２）、炭素１原子当たりの加速電圧１４．８ｋｅＶ／ａｔｏｍの条件で、上述のように作製されたシリコンウェーハ（ａ）〜（ｄ）に照射した。その後、各シリコンウェーハを枚葉式エピタキシャル成長装置（アプライドマテリアルズ社製）内に搬送し、装置内で１１２０℃の温度で３０秒の水素ベーク処理を施した後、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、シリコンウェーハ上にシリコンのエピタキシャル層（厚さ：１０μｍ、ドーパント種類：リン、ドーパント濃度：１×１０１５ａｔｏｍｓ／ｃｍ３）をエピタキシャル成長させ、本発明に従うエピタキシャルシリコンウェーハとした。なお、本発明例１〜４では、８０ｋｅＶ/Ｃｌｕｓｔｅｒでクラスターイオンを照射したが、各クラスターは、５の炭素原子（原子量１２）および５の水素原子（原子量１）からなる。そのため、炭素原子１つが受けるエネルギーは、約１４．８ｋｅＶ／ａｔｏｍとなる。
（比較例１〜４）
クラスターイオン照射工程に替えて、ＣＯ２を材料ガスとして、炭素のモノマーイオンを生成し、ドーズ量１．００×１０１４ａｔｏｍｓ／ｃｍ２、加速電圧３００ｋｅＶ／ａｔｏｍの条件でモノマーイオン注入工程を行った以外は、本発明例１〜４と同様にして、比較例に係るエピタキシャルシリコンウェーハを製造した。
上記本発明例および比較例で作製した各ウェーハについて評価を行った。評価方法を以下に示す。
（１）ＳＩＭＳ測定
まず、クラスターイオンの照射直後と、モノマーイオンの注入直後における、炭素の分布の相違を明らかにするため、本発明例１および比較例１について、エピタキシャル層形成の前のシリコンウェーハについて、ＳＩＭＳ測定を行った。得られた炭素濃度プロファイルを図６に参考に示す。ここで、図６の横軸の深さはシリコンウェーハの表面をゼロとしている。
次に、本発明例１および比較例１のエピタキシャルシリコンウェーハについて、ＳＩＭＳ測定を行った。得られた炭素濃度プロファイルを図７（Ａ），（Ｂ）にそれぞれに示す。図７の横軸の深さはエピタキシャルシリコンウェーハの表面をゼロとしている。
また、各本発明例および比較例で作製した各サンプルについて、エピタキシャル層を１μｍまで薄膜化した後にＳＩＭＳ測定したときの炭素濃度プロファイルの半値幅を表１に示す。なお、既述のとおり、表１に示す半値幅はエピタキシャル層を１μｍに薄膜化した後にＳＩＭＳ測定したときの半値幅であるため、表１に示す半値幅と、図７（Ａ），（Ｂ）の半値幅とは異なる。また、薄膜化した後にＳＩＭＳ測定したときの濃度のピーク位置およびピーク濃度についても表１に示す。
Figure 0005776670
（２）ゲッタリング能力評価
本発明例および比較例で作製した各サンプルのシリコンウェーハ表面を、Ｃｕ汚染液（１．０×１０１２／ｃｍ２）で、それぞれスピンコート汚染法を用いて故意に汚染し、引き続き９００℃、３０分の熱処理を施した。その後、ＳＩＭＳ測定を行った。測定結果を代表して、本発明例１および比較例１についてのＣｕ濃度プロファイルを、それぞれ炭素濃度プロファイルとともに示す（図７（Ａ），（Ｂ））。他の本発明例および比較例については、ゲッタリング能力評価の結果を表１に示す。なお、評価基準をＣｕ濃度プロファイルのピーク濃度の値によって以下のとおりに分類した。
◎：１．０×１０１７ａｔｏｍｓ／ｃｍ３以上
○：７．５×１０１６ａｔｏｍｓ／ｃｍ３以上１．０×１０１７ａｔｏｍｓ／ｃｍ３未満
△：７．５×１０１６ａｔｏｍｓ／ｃｍ３未満
（３）ＣＯＰ形成温度領域滞在時間とＣＯＰサイズとの関係
単結晶シリコンインゴットの育成過程における、１２００〜１０００℃の温度領域（ＣＯＰ形成温度領域）における単結晶シリコンインゴットの滞在時間によって、インゴット内に形成されるＣＯＰサイズ分布およびＣＯＰ密度分布がどのように変化するかについて調査した。具体的には、クラスターイオン照射する前の単結晶シリコンインゴットから切り出されたシリコンウェーハ（ａ）〜（ｄ）のそれぞれについて、ＳＣ−１洗浄（アンモニア水：過酸化水素水：超純粋＝１：１：１５の混合液による洗浄）を行った後、ＳＣ−１洗浄後の各ウェーハを赤外レーザー明視野干渉法、アクセントオプティカルテクノロジーズ社製ＯＰＰを用いてＣＯＰのサイズおよび密度を評価した。得られたＣＯＰ形成温度領域滞在時間とＣＯＰ最大サイズとの関係を図８に示す。また、ＣＯＰサイズとＣＯＰ密度との関係を図９に示す。
シリコンウェーハ（ａ）〜（ｃ）については、いずれも１２００℃〜１０００℃の温度領域における単結晶シリコンインゴットの滞在時間が短いため（１５０分以内）、最大サイズが０．２５μｍを超えるＣＯＰは観察されなかった。
一方、シリコンウェーハ（ｄ）については、１２００℃〜１０００℃の温度領域の滞在時間が長いため（１５０分超）、ＣＯＰの最大サイズは０．３３μｍとなり、シリコンウェーハ（ａ）〜（ｃ）よりも大きかった。
（４）エピタキシャル欠陥の評価
本発明例および比較例で作製した各サンプルのエピタキシャルシリコンウェーハの表面を、ＫＬＡ−Ｔｅｎｃｈｏｒ社製：Ｓｕｒｆｓｃａｎ ＳＰ−２を用いて観察評価し、ＬＰＤの発生状況を調べた。その際、観察モードはＯｂｌｉｑｕｅモード（斜め入射モード）とし、表面ピットの推定は、Ｗｉｄｅ Ｎａｒｒｏｗチャンネルの検出サイズ比に基づいて行った。続いて、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて、ＬＰＤの発生部位を観察評価して、ＬＰＤが積層欠陥（ＳＦ：Stacking Fault）であるか否かを評価した。その後、収束イオンビーム（ＦＩＢ：Focused Ion Beam）加工により、ＳＦの発生部位を含む断面観察用評価サンプルを作製した。最後に、この評価サンプルを透過型電子顕微鏡（ＴＥＭ：Transmission Electron Microscope）を用いて観察評価して、ＣＯＰ起因のＳＦであるか否かを評価した。ＳＦの個数を表１に示す。
まず、クラスターイオン照射に替えてモノマーイオン注入を行った点のみで異なる本発明例１と比較例１とを用いて比較する。図６に示すように、クラスターイオンの照射直後と、モノマーイオンの注入直後における中間製造物であるエピタキシャル層形成前のシリコンウェーハの炭素濃度プロファイルを比較すると、クラスターイオン照射の場合は炭素濃度プロファイルがシャープであり、モノマーイオン注入の場合は炭素濃度プロファイルがブロードである。このことから、エピタキシャル層形成後も、炭素濃度プロファイルの傾向は同様となることが推定される。実際に、これら中間製造物にエピタキシャル層を形成したときの炭素濃度プロファイル（図７（Ａ），（Ｂ））からもわかるように、クラスターイオン照射により、モノマーイオン注入よりも局所的かつ高濃度の改質層が形成されている。さらに、図７（Ａ），（Ｂ）に示したＣｕの濃度プロファイルから、本発明例１と比較例１とを比較すると、本発明例１ではクラスターイオン照射により形成された改質層が多量のＣｕを捕獲して、高いゲッタリング能力を発揮していることがわかる。
また、表１に示すとおり、クラスターイオン照射した本発明例１〜４については、全て半値幅が１００ｎｍ以下であり、十分なゲッタリング能力を備えていることがわかる。一方、モノマーイオン注入した比較例１〜４については、いずれも半値幅が１００ｎｍ超であり、ゲッタリング能力が不足している。このように、クラスターイオンを照射した本発明例１〜４については、モノマーイオンを注入した比較例１〜４に比べ、炭素濃度プロファイルの半値幅が小さくなるために、より高いゲッタリング能力を得ることができていると言える。
さらに、エピタキシャル層に形成されたＳＦについては、シリコンウェーハ（ａ）〜（ｄ）のいずれについても、ＳＦは１０個以下／ウェーハと良好であった。特に、ＣＯＰ形成温度領域の滞在時間を短縮した単結晶インゴットから採取されたシリコンウェーハ（ａ）〜（ｃ）を用いた場合には、ＣＯＰの最大サイズが０．２５μｍ以下となり、エピタキシャル層におけるＣＯＰ起因のＳＦが極めて少ない（４個以下／ウェーハ）エピタキシャルシリコンウェーハを得ることができることが確認された。
本発明によれば、より高いゲッタリング能力を発揮することで金属汚染を抑制することができるエピタキシャルシリコンウェーハを効率的に製造する方法を提供することができるため、半導体ウェーハ製造業において有用である。
１０ シリコンウェーハ
１０Ａ シリコンウェーハの表面
１６ クラスターイオン
１８ 改質層
２０ エピタキシャル層
４１ ＣＯＰ発生領域
４２ ＯＳＦ潜在核領域
４３ 酸素析出促進領域（Ｐｖ領域）
４４ 酸素析出抑制領域（Ｐｉ領域）
４５ 転位クラスター領域
５１ チャンバー
５２ ルツボ
５２ａ 石英ルツボ
５２ｂ 黒鉛ルツボ
５３ ルツボ回転昇降軸
５４ ヒーター
５５ 引き上げ軸
５６ 種結晶保持器
５７ ガス導入口
５８ 排気口
５９ 冷却部材
６０ 熱遮蔽体
１００ エピタキシャルシリコンウェーハ
２００，３００，４００ 単結晶引き上げ装置
Ｉ 単結晶シリコンインゴット
Ｓ 種結晶
Ｍ 原料融液

Claims (16)

  1. チョクラルスキー法によりＣＯＰ発生領域を有する単結晶シリコンインゴットを引き上げ、得られた単結晶シリコンインゴットに対して切り出し加工を施してＣＯＰを含むシリコンウェーハを作製するウェーハ作製工程と、
    作製されたシリコンウェーハにゲッタリングに寄与する構成元素を含むクラスターイオンを照射して、前記シリコンウェーハの表面に、前記クラスターイオンの構成元素から形成された改質層を形成するクラスターイオン照射工程と、
    前記シリコンウェーハの改質層上にエピタキシャル層を形成するエピタキシャル層形成工程と、
    を有し、該エピタキシャル層形成工程後の改質層における前記構成元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であるエピタキシャルシリコンウェーハを得ることを特徴とするエピタキシャルシリコンウェーハの製造方法。
  2. 前記単結晶シリコンインゴットの引き上げは、１２００〜１０００℃の温度領域における前記単結晶シリコンインゴットの滞在時間が１５０分以下となる育成条件で行う、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
  3. 前記引き上げは、前記単結晶シリコンインゴットの周囲を冷却させながら行う、請求項２に記載のエピタキシャルシリコンウェーハの製造方法。
  4. 前記クラスターイオン照射工程の後、前記シリコンウェーハに対して結晶性回復のための熱処理を行うことなく、前記シリコンウェーハをエピタキシャル成長装置に搬送してエピタキシャル層形成工程を行う、請求項１〜３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  5. 前記クラスターイオンが構成元素として炭素を含む、請求項１〜４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  6. 前記クラスターイオンが構成元素として炭素を含む２種以上の元素を含む、請求項５に記載のエピタキシャルシリコンウェーハの製造方法。
  7. 前記クラスターイオン照射工程では、前記シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記構成元素の深さ方向の濃度プロファイルのピークが位置するように、前記クラスターイオンを照射する、請求項１〜６のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
  8. 前記クラスターイオン照射工程は、クラスターイオンの加速電圧が５０ｋｅＶ/ａｔｏｍ以下、クラスターサイズが１００個以下、炭素のドーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２以下の条件で行う、請求項７に記載のエピタキシャルシリコンウェーハの製造方法。
  9. 前記クラスターイオン照射工程は、クラスターイオンの加速電圧が４０ｋｅＶ/ａｔｏｍ以下、クラスターサイズが６０個以下、炭素のドーズ量が５×１０１５ａｔｏｍｓ／ｃｍ２以下の条件で行う、請求項７に記載のエピタキシャルシリコンウェーハの製造方法。
  10. ＣＯＰを含むシリコンウェーハと、該シリコンウェーハの表面に形成された、該シリコンウェーハ中に固溶しゲッタリングに寄与する所定元素から形成された改質層と、該改質層上のエピタキシャル層と、を有し、
    前記改質層における前記所定元素の深さ方向の濃度プロファイルの半値幅が１００ｎｍ以下であることを特徴とするエピタキシャルシリコンウェーハ。
  11. 前記ＣＯＰの最大サイズが０．２５μｍ以下である、請求項１０に記載のエピタキシャルシリコンウェーハ。
  12. 前記シリコンウェーハの表面からの深さが１５０ｎｍ以下の範囲内に、前記改質層における前記濃度プロファイルのピークが位置する、請求項１０または１１に記載のエピタキシャルシリコンウェーハ。
  13. 前記改質層における前記濃度プロファイルのピーク濃度が、１×１０１５ａｔｏｍｓ／ｃｍ３以上である、請求項１０〜１２のいずれか一項に記載のエピタキシャルシリコンウェーハ。
  14. 前記所定元素が炭素を含む、請求項１０〜１３のいずれか一項に記載のエピタキシャルシリコンウェーハ。
  15. 前記所定元素が炭素を含む２種以上の元素を含む、請求項１４に記載のエピタキシャルシリコンウェーハ。
  16. 請求項１〜９のいずれか一項に記載の製造方法で製造されたエピタキシャルシリコンウェーハまたは請求項１０〜１５のいずれか一項に記載のエピタキシャルシリコンウェーハの、表面に位置するエピタキシャル層に、固体撮像素子を形成することを特徴とする固体撮像素子の製造方法。
JP2012249244A 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法 Active JP5776670B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012249244A JP5776670B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TW102141073A TWI585826B (zh) 2012-11-13 2013-11-12 磊晶矽晶圓的製造方法及固體攝影元件的製造方法
TW105104898A TWI584353B (zh) 2012-11-13 2013-11-12 磊晶矽晶圓及固體攝影元件的製造方法
US14/078,286 US9117676B2 (en) 2012-11-13 2013-11-12 Method of producing epitaxial silicon wafer, epitaxial silicon wafer, and method of producing solid-state image sensing device
US14/799,435 US9397172B2 (en) 2012-11-13 2015-07-14 Semiconductor epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249244A JP5776670B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Publications (3)

Publication Number Publication Date
JP2014099451A JP2014099451A (ja) 2014-05-29
JP2014099451A5 JP2014099451A5 (ja) 2015-04-23
JP5776670B2 true JP5776670B2 (ja) 2015-09-09

Family

ID=50682098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249244A Active JP5776670B2 (ja) 2012-11-13 2012-11-13 エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法

Country Status (3)

Country Link
US (2) US9117676B2 (ja)
JP (1) JP5776670B2 (ja)
TW (2) TWI584353B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103534791B (zh) * 2011-05-13 2016-05-11 胜高股份有限公司 半导体外延晶片的制造方法、半导体外延晶片及固体摄像元件的制造方法
JP5776669B2 (ja) 2012-11-13 2015-09-09 株式会社Sumco エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6299835B1 (ja) * 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
JP6724852B2 (ja) * 2017-04-19 2020-07-15 株式会社Sumco エピタキシャルシリコンウェーハのエピタキシャル層厚の測定方法、及びエピタキシャルシリコンウェーハの製造方法
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311004B2 (ja) * 1991-03-28 2002-08-05 株式会社東芝 固体撮像装置
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
JP4718668B2 (ja) * 2000-06-26 2011-07-06 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
US7259036B2 (en) * 2004-02-14 2007-08-21 Tel Epion Inc. Methods of forming doped and un-doped strained semiconductor materials and semiconductor films by gas-cluster-ion-beam irradiation and materials and film products
US7666771B2 (en) * 2005-12-09 2010-02-23 Semequip, Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters
KR20090018954A (ko) * 2006-06-13 2009-02-24 세미이큅, 인코포레이티드 이온 빔 장치와 자기 스캐닝을 채용한 방법
JP2008294245A (ja) 2007-05-25 2008-12-04 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
JP2010040864A (ja) * 2008-08-06 2010-02-18 Sumco Corp エピタキシャルシリコンウェーハ及びその製造方法
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP5099023B2 (ja) 2009-01-27 2012-12-12 信越半導体株式会社 エピタキシャルウエーハの製造方法及び固体撮像素子の製造方法
JP2011054879A (ja) * 2009-09-04 2011-03-17 Sumco Corp 裏面照射型イメージセンサ用エピタキシャル基板およびその製造方法。
JP2011151318A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012059849A (ja) * 2010-09-08 2012-03-22 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW201426820A (zh) 2014-07-01
US20160013278A1 (en) 2016-01-14
US9397172B2 (en) 2016-07-19
US20140134780A1 (en) 2014-05-15
JP2014099451A (ja) 2014-05-29
TWI584353B (zh) 2017-05-21
US9117676B2 (en) 2015-08-25
TW201620016A (zh) 2016-06-01
TWI585826B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
JP5776669B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6278591B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP5776670B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6065848B2 (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6107068B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
TWI611482B (zh) 半導體磊晶晶圓的製造方法及固體攝像元件的製造方法
JP6427946B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP6614066B2 (ja) シリコン接合ウェーハの製造方法
JP6427894B2 (ja) エピタキシャルウェーハの製造方法
JP6280301B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2017123477A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法
JP6361779B2 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ、および固体撮像素子の製造方法
JP2015220242A (ja) 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
JP2015176913A (ja) 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150304

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150304

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150304

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150622

R150 Certificate of patent or registration of utility model

Ref document number: 5776670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250