TWI399150B - 線路板及其製程 - Google Patents

線路板及其製程 Download PDF

Info

Publication number
TWI399150B
TWI399150B TW098146203A TW98146203A TWI399150B TW I399150 B TWI399150 B TW I399150B TW 098146203 A TW098146203 A TW 098146203A TW 98146203 A TW98146203 A TW 98146203A TW I399150 B TWI399150 B TW I399150B
Authority
TW
Taiwan
Prior art keywords
layer
circuit board
circuit
conductive layer
dielectric layer
Prior art date
Application number
TW098146203A
Other languages
English (en)
Other versions
TW201124024A (en
Inventor
Tzyy Jang Tseng
Shu Sheng Chiang
Tsung Yuan Chen
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW098146203A priority Critical patent/TWI399150B/zh
Priority to US12/783,851 priority patent/US8424202B2/en
Publication of TW201124024A publication Critical patent/TW201124024A/zh
Priority to US13/846,875 priority patent/US20130206467A1/en
Application granted granted Critical
Publication of TWI399150B publication Critical patent/TWI399150B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

線路板及其製程
本發明是有關於一種線路板的製程及以該製程所製作的線路板結構,且特別是有關於一種具有較佳可靠度的線路板的製程及線路板。
現今之線路板技術已從一般常見之非內埋式線路板發展為內埋式線路板(embedded circuit board)。詳細而言,一般常見之非內埋式線路板的特徵在於其線路是突出於介電層的表面上,而內埋式線路板的特徵在於其線路是內埋於介電層中。線路板的線路結構通常都是分別透過微影與蝕刻製程或雷射燒蝕方式所形成。
以習知利用雷射燒蝕方式所形成之內埋式線路板之增層線路結構的製程為例,其包括以下步驟。首先,提供一介電層於一具有一線路層的線路基板上。接著,於介電層的表面照射一雷射光束,以形成一凹刻圖案以及一連接至線路層的盲孔。之後,進行電鍍製程以形成填滿盲孔以及凹刻圖案的導電層。至此,內埋式線路板之增層線路結構已大致完成。
然而,進行電鍍製程時,由於盲孔的深度與凹刻圖案的深度不同,因此容易因電鍍條件控制不佳,而使得所形成之導電層有厚度分佈不均勻的現象。如此一來,當後續進行移除位於凹刻圖案與盲孔以外的導電層時,將不易控制所移除之導電層的厚度,以致於容易在移除的過程中不當薄化內埋式的導電層或者是不當殘留多餘的導電層於介電層上。此外,後續再於此介電層上進行增層線路層製作時,電鍍製程易有品質不良與良率不高等問題產生,易降低增層線路結構的製程良率,導致降低線路板的可靠度。
本發明提供一種線路板製程及以該製程所製作的線路板,可提升線路板的可靠度。
本發明提出一種線路板的製程。首先,提供一線路基板。線路基板具有一第一表面與一第一線路層。接著,形成一第一介電層於線路基板上。第一介電層具有一第二表面,且第一介電層覆蓋第一表面與第一線路層。形成一抗活化層於第一介電層的第二表面上。對抗活化層照射一雷射光束,以形成至少一從抗活化層延伸至第一線路層的盲孔以及一凹刻圖案。然後,形成一第一導電層於盲孔內。再接著,形成一第二導電層於凹刻圖案與盲孔內。第二導電層覆蓋第一導電層,且第二導電層藉由第一導電層電性連接至第一線路層。最後,移除抗活化層,以暴露出第一介電層的第二表面。
在本發明之一實施例中,上述之形成抗活化層的方法包括貼附具有一具有影像轉移特性之樹脂薄膜。
在本發明之一實施例中,上述之抗活化層的厚度介於1奈米(nm)至15微米(μm)之間。
在本發明之一實施例中,上述之抗活化層的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。
在本發明之一實施例中,上述之高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
在本發明之一實施例中,上述之形成抗活化層的方法包括噴塗一奈米級抗活化材料。
在本發明之一實施例中,上述之抗活化層的厚度介於1奈米(nm)至15微米(μm)之間。
在本發明之一實施例中,上述之雷射光束為紅外線雷射光源或紫外線雷射光源。
在本發明之一實施例中,上述之形成第一導電層於盲孔內的方法包括化學沉積法。
在本發明之一實施例中,上述之盲孔的高度為H,而第一導電層的厚度為h,且
在本發明之一實施例中,上述於形成第二導電層之前,更包括形成一活化層於第一介電層的凹刻圖案內以及第一導電層上。
在本發明之一實施例中,上述之形成第二導電層於凹刻圖案與盲孔內的方法包括化學沉積法。
在本發明之一實施例中,上述之移除抗活化層的方法包括掀離法或化學蝕刻法。
在本發明之一實施例中,上述之第一線路層內埋於線路基板中,且第一線路層的一表面與第一表面實質上切齊。
在本發明之一實施例中,上述之第一線路層配置於線路基板的第一表面上。
在本發明之一實施例中,上述之凹刻圖案與盲孔相連接。
在本發明之一實施例中,上述之移除抗活化層,以暴露出第一介電層的第二表面之後,更包括形成一第二介電層於第一介電層上,其中第二介電層覆蓋第二導電層與第一介電層的第二表面。
在本發明之一實施例中,上述之第一介電層的材質與第二介電層的材質相同。
在本發明之一實施例中,上述之第一介電層的材質與第二介電層的材質不同。
本發明提出一種線路板,其包括一線路基板、一第一介電層、一第一導電層、一第二導電層以及一第二介電層。線路基板具有一第一表面與一第一線路層。第一介電層配置於線路基板上且覆蓋第一表面與第一線路層。第一介電層具有一第二表面、至少一從第二表面延伸至第一線路層的盲孔以及一凹刻圖案。第一導電層配置於盲孔內。第二導電層配置於凹刻圖案與盲孔內,且覆蓋第一導電層。第二導電層藉由第一導電層電性連接至第一線路層。第二介電層配置於第一介電層上,且覆蓋第二導電層與第一介電層的第二表面。
在本發明之一實施例中,上述之盲孔的高度為H,而第一導電層的厚度為h,且
在本發明之一實施例中,上述之凹刻圖案與盲孔相連接。
在本發明之一實施例中,上述之線路板更包括一活化層,配置於介電層的凹刻圖案與第二導電層之間以及配置於第一導電層與第二導電層之間。
在本發明之一實施例中,上述之第一線路層內埋於線路基板中,且第一線路層的一表面與第一表面實質上切齊。
在本發明之一實施例中,上述之第一線路層配置於線路基板的第一表面上。
在本發明之一實施例中,上述之第一介電層的材質與第二介電層的材質相同。
在本發明之一實施例中,上述之第一介電層的材質與第二介電層的材質不同。
基於上述,由於本發明之線路板的製程是先於盲孔內形成第一導電層,以降低盲孔與凹刻圖案之間高度差,而後,再形成第二導電層於盲孔內的第一導電層上與凹刻圖案內。如此一來,可使形成於盲孔與凹刻圖案內的導電層能具有較佳的厚度均勻度以及表面平整度。此外,由於本發明之線路板利用抗活化層來限制第二導電層的沉積位置,因此可避免第二導電層過度沉積的問題。故,本發明之線路板及其製程可效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題,具有較佳的可靠度。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A為本發明之一實施例之一種線路板的剖面示意圖。請參考圖1A,在本實施例中,線路板100包括一線路基板110、一介電層120、一第一導電層140以及一第二導電層150。值得一提的是,線路板100的結構可以僅具有單一線路層,或是具有多層線路層。也就是說,線路板100可以是單層線路板(single layer circuit board)、雙層線路板(double layer circuit board)或多層線路板(multi-layer circuit board)。在本實施例中,圖1A僅以線路板100為一增層線路板進行說明。
詳細而言,線路基板110具有一第一表面112與一第一線路層114,其中第一線路層114配置於線路基板110的第一表面112上。也就是說,第一線路層114可算是一種一般線路層(非內埋式線路層)。在此必須說明的是,於圖1A所示的實施例中,第一線路層114雖然是配置於線路基板110的第一表面112上。但,於其他未繪示的實施例中,第一線路層114亦可內埋於線路基板110中,且第一線路層114的一表面與第一表面112實質上切齊。意即,第一線路層114基本上可算是一種內埋式線路層。換言之,圖1A所示的線路基板110的結構僅為舉例說明,並非限定本發明。
介電層120配置於線路基板110上且覆蓋第一表面112與第一線路層114。在本實施例中,介電層120具有一第二表面122、至少一從第二表面122延伸至第一線路層114的盲孔(圖1A中僅示意地繪示二盲孔124a、124b)以及一凹刻圖案126,其中盲孔124a與凹刻圖案126相連接。
第一導電層140配置於盲孔124a、124b內,其中盲孔124b(或盲孔124a)的高度為H,而第一導電層140的厚度為h,較佳地,。第二導電層150配置於凹刻圖案126與盲孔124a、124b內,且覆蓋第一導電層140。也就是說,第二導電層150配置於凹刻圖案126內與已配置有第一導電層140的盲孔124a、124b中。此外,在本實施例中,第二導電層150可藉由第一導電層140電性連接至線路基板110的第一線路層114。
此外,本實施例之線路板100更包括一活化層160,其中活化層160配置於介電層120的凹刻圖案126與第二導電層150之間以及配置於第一導電層140與第二導電層150之間。在本實施例中,活化層160的目的用以產生化學沉積反應的起始作用,以利於凹刻圖案126內形成第二導電層150,以及於第一導電層140上接續形成第二導電層150。其中,活化層160的材質成份例如是鈀。
由於本實施例之介電層120的盲孔124a、124b內配置有第一導電層140,因此可降低盲孔124a、124b與凹刻圖案126之間高度差。若(h/H)越接近1,意即第一導電層140的厚度較厚,可使得盲孔124a、124b內需配置之第二導電層150的厚度趨近於凹刻圖案126欲配置第二導電層150的厚度。如此一來,當將第二導電層150配置於盲孔124a、124b與凹刻圖案126時,可具有較佳的厚度均勻度與表面平整度。
值得一提的是,於另一實施例中,請參考圖1B,亦可形成另一介電層170於介電層120上,其中介電層170覆蓋第二導電層150以及介電層120的第二表面122。此外,在此實施例中,介電層170的材質與介電層120的材質可實質上相同或不同,可依據使用需求而自行選擇,在此並不加以限制。
以上僅介紹本發明之線路板100的結構,並未介紹本發明之線路板100的製程。對此,以下將以圖1A中的線路板100的結構作為舉例說明,並配合圖2A至圖2G對本發明的線路板100的製程進行詳細的說明。
圖2A至圖2G為本發明之一實施例之一種線路板的製程的剖面示意圖。請先參考圖2A,依照本實施例的線路板100的製程,首先,提供一線路基板110。線路基板110具有一第一表面112以及一第一線路層114,其中第一線路層114配置於線路基板110的第一表面112上。換言之,第一線路層114基本上可算是一種一般線路層(即非內埋式線路層)。在此必須說明的是,在其他未繪示的實施例中,第一線路層114亦可內埋於線路基板110中,且第一線路層114的一表面與第一表面112實質上切齊。意即,第一線路層114基本上可算是一種內埋式線路層。因此,圖2A所示之線路基板110結構僅為舉例說明,並非限定本發明。
接著,請再參考圖2A,形成一介電層120於線路基板110上,其中介電層120具有一第二表面122,且介電層120覆蓋第一表面112與第一線路層114。
接著,請再參考圖2A,形成一抗活化層130於介電層120的第二表面122上,其中形成抗活化層130的目的在於限制後續所形成之導電層的位置。也就是說,後續所形成之導電層只會沉積在無抗活化層130的地方。在本實施例中,形成抗活化層130的方法例如是貼附具有一具有影像轉移特性之樹脂薄膜或噴塗一奈米級抗活化材料。也就是說,可先形成抗活化層130後再貼附於介電層120的第二表面122上,或者透過噴塗的方式於介電層120上形成抗活化層130。此外,抗活化層130的厚度,較佳地,介於1奈米(nm)至15微米(μm)之間。抗活化層130的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。其中,高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
接著,請參考圖2B,對抗活化層130照射一雷射光束L,以形成至少一從抗活化層130延伸至第一線路層114的盲孔(圖2B僅示意地繪示兩個盲孔124a、124b)以及一凹刻圖案126。其中,凹刻圖案124a與盲孔126相連接。在本實施例中,雷射光束L例如為紅外線或紫外線雷射光源。
接著,請參考圖2C,形成一第一導電層140於盲孔124a、124b內。其中,形成第一導電層140於盲孔124a、124b內的方法例如是化學沉積法。特別是,在本實施例中,盲孔124b(或盲孔124b)的高度為H,而第一導電層140的厚度為h,較佳地,
然後,請參考圖2D,形成一活化層160於介電層120的凹刻圖案126內以及第一導電層140上,用以產生化學沉積反應的起始作用,以利後續於凹刻圖案126內形成第二導電層150,以及於第一導電層140上接續形成第二導電層150。在本實施例中,活化層160的材質成分例如是鈀。
再接著,請參考圖2E,形成一第二導電層150於凹刻圖案126與盲孔124a、124b內,其中第二導電層150覆蓋第一導電層140,且第二導電層150藉由第一導電層140電性連接至第一線路層114。在本實施例中,第二導電層150與介電層120的第二表面122實質上切齊,也就是說,第二導電層150並未覆蓋抗活化層130。此外,形成第二導電層140於凹刻圖案126與盲孔124a、124b內的方法例如是化學沉積法。
最後,請參考圖2F,於形成第二導電層150之後,移除抗活化層130,以暴露出介電層120的第二表面122而形成線路板100a。其中,於移除抗活化層130的方法包括掀離法或化學蝕刻法。至此,已完成線路板100的製作。
當然,於移除抗活化層130之後,請參考圖2G,亦可依據使用需求而自行選擇增加另一介電層170,其中介電層170覆蓋於第二導電層150與介電層120的第二表面122。也就是說,相對於塗1A之線路板100,線路板100a具有兩介電層120、170。此外,在本實施例中,介電層170的材質與介電層120的材質可實質上相同或不同,可依據使用需求而自行選擇,在此並不加以限制。
由於本實施例之線路板100的製程是先於盲孔124a、124b內形成第一導電層140,以降低盲孔124a、124b與凹刻圖案126之間高度差,而後,再形成第二導電層150於盲孔124a、124b內的第一導電層140上與凹刻圖案126內。如此一來,可使形成於盲孔124a、124b與凹刻圖案126內的導電層能具有較佳的厚度均勻度以及表面平整度。此外,由於本實施例之線路板100的製程利用形成抗活化層130來限制第一導電層140與第二導電層150的沉積位置。如此一來,可有效避免第二導電層150過度沉積的問題。
綜上所述,由於本發明之是先於盲孔內形成第一導電層,來降低盲孔與凹刻圖案之間高度差,而後,再於盲孔內的第一導電層上與凹刻圖案內形成第二導電層。如此一來,可使形成於盲孔與凹刻圖案內的導電層能具有較佳的厚度均勻度以及表面平整度。此外,由於本發明之線路板利用抗活化層來限制導電層的沉積位置,因此可避免第二導電層過度沉積的問題。故,本發明之線路板及其製程可效避免習知電鍍填孔效果不足或過度以及導電層均勻性不佳等問題,具有較佳的可靠度。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100a...線路板
110...線路基板
112...第一表面
114...第一線路層
120、170...介電層
122...第二表面
124a、124b...盲孔
126...凹刻圖案
130...抗活化層
140...第一導電層
150...第二導電層
160...活化層
L...雷射光束
H、h...厚度
圖1A為本發明之一實施例之一種線路板的剖面示意圖。
圖1B為本發明之另一實施例之一種線路板的剖面示意圖。
圖2A至圖2G為本發明之一實施例之一種線路板的製程的剖面示意圖。
100...線路板
110...線路基板
112...第一表面
114...第一線路層
120...介電層
122...第二表面
124a、124b...盲孔
126...凹刻圖案
140...第一導電層
150...第二導電層
160...活化層
H、h...厚度

Claims (26)

  1. 一種線路板的製程,包括:提供一線路基板,該線路基板具有一第一表面與一第一線路層;形成一第一介電層於該線路基板上,該第一介電層具有一第二表面,且該第一介電層覆蓋該第一表面與該第一線路層;形成一抗活化層於該第一介電層的該第二表面上;對該抗活化層照射一雷射光束,以形成至少一從該抗活化層延伸至該第一線路層的盲孔以及一凹刻圖案;形成一第一導電層於該盲孔內;以及形成一第二導電層於該凹刻圖案與該盲孔內,其中該第二導電層覆蓋該第一導電層,且該第二導電層藉由該第一導電層電性連接至該第一線路層;以及移除該抗活化層,以暴露出該第一介電層的該第二表面。
  2. 如申請專利範圍第1項所述之線路板的製程,其中形成該抗活化層的方法包括貼附具有一具有影像轉移特性之樹脂薄膜。
  3. 如申請專利範圍第1項所述之線路板的製程,其中該抗活化層的厚度介於1奈米至15微米之間。
  4. 如申請專利範圍第1項所述之線路板的製程,其中該抗活化層的材質包括一不含羥基(OH)官能基團或羧基(COOH)官能基團的高分子材料。
  5. 如申請專利範圍第4項所述之線路板的製程,其中該高分子材料包括環氧樹脂、聚亞醯胺、液晶聚合物、甲基丙烯酸酯型樹脂、乙烯苯基型樹脂、烯丙基型樹脂、聚丙烯酸酯型樹脂、聚醚型樹脂、聚烯烴型樹脂、聚胺型樹脂、聚矽氧烷型樹脂或前述之組合。
  6. 如申請專利範圍第1項所述之線路板的製程,其中形成該抗活化層的方法包括噴塗一奈米級抗活化材料。
  7. 如申請專利範圍第6項所述之線路板的製程,其中該抗活化層的厚度介於1奈米至15微米之間。
  8. 如申請專利範圍第1項所述之線路板的製程,其中該雷射光束為紅外線雷射光源或紫外線雷射光源。
  9. 如申請專利範圍第1項所述之線路板的製程,其中形成該第一導電層於該盲孔內的方法包括化學沉積法。
  10. 如申請專利範圍第1項所述之線路板的製程,其中該盲孔的高度為H,而該第一導電層的厚度為h,且0.2(h/H)0.9。
  11. 如申請專利範圍第1項所述之線路板的製程,其中於形成該第二導電層之前,更包括:形成一活化層於該第一介電層的該凹刻圖案內以及該第一導電層上。
  12. 如申請專利範圍第1項所述之線路板的製程,其中形成該第二導電層於該凹刻圖案與該盲孔內的方法包括化學沉積法。
  13. 如申請專利範圍第1項所述之線路板的製程,其 中於移除該抗活化層的方法包括掀離法或化學蝕刻法。
  14. 如申請專利範圍第1項所述之線路板的製程,其中該第一線路層內埋於該線路基板中,且該第一線路層的一表面與該第一表面實質上切齊。
  15. 如申請專利範圍第1項所述之線路板的製程,其中該第一線路層配置於該線路基板的該第一表面上。
  16. 如申請專利範圍第1項所述之線路板的製程,其中該凹刻圖案與該盲孔相連接。
  17. 如申請專利範圍第13項所述之線路板的製程,其中移除該抗活化層,以暴露出該第一介電層的該第二表面之後,更包括形成一第二介電層於該第一介電層上,其中該第二介電層覆蓋該第二導電層與該第一介電層的該第二表面。
  18. 如申請專利範圍第17項所述之線路板的製程,其中該第一介電層的材質與該第二介電層的材質相同。
  19. 如申請專利範圍第17項所述之線路板的製程,其中該第一介電層的材質與該第二介電層的材質不同。
  20. 一種線路板,包括:一線路基板,具有一第一表面與一第一線路層;一第一介電層,配置於該線路基板上且覆蓋該第一表面與該第一線路層,該介電層具有一第二表面、至少一從該第二表面延伸至該第一線路層的盲孔以及一凹刻圖案;一第一導電層,配置於該盲孔內;一第二導電層,配置於該凹刻圖案與該盲孔內,且覆 蓋該第一導電層,其中該第二導電層藉由該第一導電層電性連接至該第一線路層;一活化層,配置於該介電層的該凹刻圖案與該第二導電層之間以及配置於該第一導電層與該第二導電層之間;以及一第二介電層,配置於該第一介電層上,且覆蓋該第二導電層與該第一介電層的該第二表面。
  21. 如申請專利範圍第20項所述之線路板,其中該盲孔的高度為H,而該第一導電層的厚度為h,且0.2(h/H)0.9。
  22. 如申請專利範圍第20項所述之線路板,其中該凹刻圖案與該盲孔相連接。
  23. 如申請專利範圍第20項所述之線路板,其中該第一線路層內埋於該線路基板中,且該第一線路層的一表面與該第一表面實質上切齊。
  24. 如申請專利範圍第20項所述之線路板,其中該第一線路層配置於該線路基板的該第一表面上。
  25. 如申請專利範圍第20項所述之線路板,其中該第一介電層的材質與該第二介電層的材質相同。
  26. 如申請專利範圍第20項所述之線路板,其中該第一介電層的材質與該第二介電層的材質不同。
TW098146203A 2009-12-31 2009-12-31 線路板及其製程 TWI399150B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098146203A TWI399150B (zh) 2009-12-31 2009-12-31 線路板及其製程
US12/783,851 US8424202B2 (en) 2009-12-31 2010-05-20 Process for fabricating a circuit board
US13/846,875 US20130206467A1 (en) 2009-12-31 2013-03-18 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098146203A TWI399150B (zh) 2009-12-31 2009-12-31 線路板及其製程

Publications (2)

Publication Number Publication Date
TW201124024A TW201124024A (en) 2011-07-01
TWI399150B true TWI399150B (zh) 2013-06-11

Family

ID=44186076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098146203A TWI399150B (zh) 2009-12-31 2009-12-31 線路板及其製程

Country Status (2)

Country Link
US (2) US8424202B2 (zh)
TW (1) TWI399150B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563873B2 (en) * 2009-03-31 2013-10-22 Ibiden Co., Ltd. Substrate with metal film and method for manufacturing the same
KR101181048B1 (ko) * 2010-12-27 2012-09-07 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
JP5775747B2 (ja) * 2011-06-03 2015-09-09 新光電気工業株式会社 配線基板及びその製造方法
JP2013084332A (ja) * 2011-09-28 2013-05-09 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、素子付サスペンション、ハードディスクドライブ、およびサスペンション用基板の製造方法
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US20140174791A1 (en) * 2012-12-26 2014-06-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
JP2015023251A (ja) * 2013-07-23 2015-02-02 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体製品
WO2020027022A1 (ja) * 2018-07-31 2020-02-06 京セラ株式会社 印刷配線板及び印刷配線板の製造方法
CN113939112A (zh) * 2020-07-13 2022-01-14 庆鼎精密电子(淮安)有限公司 电路板的制造方法及电路板
TWI824303B (zh) * 2021-09-23 2023-12-01 欣興電子股份有限公司 電路板線路結構改良方法及電路板線路改良結構

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952131A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Process of structure with embedded circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5196376A (en) * 1991-03-01 1993-03-23 Polycon Corporation Laser lithography for integrated circuit and integrated circuit interconnect manufacture
US6967124B1 (en) * 2001-06-19 2005-11-22 Amkor Technology, Inc. Imprinted integrated circuit substrate and method for imprinting an integrated circuit substrate
US6930257B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laminated laser-embedded circuit layers
US7235745B2 (en) * 2005-01-10 2007-06-26 Endicott Interconnect Technologies, Inc. Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
TW200805611A (en) 2006-07-07 2008-01-16 Kinsus Interconnect Tech Corp Manufacturing method of substrate without using exposure developing process and its inserted circuit structure
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
TWI393508B (zh) * 2009-12-17 2013-04-11 Unimicron Technology Corp 線路板及其製程

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200952131A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Process of structure with embedded circuit

Also Published As

Publication number Publication date
US20110155441A1 (en) 2011-06-30
US8424202B2 (en) 2013-04-23
US20130206467A1 (en) 2013-08-15
TW201124024A (en) 2011-07-01

Similar Documents

Publication Publication Date Title
TWI399150B (zh) 線路板及其製程
TWI384594B (zh) 內埋式線路結構的製程
TWI569699B (zh) 印刷電路板及其製造方法
KR100834515B1 (ko) 금속 나노입자 에어로졸을 이용한 포토레지스트 적층기판의형성방법, 절연기판의 도금방법, 회로기판의 금속층의표면처리방법 및 적층 세라믹 콘덴서의 제조방법
JP5722223B2 (ja) 選択的な基板領域メッキを可能とする方法
US10966324B2 (en) Wiring board, multilayer wiring board, and method of manufacturing wiring board
TWI399136B (zh) 線路板及其製程
TW200934325A (en) Method for forming circuit
TWI393508B (zh) 線路板及其製程
JP2010073809A (ja) プリント配線板の製造方法
US8161638B2 (en) Manufacturing method of circuit structure
TWI399143B (zh) 線路板及其製程
US9549465B2 (en) Printed circuit board and method of manufacturing the same
JP2010161298A (ja) 導電ペーストの充填方法及び多層基板の製造方法
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
TWI405516B (zh) 線路板及其製作方法
JP2010192864A (ja) 多層配線基板の製造方法
JP2005161667A (ja) 微細金型の製造方法
JP4681023B2 (ja) 配線基板の製造方法
TWI417012B (zh) 線路結構的製作方法
CN102131336B (zh) 线路板及其制程
CN102131350B (zh) 线路板及其制程
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
TW592010B (en) Method for fabricating patterned fine pitch circuit layer of semiconductor package substrate
TW201023704A (en) Circuit routing of printed circuit board by laser and its fabricating method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees