JP5772568B2 - 通信装置及び通信方法 - Google Patents

通信装置及び通信方法 Download PDF

Info

Publication number
JP5772568B2
JP5772568B2 JP2011277580A JP2011277580A JP5772568B2 JP 5772568 B2 JP5772568 B2 JP 5772568B2 JP 2011277580 A JP2011277580 A JP 2011277580A JP 2011277580 A JP2011277580 A JP 2011277580A JP 5772568 B2 JP5772568 B2 JP 5772568B2
Authority
JP
Japan
Prior art keywords
port
card
circuit
data block
identification information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011277580A
Other languages
English (en)
Other versions
JP2013128250A (ja
Inventor
康之 三森
康之 三森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011277580A priority Critical patent/JP5772568B2/ja
Priority to US13/665,154 priority patent/US8923291B2/en
Publication of JP2013128250A publication Critical patent/JP2013128250A/ja
Application granted granted Critical
Publication of JP5772568B2 publication Critical patent/JP5772568B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4641—Virtual LANs, VLANs, e.g. virtual private networks [VPN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は、受信したデータブロックを複数のポートから送信する通信装置及び通信方法に関する。
近年のインターネットやモバイルネットワークの普及により、キャリアネットワークにおいて、Ｅｔｈｅｒｎｅｔ（登録商標）技術やＩＰ（Internet Protocol）技術を利用し
たパケット系ネットワークの利用が進んでいる。ここでは、パケットと呼ばれる一まとまりの単位で、データが送受信されるネットワークをパケット系ネットワークと称する。尚、本明細書においては、パケットとフレームとは同義であるとする。
ＩＰネットワークやＥｔｈｅｒｎｅｔ（登録商標）ネットワーク等のパケット系ネットワークにおける通信装置では、フレームをコピーして複数のポートから送信することがある。例えば、スイッチにおけるＥｈｅｒｎｅｔ（登録商標）フレームのフラッディング、すなわち、複数ポートへの転送がある。また、例えば、ルータにおける、ビデオ配信サービスやＩＰ−ＴＶ（IP-TeleVision）サービス等のＩＰフレームのマルチキャスト転送が
ある。
フレームの複数ポートからの送信は、例えば、ユーザをグループ化することによって行われている。例えば、スイッチでは、ＶＬＡＮ（Virtual Local Area Network）等でポートをグループ化することによって、各ポートの配下のユーザをグループ化する。例えば、ルータでは、ＩＰマルチキャストグループを用いて、ユーザをグループ化する。
図１は、ネットワーク構成の一例を示す図である。ネットワーク５００は、複数の通信装置１００と複数のユーザ端末２００とを含む。ユーザ端末２００は、例えば、パーソナルコンピュータ，携帯電話端末，携帯情報端末，スマートフォン等の通信機能を有する端末装置である。通信装置１００は、ユーザ端末２００から送信されるフレームを受信し、フレーム内に格納されたアドレス情報等に基づいて、フレームの転送処理を行う。例えば、ユーザ端末２００がＥｔｈｅｒｎｅｔ（登録商標）フレームを送信する場合には、通信装置１００は、アドレス情報として、受信したＥｔｈｅｒｎｅｔ（登録商標）フレーム内に格納されているＭＡＣアドレスに基づいて転送処理を行う。また、例えば、ユーザ端末２００がＩＰパケットを送信する場合には、通信装置１００は、アドレス情報として、受信したＩＰパケット内に格納されているＩＰアドレスに基づいて転送処理を行う。なお、以降は、一例として、通信装置１００がＥｔｈｅｒｎｅｔ（登録商標）フレームの転送処理を行う場合について説明する。
図２は、通信装置１００の構成例を示す図である。通信装置１００は、複数の回線インタフェース（ＩＦ）カード１，スイッチ（ＳＷ）カード２，制御カード３を含む。ＩＦカード１は、ポートを収容し、外部装置とのインタフェース機能，フレームの受信機能，フレームの送信機能等を提供する回路を含むカードである。ＳＷカード２は、通信装置１００内においてＩＦカード１と接続され、ＩＦカード１とデータ信号のやり取りを行い、ＩＦカード１間のフレーム転送のスイッチ機能を提供する回路を含むカードである。制御カード３は、通信装置１００内においてＩＦカード１とＳＷカード２とに接続され、ＩＦカード１とＳＷカード２との間で制御信号のやり取りを行い、通信装置１００内の各カードの各種設定，アラーム，統計情報の収集等を制御する回路を含むカードである。制御カード３は、外部モニタ等の外部端末とも接続される。
通信装置１００は、例えば、中継機能を備えた装置である。例えば、通信装置１００の一例として、レイヤ２スイッチ，レイヤ３スイッチ，ルータがある。また、ＩＦカード１，ＳＷカード２，制御カード３は、それぞれ、例えば、通信装置１００に着脱可能なモジュール又はユニットカードとして提供される。また、ＩＦカード１，ＳＷカード２，制御カード３は、通信装置１００のマザーボード又はマザーカードと一体化されていてもよい。
図３は、Ｅｔｈｅｒｎｅｔ（登録商標）フレームのフォーマットを示す図である。以下、特に表記のない場合には、「フレーム」は、Ｅｈｔｅｒｎｅｔ（登録商標）フレームを指すこととする。図３では、ＶＬＡＮ（Virtual Local Area Network）タグなしフレーム９１，ＶＬＡＮタグ１段付与のフレーム９２それぞれのフレームフォーマットが示される。これらフレームは、通信装置１００の同一ポート内に混在することが可能である。
ＶＬＡＮタグなしフレーム９１のフレームフォーマットは以下の通りである。ＭＡＣ ＤＡは、宛先のＭＡＣ（Media Access Control）アドレスを示しており、６バイトのフィールドである。ＭＡＣ ＳＡは、送信元のＭＡＣアドレスを示しており、６バイトのフールドである。Ｅ−ＴＹＰＥは、Ｅｔｈｅｒｎｅｔ（登録商標） Ｔｙｐｅであり、後段のＰｒｏｔｏｃｏｌ Ｄａｔａ Ｕｎｉｔ（ＰＤＵ）に格納されるメッセージのタイプが格納されるフィールドである。例えば、Ｅ−ＴＹＰＥに０ｘ０８００が格納されている場合には、後段のＰＤＵはＩＰｖ４（IP version 4）のパケットであることが示される。Ｅ−ＴＹＰＥは、２バイトである。また、Ｅ−ＴＹＰＥに格納されるメッセージタイプは、ＩＡＮＡ（Internet Assigned Number Authority）によって規定されている。
ＰＤＵには、ＩＰｖ４フレーム等の上位レイヤのメッセージが格納される。ＦＣＳ（Frame Check Sequence）にはフレームの誤り検出のためのＣＲＣ−３２符号が格納される。ＦＤＣは、４バイトのフィールドである。
ＶＬＡＮタグ１段付与のフレーム９２は、ＶＬＡＮタグなしフレーム９１のＭＡＣ ＳＡのフィールドとＥ−ＴＹＰＥのフィールドとの間にＶＬＡＮタグが１つ付与されたフレームである。ＶＬＡＮタグは、ＴＰＩＤ（Tag Protocol ID）とＶＬＡＮ ＩＤとを含む
。ＴＰＩＤは、Ｅｔｈｅｒｎｅｔ（登録商標） Ｔｙｐｅの一種であり、ＶＬＡＮ ＩＤが後段に格納されていることを示すＩＤである。ＴＰＩＤには、例えば、ＩＥＥＥ８０２．１Ｑを示す０ｘ８１００が設定される。ＴＰＩＤは、２バイトのフィールドである。ＶＬＡＮ ＩＤには、ユーザが属するＶＬＡＮを特定するためのＶＬＡＮ ＩＤ値が格納される。ＶＬＡＮタグは、連続してスタックすることができる。
ＶＬＡＮタグなしフレーム９１は、各ＶＬＡＮのフレームが混在する回線ポートにおいて、例えば、特定のユーザ用や、通信装置１００間で送受信される制御フレーム用として用いられる。
ＶＬＡＮタグ有りフレームは、例えば、ユーザＡにはＶＬＡＮ ＩＤ＝１００，ユーザＢにはＶＬＡＮ ＩＤ＝２００のように異なるユーザに対して、異なるＶＬＡＮ ＩＤを割り当てて用いられる。異なるユーザに対して異なるＶＬＡＮ ＩＤを割り当てることにより、ネットワーク上でＶＬＡＮ ＩＤによるユーザ識別を行うことが可能となる。また、複数のユーザに同じＶＬＡＮ ＩＤを割り当てることによって、ユーザをグループ化することができる。
通信装置１００では、各ＩＦカード１において受信されたフレームは、ＳＷカード２に転送される。ＳＷカード２は、宛先ＭＡＣアドレスに応じた転送先のポートの情報を記憶しており、この情報に基づいて受信フレームを転送する。
ＳＷカード２は、受信フレームに含まれる宛先ＭＡＣアドレスに応じた転送先のポートの情報を記憶していない場合には、受信フレームに該当するＶＬＡＮドメインにおいて、受信フレームをフラッディングする。フラッディングとは、通信装置１００が、該当ＶＬＡＮに属する全ポートに対して該受信フレームをコピーして転送することである。通信装置１００は、フラッディング時のフレームのコピー数及びコピーしたフレームの宛先の情報を示す宛先情報を記憶しており、フラッディング時には、この宛先情報に基づいて、フレームを転送する。
宛先情報は、「ＶＬＡＮ ＩＤ＋受信ポート」単位で、該当ＶＬＡＮ ＩＤに属するポート番号が記憶される。ただし、受信ポートの配下に存在する端末装置は、通信装置１００が該受信フレームを該受信ポートにおいて受信するよりも前に、該受信フレームを受信済みである。そのため、ＳＷカード２が受信ポートにも受信フレームを転送し、受信ポートか受信フレームが送信されてしまうと、受信ポートの配下の端末装置は、該受信フレームを二重に受信してしまう。端末装置におけるフレームの二重受信を防ぐため、宛先情報には、「ＶＬＡＮ ＩＤ＋受信ポート」単位で、受信ポート自身を除いた、該当ＶＬＡＮに属するポート番号が記憶される。例えば、通信装置１００内に、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮに属するポートがＮ個ある場合には、通信装置は、Ｎ個のポートに対するＮ個の宛先情報を有し、各宛先情報には、各ポート自身を除いたＮ−１個の他ポート番号が含まれる。
特開２００５−５７３９０号公報 特開２００９−９４８３２号公報
通信装置１００が収容するＶＬＡＮが多い場合、又は、通信装置１００が収容するポートが多い場合には、装置内で管理する宛先情報の数が増加し、宛先情報を管理するメモリテーブルの容量が増加するおそれがある。また、通信装置１００が大容量のメモリを搭載していない場合には、メモリ容量の上限からサポート可能な宛先情報数が制限されることもある。
図４は、通信装置における、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮの構成例と、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮに属する各ポートについての宛先情報の例とを示す図である。図４中では、ＶＬＡＮ ＩＤはＶＩＤと表示されている。ＩＦカード＃ｎのポート＃ｍは、ＣｎＰｍと表示されている。以降、明細書中でも、ＩＦカード＃ｎのポート＃ｍをＣｎＰｍと称することもある。
図４では、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮに属するポートは、Ｃ０Ｐ０，Ｃ１Ｐ１，Ｃ２Ｐ０，Ｃ３Ｐ０，Ｃ３Ｐ１の５つである。通信装置は、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮに関して、この５つのポートについての宛先情報を管理する。
例えば、Ｃ０Ｐ０においてＶＬＡＮ ＩＤ＝１０のフレームを受信した場合、該フレームはＳＷカードに送信される。ＳＷカードにおいて、該受信フレームに含まれる宛先ＭＡＣアドレスに応じた転送先のポートの情報が記憶されていない場合には、ＳＷカードは、Ｃ０Ｐ０用の宛先情報に含まれるポートに対して、該受信フレームをコピーして送信する。結果的に、ＳＷカードから、Ｃ１Ｐ１，Ｃ２Ｐ０，Ｃ３Ｐ０，Ｃ３Ｐ１に宛てて該受信フレームのコピーが送信される。
また、例えば、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮにＣ０Ｐ１が追加された場合に、通信装置は、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮについて、Ｃ０Ｐ１を受信ポートとする６つ目の宛先情報を追加する。さらに、既存の５つの宛先情報に対しても、Ｃ０Ｐ１を追加する。
通信装置が収容するＶＬＡＮ数，ポート数が多い場合には、ＶＬＡＮへのポートの追加またはＶＬＡＮからのポートの削除に伴って、変更される宛先情報の数が増加し、通信装置のソフトウェアを実行するプロセッサへの処理負荷が増加する。
通信装置はＶＬＡＮを、例えば、４０９６個まで収容することができる。また、ＶＬＡＮタグは多段接続することも可能であり、例えば、フレームに２段のＶＬＡＮタグが付与された場合には、約１７００万（４０９６×４０９６）個のＶＬＡＮが収容可能である。また、ポート数についても、例えば、６４ポートのＥｔｈｅｒｎｅｔ（登録商標）ポートを収容するＩＦカードを１０枚から２０枚実装可能な通信装置もある。したがって、通信装置は、収容するＶＬＡＮ数、ポート数に応じて、数十万から数千万個の宛先情報を管理することがあり、その場合のメモリ容量や、ソフトウェアを実行するプロセッサにかかる処理負荷は大きなものとなる。以上は、図４に示される通信装置を用いてＶＬＡＮに属するポートの管理を例に説明した。ただし、ＶＬＡＮに属するポートの管理に限られず、グループ化された複数のポートを管理して通信を行う場合には、上記と同様の問題が生じる。
本発明の一態様は、グループ化された複数のポートの管理に係るリソース及び処理負荷を低減可能な通信装置及び通信方法を提供することを目的とする。
本発明の態様の一つは、通信装置である。この通信装置は、
第１のプロセッサと、
複数のポートと、
グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第
１のメモリと、
を含む複数のインタフェース回路と、
第２のプロセッサと、
グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路とを記憶する第２のメモリと、
データブロックを各インタフェース回路に送信する中継回路と、
を含むスイッチ回路と、
を備え、
前記スイッチ回路における前記第２のプロセッサは、
前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
る前記データブロックのコピーを生成し、
前記各インタフェース回路における第１のプロセッサは、
ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情
報と、該データブロックを受信した受信ポートの識別情報と、を送信元情報として付与
し、
前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
報に合致するポートを宛先とする前記データブロックのコピーを生成し、
前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
該データブロックのコピーの生成を抑止し、
前記データブロックのコピーを宛先のポートから送信する。
本発明の他の態様の一つは、上述した通信方法である。また、本発明の他の態様の一つは、上述したインタフェース回路である。
開示の通信装置及び通信方法によれば、グループ化された複数のポートの管理に係るリソース及び処理負荷を低減することができる。
ネットワーク構成の一例を示す図である。 通信装置の構成例を示す図である。 Ｅｔｈｅｒｎｅｔ（登録商標）フレームのフォーマットを示す図である。 通信装置における、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮの構成例と、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮに属する各ポートについての宛先情報の例とを示す図である。 通信装置のＩＦカードとＳＷカードとのハードウェア構成の一例を示す図である。 通信装置のＩＦカードとＳＷカードとのそれぞれが有する回路及びテーブルの一例を示す図である。 ＶＬＡＮテーブルの一例である。 ＩＦ−ＭＧＩＤテーブルの一例を示す図である。 ＭＡＣテーブルの一例である。 ＳＷ−ＭＧＩＤテーブルの一例である。 装置内フレームヘッダのフォーマットの一例である。 ＩＦカードのフレームコピー制御回路とＩＦコピー抑止回路とによって行われる処理のフローチャートの一例である。 第１実施形態の通信装置の動作例を示す図である。 第１実施形態の動作例における、ＩＦカード＃０のＶＬＡＮテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃０のＩＦ−ＭＧＩＤテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃１のＶＬＡＮテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃１のＩＦ−ＭＧＩＤテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃２のＶＬＡＮテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃２のＩＦ−ＭＧＩＤテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃３のＶＬＡＮテーブルの例である。 第１実施形態の動作例における、ＩＦカード＃３のＩＦ−ＭＧＩＤテーブルの例である。 第１実施形態の動作例における、ＳＷカードのＳＷ−ＭＧＩＤテーブルである。 第２実施形態における通信装置のＩＦカードとＳＷカードとのそれぞれが有する回路及びテーブルの一例を示す図である。 第２実施形態における、ＶＬＡＮテーブルの一例を示す図である。 第２実施形態における装置内フレームヘッダのフォーマットの一例を示す図である。 ＳＷカードにおけるフレームコピー制御回路とＳＷコピー抑止回路とが行う処理のフローチャートの一例である。 第２実施形態の動作例における、ＩＦカード＃０のＶＬＡＮテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃０のＩＦ−ＭＧＩＤテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃１のＶＬＡＮテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃１のＩＦ−ＭＧＩＤテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃２のＶＬＡＮテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃２のＩＦ−ＭＧＩＤテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃３のＶＬＡＮテーブルの例である。 第２実施形態の動作例における、ＩＦカード＃３のＩＦ−ＭＧＩＤテーブルの例である。 第３実施形態における通信装置のＩＦカードとＳＷカードとのそれぞれが有する回路及びデーブルの例を示す図である。 ＳＷカードの送信フィルタ回路の処理のフローチャートの一例である。 第４実施形態における通信装置のＩＦカードとＳＷカードとのそれぞれが有する回路及びテーブルの例を示す図である。 第４実施形態におけるＶＬＡＮテーブルの一例である。 第４実施形態におけるＳＷ−ＭＧＩＤテーブルの一例である。
以下、図面に基づいて、本発明の実施の形態を説明する。以下の実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。
＜第１実施形態＞
第１実施形態では、複数のポートからのフレームのコピーの送信に用いられるリソースを低減可能とするために、同一ＶＬＡＮに属するポートを１つのマルチキャストグループとしてグループ化して管理する通信装置について説明する。マルチキャストグループは、「グループ」の一例である。また、１つのＶＬＡＮを１つのマルチキャストグループと定義する場合には、ＶＬＡＮも「グループ」の一例である。ただし、「グループ」は、ＶＬＡＮに限られず、例えば、ＩＰマルチキャストグループ等も含まれる。
第１実施形態におけるネットワーク構成は、図１と同様である。また、通信装置１００の構成は、図２と同様である。また、第１実施形態におけるネットワークでは、Ｅｔｈｅｒｎｅｔ（登録商標）フレームが用いられる。
＜通信装置＞
図５は、通信装置１００のＩＦカード１とＳＷカード２とのハードウェア構成の一例を示す図である。第１実施形態における通信装置１００は、例えば、図２に示される例と同様に、複数のＩＦカード１，ＳＷカード２，制御カード３を備える。
通信装置１００のＩＦカード１は、ＰＨＹ／ＭＡＣ（PHYsical layer/MAC layer）回路１０１，メモリ１０２，データ処理用プロセッサ１０３，制御用プロセッサ１０４，複数のポート１０５を備える。複数のポート１０５は、ＰＨＹ／ＭＡＣ回路１０１に接続されている。ＰＨＹ／ＭＡＣ回路１０１と、メモリ１０２と、データ処理用プロセッサ１０３と、制御用プロセッサ１０４とは、データ用バス１０７と制御用バス１０８とにそれぞれ接続されている。また、データ用バス１０７は、データ用バス６に接続されており、ＳＷカード２と接続されている。図５中では、データ用バスは実線で、制御用バスは点線で示されている。なお、図５において、アドレス用バスは省略されている。ＩＦカード１は、「インタフェース回路」の一例である。「インタフェース回路」の一例には、ＩＦカード１の他に、ＩＦカード１がマザーボード又はマザーカードと一体化されている場合には、マザーボード又はマザーカード上の該当するチップ，回路も含まれる。
ＰＨＹ／ＭＡＣ回路１０１は、ポート１０５から入力される受信フレームの物理レイヤの終端処理とＭＡＣレイヤの終端処理とを行う。ＭＡＣレイヤでは、ＰＨＹ／ＭＡＣ回路１０１は、受信フレームのＦＣＳチェック等を行い、ＦＣＳチェックの結果がエラーとなったフレームを廃棄する。ＦＣＳチェックの結果、エラー無しであるフレームは、データ用バス１０７に出力される。
メモリ１０２は、例えば、ＳＲＡＭ(Static Random Access Memory)やＤＲＡＭ(Dynamic Random Access Memory)等の揮発性のメモリと、ＰＲＯＭ(Programmable Read Only Memory)等の不揮発性のメモリと、が含まれる。メモリ１０２には、各種プログラムやデータが記憶されている。メモリ１０２は、「第１のメモリ」の一例である。
データ処理用プロセッサ１０３は、例えば、ＮＰＵ（Network Processing Unit）やデ
ータ通信プロセッサ等の、通信にかかるデータの処理を行うプロセッサである。データ処理用プロセッサ１０３は、ＰＨＹ／ＭＡＣ回路１０１によって符号化されたフレーム，ＳＷカード２から転送されてきたフレームを処理する。このとき、必要に応じて、データ処理用プロセッサ１０３は、メモリ１０２に記憶されている情報を読み出す。データ処理用プロセッサ１０３は、「第１のプロセッサ」の一例である。
制御用プロセッサ１０４は、例えば、ＣＰＵ（Central Processing Unit）である。制
御用プロセッサ１０４は、ＰＨＹ／ＭＡＣ回路１０１，メモリ１０２，データ処理用プロセッサ１０３の管理を行う。制御用プロセッサ１０４は、ＳＷカード２，他のＩＦカード１，制御カード３にそれぞれ備えられている制御用プロセッサと制御用バス５によって接続されている。また、制御用プロセッサ１０４は、通信装置１００全体の制御を行う制御カード３に含まれる制御用プロセッサからの指示に従って、ＰＨＹ／ＭＡＣ回路１０１，メモリ１０２，データ処理用プロセッサ１０３の制御を行う。
ＩＦカード１に含まれる、ＰＨＹ／ＭＡＣ回路１０１，メモリ１０２，データ処理用プロセッサ１０３，制御用プロセッサ１０４のそれぞれは、個別のデバイスまたはチップであってもよい。また、ＩＦカード１は、これら回路及びデバイスを有する１つ又は複数のＬＳＩ（Large Scale Integration）であってもよい。また、ＩＦカード１のハードウェ
ア構成には、図５に示されるものに限られず、例えば、図５に示される構成に加えて、ＦＰＧＡ（Field Programmable Gate Array），ＩＣロジック素子等が含まれてもよい。ま
た、制御用プロセッサ１０４とデータ処理用プロセッサ１０３とは、１つのプロセッサであってもよい。
通信装置１００のＳＷカード２は、ＳＷ回路２０１，メモリ２０２，制御用プロセッサ２０３，データ処理用プロセッサ２０６を備え、これらは、データ用バス２０４及び制御
用バス２０５にそれぞれ接続されている。ＳＷカード２は、「スイッチ回路」の一例である。「スイッチ回路」の一例には、ＳＷカード２の他に、ＳＷカード２がマザーボード又はマザーカードと一体化されている場合には、マザーボード又はマザーカード上の該当するチップ，回路も含まれる。
ＳＷ回路２０１は、各ＩＦカード１から受信したフレームの転送を行う。メモリ２０２は、例えば、ＳＲＡＭやＤＲＡＭ等の揮発性のメモリと、ＰＲＯＭ等の不揮発性のメモリと、が含まれる。メモリ２０２には、各種プログラムやデータが記憶されている。メモリ２０２は、「第２のメモリ」の一例である。
データ処理用プロセッサ２０６は、例えば、ＮＰＵやデータ通信プロセッサ等の、通信にかかるデータの処理を行うプロセッサである。データ処理用プロセッサ２０６は、例えば、ＭＡＣテーブルの検索を行い、各ＩＦカード１から受信したフレームの転送先（通信装置１００内の宛先）を求める等の処理を行う。データ処理用プロセッサ２０６は、「第２のプロセッサ」の一例である。
制御用プロセッサ２０３は、例えば、ＣＰＵである。制御用プロセッサ２０３は、ＳＷ回路２０１，メモリ２０２の管理を行う。制御用プロセッサ２０３は、各ＩＦカード１，制御カード３にそれぞれ備えられている制御用プロセッサと制御用バス５によって接続されている。制御用プロセッサ２０３は、制御用バス５を通じて受信する制御信号に従って、ＳＷ回路２０１，メモリ２０２の制御を行う。
ＳＷカード２に含まれる、ＳＷ回路２０１，メモリ２０２，制御用プロセッサ２０３のそれぞれは、個別のデバイスまたはチップであってもよい。また、ＳＷカード２は、これらの回路及びデバイスを有する１つ又は複数のＬＳＩに含まれてもよい。また、ＳＷカード２のハードウェア構成は、図５に示されるものに限られず、例えば、ＦＰＧＡ，ＩＣロジック素子等を含んでもよい。また、制御用プロセッサ２０３とデータ処理用プロセッサ２０６とは、１つのプロセッサであってもよい。
制御カード３には、制御用プロセッサとメモリ等が備えられている（図示せず）。制御カード３の制御用プロセッサは、メモリに記憶される各種プログラムを実行し、プログラムの実行に応じて、各ＩＦカード１及びＳＷカード２の制御用プロセッサを制御する。すなわち、制御カード３の制御用プロセッサが親プロセッサとして、各ＩＦカード１及びＳＷカード２の制御用プロセッサが子プロセッサとして、動作する。例えば、通信装置１００に接続された管理端末から、ＶＬＡＮの作成，ＶＬＡＮへのポートの追加，ＶＬＡＮからのポートの削除等のＶＬＡＮに関する情報の変更の入力を、制御カード３の制御プロセッサが受け付ける。制御カード３の制御用プロセッサは、入力されたＶＬＡＮに関する情報の変更に関わるＩＦカード１及びＳＷカード２の制御用プロセッサに対して、ＶＬＡＮに関する情報の変更を指示する。各ＩＦカード１及びＳＷカード２の制御用プロセッサは、制御カード３の制御用プロセッサからの指示を受けると、各ＩＦカード１及びＳＷカード２に記憶されるテーブル等にＶＬＡＮに関する情報の変更を反映する。
図６は、通信装置１００のＩＦカード１とＳＷカード２とのそれぞれが有する回路及びテーブルの一例を示す図である。ＩＦカード１は、ＰＨＹ／ＭＡＣ回路１１，ＶＬＡＮ受信回路１２，ＩＦコピー抑止回路１４，フレームコピー制御回路１５，ＶＬＡＮテーブル１３，及びＩＦ−ＭＧＩＤテーブル１６を含む。
ＩＦカード１のＶＬＡＮ受信回路１２，ＩＦコピー抑止回路１４，フレームコピー制御回路１５は、図５に示されるデータ処理用プロセッサ１０３によるメモリ１０２に記憶される各種ソフトウェアの実行によって実現される機能である。ただし、これに限られず、
ＩＦカード１のＶＬＡＮ受信回路１２，ＩＦコピー抑止回路１４，フレームコピー制御回路１５は、例えば、図５には図示されていない、１つ又は複数のＩＣロジック素子，ＦＰＧＡ等に実現される回路であってもよい。そのため、図６では、ＶＬＡＮ受信回路１２，ＩＦコピー抑止回路１４，フレームコピー制御回路１５がデータ処理用プロセッサ１０３によるソフトウェアの実行によって実現される機能である場合についても、便宜的に、それぞれ回路として説明する。
ＶＬＡＮテーブル１３及びＩＦ−ＭＧＩＤテーブル１６は、図５中のメモリ１０２内に記憶される。ＶＬＡＮテーブル１３及びＩＦ−ＭＧＩＤテーブル１６は、図５中の制御用プロセッサ１０４によって、管理される。制御用プロセッサ１０４は、ユーザ入力を受け付けた制御用カード３の制御用プロセッサからの指示に基づいて、ＶＬＡＮテーブル１３及びＩＦ−ＭＧＩＤテーブル１６の作成，更新，削除等の管理処理を行う。
ＳＷカード２は、ＳＷ回路２１，ＭＡＣテーブル制御回路２２，フレームコピー制御回路２４，ＭＡＣテーブル２３，ＳＷ−ＭＧＩＤテーブル２５を含む。ＳＷ回路２１は、図５に示されるＳＷ回路２０１である。ＳＷカード２のＭＡＣテーブル制御回路２２とフレームコピー制御回路２４とは、図５に示されるデータ処理用プロセッサ２０６によるメモリ２０２に記憶される各種ソフトウェアの実行によって実現される機能である。ただし、これに限られず、ＳＷカード２のＭＡＣテーブル制御回路２２とフレームコピー制御回路２４とは、例えば、１つ又は複数のＩＣロジック素子，ＦＰＧＡ等で実現される回路であってもよい。そのため、図６では、ＭＡＣテーブル制御回路２２とフレームコピー制御回路２４がデータ処理用プロセッサ２０６によるソフトウェアの実行によって実現される機能である場合についても、便宜的に、それぞれ回路として説明する。
ＭＡＣテーブル２３及びＳＷ−ＭＧＩＤテーブル２５は、図５中のメモリ２０２内に記憶される。ＭＡＣテーブル２３及びＳＷ−ＭＧＩＤテーブル２５は、図５中の制御用プロセッサ２０３によって、管理される。制御用プロセッサ２０３は、ユーザ入力を受け付けた制御用カード３の制御用プロセッサからの指示に基づいて、ＭＡＣテーブル２３及びＳＷ−ＭＧＩＤテーブル２５の作成，更新，削除等の管理処理を行う。
まず、各テーブルについて説明する。図７は、ＶＬＡＮテーブル１３の一例である。ＶＬＡＮテーブル１３は、各ＩＦカード１に含まれるポートが属するＶＬＡＮに対応するマルチキャストグループを示すテーブルである。ＶＬＡＮテーブル１３は、ポート番号とＶＬＡＮ ＩＤとの組み合わせを各エントリのインデックスとする。ＶＬＡＮテーブル１３の各エントリは、Ｖ（Valid）ビットとＭＧＩＤ（Multicast Group IDentification）と
の項目を有する。Ｖビットは、該当エントリの有効性を示すフラグである。第１実施形態では、Ｖビットに０が格納されている場合には、該当エントリは無効であることが示される。外部から受信されたフレームに含まれるＶＬＡＮ ＩＤと受信ポートとに該当するエントリが無効である場合には、ＩＦカード１のＶＬＡＮ受信回路１２によって、該当フレームは廃棄される。また、第１実施形態では、Ｖビットに１が格納されている場合には、該当エントリは有効であることが示される。外部から受信されたフレームに含まれるＶＬＡＮ ＩＤと受信ポートとに該当するエントリが有効である場合には、ＩＦカード１のＶＬＡＮ受信回路１２によって、該当エントリのＭＧＩＤが受信フレームの装置内フレームヘッダに格納される。装置内フレームヘッダについては後述する。
ＭＧＩＤは、マルチキャストグループの識別子である。マルチキャストグループは、同一のＭＧＩＤが割り当てられたポートをメンバとする。例えば、通信装置１００において、各ポートに接続する契約ユーザ間でＶＬＡＮ ＩＤの重複がない場合には、ＩＦカード間で共通して、通信装置１００内の同一ＶＬＡＮに属するポートに、同一のＭＧＩＤが割り当てられてもよい。また、通信装置１００において、各ポートに接続する契約ユーザ間
でＶＬＡＮ ＩＤの重複があり、ポート番号によって契約ユーザが識別される場合がある。この場合には、ポート番号とＶＬＡＮ ＩＤとの組み合わせ（契約ユーザとＶＬＡＮ ＩＤとの組み合わせ）に応じてＭＧＩＤが割り当てられてもよい。また、例えば、通信装置１００が２段のＶＬＡＮタグが付与されたフレームを扱う場合には、２段のＶＬＡＮタグに含まれる２つのＶＬＡＮ ＩＤの組み合わせに応じて、ＭＧＩＤが割り当てられてもよい。ＭＧＩＤには、ＶＬＡＮ ＩＤと同じ番号が用いられてもよいし、異なる番号が用いられてもよい。ＭＧＩＤは、「グループ識別情報」の一例である。
第１実施形態では、通信装置１００において、各ポートに接続される契約ユーザ間でＶＬＡＮ ＩＤの重複がなく、通信装置１００内の同一ＶＬＡＮに属するポートに同一のＭＧＩＤが割り当てられることを前提に、通信装置１００の処理例が説明される。ただし、第１実施形態は、この前提に限定されるわけではない。
各ＩＦカード１のメモリ１０２では、例えば、ＶＬＡＮテーブル１３用に、予めポートとＶＬＡＮ ＩＤとの全ての組み合わせに該当するアドレスの領域が確保されている。ＶＬＡＮテーブル１３の各エントリは、管理端末からの入力に応じて、例えば、制御用プロセッサ１０４によって設定される。
なお、通信装置１００の各ポートに接続される契約ユーザ間でＶＬＡＮ ＩＤの重複がなく、同一ＶＬＡＮに属する各ＩＦカード１のポートに同一のＭＧＩＤが割り当てられる場合には、ＶＬＡＮテーブル１３のインデックスに受信ポートが用いられなくてもよい。
また、通信装置１００の各ポートに接続される契約ユーザ間でＶＬＡＮ ＩＤの重複がなく、同一ＶＬＡＮに属するポートに同一のＭＧＩＤが割り当てられる場合には、受信フレームのＶＬＡＮタグに含まれるＶＬＡＮ ＩＤをＭＧＩＤとして用いてもよい。そのため、この場合には、ＩＦカード１は、ＶＬＡＮテーブル１３を有さなくともよい。この場合のＶＬＡＮ ＩＤは、「グループ識別情報」の一例に含まれる。
「グループ識別情報」は、ＭＧＩＤ，ＶＬＡＮ ＩＤに限られず、ＭＡＣアドレス等のユーザを識別可能な情報が一例として含まれる。また、「グループ」がＩＰマルチキャストグループである場合には、ＩＰマルチキャストグループのＩＤ，ＩＰアドレス等も一例として含まれる。
図８は、ＩＦ−ＭＧＩＤテーブル１６の一例を示す図である。ＩＦ−ＭＧＩＤテーブル１６は、ＩＦカード１における、各マルチキャストグループのメンバポートを示すテーブルである。ＩＦ−ＭＧＩＤテーブル１６は、ＭＧＩＤを各エントリのインデックスとする。ＩＦ−ＭＧＩＤテーブル１６の各エントリでは、各項目が各ポートに対応付けられている。各ポートに対応する項目には、１又は０が格納される。第１実施形態では、ポートに対応する項目に０が設定されている場合には、該当ポートが、該当エントリのインデックスであるＭＧＩＤのマルチキャストグループに参加していないことが示される。また、第１実施形態では、ポートに対応する項目に１が設定されている場合には、該当ポートが、該当エントリのインデックスであるＭＧＩＤのマルチキャストグループに参加していることが示される。ＩＦカード１のフレームコピー制御回路１５は、ＳＷカード２からフレームを受信した場合に、ＩＦ−ＭＧＩＤテーブル１６を参照し、該当フレームによって示されるＭＧＩＤのマルチキャストグループに参加するポートを取得する。ＩＦカード１のフレームコピー制御回路１５は、取得したポートにフレームをコピーして送信する。
各ＩＦカード１のメモリ１０２では、ＩＦ−ＭＧＩＤテーブル１６用に、予めＭＧＩＤに対応するアドレスの領域が十分に確保されている。ＩＦ−ＭＧＩＤテーブル１６のエントリは、管理端末からの入力に応じて、例えば、制御用プロセッサ１０４によって設定さ
れる。
図９は、ＭＡＣテーブル２３の一例である。ＭＡＣテーブル２３は、ＳＷカード２に備えられている。ＭＡＣテーブル２３は、宛先ＭＡＣアドレスに対する宛先ＩＦカード及び宛先ポートの情報を記憶する。ＭＡＣテーブル２３は、ＶＬＡＮ ＩＤとＭＡＣアドレスとを各エントリのインデックスとする。ＭＡＣテーブル２３の各エントリは、Ｖビット，宛先ＩＦカード番号，宛先ポート番号，エージングビットの項目を有する。
Ｖビットは、ＭＡＣテーブル２３の該当エントリの有効性を示すビットである。第１実施形態では、Ｖビットが０の場合には、ＭＡＣテーブル２３の該当エントリが無効であることが示される。また、第１実施形態では、Ｖビットが１の場合には、ＭＡＣテーブル２３の該当エントリが有効であることが示される。Ｖビットは、初期設定では、無効（Ｖビット＝０）に設定されている。
ＭＡＣテーブル２３の各エントリは、所定の生存時間内にインデックスのＭＡＣアドレスを有する端末からアクセスがない場合に、削除（又は無効化）される。エージングビットは、生存時間切れを示すビットである。第１実施形態では、エージングビットが１である場合には、該当エントリの生存時間が残っており、該当エントリが有効であることが示される。第１実施形態では、エージングビットが０である場合には、該当エントリは生存時間切れであり、該当エントリが無効であることが示される。エージングビットは、初期設定では、生存時間切れを示す値（エージングビット＝０）に設定されている。
受信フレームに含まれるＶＬＡＮ ＩＤと宛先ＭＡＣアドレスとでＭＡＣテーブル２３が検索された場合に、該当エントリのＶビットが有効を示す値（Ｖビット＝１）であることは、受信フレームがユニキャスト転送されることを示す。この場合には、ＳＷカード２は、該当エントリの宛先ＩＦカード番号と宛先ポート番号とを受信フレームの装置内ヘッダに格納し、宛先となるＩＦカード１に受信フレームを送信する。受信フレームに含まれるＶＬＡＮ ＩＤと宛先ＭＡＣアドレスとでＭＡＣテーブル２３が検索された場合に、該当エントリのＶビットが無効を示す値（Ｖビット＝０）である、又は、該当エントリが存在しないことは、ユニキャスト転送が無効であることが示される。この場合には、受信フレームは、該当ＶＬＡＮにフラッディングされる。
受信フレームに含まれるＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとでＭＡＣテーブル２３が検索された場合に、該当エントリのＶビットが有効を示す値（Ｖビット＝１）であることは、送信元ＭＡＣアドレスが登録済みであることを示す。この場合には、ＳＷカード２のＭＡＣテーブル制御回路２２は、例えば、該当エントリのエージングビットを１に上書きして、生存時間をリセットする。受信フレームに含まれるＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとでＭＡＣテーブル２３が検索された場合に、該当エントリのＶビットが無効を示す値（Ｖビット＝０）である、又は、該当エントリがないことは、送信元ＭＡＣアドレスが未登録であることが示される。この場合には、ＳＷカード２のＭＡＣテーブル制御回路２２によってＭＡＣテーブル２３にエントリが登録される。登録されるエントリは、受信フレームに含まれるＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとをインデックスとするエントリである。登録されるＭＡＣテーブル２３のエントリの宛先ＩＦカード番号，宛先ポート番号の各項目には、受信フレームの装置内フレームヘッダ内の送信元ＩＦカード番号，送信元ポート番号が登録される。また、登録されるＭＡＣテーブル２３のエントリのエージングビットは、該当エントリの生存を示す値（エージングビット＝１）に設定される。
また、ＭＡＣテーブル２３では、所定の周期で、ＳＷカード２のＭＡＣテーブル制御回路２２によって、全エントリが読み出される。このとき、エントリのエージングビットが
１である場合には、エージングビットは０に上書きされる。また、エントリのエージングビットが０である場合には、該当エントリのＶビットが０に上書きされ、該当エントリが無効化される。
ＭＡＣテーブル２３は、ＳＲＡＭやＤＲＡＭ等のメモリに作成されてもよい。この場合には、ＭＡＣテーブル２３用に、十分な数のＶＬＡＮ ＩＤとＭＡＣアドレスとの組み合わせのアドレスの領域が確保される。また、ＭＡＣテーブル２３のインデックスは、ＶＬＡＮ ＩＤとＭＡＣアドレスとの所定の演算結果であってもよい。所定の演算結果は、例えば、ハッシュ計算により得られるハッシュ値である。また、ＭＡＣテーブル２３は、ＣＡＭ（Content Addressable Memory）等の連想メモリとアソシエイトメモリとを用いて作成されてもよい。この場合には、ＶＬＡＮ ＩＤと、送信元ＭＡＣアドレス又は宛先アドレスと、で連想メモリが検索され、検索結果に該当するアソシエイトメモリのアドレスから、エントリが読み出される。ＭＡＣテーブル２３が連想メモリとアソシエイトメモリとを用いて作成される場合には、エントリが無効になると、該当エントリが連想メモリとアソシエイトメモリとから削除される。以降、第１実施形態では、ＭＡＣテーブル２３はＳＲＡＭ又はＤＲＡＭに作成されるものとして説明する。
図１０は、ＳＷ−ＭＧＩＤテーブル２５の一例である。ＳＷ−ＭＧＩＤテーブル２５は、各マルチキャストグループに属するポートを有するＩＦカード１の情報を記憶する。ＳＷ−ＭＧＩＤテーブル２５は、ＳＷカード２に備えられ、受信フレームがフラッディングされる場合に、受信フレームのコピーの宛先となるＩＦカード１を求めるために用いられる。
ＳＷ−ＭＧＩＤテーブル２５は、ＭＧＩＤを各エントリのインデックスとする。ＳＷ−ＭＧＩＤテーブル２５の各エントリでは、各項目が各ＩＦカード１に対応付けられている。各ＩＦカード１に対応する項目には、該当ＩＦカード１に含まれるポートの、該当エントリのＭＧＩＤのマルチキャストグループへの参加の有無を示す値が格納される。第１実施形態では、ＩＦカード１に対応する項目に０が設定されている場合には、該当ＩＦカード１に含まれるいずれのポートも該当マルチキャストグループに参加していないことが示される。また、第１実施形態では、ＩＦカード１に対応する項目に１が設定されている場合には、該当ＩＦカード１に含まれる少なくとも１つのポートが該当マルチキャストグループに参加していることが示される。すなわち、受信フレームのフラッディング時には、ＳＷ−ＭＧＩＤテーブル２５の、受信フレームの装置内フレームヘッダに含まれるＭＧＩＤに該当するエントリにおいて、対応する項目に１が設定されているＩＦカード１に受信フレームのコピーが送信される。
各ＳＷカード２のメモリ２０２では、ＳＷ−ＭＧＩＤテーブル２５用に、予めＭＧＩＤに対応するアドレスの領域が十分に確保されている。ＳＷ−ＭＧＩＤテーブル２５のエントリは、ユーザからの入力に応じて、例えば、図５の制御用プロセッサ２０３によって設定される。
図１１は、装置内フレームヘッダのフォーマットの一例である。装置内フレームヘッダは、通信装置１００内で用いられるヘッダで、フレームの通信装置１００内の宛先となるＩＦカード１及びポート等の情報等が含まれる。装置内フレームヘッダは、Ｍビット，宛先ＩＦカード番号，宛先ポート番号，送信元ＩＦカード番号，送信元ポート番号，ＭＧＩＤのフィールドを有する。以降、装置内フレームヘッダを、単に、装置内ヘッダとも称する。
Ｍビットは、該当フレームのマルチキャストグループ内のフラッディングの有無を示すビットである。第１実施形態では、Ｍビットが０である場合には、該当フレームがマルチ
キャストグループ内にフラッディングされないことが示される。すなわち、受信フレームは、転送先のポートが１つである、ユニキャスト転送されるフレームであることが示される。また、第１実施形態では、Ｍビットが１である場合には、該当フレームがマルチキャストグループ内にフラッディングされることが示される。Ｍビットは、初期設定として、マルチキャストグループ内にフラッディングされないフレームであることを示す値（Ｍビット＝０）に設定される。なお、フレームがマルチキャストグループ内でフラッディングされることを、以降、マルチキャスト転送と称する。なお、このマルチキャスト転送には、例えば、ＳＷカード２から全ＩＦカード１にフレームが転送されるブロードキャスト転送も含まれることとする。
宛先ＩＦカード番号と宛先ポート番号とには、受信フレームの宛先となるＩＦカード１の番号とポートの番号とが格納される。宛先ＩＦカード番号と宛先ポート番号とは、ＳＷカード２において格納される（詳細は後述）。
送信元ＩＦカード番号と送信元ポート番号とには、受信フレームを外部から受信したＩＦカード１の番号とポートの番号とが格納される。ＭＧＩＤには、ＩＦカード１において取得された、受信フレームのＶＬＡＮに該当するＭＧＩＤが格納される。送信元ＩＦカード番号，送信元ポート番号，ＭＧＩＤは、ＩＦカード１において値が書き込まれる。なお、装置内ヘッダのフォーマットは、これに限られない。例えば、通信装置１００の各ポートに接続される契約ユーザ間でＶＬＡＮ ＩＤの重複がなく、受信フレームのＶＬＡＮタグに含まれるＶＬＡＮ ＩＤをＭＧＩＤとして用いる場合には、装置内ヘッダにＭＧＩＤのフィールドは含まれなくてもよい。
図６に戻って、通信装置１００に含まれる各回路について説明する。各ＩＦカード１のＰＨＹ／ＭＡＣ回路１１は、図５において示されたＰＨＹ／ＭＡＣ回路１０１である。ＰＨＹ／ＭＡＣ回路１１は、フレームへの装置内ヘッダの着脱を行う。具体的には、ＰＨＹ／ＭＡＣ回路１１は、ポートから入力される信号のＰＨＹ層及びＭＡＣ層の終端処理を行い、フレームに装置内ヘッダを付与し、ＶＬＡＮ受信回路１２に送信する。ただし、ＰＨＹ／ＭＡＣ回路１１からＶＬＡＮ受信回路１２へ送信されるフレームの装置内ヘッダはいずれのフィールドも空である。また、ＰＨＹ／ＭＡＣ回路１１は、フレームコピー制御回路１５からフレームを受信した場合には、フレームから装置内ヘッダを取り除き、ＰＨＹ層及びＭＡＣ層の終端処理を行い、装置内ヘッダに含まれる宛先ポート番号が示すポートに送信する。ＰＨＹ／ＭＡＣ回路１１は、「送信回路」の一例である。
各ＩＦカード１のＶＬＡＮ受信回路１２は、フレームの受信処理を行う回路である。ＶＬＡＮ受信回路１２は、ＰＨＹ／ＭＡＣ回路１１からフレームを受信した場合には、ＶＬＡＮテーブル１３を参照し、受信フレームのＶＬＡＮタグが示すＶＬＡＮ ＩＤと受信ポートとに対応するエントリを取得する。ＶＬＡＮ受信回路１２が、ＩＣチップ素子，ＦＰＧＡ上の回路である場合には、ＶＬＡＮテーブル１３からのエントリの読み出しは、データ処理用プロセッサ１０３によって行われる。
該当エントリのＶビットが０である場合には、該当エントリの無効が示されるので、ＶＬＡＮ受信回路１２は、受信フレームを廃棄する。該当エントリのＶビットが１である場合には、該当エントリの有効が示されるので、ＶＬＡＮ受信回路１２は、受信フレームの装置内ヘッダに情報を書き込み、ＳＷカード２に送信する。具体的には、ＶＬＡＮ受信回路１２は、装置内ヘッダのＭビットに初期値である０（マルチキャストグループ内にフラッディングされないフレームであることを示す値）を設定する。ＶＬＡＮ受信回路１２は、装置内ヘッダの送信元ＩＦカード番号，送信元ポート番号に、受信フレームを受信したＩＦカード１自身の番号，受信フレームを受信したポート番号を書き込む。ＶＬＡＮ受信回路１２は、装置内ヘッダのＭＧＩＤに、ＶＬＡＮテーブル１３の該当エントリから取得
されるＭＧＩＤを書き込む。装置内ヘッダの宛先ＩＦカード番号と宛先ポート番号とは、空のままである。ＶＬＡＮ受信回路１２は、「付与回路」の一例である。
なお、ポートに端末装置が接続される場合には、端末装置から受信されるフレームには、ＶＬＡＮタグが含まれていない。通信装置１００のポートに端末装置が接続される場合には、ＩＦカード１は、ＶＬＡＮに属するポートの情報を、別途メモリ１０２に記憶しておき、この情報からフレームの受信ポートからＶＬＡＮ ＩＤを取得する。その後、ＩＦカード１は、ＶＬＡＮ ＩＤと受信ポートとをインデックスとして、ＶＬＡＮテーブル１３からＭＧＩＤを取得する。
各ＩＦカード１のＶＬＡＮ受信回路１２から送信されたフレームは、ＳＷカード２のＭＡＣテーブル制御回路２２に受信される。ＭＡＣテーブル制御回路２２は、ＭＡＣテーブル２３を制御する回路である。
ＭＡＣテーブル制御回路２２は、受信フレームに含まれる宛先ＭＡＣアドレスとＶＬＡＮ ＩＤとをインデックスとするエントリを、ＭＡＣテーブル２３から取得する。なお、ＭＡＣテーブル２３がＳＲＡＭやＤＲＡＭ等のメモリの場合には、ＭＡＣテーブル制御回路２２は、受信フレームの宛先ＭＡＣアドレスとＶＬＡＮ ＩＤとをハッシュ演算し、演算結果をインデックスとするエントリをＭＡＣテーブル２３から読み出してもよい。ＭＡＣテーブル２３にＣＡＭ等の連想メモリが用いられている場合には、ＶＬＡＮ受信回路１２は、受信フレームの宛先ＭＡＣアドレスとＶＬＡＮ ＩＤとを検索キーとして連想メモリにアクセスしてもよい。ＭＡＣテーブル制御回路２２が、ＩＣチップ素子，ＦＰＧＡ上の回路である場合には、ＭＡＣテーブル２３からのエントリの読み出しは、データ処理用プロセッサ２０６によって行われる。
ＭＡＣアドレスの該当エントリのＶビットが１である場合には、該当エントリが有効であり、受信フレームの通信装置１００内の宛先がＭＡＣテーブル２３に登録されており、受信フレームはユニキャスト転送されることが示される。この場合には、ＭＡＣテーブル制御回路２２は、受信フレームの装置内ヘッダの宛先ＩＦカード番号，宛先ポート番号に、ＭＡＣテーブル２３の該当エントリの宛先ＩＦカード番号、宛先ポート番号を書き込む。装置内ヘッダのＭビットは初期値の０（マルチキャストグループ内にフラッディングされないフレームであることを示す値）のままである。ＭＡＣテーブル制御回路２２は、装置内ヘッダを更新した受信フレームをＳＷ回路２１に送信する。ＳＷ回路２１は、受信フレームの装置内ヘッダの宛先ＩＦカード番号が示すＩＦカード１に受信フレームを送信する。
ＭＡＣアドレスの該当エントリのＶビットが０である場合には、該当エントリが無効であり、受信フレームの通信装置１００内の宛先がＭＡＣテーブル２３に登録されておらず、受信フレームが該当ＶＬＡＮにマルチキャスト転送されることが示される。この場合には、ＭＡＣテーブル制御回路２２は、受信フレームの装置内ヘッダ内のＭビットを１（マルチキャストグループ内にフラッディングされるフレームであることを示す値）に設定し、フレームコピー制御回路２４に送信する。
また、ＭＡＣテーブル制御回路２２は、各ＩＦカード１からフレームを受信した場合には、上述の処理とともに、受信フレームのＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとをインデックスとするＭＡＣテーブル２３のエントリを取得する。
取得したエントリのＶビットが１である場合には、受信フレームのＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとをインデックスとするエントリが、ＭＡＣテーブル２３に登録されており、有効であることが示される。この場合には、ＭＡＣテーブル制御回路２２は、例
えば、該当エントリのエージングビットを１（該当エントリの生存を示す値）に上書きして、該当エントリの生存時間をリセットする。
取得したエントリのＶビットが０である場合には、受信フレームのＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとをインデックスとするエントリが無効であり、該当する宛先情報がＭＡＣテーブル２３に登録されてないことが示される。この場合には、ＭＡＣテーブル制御回路２２は、受信フレームの装置内ヘッダ内の送信元ＩＦカード番号，送信元ポート番号を、ＭＡＣテーブル２３の該当エントリの宛先ＩＦカード番号，宛先ポート番号の項目に、それぞれ格納する。また、ＭＡＣテーブル制御回路２２は、該当エントリのＶビットを１（エントリの有効を示す値）に設定する。また、ＭＡＣテーブル制御回路２２は、該当エントリのエージングビットを１に設定する。
ＭＡＣテーブル制御回路２２は、上述の処理に加えて、所定の周期で、ＭＡＣテーブル２３の全エントリを読み込み、エージングビットが１である場合には、該当エントリのエージングビットを０に上書きする。所定の周期は、例えば、５分である。また、エージングビットが０である場合には、該当エントリは生存時間切れであるため、ＭＡＣテーブル制御回路２２は、該当エントリのＶビットを０に設定し無効にする。
フレームコピー制御回路２４は、マルチキャスト転送が行われる場合に、フレームのコピーを制御する回路である。フレームコピー制御回路２４は、受信フレームを受信すると、該当フレームの装置内ヘッダに含まれるＭＧＩＤをインデックスとするＳＷ−ＭＧＩＤテーブル２５のエントリを取得する。該当エントリにおいて、該当ＩＦカード１に対応する項目の値が１（該当ＭＧＩＤのマルチキャストグループに参加するポートを有することを示す値）であるＩＦカード１の数だけ受信フレームがコピーされる。コピーされた各フレームの装置内ヘッダの宛先ＩＦカード番号には、フレームコピー制御回路２４によって、該当ＭＧＩＤのマルチキャストグループに参加するポートを有する各ＩＦカード１の番号が格納される。コピーされた各フレームは、ＳＷ回路２１へ送信される。ＳＷ回路２１は、フレームの装置内ヘッダの宛先ＩＦカード番号が示すＩＦカード１にフレームを送信する。フレームコピー制御回路２４は、「第２のコピー回路」の一例である。ＳＷ回路２１は、「中継回路」の一例である。
ＳＷ回路２１によって送信されたフレームは、各ＩＦカード１のフレームコピー制御回路１５に受信される。フレームコピー制御回路１５は、ＳＷ回路２１から受信したフレームについて、ＩＦカード１において行われるマルチキャスト転送を制御する回路である。フレームコピー制御回路１５は、まず、ＩＦコピー抑止回路１４によって実行される、受信フレームのコピー抑止の判定結果を取得する。ＩＦコピー抑止回路１４は、受信フレームを外部から受信した受信ポートから、受信フレームのコピーが再度外部に送信されることを防ぐために、受信フレームのコピー抑止判定を行う。フレームコピー制御回路１５は、受信フレームのコピー抑止判定の結果に基づいて、受信フレームのコピーを行う。フレームコピー制御回路１５は、「第１のコピー回路」の一例である。ＩＦコピー抑止回路１４は、「第１の抑止回路」の一例である。
図１２は、ＩＦカード１のフレームコピー制御回路１５とＩＦコピー抑止回路１４とによって行われる処理のフローチャートの一例である。図１２に示されるフローチャートは、フレームコピー制御回路１５がＳＷカード２からフレームを受信すると開始される。
ＯＰ１では、フレームコピー制御回路１５は、受信フレームの装置内ヘッダに含まれるＭビットが１であるか否かを判定する。受信フレームの装置内ヘッダに含まれるＭビットが１である場合には（ＯＰ１：Ｙｅｓ）、受信フレームが該当ＭＧＩＤのマルチキャストグループにフラッディングされるフレームであることが示され、処理がＯＰ５に進む。受
信フレームの装置内ヘッダに含まれるＭビットが０である場合には（ＯＰ１：Ｎｏ）、受信フレームが該当ＭＧＩＤのマルチキャストグループにフラッディングされないフレームであることが示され、処理がＯＰ２に進む。
ＯＰ２では、ＩＦコピー抑止回路１４は、受信フレームの装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、受信フレームの装置内ヘッダの、宛先ＩＦカード番号と宛先ポート番号とに、一致するか否かを判定する。ＯＰ２では、受信フレームはユニキャスト転送のフレームであるので、装置内ヘッダの宛先ＩＦカード番号と宛先ポート番号とには、ＳＷカード２において、それぞれ値が格納されている。受信フレームの装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、受信フレームの装置内ヘッダの、宛先ＩＦカード番号と宛先ポート番号とに一致する場合には（ＯＰ２：Ｙｅｓ）、処理がＯＰ３に進む。受信フレームの装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、受信フレームの装置内ヘッダの、宛先ＩＦカード番号と宛先ポート番号とに一致しない場合には（ＯＰ２：Ｎｏ）、処理がＯＰ４に進む。尚、ＯＰ２で例示される比較判定の処理は、例えば、装置内ヘッダ内の、送信元ＩＦカード番号と送信元ポート番号とを格納したレジスタと、宛先ＩＦカード番号と宛先ポート番号とを格納したレジスタと、これらのレジスタ間の減算回路とで実現できる。
ＯＰ３では、フレームコピー制御回路１５は、ユニキャスト転送のフレームの装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、宛先ＩＦカード番号と宛先ポート番号とに一致する、という判定結果をＩＦコピー抑止回路１４から受信する。この場合には、フレームコピー制御回路１５は、受信フレームを廃棄する。これによって、受信フレームを受信した受信ポートから、再び受信フレームが送信されることが防がれる。その後、図１２に示されるフローチャートが終了する。
ＯＰ４では、フレームコピー制御回路１５は、ユニキャスト転送のフレームの装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、宛先ＩＦカード番号と宛先ポート番号とに一致しない、という判定結果をＩＦコピー抑止回路１４から受信する。この場合には、フレームコピー制御回路１５は、装置内ヘッダの宛先ポート番号が示すポートへフレームを送信する。その後、図１２に示されるフローチャートが終了する。
ＯＰ５では、フレームコピー制御回路１５は、ＩＦ−ＭＧＩＤテーブル１６から受信フレームの装置内ヘッダのＭＧＩＤに該当するエントリを取得し、フレームコピー制御回路１５内のメモリ（又はメモリ１０２）に格納する。該当メモリに格納されたＩＦ−ＭＧＩＤテーブル１６のエントリを、ＩＦ−ＭＧＩＤテーブル１６のエントリのリード値、又は、単にリード値と称する。次に処理がＯＰ６に進む。
ＯＰ６では、ＩＦコピー抑止回路１４は、マルチキャスト転送のフレームの装置内ヘッダの、送信元ＩＦカード番号と宛先ＩＦカード番号とが一致するか否かを判定する。ＯＰ６では、受信フレームはマルチキャスト転送のフレームであるため、装置内ヘッダの宛先ＩＦカード番号に値が格納されているが、宛先ポート番号は空白である。フレームの装置内ヘッダの、送信元ＩＦカード番号と宛先ＩＦカード番号とが一致する場合には（ＯＰ６：Ｙｅｓ）、処理がＯＰ７に進む。フレームの装置内ヘッダの、送信元ＩＦカード番号と宛先ＩＦカード番号とが一致しない場合には（ＯＰ６：Ｎｏ）、ＩＦカード１が受信フレームの受信ポートを有していないことが示され、処理がＯＰ８に進む。
ＯＰ７では、ＩＦカード１が受信フレームの受信ポートを有することが示されるので、ＩＦコピー抑止回路１４は、ＩＦ−ＭＧＩＤテーブル１６のエントリのリード値の、装置内ヘッダの送信元ポート番号に該当する項目の値を０に上書きする。すなわち、該当ポート（装置内ヘッダの送信元ポート番号が示すポート）が該当ＭＧＩＤのマルチキャストグ
ループへ不参加であることを示すように、ＩＦ-ＭＧＩＤテーブル１６のエントリのリー
ド値が書き換えられる。更新後の、ＩＦ−ＭＧＩＤテーブル１６のエントリのリード値が、ＩＦコピー抑止回路１４のコピー抑止判定結果となる。次に処理がＯＰ８に進む。
ＯＰ８では、フレームコピー制御回路１５は、ＩＦ−ＭＧＩＤテーブル１６のエントリのリード値において、対応する項目に１が設定されているポートに受信フレームのコピーを送信する。このとき、フレームコピー制御回路１５は、フレームの各コピーの装置内ヘッダの宛先ポート番号を、それぞれ該当するポートの番号に更新する。フレームのコピーを送信すると、フレームコピー制御回路１５は、フレームコピー制御回路１５のメモリに格納されているＩＦ−ＭＧＩＤテーブル１６のエントリのリード値を削除する。フレームコピー制御回路１５から送信されたフレームは、ＰＨＹ／ＭＡＣ回路１１において装置内ヘッダを取り除かれて、それぞれ該当するポートから外部に送信される。その後、図１２に示されるフローチャートが終了する。
＜動作例＞
図１３Ａは、第１実施形態における通信装置１００の動作例を示す図である。図１３Ａに示される各ＩＦカード及びＳＷカードは、上述のＩＦカード１及びＳＷカード２と同様の構成を有する。図１３Ａでは、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮについて、該当ＶＬＡＮに属するポートの宛先情報が表示されている。図１３Ａでは、Ｃ０Ｐ０，Ｃ１Ｐ１，Ｃ２Ｐ０，Ｃ３Ｐ０，Ｃ３Ｐ１がＶＬＡＮ ＩＤ＝１０のＶＬＡＮに属しており、ＭＧＩＤ＝１のマルチキャストグループに参加している。
図１３Ｂは、第１実施形態の動作例における、ＩＦカード＃０のＶＬＡＮテーブルの例である。図１３Ｃは、第１実施形態の動作例における、ＩＦカード＃０のＩＦ−ＭＧＩＤテーブルの例である。図１３Ｄは、第１実施形態の動作例における、ＩＦカード＃１のＶＬＡＮテーブルの例である。図１３Ｅは、第１実施形態の動作例における、ＩＦカード＃１のＩＦ−ＭＧＩＤテーブルの例である。図１３Ｆは、第１実施形態の動作例における、ＩＦカード＃２のＶＬＡＮテーブルの例である。図１３Ｇは、第１実施形態の動作例における、ＩＦカード＃２のＩＦ−ＭＧＩＤテーブルの例である。図１３Ｈは、第１実施形態の動作例における、ＩＦカード＃３のＶＬＡＮテーブルの例である。図１３Ｉは、第１実施形態の動作例における、ＩＦカード＃３のＩＦ−ＭＧＩＤテーブルの例である。図１３Ｊは、第１実施形態の動作例における、ＳＷカードのＳＷ−ＭＧＩＤテーブルである。
ＶＬＡＮ ＩＤ＝１０のフレームがＣ０Ｐ０において受信された場合の通信装置１００の動作について説明する。ＭＡＣテーブル２３は、初期状態（全エントリ無効）であることを前提とする。
ＩＦカード＃０のＶＬＡＮ受信回路１２は、ＩＦカード＃０のＶＬＡＮテーブル１３（図１３Ｂ）を参照し、ＶＬＡＮ ＩＤ＝１０とＣ０Ｐ０とをインデックスとするエントリから、ＭＧＩＤ＝１を取得する。ＩＦカード＃０のＶＬＡＮ受信回路１２は、受信フレームの装置内ヘッダの送信元ＩＦカード番号，送信元ポート番号，ＭＧＩＤに、それぞれ、ＩＦカード＃０，ポート＃０，ＭＧＩＤ＝１を書込み、ＳＷカードに送信する。
ＳＷカードのＭＡＣテーブル制御回路２２は、受信フレームに含まれるＶＬＡＮ ＩＤと宛先ＭＡＣアドレスとをインデックスとするＭＡＣテーブル２３のエントリを取得する。ＭＡＣテーブル２３は、初期状態であり、いずれのエントリも無効であるため、ＳＷカードのＭＡＣテーブル制御回路２２は、受信フレームの装置内ヘッダのＭビットを１に上書きする。これによって、受信フレームがマルチキャスト転送のフレームであることが明示される。また、ＭＡＣテーブル制御回路２２は、ＭＡＣテーブル２３に、受信フレームに含まれるＶＬＡＮ ＩＤと送信元ＭＡＣアドレスとに該当するエントリを追加する。
次に、受信フレームは、Ｍビットが１である、すなわち、マルチキャスト転送のフレームであるので、ＳＷカードのフレームコピー制御回路２４に送信される。ＳＷカードのフレームコピー制御回路２４は、ＳＷ−ＭＧＩＤテーブル２５（図１３Ｊ）のＭＧＩＤ＝１に該当するエントリから、ＭＧＩＤ＝１のマルチキャストグループに参加するポートを含むＩＦカードを取得する。このとき取得されるＩＦカードは、ＩＦカード＃０，ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３である。フレームコピー制御回路２４は、受信フレームをコピーし、コピーされた各フレームの装置内ヘッダの宛先ＩＦカード番号を、それぞれ、ＩＦカード＃０，ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３に設定し、ＳＷ回路２１に送信する。
受信フレームのコピーは、ＳＷ回路２１によって、装置内ヘッダの宛先ＩＦカード番号に従って、それぞれ、ＩＦカード＃０，ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３に送信される。
ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３においては、ＩＦコピー抑止回路１４によって、受信フレームの装置内ヘッダの送信元ＩＦカード番号（ＩＦカード＃０）と宛先ＩＦカード番号（ＩＦカード＃１，＃２，＃３のいずれか）とは一致しないことが判定される。フレームコピー制御回路１５は、ＩＦ−ＭＧＩＤテーブル１６（図１３Ｅ，図１３Ｇ，図１３Ｉ）から読み出したＭＧＩＤ＝１に該当するエントリのリード値から、該当項目の値が１に設定されているポートを取得する。フレームコピー制御回路１５は、受信フレームをコピーし、コピーした受信フレームの装置内ヘッダの宛先ポート番号を、取得したポートの番号に更新して、該当するポートに送信する。これによって、Ｃ１Ｐ１，Ｃ２Ｐ０，Ｃ３Ｐ０，Ｃ３Ｐ１からフレームがマルチキャスト転送される。
ＩＦカード＃０においては、ＩＦコピー抑止回路１４によって、受信フレームの装置内ヘッダの送信元ＩＦカード番号（ＩＦカード＃０）と宛先ＩＦカード番号（ＩＦカード＃０）とが一致することが判定される。ＩＦコピー抑止回路１４は、フレームコピー制御回路１５により読み出されたＩＦ−ＭＧＩＤテーブル１６（図１３Ｃ）のＭＧＩＤ＝１のエントリのリード値のポート＃０に対応する項目の値を０に上書きする。ポート＃０は、受信フレームの装置内ヘッダの送信元ポート番号に格納されているポート番号が示すポートである。したがって、フレームコピー制御回路１５により読み出されたＩＦ−ＭＧＩＤテーブル１６（図１３Ｃ）のＭＧＩＤ＝１のエントリのリード値では、ＩＦカード＃０にはＭＧＩＤ＝１のマルチキャストグループに参加するポートが存在しないことが示される。したがって、ＩＦカード＃０では、いずれのポートからも受信フレームは送信されない。
以上より、通信装置１００において、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮ（ＭＧＩＤ＝１のマルチキャストグループ）でフラッディングが行われる場合には、通信装置１００内のＶＬＡＮ ＩＤ＝１０のＶＬＡＮに属する全ポートにフレームが送信される。ただし、ＩＦコピー抑止回路１４の処理により、受信ポートに対するフレームのコピーが抑止され、受信ポートからフレームは送信されない。これによって、通信装置１００は、不要なフレームのコピーを行うことなく、受信ポートを除く該当ＶＬＡＮに属する他のポートのみにフレームを送信することができる。
次に、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮにＣ０Ｐ１が追加された場合について説明する。通信装置１００に管理端末からの入力によって、Ｃ０Ｐ１がＶＬＡＮ ＩＤ＝１０のＶＬＡＮ、ＭＧＩＤ＝１のマルチキャストグループに追加される。この場合には、制御カード３の制御用プロセッサからの指示に応じて、ＩＦカード＃０の制御用プロセッサ１０４によって、ＩＦカード＃０のＶＬＡＮテーブル１３に、ポート＃１とＶＬＡＮ ＩＤ＝１０とをインデックスとするエントリが有効に設定される。このエントリには、Ｖビットに
１、ＭＧＩＤに１が格納される。また、ＩＦカード＃０の制御用プロセッサ１０４によって、ＩＦカード＃０のＩＦ−ＭＧＩＤテーブル１６は、ＭＧＩＤ＝１のエントリのポート＃１に対応する項目に１が格納され、Ｃ０Ｐ１がＭＧＩＤ＝１のマルチキャストグループに参加することを示すように更新される。
以上のように、ＶＬＡＮ ＩＤ＝１０のＶＬＡＮにＣ０Ｐ１が追加された場合には、Ｃ０Ｐ１を有するＩＦカード＃０においてＶＬＡＮテーブル１３とＩＦ−ＭＧＩＤテーブル１６とが更新される。他のＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３，ＳＷカードにおいては、ＶＬＡＮへのポートの追加に関する処理は行われない。ＶＬＡＮからのポートを削除する場合には、削除されるポートを有するＩＦカードでのみＶＬＡＮテーブル１３において該当するエントリの無効化と、ＩＦ−ＭＧＩＤテーブル１６において該当するエントリの更新が行われ、それ以外のカードでは処理は行われない。また、ＶＬＡＮ自体が追加又は削除される場合には、上記の処理に加えてＳＷカード２においてＳＷ−ＭＧＩＤテーブル２５の該当ＶＬＡＮに対応するＭＧＩＤのエントリを追加又は削除する処理が行われる。ただし、この場合でも、追加又は削除されるＶＬＡＮに属するポートを含まないＩＦカードでは処理は行われない。
＜第１実施形態の作用効果＞
第１実施形態では、通信装置１００において、マルチキャストグループを導入し、ＳＷカード２にＳＷ−ＭＧＩＤテーブル２５，各ＩＦカード１にＩＦ−ＭＧＩＤテーブル１６を備える。各ＩＦカード１は、マルチキャストグループ単位で、マルチキャストグループに参加する自ＩＦカード１内のポート、すなわち、マルチキャストグループ内のフラッディングのフレームの送信先ポートを管理する。また、ＳＷカード２は、マルチキャストグループ単位で、マルチキャストグループに参加するポートを有するＩＦカード１、すなわち、マルチキャストグループ内のフラッディングのフレームの送信先ＩＦカードを管理する。また、各ＩＦカード１は、装置内フレームヘッダに送信元ポート番号の情報を付与し、ＩＦカード１において送信元ポートへのフレームの送信を抑止する。そのため、例えば、図１３Ｃ，図１３Ｅ，図１３Ｇ，図１３Ｉ，図１３Ｊの例で示されるように、ＶＬＡＮを１つのマルチキャストグループとした場合には、各ＩＦ−ＭＧＩＤテーブル１６，ＳＷ−ＭＧＩＤテーブル２５において、１つのＶＬＡＮに対するエントリは１つである。これに対して、従来は、１つのＶＬＡＮに対して、ＩＦカードの区別なく、該当ＶＬＡＮに属するポートごとに宛先情報が１つのテーブル内に存在した（図４参照）。したがって、第１実施形態によれば、通信装置１００において必要とされるテーブルエントリ数や管理情報量を削減することができ、メモリの使用量を低減することができる。また、通信装置１００は、テーブルエントリ数や管理情報量が削減された分、より多くのＶＬＡＮやポートを収容することができる。
フラッディングの場合には、ＳＷカード２は、ＳＷ−ＭＧＩＤテーブル２５にしたがって、フレームのコピーの転送先となるＩＦカード１を取得し、取得したＩＦカードにフレームのコピーを送信する。フラッディングされるフレームをＳＷカード２から受信した場合には、各ＩＦカード１では、ＩＦ−ＭＧＩＤテーブル１６にしたがって、フレームの転送先となるポートを取得し、取得したポートにフレームのコピーを送信する。このとき、ＳＷカード２から各ＩＦカードに送信されるフレームは、各ＩＦカードが有する該当マルチキャストグループに属するポートの数に関わらず、１つである。従来では、フラッディングの場合には、ＳＷカード２は、フレームの転送先となるポートの数だけ、フレームをコピーして、ＩＦカード１に送信する。そのため、ＳＷカード２から各ＩＦカード１に送信されるフレームは、各ＩＦカード１が有する転送先となるポートの数になる。したがって、第１実施形態によれば、ＳＷカード２と各ＩＦカード１とを接続するデータ用バスの帯域を無駄に消費することを省くことができる。
第１実施形態の通信装置１００において、ＶＬＡＮのポートを追加又は削除する場合には、ＶＬＡＮに追加又は削除されるポートを有するＩＦカード１において各種テーブルの更新が行われ、その他のＩＦカード１では処理は行われない。また、該当ポートを有するＩＦカード１においても、ＶＬＡＮテーブル１３及びＩＦ−ＭＧＩＤテーブル１６の更新されるエントリは、それぞれ該当ポートの数になる。これによって、通信装置１００では、制御用プロセッサやソフトウェアに係る処理負荷や管理負荷を低減することができる。
各ＩＦカード１においてマルチキャスト転送が行われる場合に、フレームコピー制御回路１５が受信フレームのコピーを行う前に、ＩＦコピー抑止回路１４において、コピー抑止判定が行われる。これによって、受信ポートからフレームが再送信されることを防ぐことができる。また、不要なフレームのコピーを抑止することができ、通信装置１００内のコピー処理の削減、及びフレーム量の削減を可能にする。ただし、これに限られず、通信装置１００において、フレームコピー制御回路１５がフレームのコピーを行ってから、ＩＦコピー抑止回路１４がコピー抑止判定を行ってもよい。
通信装置１００が、２段のＶＬＡＮタグが付与されたフレームを処理する場合には、ＶＬＡＮテーブル１３のインデックスは、受信ポートと１段目のＶＬＡＮタグのＶＬＡＮ ＩＤと２段目のＶＬＡＮタグのＶＬＡＮ ＩＤとになる。又は、例えば、ＶＬＡＮテーブル１３用のメモリの領域が限られている場合には、ＶＬＡＮテーブル１３のエントリを、１段目のＶＬＡＮタグのＶＬＡＮ ＩＤと２段目のＶＬＡＮタグのＶＬＡＮ ＩＤとの組み合わせのハッシュ計算の結果と、ＭＧＩＤとの対応付けとしてもよい。この場合、ＶＬＡＮテーブル１３のエントリを使用が予想されるＶＬＡＮ ＩＤの組み合わせの分だけ登録することによって、限られたＶＬＡＮテーブルの領域を有効に使用することができる。
＜第２実施形態＞
第２実施形態における通信装置では、ＳＷカードからＩＦカードへの不要なフレーム転送が省かれる。不要なフレーム転送には、例えば、フレームがフラッディングされる場合に、該当マルチキャストグループに参加するポートが該当フレームの受信ポート１つだけであるＩＦカード１への、ＳＷカード２からの該当フレームのコピーの送信がある。第２実施形態において、第１実施形態と共通する説明は省略される。
図１４は、第２実施形態における通信装置１００ｂのＩＦカード１とＳＷカード２ｂとのそれぞれが有する回路及びテーブルの一例を示す図である。通信装置１００ｂのＳＷカード２ｂは、ＳＷ回路２１，ＭＡＣテーブル制御回路２２，フレームコピー制御回路２４に加え、ＳＷコピー抑止回路２６を含む。
ＳＷコピー抑止回路２６は、受信フレームの送信元ＩＦカードであり、かつ、該当ＭＧＩＤのマルチキャストグループに属するポートを１つしか有さないＩＦカードへの、受信フレームのコピーの送信を抑止する回路である。ＳＷコピー抑止回路２６は、フレームコピー制御回路２４がマルチキャスト転送のフレームを受信した場合に、受信フレームのコピーの送信を抑止するための処理を実行する。詳細は、図１７において説明する。ＳＷコピー抑止回路２６は、「第２の抑止回路」の一例である。
ＳＷコピー抑止回路２６は、例えば、図５に示されるデータ処理用プロセッサ２０６によるメモリ２０２に記憶される各種ソフトウェアの実行によって実現される機能である。ただしこれに限られず、ＳＷコピー抑止回路２６は、例えば、図５には図示されていない、１つ又は複数のＩＣロジック素子，ＦＰＧＡ等に実現される回路であってもよい。そのため、図１４では、図６と同じく、ＳＷコピー抑止回路２６がデータ処理用プロセッサ２０６によるソフトウェアの実行によって実現される機能である場合についても、便宜的に、回路として説明する。
図１５は、第２実施形態における、ＶＬＡＮテーブル１３ｂの一例を示す図である。第２実施形態におけるＶＬＡＮテーブル１３ｂは、エントリに、Ｖビット，ＭＧＩＤに加えて、コピー抑止ビットを含む。コピー抑止ビットは、該当ＭＧＩＤのマルチキャストグループに参加するポートがＩＦカード１において１つしかないことを示すとともに、該当ＩＦカード１への該当フレームのコピーの送信を抑止することを示すためのビットである。第２実施形態では、コピー抑止ビットが１の場合には、該当ＩＦカード１（装置内ヘッダの送信元ＩＦカード番号が示すＩＦカード１）への該当フレームのコピーの送信が抑止されることが示される。また、第２実施形態では、コピー抑止ビットが０の場合には、該当ＩＦカード１（装置内ヘッダの送信元ＩＦカード番号が示すＩＦカード１）への該当フレームのコピーの送信が抑止されていないことが示される。ＶＬＡＮテーブル１３ｂのコピー抑止ビットは、ＶＬＡＮテーブル１３ｂのエントリの設定とともに、制御用プロセッサ１０４によって設定される。コピー抑止ビットは、「コピー抑止情報」の一例である。
図１６は、第２実施形態における装置内フレームヘッダのフォーマットの一例を示す図である。第２実施形態における装置内ヘッダは、Ｍビット，宛先ＩＦカード番号，宛先ポート番号，送信元ＩＦカード番号，送信元ポート番号，ＭＧＩＤ，に加えて、コピー抑止ビットのフィールドを有する。
装置内ヘッダにおけるコピー抑止ビットには、該当受信フレームに該当するＶＬＡＮテーブル１３ｂのエントリに含まれるコピー抑止ビットの値（０又は１）が、ＶＬＡＮ受信回路１２によって格納される。
図１７は、ＳＷカード２ｂにおけるフレームコピー制御回路２４とＳＷコピー抑止回路２６とが行う処理のフローチャートの一例である。図１７に示されるフローチャートは、フレームコピー制御回路２４が、ＭＡＣテーブル制御回路２２からＭビットが１である、すなわち、マルチキャスト転送のフレームを受信した場合に開始される。
ＯＰ１１では、フレームコピー制御回路２４は、ＳＷ−ＭＧＩＤテーブル２５から、受信フレームの装置内ヘッダに含まれるＭＧＩＤをインデックスとする該当エントリを取得し、フレームコピー制御回路２４が有するメモリ（又はメモリ２０２）に格納する。このメモリに格納されたＳＷ−ＭＧＩＤテーブル２５のエントリを、ＳＷ−ＭＧＩＤテーブル２５のエントリのリード値、又は、単にリード値と称する。次に処理がＯＰ１２に進む。
ＯＰ１２では、ＳＷコピー抑止回路２６は、受信フレームの装置内ヘッダに含まれるコピー抑止ビットが１であるか否かを判定する。コピー抑止ビットが１である場合には（ＯＰ１２：Ｙｅｓ）、装置内ヘッダに含まれる送信元ＩＦカード番号が示すＩＦカード１へのフレームのコピーの送信の抑止が示される。この場合には、処理がＯＰ１３に進む。コピー抑止ビットが０である場合には（ＯＰ１２：Ｎｏ）、装置内ヘッダに含まれる送信元ＩＦカード番号が示すＩＦカード１へのフレームのコピーの送信が示される。この場合には、処理がＯＰ１４に進む。
ＯＰ１３では、ＳＷコピー抑止回路２６は、メモリに格納されているＳＷ−ＭＧＩＤテーブル２５のエントリのリード値の、装置内ヘッダの送信元ＩＦカード番号が示すＩＦカード１に該当する項目の値を０に上書きする。これによって、メモリに格納されているＳＷ−ＭＧＩＤテーブル２５のエントリのリード値では、該当ＩＦカード１が該当ＭＧＩＤのマルチキャストグループに参加するポートを有していないことが示される。ただし、実際には、該当ＩＦカード１では、１つのポート（フレームの受信ポート）が該当ＭＧＩＤのマルチキャスグループに参加している。次に処理がＯＰ１４に進む。
ＯＰ１４では、フレームコピー制御回路２４は、メモリに格納されているＳＷ−ＭＧＩＤテーブル２５のエントリのリード値において、対応する項目に１が設定されているＩＦカード１を取得する。フレームコピー制御回路２４は、受信フレームのコピーの装置内ヘッダの宛先ＩＦカード番号に、取得したＩＦカードの番号を格納し、受信フレームのコピーをＳＷ回路２１に送信する。受信フレームのコピーを送信すると、フレームコピー制御回路２４は、ＳＷ−ＭＧＩＤテーブル２５のエントリのリード値をメモリから削除する。その後、図１７に示されるフローチャートが終了する。
＜動作例＞
第２実施形態の動作例における通信装置１００ｂの設定は、図１３Ａに示される例と同様の設定である。図１８Ａは、第２実施形態の動作例における、ＩＦカード＃０のＶＬＡＮテーブルの例である。図１８Ｂは、第２実施形態の動作例における、ＩＦカード＃０のＩＦ−ＭＧＩＤテーブルの例である。図１８Ｃは、第２実施形態の動作例における、ＩＦカード＃１のＶＬＡＮテーブルの例である。図１８Ｄは、第２実施形態の動作例における、ＩＦカード＃１のＩＦ−ＭＧＩＤテーブルの例である。図１８Ｅは、第２実施形態の動作例における、ＩＦカード＃２のＶＬＡＮテーブルの例である。図１８Ｆは、第２実施形態の動作例における、ＩＦカード＃２のＩＦ−ＭＧＩＤテーブルの例である。図１８Ｇは、第２実施形態の動作例における、ＩＦカード＃３のＶＬＡＮテーブルの例である。図１８Ｈは、第２実施形態の動作例における、ＩＦカード＃３のＩＦ−ＭＧＩＤテーブルの例である。なお、第２実施形態の動作例におけるＳＷカードのＳＷ−ＭＧＩＤテーブルは、図１３Ｊと同様である。
ＶＬＡＮ ＩＤ＝１０のフレームがＣ０Ｐ０において受信された場合のＳＷカードの動作について説明する。第１実施形態の動作例と同じく、ＭＡＣテーブル２３は、初期状態（全エントリ無効）であることを前提とする。以降、第１実施形態の動作例と共通する処理の説明は省略する。
ＳＷカードのフレームコピー制御回路２４が、Ｍビットが１である、すなわち、マルチキャスト転送のフレームを受信する。このフレームの受信ポートはＣ０Ｐ０である。ＳＷカードのフレームコピー制御回路２４は、ＳＷ−ＭＧＩＤテーブル２５（図１３Ｊ）のＭＧＩＤ＝１に該当するエントリを取得し、メモリに格納する。
次に、ＳＷカードのＳＷコピー抑止回路２６は、ＳＷ−ＭＧＩＤテーブル２５のＭＧＩＤ＝１のエントリのリード値の、受信フレームの装置内ヘッダの送信元ＩＦカード番号が示すＩＦカード＃０に対応する項目の値を０に上書きする。これによって、ＳＷ−ＭＧＩＤテーブル２５のＭＧＩＤ＝１のエントリのリード値では、ＩＦカード＃０は、ＭＧＩＤ=１のマルチキャストグループに参加するポートを有していないことが示される。ただし
、実際には、ＩＦカード＃０では、ポート＃０がＭＧＩＤ＝１のマルチキャストグループに参加している。
ＳＷカードのフレームコピー制御回路２４は、メモリに格納されたＳＷ−ＭＧＩＤテーブル２５のＭＧＩＤ＝１のエントリのリード値から、対応する項目の値が１であるＩＦカードとして、ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３を取得する。フレームコピー制御回路２４は、受信フレームをコピーし、コピーされた各フレームの装置内ヘッダの宛先ＩＦカード番号を、それぞれ、ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３に設定し、ＳＷ回路２１に送信する。
受信フレームのコピーは、ＳＷ回路２１によって、装置内ヘッダの宛先ＩＦカード番号に従って、それぞれ、ＩＦカード＃１，ＩＦカード＃２，ＩＦカード＃３に送信される。
以上より、本動作例では、ＳＷカードから、受信ポートを有するＩＦカード＃０への受信フレームのコピーの転送は行われない。これによって、通信装置１００ｂは、ＳＷカード２ｂからＩＦカード１への不要なフレームの転送を省くことができる。
＜第２実施形態の作用効果＞
第２実施形態における通信装置１００ｂでは、コピー抑止ビットを用いて、ＳＷカード２ｂにおいてＩＦカード１へのフレームのコピーの送信の抑止を判定する。これによって、通信装置１００ｂでは、ＳＷカード２ｂからＩＦカード１への不要なフレームのコピーの送信を省くことができ、ＳＷカード２ｂとＩＦカード１とを接続するデータ用バス６（図５）の帯域を節約することができる。
＜第３実施形態＞
第１実施形態及び第２実施形態では、フレームを受信した受信ポートから、再度同じフレームが送信されることを防ぐために、ＳＷカードから受信されるフレームは、受信ポートを有するＩＦカードにおいて、廃棄される。第３実施形態では、通信装置は、ユニキャスト転送のフレームが、ＳＷカードから、該当フレームの受信ポートを有するＩＦカード（送信元ＩＦカード）へ再度送信されることを省く。なお、第３実施形態では、第１実施形態，第２実施形態と共通する説明は省略される。
図１９は、第３実施形態における通信装置１００ｃのＩＦカード１とＳＷカード２ｃとのそれぞれが有する回路及びテーブルの例を示す図である。第３実施形態において、ＳＷカード２ｃはＳＷ回路２１，ＭＡＣテーブル制御回路２２，フレームコピー制御回路２４，ＳＷコピー抑止回路２６に加えて、送信フィルタ回路２７を有する。送信フィルタ回路２７は、ユニキャスト転送のフレームを送信元のＩＦカード１に転送することを省くための回路である。送信フィルタ回路２７は、「フィルタ回路」の一例である。
送信フィルタ回路２７は、例えば、図５に示されるデータ処理用プロセッサ２０６によるメモリ２０２に記憶される各種ソフトウェアの実行によって実現される機能である。ただしこれに限られず、送信フィルタ回路２７は、例えば、図５には図示されていない、１つ又は複数のＩＣロジック素子，ＦＰＧＡ等に実現される回路であってもよい。そのため、図１４では、図６と同じく、送信フィルタ回路２７がデータ処理用プロセッサ２０６によるソフトウェアの実行によって実現される機能である場合についても、便宜的に、回路として説明する。
図２０は、ＳＷカード２ｃの送信フィルタ回路２７の処理のフローチャートの一例である。図２０に示されるフローチャートは、送信フィルタ回路２７が、装置内ヘッダのＭビットが０、すなわち、ユニキャスト転送のフレームをＭＡＣテーブル制御回路２２から受信した場合に開始される。なお、ユニキャスト転送のフレームの装置内ヘッダの宛先ＩＦカード番号及び宛先ポート番号は、ＭＡＣテーブル制御回路２２によってＭＡＣテーブル２３から取得されて格納されている。ＭＡＣアドレスは、「端末識別情報」の一例である。ＭＡＣテーブル２３を格納するメモリ２０２は、「第３のメモリ」の一例である。ＭＡＣテーブル制御回路２２は、「取得回路」の一例である。
ＯＰ３１では、送信フィルタ回路２７は、ユニキャスト転送のフレームの装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、宛先ＩＦカード番号と宛先ポート番号とに一致するか否かを判定する。装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、宛先ＩＦカード番号と宛先ポート番号とに一致する場合には（ＯＰ３１：Ｙｅｓ）、処理がＯＰ３２に進む。装置内ヘッダの、送信元ＩＦカード番号と送信元ポート番号とが、宛先ＩＦカード番号と宛先ポート番号とに一致する場合には（ＯＰ３１：Ｎｏ）、処理がＯＰ３３に進む。
ＯＰ３２では、送信フィルタ回路２７は、ユニキャスト転送のフレームを廃棄する。すなわち、送信フィルタ回路２７は、ユニキャスト転送のフレームの送信元と宛先とが一致する場合には、送信元ポートを有するＩＦカード１への該当フレームの転送を行わない。これによって、ＳＷカード２ｃから、ユニキャスト転送のフレームの送信元ポートを有するＩＦカード１への、該当フレームの送信を省くことができる。その後、図２０に示されるフローチャートが終了する。
ＯＰ３３では、送信フィルタ回路２７は、ユニキャスト転送のフレームをＳＷ回路２１に転送する。ユニキャスト転送のフレームは、ＳＷ回路２１によって、装置内ヘッダの宛先ＩＦカード番号が示すＩＦカードに送信される。その後、図２０に示されるフローチャートが終了する。
＜第３実施形態の作用効果＞
第３実施形態では、ＳＷカード２ｃの送信フィルタ回路２７によって、ユニキャスト転送のフレームのＳＷカード２ｃから、該フレームの受信ポートを有するＩＦカード１への転送を省くことができる。これによって、ＳＷカード２ｃと各ＩＦカード１間の帯域消費を低減することができる。なお、第３実施形態の通信装置１００ｃは、第２実施形態の通信装置１００ｂに、送信フィルタ回路２７を追加した構成であるが、これに限られず、通信装置は、第１実施形態の通信装置１００に送信フィルタ回路２７を追加した構成としてもよい。
＜第４実施形態＞
第４実施形態では、フレームのコピーは、ＩＦカードにおいては行われず、ＳＷカードにおいて一元的に行われる。なお、第４実施形態では、第１実施形態，第２実施形態，及び第３実施形態と共通する説明は省略される。
図２１は、第４実施形態における通信装置１００ｄのＩＦカード１ｄとＳＷカード２ｄとのそれぞれが有する回路及びテーブルの例を示す図である。第４実施形態において、ＩＦカード１ｄは、ＰＨＹ／ＭＡＣ回路１１ｄを有する。また、第４実施形態において、ＳＷカード２ｄはＳＷ回路２１，ＭＡＣテーブル制御回路２２，フレームコピー制御回路２４ｄ，ＳＷコピー抑止回路２６，送信フィルタ回路２７，に加えて、ＶＬＡＮ受信回路２８を有する。また、第４実施形態における通信装置１００ｄのＳＷカード２ｄは、ＭＡＣテーブル２３，ＳＷ−ＭＧＩＤテーブル２５ｄ，に加えて、ＶＬＡＮテーブル２９を有する。ＳＷカード２ｄのＶＬＡＮ受信回路２８は、第１−３実施形態におけるＩＦカードのＶＬＡＮ受信回路１２に相当する処理を行う。また、ＳＷカード２ｄのＶＬＡＮテーブル２９は、第１−３実施形態におけるＩＦカードのＶＬＡＮテーブルに相当するテーブルである。
図２２は、第４実施形態におけるＶＬＡＮテーブル２９の一例である。ＶＬＡＮテーブル２９は、ＩＦカード番号とポート番号とＶＬＡＮ ＩＤとの組み合わせを各エントリのインデックスとする。ＶＬＡＮテーブル２９の各エントリは、ＶビットとＭＧＩＤとの項目を有する。第４実施形態では、Ｖビットに１が格納されている場合には、該当エントリは有効であることが示される。また、Ｖビットに０が格納されている場合には、該当エントリは無効であることが示される。
ＳＷカード２ｄのメモリ２０２では、例えば、ＶＬＡＮテーブル２９用に、予めカード番号とポート番号とＶＬＡＮ ＩＤとの全ての組み合わせに該当するアドレスの領域が確保されている。ＶＬＡＮテーブル２９の各エントリは、管理端末からの入力に応じて、例えば、制御用プロセッサ２０３によって設定される。
図２３は、第４実施形態におけるＳＷ−ＭＧＩＤテーブル２５ｄの一例である。ＳＷ−ＭＧＩＤテーブル２５ｄは、各マルチキャストグループに属する各ＩＦカード１ｄの各ポートを記憶する。ＳＷ−ＭＧＩＤテーブル２５ｄは、ＭＧＩＤを各エントリのインデックスとする。ＳＷ−ＭＧＩＤテーブル２５ｄの各エントリでは、各項目が各ＩＦカード１ｄの各ポートに対応付けられている。各ＩＦカード１ｄの各ポートに対応する項目には、該当ポートのＭＧＩＤのマルチキャストグループへの参加の有無を示す値が格納される。第４実施形態では、各ＩＦカード１ｄのポートに対応する項目に０が設定されている場合には、該当ポートは該当マルチキャストグループに参加していないことが示される。また、第４実施形態では、各ＩＦカード１ｄの各ポートに対応する項目に１が設定されている場合には、該当ポートが該当マルチキャストグループに参加していることが示される。すなわち、受信フレームのフラッディング時には、ＳＷ−ＭＧＩＤテーブル２５ｄの、受信フレームの装置内フレームヘッダに含まれるＭＧＩＤに該当するエントリにおいて、対応する項目に１が設定されているポートに受信フレームのコピーが送信される。
各ＳＷカード２のメモリ２０２では、ＳＷ−ＭＧＩＤテーブル２５ｄ用に、予めＭＧＩＤに対応するアドレスの領域が十分に確保されている。ＳＷ−ＭＧＩＤテーブル２５ｄのエントリは、ユーザからの入力に応じて、例えば、図５の制御用プロセッサ２０３によって設定される。
図２１に戻って、第４実施形態における各回路の処理について説明する。ＩＦカード１ｄのＰＨＹ／ＭＡＣ回路１１ｄは、装置内ヘッダの着脱を行う。ＰＨＹ／ＭＡＣ回路１１ｄは、フレームの受信した場合に、装置内ヘッダ（図１１参照）の送信元ＩＦカード番号，送信元ポート番号に、受信フレームを受信したＩＦカード１自身の番号，受信フレームを受信したポート番号を書き込む。このとき、装置内ヘッダのＭビット，宛先ＩＦカード番号，宛先ポート番号，ＭＧＩＤは空のままである。装置内ヘッダを付されたフレームはＳＷカード２ｄに送信される。
ＳＷカード２ｄのＶＬＡＮ受信回路２８は、ＩＦカード１ｄからフレームを受信した場合には、ＶＬＡＮテーブル２９を参照し、インデックスが、受信フレームの、装置内ヘッダの送信元カード番号と送信元ポート番号，ＶＬＡＮタグが示すＶＬＡＮ ＩＤとに合致するエントリを取得する。
該当エントリのＶビットが０である場合には、該当エントリの無効が示されるので、ＶＬＡＮ受信回路２８は、受信フレームを廃棄する。該当エントリのＶビットが１である場合には、該当エントリの有効が示されるので、ＶＬＡＮ受信回路２８は、受信フレームの装置内ヘッダに情報を書き込む。具体的には、ＶＬＡＮ受信回路２８は、装置内ヘッダのＭビットに初期値である０（マルチキャストグループ内にフラッディングされないフレームであることを示す値）を設定する。ＶＬＡＮ受信回路２８は、装置内ヘッダのＭＧＩＤに、ＶＬＡＮテーブル２９の該当エントリから取得されるＭＧＩＤを書き込む。なお、装置内ヘッダの宛先ＩＦカード番号と宛先ポート番号とは空のままである。装置内ヘッダの宛先ＩＦカード番号と宛先ポート番号とは、ＭＡＣテーブル制御回路２２（ユニキャスト転送の場合）又はフレームコピー制御回路２４ｄ（マルチキャスト転送の場合）によって書き込まれる。ＶＬＡＮ受信回路２８は、ＭＧＩＤを書き込んだフレームをＳＷ回路２１に送信する。
ＳＷ回路２１に送信されたフレームは、ＭＡＣテーブル制御回路２２において、ユニキャスト転送又はマルチキャスト転送のいずれで転送されるかを判定される。フレームがユニキャスト転送される場合には、ＭＡＣテーブル制御回路２２が装置内ヘッダの宛先ＩＦカード番号と宛先ポート番号とを書き込み、フレームを宛先ＩＦカードに転送する。フレ
ームがマルチキャスト転送される場合には、ＭＡＣテーブル制御回路２２は装置内ヘッダのＭビットを（マルチキャスト転送を示す値）に書き換え、フレームをフレームコピー制御回路２４ｄに送信する。
フレームコピー制御回路２４ｄは、フレームを受信すると、該当フレームの装置内ヘッダに含まれるＭＧＩＤをインデックスとするＳＷ−ＭＧＩＤテーブル２５ｄのエントリを取得する。フレームコピー制御回路２４ｄは、ＳＷ−ＭＧＩＤテーブル２５ｄにおいて１が設定されている項目のＩＦカード番号とポート番号と、フレームの装置内ヘッダの送信元カード番号と送信元ポート番号とを比較し、これらが一致しない場合に、フレームをコピーする。ＳＷ−ＭＧＩＤテーブル２５ｄにおいて１が設定されている項目のＩＦカード番号とポート番号とが、フレームの装置内ヘッダの送信元ＩＦカード番号と送信元ポート番号とに一致する場合には、フレームコピー制御回路２４ｄはフレームをコピーしない。コピーされた各フレームの装置内ヘッダの宛先ＩＦカード番号及び宛先ポート番号には、フレームコピー制御回路２４ｄによって、該当ＭＧＩＤのマルチキャストグループに参加するポートのＩＦカード番号とポート番号とが格納される。ただし、フレームの装置内ヘッダの送信元ＩＦカード番号と送信元ポート番号とに一致するポートへはフレームはコピーされない。コピーされた各フレームは、ＳＷ回路２１へ送信される。ＳＷ回路２１は、フレームの装置内ヘッダの宛先ＩＦカード番号が示すＩＦカード１にフレームを送信する。その後フレームは、装置内ヘッダの宛先ＩＦカード番号と宛先ポート番号とが示すポートから送信される。
＜第４実施形態の作用効果＞
第４実施形態では、ＶＬＡＮ受信回路とＶＬＡＮテーブルとがＳＷカードに備えられ、ＳＷカードにおいて一元的にフレームコピーが行われる。処理負荷が高く、回路規模が複雑になるフレームコピー処理をＳＷカードにおいて一元的に行うことによって、ＩＦカードの構成を容易に且つ低コストにすることができる。
また、第４実施形態では、ＳＷカード２ｄのフレームコピー制御回路２４ｄは、フレームの装置内ヘッダの送信元ＩＦカード番号と送信元ポート番号とに一致するポートに対しては、フレームのコピーを実行しない。したがって、第４実施形態の通信装置１００ｄによれば、フレームの受信ポートに再度同じフレームを転送することを防止することができる。また、不要なフレームのコピーを抑制することができる。
なお、第４実施形態では、第３実施形態の構成において、ＶＬＡＮ受信回路とＶＬＡＮテーブルをＩＦカードからＳＷカードに移動した場合について説明した。ただし、これに限られず、第１実施形態及び第２実施形態の構成において、ＶＬＡＮ受信回路とＶＬＡＮテーブルをＩＦカードからＳＷカードに移動する場合についても適用可能である。
＜その他＞
第１実施形態，第２実施形態，第３実施形態，第４実施形態では、ＶＬＡＮを取り扱う通信装置に、本開示を適用する例について説明された。本発明は、例えば、ＩＰマルチキャストアドレスによってマルチキャスト通信を行う通信装置についても適用可能である。この場合には、第１−４実施形態における、ＶＬＡＮをＩＰマルチキャストグループに，ＶＬＡＮ ＩＤをＩＰマルチキャストグループＩＤに，ＭＡＣテーブルをルーティングテーブルに，など、適宜対応する要素を置き換えることによって、該通信装置を実現可能である。
以上の第１実施形態，第２実施形態，第３実施形態，第４実施形態を含む実施形態に関し、以下の付記を開示する。
（付記１）
第１のプロセッサと、
複数のポートと、
グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第１のメモリと、
を含む複数のインタフェース回路と、
第２のプロセッサと、
グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路とを記憶する第２のメモリと、
データブロックを各インタフェース回路に送信する中継回路と、
を含むスイッチ回路と、
を備え、
前記スイッチ回路における前記第２のプロセッサは、
前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
る前記データブロックのコピーを生成し、
前記各インタフェース回路における第１のプロセッサは、
ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情
報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与 し、
前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
報に合致するポートを宛先とする前記データブロックのコピーを生成し、
前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
該データブロックのコピーの生成を抑止し、
前記データブロックのコピーを宛先のポートから送信する、
通信装置。
（付記２）
前記各インタフェース回路における第１のプロセッサは、
前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示されるグループ識別情報と、該グループ識別情報のグループに属するポートとを読み出し、
前記スイッチ回路から受信したデータブロックに付与されるインタフェースの識別情報と自身が含まれるインタフェース回路の識別情報とが一致するか否かを判定し、前記データブロックに付与されるインタフェース回路の識別情報と前記自身が含まれるインタフェース回路の識別情報とが一致する場合には、前記第１のメモリから読み出したポートから前記送信元情報に合致するポートを除くポートを宛先とする前記データブロックのコピーを生成する、
付記１に記載の通信装置。
（付記３）
前記スイッチ回路における前記第２のプロセッサは、
データブロックによって示されるグループ識別情報のグループに属するポートを１つしか有さないインタフェース回路から、該グループ識別情報を示すデータブロックを受信した場合に、該インタフェース回路を宛先とする該データブロックのコピーの生成を抑止する、
付記１又は２に記載の通信装置。
（付記４）
前記インタフェース回路における第１のプロセッサは、データブロックを受信した該ポートが、該インタフェース回路において、該データブロックによって示されるグループ識
別情報のグループに属する唯一のポートである場合に、該データブロックにコピー抑止情報を付与し、
前記スイッチ回路における前記第２のプロセッサは、各インタフェース回路から受信したデータブロックに前記コピー抑止情報が付与されている場合に、該インタフェース回路を宛先とする該データブロックのコピーの生成を抑止する、
付記３に記載の通信装置。
（付記５）
前記スイッチ回路の前記第２プロセッサは、前記第２のメモリから、前記インタフェース回路から受信したデータブロックによって示されるグループ識別情報のグループに属するポートを有するインタフェース回路を読み出し、
前記データブロックに前記コピー抑止情報が付与されている場合に、前記第２のメモリから読み出したインタフェース回路から、前記データブロックに付与されているインタフェース回路の識別情報に合致するインタフェース回路を除く、該インタフェース回路を宛先とする前記データブロックのコピーを生成する、
付記４に記載の通信装置。
（付記６）
前記スイッチ回路は、
データブロックの宛先端末の端末識別情報と、該宛先端末が接続するポートの識別情報と、該ポートを有するインタフェース回路の識別情報と、を含む宛先情報を記憶する第３のメモリをさらに有し、
前記第２のプロセッサは、
各インタフェース回路から受信したデータブロックに含まれる宛先端末の端末識別情報に対応するポートの識別情報とインタフェース回路の識別情報とを、前記第３のメモリから取得し、
前記データブロックによって示されるインタフェース回路の識別情報と、前記データブロックに付与された送信元情報のポートの識別情報とが、前記第３のメモリから取得したインタフェース回路の識別情報とポートの識別情報とに合致する場合に、前記データブロックを廃棄する、
付記１から５のいずれか一つに記載の通信装置。
（付記７）
複数のポートと、
グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第
１のメモリと、
を含む複数のインタフェース回路と、
グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路とを記憶する第２のメモリと、
を含むスイッチ回路と、
を備え、
前記スイッチ回路は、
前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
る前記データブロックのコピーを生成する第２のコピー回路と、
前記データブロックのコピーを宛先のインタフェース回路に送信する中継回路と、
を有し、
前記各インタフェース回路は、
ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与する付与回路と、
前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
報に合致するポートを宛先とする前記データブロックのコピーを生成する第１のコピー
回路と、
前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
該データブロックのコピーの生成を抑止する第１の抑止回路と、
前記データブロックのコピーを宛先のポートから送信する送信回路と、
を有する通信装置。
（付記８）
前記第１のコピー回路は、前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示されるグループ識別情報のグループに属するポートを読み出し、読み出したポートに対する該データブロックのコピーを生成し、
前記第１の抑止回路は、前記スイッチ回路から受信したデータブロックに付与されるインタフェース回路の識別情報と自身が含まれるインタフェース回路の識別情報とが一致するか否かを判定し、前記データブロックに付与されるインタフェースの識別情報と前記自身が含まれるインタフェース回路の識別情報とが一致する場合には、前記第１のコピー回路によって前記第１のメモリから読み出されたポートから、前記送信元情報に合致するポートを除くことによって、前記第１のコピー回路による、前記送信元情報に合致するポートを宛先とする前記データブロックのコピーの生成を抑止する、
付記７に記載の通信装置。
（付記９）
前記スイッチ回路は、
データブロックによって示されるグループ識別情報のグループに属するポートを１つしか有さないインタフェース回路から、該グループ識別情報を示すデータブロックを受信した場合に、前記第２のコピー回路による、該インタフェース回路を宛先とする該データブロックのコピーの生成を抑止する第２の抑止回路をさらに有する、
付記７又は８に記載の通信装置。
（付記１０）
前記インタフェース回路の前記付与回路は、データブロックを受信した該ポートが、該インタフェース回路において、該データブロックによって示されるグループ識別情報のグループに属する唯一のポートである場合に、該データブロックにコピー抑止情報を付与し、
前記スイッチ回路の前記第２の抑止回路は、各インタフェース回路から受信したデータブロックに前記コピー抑止情報が付与されている場合に、前記第２のコピー回路による、該インタフェース回路を宛先とする該データブロックのコピーの生成を抑止する、
付記９に記載の通信装置。
（付記１１）
前記スイッチ回路の前記第２のコピー回路は、前記第２のメモリから、前記インタフェース回路から受信したデータブロックによって示されるグループ識別情報に属するポートを有するインタフェース回路を読み出し、読み出したインタフェース回路に対して、前記データブロックのコピーを生成し、
前記第２の抑止回路は、前記データブロックに前記コピー抑止情報が付与されている場合に、前記第２のコピー回路によって前記第２のメモリから読み出されたインタフェース回路から、前記データブロックに付与されているインタフェース回路の識別情報に合致するインタフェース回路を除くことによって、前記第２のコピー回路による、該インタフェース回路を宛先とする前記データブロックのコピーの生成を抑止する、
付記１０に記載の通信装置。
（付記１２）
前記スイッチ回路は、
データブロックの宛先端末の端末識別情報と、該宛先端末が接続するポートの識別情報と、該ポートを有するインタフェース回路の識別情報と、を含む宛先情報を記憶する第３のメモリと、
各インタフェース回路からの受信データブロックに含まれる宛先端末の端末識別情報に対応するポート情報とインタフェース情報とを、前記第３のメモリから、取得する取得回路と、
前記データブロックによって示されるインタフェース回路の識別情報と、前記データブロックに付与された送信元情報のポートの識別情報とが、前記取得回路によって取得されたインタフェース情報とポート情報とに合致する場合に、前記データブロックを廃棄するフィルタ回路と、
をさらに備える
付記７から１１のいずれか一つに記載の通信装置。
（付記１３）
複数のポートと、
グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第１
のメモリと、
ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与する付与回路と、
前記第１のメモリから、スイッチ回路から受信したデータブロックによって示される
グループ識別情報に対応するポートを取得し、取得したポートを宛先とする前記データ
ブロックのコピーを生成するコピー回路と、
前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
該データブロックのコピーの生成を抑止する抑止回路と、
前記データブロックのコピーを宛先のポートから送信する送信回路と、
を有するインタフェース回路。
（付記１４）
複数のポートと、
グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第
１のメモリと、
を含む複数のインタフェース回路と、
グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路とを記憶する第２のメモリと、
データブロックを各インタフェース回路に送信する中継回路と、
を含むスイッチ回路と、
を備える通信装置において、
前記スイッチ回路が、
前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
る前記データブロックのコピーを生成し、
前記各インタフェース回路が、
ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情
報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与 し、
前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
報に合致するポートを宛先とする前記データブロックのコピーを生成し、
前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
該データブロックのコピーの生成を抑止し、
前記データブロックのコピーを宛先のポートから送信する、
通信方法。
（付記１５）
複数のポートを有する複数のインタフェース回路と接続するスイッチ回路であって、
グループ単位で、該グループの識別情報と該グループに属するポートのインタフェース
回路の識別情報とポートの識別情報と、を記憶するメモリと、
前記メモリから、各インタフェース回路から受信したデータブロックによって示される
グループ識別情報に対応付けられているポートのインタフェース回路の識別情報とポー
トの識別情報とを取得し、前記データブロックを受信したインタフェース回路の識別情
報とポートの識別情報とが取得したインタフェース回路の識別情報とポートの識別情報
とに合致しない場合に、取得したインタフェース回路とポートとを宛先とするデータブ
ロックのコピーを生成するコピー回路と、
前記データブロックのコピーを宛先のインタフェース回路に送信する中継回路と、
を備えるスイッチ回路。
１００，１００ｂ，１００ｃ，１００ｄ 通信装置
１，１ｄ ＩＦカード
１１，１１ｄ，１０１ ＰＨＹ／ＭＡＣ回路
１２，２８ ＶＬＡＮ受信回路
１３，１３ｂ，２９ ＶＬＡＮテーブル
１４ ＩＦコピー抑止回路
１５ フレームコピー制御回路
１６ ＩＦ−ＭＧＩＤテーブル
２，２ｂ，２ｃ，２ｄ ＳＷカード
２１，２０１ ＳＷ回路
２２ ＭＡＣテーブル制御回路
２３ ＭＡＣテーブル
２４，２４ｄ フレームコピー制御回路
２５，２５ｄ ＳＷ−ＭＧＩＤテーブル
２６ ＳＷコピー抑止回路
２７ 送信フィルタ回路
１０２，２０２ メモリ
１０３，２０６ データ処理用プロセッサ
１０４，２０３ 制御用プロセッサ

Claims (5)

  1. 第１のプロセッサと、
    複数のポートと、
    グループ単位で、該グループの識別情報と該グループに属するポートの識別情報とを
    記憶する第１のメモリと、
    を含む複数のインタフェース回路と、
    第２のプロセッサと、
    グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路の識別情報とを記憶する第２のメモリと、
    データブロックを各インタフェース回路に送信する中継回路と、
    を含むスイッチ回路と、
    を備え、
    前記スイッチ回路における前記第２のプロセッサは、
    前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
    示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
    し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
    る前記データブロックのコピーを生成し、
    前記各インタフェース回路における第１のプロセッサは、
    ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情
    報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与 し、
    前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
    れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
    報に合致するポートを宛先とする前記データブロックのコピーを生成し、
    前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
    るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
    該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
    該データブロックのコピーの生成を抑止し、
    前記データブロックのコピーを宛先のポートから送信する、
    通信装置。
  2. 前記スイッチ回路における前記第２のプロセッサは、
    データブロックによって示されるグループ識別情報のグループに属するポートを１つしか有さないインタフェース回路から、該グループ識別情報を示すデータブロックを受信した場合に、該インタフェース回路を宛先とする該データブロックのコピーの生成を抑止する、
    請求項１に記載の通信装置。
  3. 前記インタフェース回路における第１のプロセッサは、データブロックを受信した該ポートが、該インタフェース回路において、該データブロックによって示されるグループ識別情報のグループに属する唯一のポートである場合に、該データブロックにコピー抑止情報を付与し、
    前記スイッチ回路における前記第２のプロセッサは、各インタフェース回路から受信したデータブロックに前記コピー抑止情報が付与されている場合に、該インタフェース回路を宛先とする該データブロックのコピーの生成を抑止する、
    請求項２に記載の通信装置。
  4. 複数のポートと、
    グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第
    １のメモリと、
    を含む複数のインタフェース回路と、
    グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路とを記憶する第２のメモリと、
    を含むスイッチ回路と、
    を備え、
    前記スイッチ回路は、
    前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
    示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
    し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
    る前記データブロックのコピーを生成する第２のコピー回路と、
    前記データブロックのコピーを宛先に送信する中継回路と、
    を有し、
    前記各インタフェース回路は、
    ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与する付与回路と、
    前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
    れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
    報に合致するポートを宛先とする前記データブロックのコピーを生成する第１のコピー
    回路と、
    前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
    るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
    該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
    該データブロックのコピーの生成を抑止する第１の抑止回路と、
    前記データブロックのコピーを宛先のポートから送信する送信回路と、
    を有する通信装置。
  5. 複数のポートと、
    グループ単位で、該グループの識別情報と該グループに属するポートとを記憶する第
    １のメモリと、
    を含む複数のインタフェース回路と、
    グループ単位で、該グループの識別情報と該グループに属するポートを有するインタフェース回路とを記憶する第２のメモリと、
    データブロックを各インタフェース回路に送信する中継回路と、
    を含むスイッチ回路と、
    を備える通信装置において、
    前記スイッチ回路が、
    前記第２のメモリから、各インタフェース回路から受信したデータブロックによって
    示されるグループ識別情報に対応付けられているインタフェース回路の識別情報を取得
    し、取得したインタフェース回路の識別情報に合致するインタフェース回路を宛先とす
    る前記データブロックのコピーを生成し、
    前記各インタフェース回路が、
    ポートから受信したデータブロックに、自身が含まれるインタフェース回路の識別情報と、該データブロックを受信した該ポートの識別情報と、を送信元情報として付与し、
    前記第１のメモリから、前記スイッチ回路から受信したデータブロックによって示さ
    れるグループ識別情報に対応するポートの識別情報を取得し、取得したポートの識別情
    報に合致するポートを宛先とする前記データブロックのコピーを生成し、
    前記スイッチ回路から受信したデータブロックに付与されている送信元情報に合致す
    るポートを有するか否かを判定し、該送信元情報に合致するポートを有する場合には、
    該データブロックに付与されているポートの識別情報に合致するポートを宛先とする、
    該データブロックのコピーの生成を抑止し、
    前記データブロックのコピーを宛先のポートから送信する、
    通信方法。
JP2011277580A 2011-12-19 2011-12-19 通信装置及び通信方法 Expired - Fee Related JP5772568B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011277580A JP5772568B2 (ja) 2011-12-19 2011-12-19 通信装置及び通信方法
US13/665,154 US8923291B2 (en) 2011-12-19 2012-10-31 Communication apparatus and communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011277580A JP5772568B2 (ja) 2011-12-19 2011-12-19 通信装置及び通信方法

Publications (2)

Publication Number Publication Date
JP2013128250A JP2013128250A (ja) 2013-06-27
JP5772568B2 true JP5772568B2 (ja) 2015-09-02

Family

ID=48610087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011277580A Expired - Fee Related JP5772568B2 (ja) 2011-12-19 2011-12-19 通信装置及び通信方法

Country Status (2)

Country Link
US (1) US8923291B2 (ja)
JP (1) JP5772568B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8447909B2 (en) 2010-07-19 2013-05-21 International Business Machines Corporation Register access in distributed virtual bridge environment
US8861400B2 (en) 2012-01-18 2014-10-14 International Business Machines Corporation Requesting multicast membership information in a distributed switch in response to a miss event
US8891535B2 (en) * 2012-01-18 2014-11-18 International Business Machines Corporation Managing a global forwarding table in a distributed switch
CN107683585B (zh) * 2015-06-03 2022-05-10 赫思曼自动化控制有限公司 Vlan端口信号通知
CN106301874A (zh) * 2015-06-26 2017-01-04 中兴通讯股份有限公司 端口匹配方法、装置、控制单板、电交叉单板及网管设备
CN108683617B (zh) * 2018-04-28 2021-01-01 新华三技术有限公司 报文分流方法、装置及分流交换机
JP7211213B2 (ja) * 2019-03-29 2023-01-24 株式会社デンソー 中継装置、及び中継方法
JP7105728B2 (ja) * 2019-05-24 2022-07-25 古河電気工業株式会社 通信システム、通信システムの制御方法、および、通信装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057390A (ja) 2003-07-31 2005-03-03 Matsushita Electric Ind Co Ltd パケット転送装置及びネットワークシステム
JP2009094832A (ja) 2007-10-10 2009-04-30 Nec Access Technica Ltd マルチキャストデータ配信装置、その配信方法およびその配信制御プログラム
US8625592B2 (en) * 2008-02-26 2014-01-07 Cisco Technology, Inc. Blade switch with scalable interfaces
JP2009239836A (ja) * 2008-03-28 2009-10-15 Hitachi Cable Ltd スイッチングハブ
EP2136476B1 (en) * 2008-06-20 2018-12-19 ADTRAN GmbH Method and device for data processing and communication system comprising such device
CN105099959A (zh) * 2010-01-29 2015-11-25 华为技术有限公司 一种多播包的转发方法、设备和***
US8705551B2 (en) * 2011-07-27 2014-04-22 Fujitsu Limited Method and system for management of flood traffic over multiple 0:N link aggregation groups

Also Published As

Publication number Publication date
US20130156031A1 (en) 2013-06-20
US8923291B2 (en) 2014-12-30
JP2013128250A (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
JP5772568B2 (ja) 通信装置及び通信方法
US7586915B1 (en) Technique for coupling entities via virtual ports
JP4068166B2 (ja) 高性能多層スイッチ要素用探索エンジン・アーキテクチャ
CN105049359B (zh) 用于分布式路由表查找的分布式路由器的入口计算节点和机器可读介质
US7933268B1 (en) IP multicast forwarding in MAC bridges
US7860028B2 (en) Flexible ethernet bridge
US8369347B2 (en) Fiber channel over Ethernet and fiber channel switching based on Ethernet switch fabrics
US7149214B2 (en) Dynamic unknown L2 flooding control with MAC limits
US7830892B2 (en) VLAN translation in a network device
US9118606B2 (en) Method and apparatus for simulating IP multinetting
US8989193B2 (en) Facilitating insertion of device MAC addresses into a forwarding database
US8693478B2 (en) Multiple shortest-path tree protocol
WO2006095508A1 (ja) フラッディング抑制方法
US9197442B2 (en) Relay apparatus and relay method
JP5540954B2 (ja) ブリッジ装置及びインタフェース装置、並びに通信方法
JP5682846B2 (ja) ネットワークシステム、パケット処理方法、及び記憶媒体
US9270586B2 (en) Method for abstracting datapath hardware elements
WO2016082367A1 (zh) 一种基于网络处理器实现硬件表遍历的方法及装置
JP5971072B2 (ja) フレーム転送装置及びフレーム転送方法
JP2006108985A (ja) フレーム中継装置
CN113285878A (zh) 负载分担的方法、第一网络设备
JP3443283B2 (ja) 同報リスト作成方法
US20240039848A1 (en) Udf-based traffic offloading methods and systems
JP5553036B2 (ja) 通信制御装置、通信制御方法および通信制御プログラム
CN118101594A (zh) 交换机***

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees