JP2006108985A - フレーム中継装置 - Google Patents
フレーム中継装置 Download PDFInfo
- Publication number
- JP2006108985A JP2006108985A JP2004291394A JP2004291394A JP2006108985A JP 2006108985 A JP2006108985 A JP 2006108985A JP 2004291394 A JP2004291394 A JP 2004291394A JP 2004291394 A JP2004291394 A JP 2004291394A JP 2006108985 A JP2006108985 A JP 2006108985A
- Authority
- JP
- Japan
- Prior art keywords
- information
- key information
- address
- entry
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】 ヘッダ処理部100は、MACアドレスと本アドレスに対応するビット長が短いMACキー情報を管理して、入力フレームの送信元MACアドレスや宛先MACアドレスに対応するキー情報を判定するキー情報供給部120を備える。出力先判定処理部130は、宛先MACアドレスの代わりに対応するキー情報に基づいて出力先判定処理を実行する。フロー判定処理部140は、宛先MACアドレスと送信元MACアドレスに対応するキー情報に基づいてフロー判定を行う。キー情報供給部120は、同一のMACアドレスを複数設定する必要が無いため、ヘッダ処理部100は安価となる。
【選択図】 図1
Description
Addressable Memory)を用いて更に高速に実現する方法について記載されている。TCAMでは一致条件のビット毎に’0’、’1’の指定だけでなく、検索キーが’0’でも’1’でも良いことを表す”マスク”も指定可能である。
以下に、示す非特許文献1の概念図を用いて本方法を説明する。図19はヘッダ内の送信元アドレス、宛先アドレス、上位プロトコルを組み合わせて作成したフロー識別条件を記述したエントリ1910−i (i=1〜N)を複数格納するTCAM1901と、該エントリ1910−iに対応するフロー情報を記述したフロー情報1920−iを格納する検索結果保持テーブル1902から構成される。なお、’d.c’はそれぞれの情報が何であっても良いことを示すマスクである。フレーム入力時にはパケットのヘッダ情報とエントリ1910−iの一致比較を行い、一致するエントリ1910−iに対応するフロー情報1920−iに基づきフィルタ情報やQoS情報の判定や統計情報収集処理を行う。
非特許文献1および3を適用した場合、上述した出力先判定処理部とフロー処理判定処理部が別々に必要となる。出力先判定処理部のCAM1801には出力先判定に使用される全てのMACアドレスが、フロー判定処理部のTCAM1901には送信元アドレス、宛先アドレスの条件としてそれぞれ送信元MACアドレス、宛先MACアドレスが設定される。この際、出力先判定処理部とフロー処理判定処理部のCAMに同一のMACアドレスが設定される場合がある。例えば、図19の送信元アドレスx、宛先アドレスxに対応するMACアドレスがMACアドレスxである場合、MACアドレス1等はそれぞれCAM1801とTCAM1901に設定される。非特許文献1および2を適用した出力先判定処理部とフロー処理判定処理部はビット長が48ビットと長いMACアドレスを冗長設定する必要があるため、CAM容量を効率的に使用できない。このCAM容量の浪費は出力先判定処理部とフロー処理判定処理部をコストアップさせる要因となる。
この様に、本発明を適用したヘッダ処理部は、同一のMACアドレスを一つだけ管理すれば良く、さらに、フロー・エントリ内のMACアドレスのマスクを設定する必要が無い。
複数の入力回線と、複数の出力回線とが接続され、前記入力回線から入力した入力フレームのヘッダ情報から前記入力フレームの出力回線番号を判定し、前記出力回線番号に対応する前記出力回線に前記入力フレームを転送するためのフレーム中継装置において、
アドレスと、該アドレスに一対一に対応して該アドレスよりビット長が短いキー情報とを管理し、入力フレーム内の送信元アドレス及び宛先アドレスにそれぞれ対応する送信元キー情報及び宛先キー情報を判定するキー情報供給部と、
前記キー情報供給部が判定した宛先キー情報と、入力フレーム内の送信元アドレスと宛先アドレス以外の情報とに基づいて、出力回線番号を判定する出力先判定処理部と、
前記キー情報供給部が判定した送信元キー情報及び宛先キー情報と、入力フレームの入力回線番号、入力フレーム内の送信元アドレスと宛先アドレス以外の情報の内少なくとも1つの情報に基づいて、フロー情報を判定するフロー判定処理部と
を備えたフレーム中継装置が提供される。
上記以外の本願が解決しようとする課題、その解決手段は、本願の「発明を実施するための最良の形態」の欄および図面でさらに明らかにされる。
また、本発明によると、フォワーディング・エントリやフロー・エントリに同一のMACアドレスが存在する場合にも一つの共通のMACアドレスを備える出力先判定処理部とフロー判定処理部を安価に実現することができる。さらに、本発明によると、宛先MACアドレスや送信元MACアドレスのマスクを省略可能とし、最終的に一致するフロー・エントリの指示情報を格納する巨大なテーブルが不要な高速フロー判定処理部を実現することができる。また、本発明により、CAMを使用する場合には、一つの共通のMACアドレスだけを備えCAM容量を効率的に使用する出力先判定処理部とフロー判定処理部を実現することができる。さらに、本発明によると、MACアドレスに対応するマスクを省略可能でCAM容量を効率的に使用し、最終的に一致するフロー・エントリの指示情報を格納する巨大なテーブルが不要な高速フロー判定処理部を実現することができる。
本実施の形態の出力先判定処理部とフロー判定処理部を有するフレーム中継装置(スイッチ)の概要動作を、図2、図3および図4を用いて説明する。
図2は、本実施の形態のスイッチ200のブロック図を示す。
スイッチ200は、フレームが入力するNの入力回線201−i (i=1−N)、本実施の形態固有のヘッダ処理部100と、Nの出力回線202−i (i=1−N)、Nのインターフェース部210−i (i=1−N)と、インターフェース部210−iを結合する一つのフレーム中継処理手段250と、一つのプロセッサ280を備える。インターフェース部210−iは、フレームの受信処理を行うフレーム受信回路230と、フレームの送信処理を行うフレーム送信回路270を備える。なお、ヘッダ処理部100は全てのインターフェース部210−iと接続されるが、煩雑となるため図中ではインターフェース部210−1のみと結線されている。
フレームが入力回線201−iより入力すると、フレーム受信回路230は内部ヘッダ部330を付加して本フレームを蓄積すると同時に、ヘッダ部310の全情報とフレームが入力した回線の番号(入力回線番号)をヘッダ情報21としてヘッダ処理部100に送信する。
次に、図1に、本実施の形態を適用したヘッダ処理部100の構成図を示す。
以下に、図1に示すヘッダ処理部100の構成及び詳細動作を説明する。ヘッダ処理部100は、ヘッダ情報21を蓄積するヘッダ情報蓄積部160と、本実施の形態固有のキー情報供給部120と、出力先判定処理部130と、フロー判定処理部140と、空きキー情報供給部150を備える。ヘッダ処理部100のキー情報供給部120は、フォワーディング・エントリ内のMACアドレス、フロー・エントリ内のSMACとDMACに対応する全MACアドレスを備え、本アドレスに対応するビット長の短いMACキー情報を管理する。フォワーディング・エントリやフロー・エントリ内に同一のMACアドレスが複数存在する場合には、一つのMACアドレスと、該アドレスに対応するMACキー情報を管理すれば良い。ヘッダ情報21の受信時には入力フレームのSMAC、DMACに対応するMACキー情報であるSMACキー情報、DMACキー情報を判定する。
(出力先判定処理)
以下では、ヘッダ処理部100のより詳細な動作を説明する。
まず、ヘッダ情報21が入力するとヘッダ情報蓄積部160は本情報を蓄積し、検索制御部110が各処理を開始する。検索制御部110はヘッダ情報蓄積部160に格納される受信パケットのSMACとDMACを、MACアドレス情報23としてキー情報供給部120に送信する。キー情報供給部120は本情報からMACアドレスよりもビット長の短いSMACキー情報とDMACキー情報を判定する。
CAM122にはフロー・エントリのフロー識別条件のSMACとDMACと、フォワーディング・エントリ内のMACアドレスが登録される。図6では、フォワーディング・エントリ内(転送先判定用)のMACアドレスとして6エントリ(エントリ125−1〜6)が、フロー識別条件内にもフォワーディング・エントリにも含まれるMACアドレスとしてn−6エントリ(エントリ125−7〜n)が設定されている。
CAM132にはMACキー情報とVLAN IDを含むエントリ135−iが登録される。出力先情報テーブル133には各エントリ135に対応する出力回線番号がエントリ136として登録される。
次に、出力先判定処理制御部131は、MACアドレス学習の必要性を判定するため、SMACキー情報とVLAN IDをCAM132に送信する。CAM132は一致するエントリ135を検索し、一致したエントリ135が登録されていない場合のみ一致するエントリ135が無いことを出力先判定処理制御部131に送信し、出力先判定処理制御部131は学習の必要があることを検索制御部110に送信する。以上の処理によりフォワーディング・エントリとして存在しないSMACとVLAN IDの組が入力された場合には、MACアドレス学習が必要であることが検索制御部110に通知される。なお、キー情報供給部120のCAM132にはキー情報としてデフォルト値(例:0)は設定されないため、SMACキー情報がデフォルト値であれば一致するエントリ135は無い。
図16に示す空きキー情報テーブル供給部150は、空きキー情報供給制御部151と、空きキー情報を格納する空きキー情報テーブル152と、テーブル152のリードアドレスを格納するリードポインタ蓄積手段153と、ライトアドレスを格納するライトポインタ蓄積手段154を備える。
”リードアドレス”から”ライトアドレス−1”に対応するエントリに格納されるテーブル152内での空きキー情報167が使用可能な空きキー情報である。例えば、リードアドレスが’2’でライトアドレスが’6’の場合、空きキー情報167−2〜5が使用可能なキー情報である。空きキー情報供給制御部151が空きキー情報要求26を受信すると、リードアドレスに対応するエントリ167に格納される空きキー情報をテーブル152から読み出し、空きキー情報として検索制御部110に送信し、リードアドレスに1を加算して使用したリードアドレスを使用不可とする。この様な空きキー情報の獲得は、フロー・エントリの追加においても必要になる。この詳細動作に関しては後述する。一方、キー情報の開放は、フォワーディング・エントリが一定時間使用されなかった場合の該エントリの削除や、管理者によるフロー・エントリの削除によって実行される。
以上に説明した出力先判定処理/アドレス学習処理と並行してフロー判定処理部140がフロー判定処理を実行する。本処理では、検索制御部110が、SMACキー情報とDMACキー情報と、ヘッダ蓄積部150内のVLAN IDおよび入力回線番号とを、フロー判定用ヘッダ情報25としてフロー判定処理部140に送信する。フロー判定処理部140は、受信情報に基づいてフィルタ情報の判定用、QoS情報の判定用、統計情報収集用の3回のフロー判定を行い、フィルタ情報とQoS情報を判定して検索制御部110に送信し、統計情報収集用に検出したフローのカウンタを1カウントアップする。なお、フロー判定処理部140は、フィルタ情報判定、QoS情報判定、統計情報収集、その他のフロー判定のいずれか1回または複数回のフロー判定を行ってもよい。
図11のフロー判定処理部140は、フロー判定処理制御部142、フィルタ用のCAM(FCAM)143、フィルタ情報テーブル144、QoS情報判定用のCAM(QCAM)145、QoS情報テーブル146、統計情報収集用のCAM(SCAM)147、フロー毎の入力パケット数をカウントするカウンタを格納する統計情報テーブル148を備える。
FCAM143には、フロー識別条件内のSMACに対応するSMACキー情報と、フロー識別条件内のDMACに対応するDMACキー情報と、入力回線番号と、VLAN IDとが、エントリ163−iとして登録される。QCAM145、SCAM147のフォーマットもFCAM143と同様である。フィルタ情報テーブル144には、FCAMのエントリ163−iに対応する(即ち、フロー識別条件に対応する)フィルタ情報が、エントリ164−iとして登録される。QoS情報テーブル146にはQCAM145のエントリに対応するQoS情報が、統計情報テーブル148にはSCAM147のエントリに対応する統計情報(入力パケット数を表すカウンタ)が、それぞれ格納される。 FCAM143、QCAM145、SCAM147には出力先判定処理部130のCAM132に設定されたMACキー情報が再度設定されたり、複数個設定されたりする。また、キー情報のマスクが設定される場合もある。しかし、48ビットのMACアドレスに比べてキー情報は前述の通り13ビット程度と小さいため、本実施の形態のヘッダ処理部110は、従来技術におけるCAM容量の浪費を大幅に軽減することができる。
以上の一連の処理によりフロー識別条件の設定、フィルタ情報、QoS情報の設定および統計情報のリセットが実現される。
110 検索制御部
120 キー情報供給部
130 出力先判定処理部
140 フロー判定処理部
150 空きキー情報供給部
160 ヘッダ情報蓄積部
280 プロセッサ
10 制御端末
21 ヘッダ情報
22 出力回線情報
23 MACアドレス情報
24 出力先判定用ヘッダ情報
25 フロー判定情報
26 空きキー情報要求
27 フロー情報
Claims (11)
- 複数の入力回線と、複数の出力回線とが接続され、前記入力回線から入力した入力フレームのヘッダ情報から前記入力フレームの出力回線番号を判定し、前記出力回線番号に対応する前記出力回線に前記入力フレームを転送するためのフレーム中継装置において、
アドレスと、該アドレスに一対一に対応して該アドレスよりビット長が短いキー情報とを管理し、入力フレーム内の送信元アドレス及び宛先アドレスにそれぞれ対応する送信元キー情報及び宛先キー情報を判定するキー情報供給部と、
前記キー情報供給部が判定した宛先キー情報と、入力フレーム内の送信元アドレスと宛先アドレス以外の情報とに基づいて、出力回線番号を判定する出力先判定処理部と、
前記キー情報供給部が判定した送信元キー情報及び宛先キー情報と、入力フレームの入力回線番号、入力フレーム内の送信元アドレスと宛先アドレス以外の情報の内少なくとも1つの情報に基づいて、フロー情報を判定するフロー判定処理部と
を備えたフレーム中継装置。 - 前記キー情報供給部は、
フォワーディング・エントリ内の宛先アドレスと、フロー・エントリ内の送信元アドレス又は宛先アドレスとにそれぞれ対応するアドレスをエントリとして格納する第一のCAMと、
該エントリに対応する前記キー情報を格納するキー情報テーブルと
を備えた請求項1に記載のフレーム中継装置。 - 前記第一のCAMは、入力フレームの送信元アドレス又は宛先アドレスが入力されると、送信元アドレス又は宛先アドレスと一致するエントリを検索して一致したエントリのアドレスを出力し、
前記キー情報供給部は、前記キー情報テーブルから送信元アドレス又は宛先アドレスにそれぞれ対応する送信元キー情報又は宛先キー情報を読み出す請求項1に記載のフレーム中継装置。 - 前記出力先判定処理部は、
前記キー情報と、送信元アドレスと宛先アドレス以外の情報とが対応してエントリとして設定される第二のCAMと、
該エントリに対応した出力先を格納する出力先情報テーブルと
を備えた請求項1に記載のフレーム中継装置。 - 前記第二のCAMは、入力フレームの宛先キー情報及び送信元アドレスと宛先アドレス以外の情報を含めた情報が入力されると、該情報と一致するエントリを検索して一致したエントリのアドレスを出力し、
前記出力先判定処理部は、前記出力先情報テーブルから該アドレスに対応する出力先情報を読み出す請求項4に記載のフレーム中継装置。 - 前記第二のCAMは、入力フレームの送信元キー情報及び送信元アドレスと宛先アドレス以外の情報を含めた情報が入力されると、該情報と一致するエントリの有無を判定し、
前記出力先判定処理部は、一致するエントリの有無に基づきアドレスの学習要否を判定する請求項4に記載のフレーム中継装置。 - 前記フロー判定処理部は、
送信元キー情報及び宛先キー情報と、入力回線情報と送信元アドレスと宛先アドレス以外の情報の少なくとも1つの情報と、を含むフロー識別条件がエントリとして設定される第三のCAMと、
フレームの転送又は廃棄を指示する該エントリに対応するフィルタ情報、フレームの転送優先度を指示するQoS情報、統計情報のいずれか又は複数が格納されるフロー情報テーブルと
を備えた請求項1に記載のフレーム中継装置。 - 前記第三のCAMは、入力フレームに関するフロー識別条件が入力されると、該情報と一致するエントリを検索して一致したエントリのアドレスを出力し、
前記フロー判定処理部は、前記フロー情報テーブルの該アドレスからエントリを読み出す請求項7に記載のフレーム中継装置。 - 前記出力先判定処理部がアドレスの学習が必要と判定した場合、その通知を受信し、送信元アドレスに対応する空きのキー情報を獲得及び送信する空きキー情報供給部をさらに備え、
前記キー情報供給部及び前記出力先判定処理部は、獲得された空きのキー情報を含むエントリを記憶する請求項6に記載のフレーム中継装置。 - 前記キー情報供給部及び前記出力先判定処理部及び前記フロー判定処理部と接続され、入力フレーム内の情報の各部への転送、各部間のデータ転送、出力回線情報の出力を制御するための検索制御部をさらに備えた請求項1に記載のフレーム中継装置。
- 端末から入力されたアドレスを含む情報に基づき前記キー情報を求め、求めたキー情報を用いて前記キー情報供給部及び前記出力先判定処理部及び前記フロー判定処理部に記憶されるエントリを設定又はリセットするようにした請求項1に記載のフレーム中継装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291394A JP4392316B2 (ja) | 2004-10-04 | 2004-10-04 | フレーム中継装置 |
US11/207,799 US8265072B2 (en) | 2004-10-04 | 2005-08-22 | Frame switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004291394A JP4392316B2 (ja) | 2004-10-04 | 2004-10-04 | フレーム中継装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006108985A true JP2006108985A (ja) | 2006-04-20 |
JP2006108985A5 JP2006108985A5 (ja) | 2007-04-05 |
JP4392316B2 JP4392316B2 (ja) | 2009-12-24 |
Family
ID=36125459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004291394A Active JP4392316B2 (ja) | 2004-10-04 | 2004-10-04 | フレーム中継装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8265072B2 (ja) |
JP (1) | JP4392316B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010041644A (ja) * | 2008-08-08 | 2010-02-18 | Nippon Telegr & Teleph Corp <Ntt> | フロー判定方法、通信装置及びプログラム |
US8199756B2 (en) | 2007-03-20 | 2012-06-12 | Fujitsu Limited | Forwarding apparatus, forwarding method, and computer product |
JP2016001897A (ja) * | 2009-11-16 | 2016-01-07 | マーベル ワールド トレード リミテッド | 反復解析及び分類 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070153796A1 (en) * | 2005-12-30 | 2007-07-05 | Intel Corporation | Packet processing utilizing cached metadata to support forwarding and non-forwarding operations on parallel paths |
US8281360B2 (en) * | 2006-11-21 | 2012-10-02 | Steven Adams Flewallen | Control of communication ports of computing devices using policy-based decisions |
US7912050B2 (en) * | 2006-12-05 | 2011-03-22 | Electronics And Telecommunications Research Institute | Method for classifying downstream packet in cable modem termination system at head-end supporting channel bonding mode, and cable modem termination system |
JP2009290332A (ja) * | 2008-05-27 | 2009-12-10 | Fujitsu Ltd | 接続確認機能を有する伝送装置 |
US7590245B1 (en) * | 2008-09-10 | 2009-09-15 | Gutman Levitan | Anonymous communicating over interconnected networks |
JP5516142B2 (ja) * | 2010-06-30 | 2014-06-11 | 富士通株式会社 | 伝送システム、伝送装置、宛先管理装置、制御ユニット、伝送制御プログラム及び同プログラムを記録したコンピュータ読み取り可能な記録媒体 |
CN102377634B (zh) * | 2010-08-06 | 2014-02-05 | 北京乾唐视联网络科技有限公司 | 一种接入网设备的入网方法及*** |
US8798046B2 (en) * | 2010-12-22 | 2014-08-05 | Juniper Networks, Inc. | Methods and apparatus for providing unique MAC address to individual node for fibre channel over Ethernet (FCoE) traffic |
US9054863B2 (en) * | 2012-09-04 | 2015-06-09 | Rockwell Automation Asia Pacific Business Center Pte. Ltd. | Industrial protocol system authentication and firewall |
US9590897B1 (en) * | 2015-02-26 | 2017-03-07 | Qlogic Corporation | Methods and systems for network devices and associated network transmissions |
US10237192B2 (en) * | 2016-11-29 | 2019-03-19 | Google Llc | Apparatus and system for optimizing communication networks |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02308499A (ja) * | 1989-05-23 | 1990-12-21 | Toshiba Corp | 連想メモリ |
JPH0730554A (ja) | 1993-07-13 | 1995-01-31 | Nec Corp | アドレス変換方式 |
US6266705B1 (en) * | 1998-09-29 | 2001-07-24 | Cisco Systems, Inc. | Look up mechanism and associated hash table for a network switch |
US6570875B1 (en) * | 1998-10-13 | 2003-05-27 | Intel Corporation | Automatic filtering and creation of virtual LANs among a plurality of switch ports |
US6445709B1 (en) * | 1999-05-13 | 2002-09-03 | Advanced Micro Devices, Inc. | Method and apparatus for finding a match entry using receive port number embedded in the port vector |
US6778547B1 (en) * | 1999-05-21 | 2004-08-17 | Advanced Micro Devices, Inc. | Method and apparatus for improving throughput of a rules checker logic |
JP2003078549A (ja) | 2001-08-31 | 2003-03-14 | Hitachi Ltd | パケット転送方法およびその装置 |
US7058642B2 (en) * | 2002-03-20 | 2006-06-06 | Intel Corporation | Method and data structure for a low memory overhead database |
US7367052B1 (en) * | 2002-12-04 | 2008-04-29 | Cisco Technology, Inc. | Access list key compression |
-
2004
- 2004-10-04 JP JP2004291394A patent/JP4392316B2/ja active Active
-
2005
- 2005-08-22 US US11/207,799 patent/US8265072B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8199756B2 (en) | 2007-03-20 | 2012-06-12 | Fujitsu Limited | Forwarding apparatus, forwarding method, and computer product |
JP2010041644A (ja) * | 2008-08-08 | 2010-02-18 | Nippon Telegr & Teleph Corp <Ntt> | フロー判定方法、通信装置及びプログラム |
JP2016001897A (ja) * | 2009-11-16 | 2016-01-07 | マーベル ワールド トレード リミテッド | 反復解析及び分類 |
Also Published As
Publication number | Publication date |
---|---|
JP4392316B2 (ja) | 2009-12-24 |
US20060072565A1 (en) | 2006-04-06 |
US8265072B2 (en) | 2012-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9509639B1 (en) | Switch device having a plurality of processing cores | |
JP6938766B2 (ja) | パケット制御方法およびネットワーク装置 | |
US8265072B2 (en) | Frame switching device | |
US8005084B2 (en) | Mirroring in a network device | |
EP1351438B1 (en) | IP multicast replication process and apparatus therefore | |
US6574240B1 (en) | Apparatus and method for implementing distributed layer 3 learning in a network switch | |
US6504846B1 (en) | Method and apparatus for reclaiming buffers using a single buffer bit | |
US9755947B2 (en) | Hierarchical self-organizing classification processing in a network switch | |
US7738385B2 (en) | Mirroring of data in a network device | |
EP1662725B1 (en) | Cut-through switching in a network device | |
US20150023351A1 (en) | Method and apparatus for performing link aggregation | |
US6732184B1 (en) | Address table overflow management in a network switch | |
US20010048661A1 (en) | Method and apparatus for multi-protocol redundant router protocol support | |
JP2020074553A5 (ja) | ||
JP2000244571A (ja) | ネットワーク中継装置及びネットワーク中継方法 | |
JP2002508124A (ja) | 多層スイッチング・ネットワーク要素中でパケット・フィールドを置換するための機構 | |
JP2002314571A (ja) | スイッチングノードのための分類およびタグ付け規則 | |
JP5787061B2 (ja) | スイッチシステム、ラインカード、fdb情報の学習方法及びプログラム | |
US20070230469A1 (en) | Transmission apparatus | |
JP2006295938A (ja) | ネットワーク型ルーティング機構 | |
US6907036B1 (en) | Network switch enhancements directed to processing of internal operations in the network switch | |
JP2004320248A (ja) | 通信装置,輻輳回避方法および伝送システム | |
JP5518754B2 (ja) | ネットワークノード | |
JP5971072B2 (ja) | フレーム転送装置及びフレーム転送方法 | |
US11140078B1 (en) | Multi-stage prefix matching enhancements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4392316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |