JP3647390B2 - 電荷転送装置、固体撮像装置及び撮像システム - Google Patents
電荷転送装置、固体撮像装置及び撮像システム Download PDFInfo
- Publication number
- JP3647390B2 JP3647390B2 JP2001146482A JP2001146482A JP3647390B2 JP 3647390 B2 JP3647390 B2 JP 3647390B2 JP 2001146482 A JP2001146482 A JP 2001146482A JP 2001146482 A JP2001146482 A JP 2001146482A JP 3647390 B2 JP3647390 B2 JP 3647390B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- charge
- charge transfer
- region
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012546 transfer Methods 0.000 title claims description 162
- 238000003384 imaging method Methods 0.000 title claims description 70
- 239000004065 semiconductor Substances 0.000 claims description 100
- 239000000758 substrate Substances 0.000 claims description 45
- 230000003321 amplification Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 11
- 238000004364 calculation method Methods 0.000 description 6
- 239000002800 charge carrier Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003331 infrared imaging Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/1485—Frame transfer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
- H01L27/14818—Optical shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電荷転送装置および固体撮像装置、及び固体撮像装置を用いた撮像システムに関するものである。
【０００２】
【従来の技術】
従来の電荷転送装置には、ＣＣＤ（Charge Coupled Device）やＣＳＤ（Charge Sweep Device；特公昭６３−３８８６６号公報、特開平２−６３３１４号公報）があり、ともに主として固体撮像装置に応用されている。これらはともに、半導体上に形成されたＭＯＳダイオードで構成され、ＭＯＳのゲート電極電位制御によってできる半導体界面部近傍の空乏層に信号電荷が入力されるが、その転送の方法はＣＣＤとＣＳＤとでは異なる。すなわち、ＣＣＤは複数のＭＯＳダイオードが多段接続された構成になっており、各段毎にポテンシャル井戸が形成され、複数の独立した信号電荷がこれら複数のポテンシャル井戸に割り振られる。各段のＭＯＳのゲート電極を順次変えることでポテンシャル井戸の位置を順次移動し、その移動にしたがって上記複数の信号電荷を同時に転送する。ＣＳＤではやはり複数のＭＯＳダイオードを多段に接続するか、または１つのＭＯＳダイオードで構成されるが、ひとつのＣＳＤ転送路は１度にひとつの信号電荷を受け入れるだけであり、ＣＳＤ転送路全体でひとつのポテンシャル井戸を形成できるため転送できる最大電荷は大きい。電荷の転送はＭＯＳのゲート電極電位を順次変えることにより、ポテンシャル井戸におけるポテンシャル障壁位置を順次移動させて行う。
【０００３】
これらの電荷転送装置における転送中に混入する雑音としては半導体基板またはＭＯＳの界面部から発生する暗電流以外は少なく、ＣＣＤ、ＣＳＤとも低雑音の信号電荷転送が可能である。
【０００４】
【発明が解決しようとする課題】
しかしながら上記ＣＣＤ、ＣＳＤが固体撮像装置に使われる場合、以下のような課題があった。
【０００５】
ＣＣＤ固体撮像装置の中でもっとも広く用いられているインターライン方式のＣＣＤでは、光信号検出用フォトダイオードが２次元的に複数配列され、上記フォトダイオード列の間に信号電荷転送用のＣＣＤが配置される。この方式において感度を高めるためにフォトダイオード面積を広げるとＣＣＤ面積は狭めねばならない。一方、一列のフォトダイオードの各信号電荷は一列のＣＣＤにおける複数のポテンシャル井戸に一斉に送られた後に転送されるので、ＣＣＤが転送できるフォトダイオードひとつ当たりの最大電荷量は、ひとつのポテンシャル井戸を形成するＭＯＳダイオード一段の面積に比例する。したがってＣＣＤ面積を小さくすると、受け入れ可能な最大電荷量は制限される。フォトダイオードひとつ当たりの取り扱い最大信号電荷量は撮像装置のダイナミックレンジを決めるものであり、インターライン方式のＣＣＤは高感度設計と高ダイナミックレンジ設計とが裏腹の関係にあるという課題があった。
【０００６】
一方、ＣＳＤ固体撮像装置の構成は、インターライン方式のＣＣＤと同様、フォトダイオード列間にＣＳＤ電荷転送路が配置される。しかしこの場合は、一列のＣＳＤ全域でひとつのフォトダイオードの信号電荷を受け入れるので、ＣＳＤの転送路幅を狭めても、受け入れ可能な最大電荷量が制限されることは実際上なく、取り扱い最大電荷量はひとつのフォトダイオードの最大蓄積電荷量で決まる。よって、ＣＳＤ固体撮像装置ではフォトダイオード面積を広げることで、高感度化と高ダイナミックレンジ化とが同時に実現できる。しかるにＣＳＤは１度にひとかたまりの信号電荷しか転送できないので、その動作は必然的に線順次駆動となり、信号転送されるために選択された行にあるフォトダイオードの信号電荷は高速で転送することが要求される。特に動画用撮像装置の場合には一行の信号読み出し時間が規格で決まっており、この時間内にフォトダイオードの信号電荷をＣＳＤ転送路の出力端まで転送しきらなければならないという課題があった。
【０００７】
この課題を解決しようとして考えられたＣＳＤの電荷転送方法を図１２（ａ）〜図１２（ｅ）によって説明する。図１２（ａ）はＣＳＤの概略的断面図、図１２（ｂ）〜（ｅ）はその転送方法を説明するためのポテンシャル図である。図１２（ａ）において、１は半導体基板であり、ここではｐ型基板とする。２は絶縁膜、３はポリシリコン等で作られるゲート電極であり、半導体基板１，絶縁膜２，ゲート電極３でＭＯＳダイオードが形成されている。φ１，φ２，φ３，φ４，φ５は電極３に電位を供給する端子であり、それぞれ互いにある間隔をおいた位置で電位が供給されるようになっている。４はポリシリコン等で作られるゲート電極であり、半導体基板１，絶縁膜２，ゲート電極４でＭＯＳダイオードが形成されている。φｓは電極４に電位を供給する端子である。
【０００８】
図１２中の（ｂ），（ｃ），（ｄ），（ｅ）は電荷転送路すなわち上記ＭＯＳダイオードの下の半導体界面部近傍のポテンシャルを示しており、信号電荷Ｑsig が転送されていくようすを示している。この場合、転送される信号電荷担体は電子であり、図１２（ｂ）においては端子φ２，φ３，φ４，φ５は電極３の下の半導体基板１の界面が空乏化するのに十分な高い電位になる。この時、端子φ１は端子φ２よりも低い電位に設定され、電極３の端子φ１，φ２間には電位勾配が生じ、したがってこの下の転送路にも電位勾配ができるため、この場合にある電子は図１２中Ｘ方向にドリフト運動する。その後、図１２（ｃ），（ｄ），（ｅ）で示すように、電極３において電位勾配を与える場所を順次シフトしていくことにより、信号電荷はドリフト運動で移動していく。電極３の端に接する電極４には、端子φｓによって端子φ５よりもさらに高い電位が与えられることでその下の半導体界面部に深いポテンシャル井戸が形成されており、最終的に信号電荷はこの井戸に集められる。
【０００９】
以上説明したような電位勾配を用いたＣＳＤは、主として電荷の拡散によって電荷転送を行うＣＣＤよりも信号電荷の運動の速さは大きくとれるが、以下のような課題のために撮像装置に要求される十分高速な電荷転送を実現することは難しい。
【００１０】
（１）．ＭＯＳ電極−半導体界面間容量、半導体界面−半導体バルク間容量が直列接続した構造となっているため、ＭＯＳ電極に加えられた電位勾配に、この容量分割比をかけた値が転送路である半導体界面に加えられるだけである。この容量分割比は通常０．１から０．３程度と小さい。
【００１１】
（２）．ＭＯＳ電極に電位勾配を与えるとその部分にオーミック電流が流れるため大きな電位勾配をかけるのが難しい。
【００１２】
（３）．転送路である半導体界面部における電荷の易動度は半導体バルク中の易動度よりも小さい。
【００１３】
以上のような課題があるため、ＣＳＤは多量の信号電荷を扱うことが要求される赤外線撮像装置には広く使われてはいるものの、信号の読み出しスピードが速い可視域の撮像装置として使うことは困難であった。
【００１４】
【課題を解決するための手段】
以上述べたようなＣＣＤ、ＣＳＤの課題を解決するため、本発明における電荷転送装置は、一導電型の半導体基板と、該半導体基板中に形成され且つ該半導体基板と接合してダイオードを形成する、該半導体基板とは反対の導電型の電荷転送領域と、該電荷転送領域に信号電荷を入力するための信号電荷入力部と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該半導体基板に電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域にある信号電荷を転送してなるものである。
【００１５】
また本発明における電荷転送装置は、一導電型の半導体基板と、該半導体基板中に形成され該半導体基板とは反対の導電型のウエルと、該ウエル中に形成され且つ該ウエルと接合してダイオードを形成する、該ウエルとは反対の導電型の電荷転送領域と、該電荷転送領域に信号電荷を入力するための信号電荷入力部と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該ウエルに電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域にある信号電荷を転送してなるものである。
【００１６】
上記の構成の電荷転送装置においては、信号電荷出力部の電位と半導体基板又はウエルの電位とを適切な値に設定することで、電荷転送領域が完全に空乏化するように電荷転送領域の不純物濃度をあらかじめ制御することが望ましい。
【００１７】
上記電荷転送領域が完全空乏化した状態で信号電荷入力部から入力された信号電荷は、半導体基板又はウエルに電位勾配を与えることにより生じた電荷転送領域における電位勾配によってドリフト転送される。
【００１８】
上記電荷転送装置はＣＳＤと同じように、一度の転送動作で転送できるのはひとかたまりの信号電荷だけであるが、電荷転送路はＭＯＳダイオードの半導体界面ではなく電荷転送路側の領域が完全空乏化するＰＮ接合ダイオードであるため、半導体基板又はウエルに加えた電位勾配はそのまま電荷転送路における電位勾配となる。また、半導体の抵抗は、ＭＯＳのゲート電極として一般的なポリシリコンよりも十分に大きく設定できるため大きな電位勾配をかけやすい。さらに、埋め込み型ダイオード構造を採用することにより電荷転送路となる領域が半導体基板又はウエル内部に形成されれば、転送される信号電荷の易動度は半導体界面部における易動度よりも大きくなる。
【００１９】
このような効果があるため、本発明の電荷転送装置を固体撮像装置の電荷転送部として用いれば高速の線順次信号電荷転送を実現できるため、可視光動画用途にも対応可能である。しかもインターライン方式のＣＣＤ固体撮像装置と異なり、転送路を狭くしても実際上では取り扱い最大電荷量を制限することがないため、フォトダイオード面積を広くとることにより高感度、高ダイナミックレンジの固体撮像装置を提供することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００２１】
［第１の実施例］
図１（ａ）は本発明の電荷転送装置の第１の実施例を示す断面図、図１（ｂ）〜（ｅ）はその転送方法を示すポテンシャル図である。
【００２２】
図１（ａ）において、１はＰ型の半導体基板、２は半導体界面上の絶縁膜であり、図９と同じ符号を付している。５は電荷転送領域（電荷転送路）となる不純物濃度の小さいＮ型半導体領域、６は信号電荷入力部となるＮ型半導体領域、７はＮ型半導体領域６にある信号電荷担体（ここでは電子）を電荷転送領域となるＮ型半導体領域５へ転送入力するためのゲート電極、８はゲート電極７に電位を与えるための端子、９は転送されてきた信号電荷の信号電荷出力部となるＮ型半導体領域、１０は電荷転送領域となるＮ型半導体領域５にある電子を信号電荷出力部となるＮ型半導体領域９へ転送出力するためのゲート電極、１１はゲート電極１０に電位を与えるための端子、１２は信号電荷入力部となるＮ型半導体領域６の近傍に位置し、この位置における半導体基板に電位を与えるためのＰ型半導体領域、１３はＰ型半導体領域１２に電位を与えるための端子、１４は信号電荷出力部となるＮ型半導体領域９の近傍に位置し、この位置における半導体基板に電位を与えるためのＰ型半導体領域、１５はＰ型半導体領域１４に電位を与えるための端子である。
【００２３】
図１における（ｂ），（ｃ），（ｄ），（ｅ）は、信号電荷転送動作時の信号電荷入力部、電荷転送領域、信号電荷出力部におけるポテンシャル図であり、信号電荷Ｑsig が転送される様子を表している。転送される信号電荷は電子なので、電位が低いほど電子にとってのポテンシャルは高く描かれている。このポテンシャル図を用いて本実施例の信号電荷転送動作を説明する。なお、６は信号電荷入力部、５は電荷転送領域、９は信号電荷出力部として説明する。
【００２４】
図１（ｂ）は転送電荷である信号電荷担体（ここでは電子）がまだ信号電荷入力部６にある転送前の状態を示している。端子１３，１５は同じ電位が与えられていても、異なる電位が与えられていてもよいが、異なる電位が与えられる場合は端子１３の電位は端子１５の電位よりも低い電位とする。端子８には信号電荷入力部６と電荷転送領域５とが非導通となるような低い電位が与えられる。端子１１には信号電荷出力部９と電荷転送領域５とが導通となるような高い電位が与えられ、信号電荷出力部９は端子１５よりも十分に高い電位が設定されており、電荷転送領域５での信号電荷となる電子はすべて信号電荷出力部９に拡散またはドリフトによって流れ出され、電荷転送領域５は完全空乏化されるようにする。
【００２５】
図１（ｃ）は信号電荷Ｑsig が信号電荷入力部６から電荷転送領域５へと入力転送される様子を示す。この時、端子８には信号電荷入力部６と電荷転送領域５とが導通となるような高い電位が与えられて信号電荷の入力が行われる。なお、信号電荷入力部６は不純物濃度の小さい半導体領域であって、信号電荷担体（ここでは電子）が転送入力された後には完全空乏化するような構成としている。端子１１，１３，１５の電位は図１（ｂ）の状態と同じである。
【００２６】
図１（ｄ）は、信号電荷Ｑsig が信号電荷入力部６から信号電荷出力部９の方向へと電荷転送領域５の中を転送移動する様子を示す。この時、端子８は信号電荷入力用ゲート電極７がオフ状態になるような低い電位とし、また端子１３の電位は端子１５の電位よりも低い電位に設定する。この状態においては、半導体基板１には端子１３から端子１５に沿って電位勾配が生ずるが、この電位勾配は完全空乏化している電荷転送領域５にもそのまま現われるので、この電荷転送領域上にある信号電荷Ｑsig はこの電位勾配によってドリフト運動し、最終的には信号電荷出力部９に到達する。
【００２７】
図１（ｅ）は信号電荷出力部９に転送された信号電荷が蓄積された様子を示す。ゲート電極１０の下を通って信号電荷Ｑsig が信号電荷出力部９に蓄積されると、端子１１の電位は下がり信号電荷出力部９と電荷転送領域５とが非導通となり、信号電荷転送が完了する。
【００２８】
以上説明した本実施例において、信号電荷出力部は転送動作前に電荷転送領域の信号電荷を全部ここに掃き出すことができ、また転送動作によって転送された信号電荷を蓄積できる手段であれば、信号電荷出力部たるＮ型半導体領域をフローティングディフュージョン構造として、転送された信号電荷による電位変化（電圧（信号）；別形態の電気信号となる。）を検知する手段と接続する構成であっても、またＣＣＤの信号電荷入力部としてさらにＣＣＤ転送されるような構成であっても、またゲート電極１０がなく信号電荷出力部９が電荷転送領域５と直接接続するような構成であってもよい。別形態の電気信号としては電圧信号の他に電流信号等がある。
【００２９】
［第２の実施例］
図２は本発明の電荷転送装置の第２の実施例を示す断面図であり、同図において、１６はＮ型の半導体基板、１７は半導体基板１６に電位を与えるための端子、１８は半導体基板１６中に形成されたＰ型のウエルである。図２においては図１と同じ部分については同一の番号を付して説明は省略する。本実施例では、端子１７にはＰ型ウエル１８とＮ型基板１６とが逆バイアスとなるように、端子１３，１５のいずれの電位よりも高い電位が設定されているが、Ｐ型のウエル１８中に形成された電荷転送装置の構成、動作は第１の実施例と同じである。
【００３０】
本実施例においては、Ｎ型基板とＰ型ウエルとは電気的に分離されるので、電荷転送装置が形成されるＰ型ウエル以外の場所に別の電気的素子を独立に形成することができる。
【００３１】
［第３の実施例］
図３（ａ）は本発明の電荷転送装置の第３の実施例を示す断面図、図３（ｂ）〜（ｄ）はその転送方法を示すポテンシャル図である。
【００３２】
図３（ａ）において、１９および２０は電荷転送領域５の近傍に位置し、Ｐ型基板１とオーミックコンタクトをとるためのＰ型の半導体領域であり、電荷転送方向（図中Ｘ方向）に向かって順に並んだ場所にある。図３（ａ）では半導体領域１９，２０は電荷転送領域５と重なっているが、これらを点線で示したのは、図３の紙面垂直方向に電荷転送領域５とは少しずれたところに位置していることを表すためである。端子２１および２２はそれぞれ半導体領域１９，２０に電位を与えるための端子である。図３（ａ）においては、図１と同じ部分については同一の番号を付して説明は省略する。
【００３３】
本実施例における、信号電荷入力動作、出力部の動作は第１の実施例と同じなので説明を省力し、電荷転送時の動作を、この時の電位ポテンシャル図である図３の（ｂ），（ｃ）（ｄ）を使って説明する。
【００３４】
図３（ｂ）は信号電荷入力後のポテンシャル図であり、端子２１，２２，１５は同電位、端子１３にはこれらの電位よりも低い電位が供給され、半導体領域１２から半導体領域１９にわたる電位勾配により信号電荷が転送される様子を示している。電位勾配の位置は以下順次変わり、図３（ｃ）では半導体領域１９と半導体領域２０との間で電位勾配が生じ、図３（ｄ）では領域２０と領域１４との間で電位勾配が生ずるように、端子１３，１５，２１，２２の電位を変化させている。このように信号電荷が位置する場所に局所的に電位勾配を与えれば、供給する電位差が同じであれば、第１の実施例と比べて大きな電位勾配によって電荷転送を行えるので、より高速の信号電荷転送を実現できる。なお本実施例は第２の実施例のようにＮ型半導体基板中のＰ型ウエルで実現することも当然可能である。
【００３５】
以上説明した、第１、第２、第３の実施例においては、電荷転送路（電荷転送領域）は半導体界面部に接するＮ型半導体領域としているが、半導体界面部近傍は基板またはウエルと同じＰ型の半導体層とし、電荷転送路となるＮ型半導体領域は半導体基板に埋め込まれた構造を採用してもよい。この埋め込み型構造の場合には電荷転送路が半導体界面に接する場合よりも信号電荷の易動度が高いので、より速い電荷転送ができるうえ、電荷転送中に電荷転送路から発生する暗電流の発生が小さくできるのでノイズの小さい信号電荷が得られる。
【００３６】
また、以上の実施例においては、すべて電荷転送路はＮ型半導体領域、転送される信号電荷は電子としているが、半導体のＰ型、Ｎ型を逆に形成、与える電位の極性も逆に設定し、転送される信号電荷をホールとしてもよい。
【００３７】
［第４の実施例］
本発明の第４の実施例は上記で説明した第２の電荷転送による固体撮像装置であり、この固体撮像装置の回路を図４に示し、そして断面構造を図５、図６に示す。なお、図４、図５、図６において、図１、図２、図３と同じ部分については同一の番号を付して詳しい説明は省略する。
【００３８】
図４における固体撮像装置は単位画素が２次元的に配列され、その画素列の間に電荷転送領域５が配列されるものであり、これらの画素領域はＰ型ウエル１８中に形成されているが、ここでは説明の簡単化のため２×２画素で示されている。Ｐ型ウエル１８の電位は図中の下辺における領域１２と上辺における領域１４から供給され、領域１２と領域１４との間のＰ型ウエル１８の電位はウエル抵抗２７を介して設定される。２６は入射光によって発生した信号電荷担体（ここでは電子）を蓄積する領域６とＰ型ウエル１８とで形成されるフォトダイオードである。２５は電荷転送領域５とＰ型ウエル１８とで形成されるダイオードを表す。画素２３は領域６，ゲート電極７（ゲート電極７、領域６、領域５の一部でＭＯＳスイッチを構成する。），フォトダイオード２６で構成されている。２８は配列された画素を１行づつ選択していくための垂直シフトレジスタであり、その出力２４−１，２４−２はそれぞれ１行目および２行目の画素における転送用ゲート電極７に接続されている。
【００３９】
ゲート電極７をＨレベルとして領域６から領域（電荷転送領域）５に転送された信号電荷は領域９に転送される。ゲート電極１０は領域５の一部と領域９とでＭＯＳスイッチを構成している。領域９はここではフローティングディフュージョンである。２９は領域９とＰ型ウエル１８との間に形成されるダイオードを示す。以上が光電変換画素領域およびここから転送される信号電荷出力部の構成である。
【００４０】
次に、上記信号電荷出力部に転送出力された画素の信号電荷を撮像信号として読み出すための読み出し回路の構成について説明する。３０はそのゲートが電荷出力部となる領域９と接続するソースフォロワアンプ用ＭＯＳトランジスタ、３１は定電流供給用ＭＯＳトランジスタ、３３は領域９をリセットするためのＭＯＳトランジスタである。３５は電源電位供給線であり、ＭＯＳトランジスタ３０のドレイン部およびＭＯＳトランジスタ３３のドレイン部と接続する。３２はＭＯＳトランジスタ３１のゲートに電位を供給するための端子であり、ＭＯＳトランジスタ３１が定電流源として動作するようその電位が設定されている。３４はＭＯＳトランジスタ３３のゲートにパルスを供給するための端子、３６はＭＯＳトランジスタ３０とＭＯＳトランジスタ３１とで形成されるソースフォロワの出力信号線である。３７は上記ソースフォロワのリセット出力電圧を蓄積するための蓄積容量、３８はリセットレベルに信号が上乗せされた上記ソースフォロワ出力電圧を蓄積するための蓄積容量、３９，４０はそれぞれ出力信号線３６と蓄積容量３７、出力信号線３６と蓄積容量３８とをスイッチするためのＭＯＳトランジスタ、４１，４２はそれぞれＭＯＳトランジスタ３９，４０のゲートにパルスを供給するための端子、４３，４４はそれぞれ蓄積容量３７，３８に蓄積された電圧が導かれる水平出力線、４５，４６はそれぞれ蓄積容量３７と水平出力線４３、蓄積容量３８と水平出力線４４との導通を制御するためのＭＯＳトランジスタ、４７，４８はそれぞれ水平出力線４３、水平出力線４４をリセットするためのＭＯＳトランジスタ、４９はＭＯＳトランジスタ４７，４８のゲートにパルスを供給するための端子、５０は水平出力線４３，４４のリセット電位を供給する端子、５１は各列毎の蓄積容量を順次選択走査するための水平シフトレジスタ、５２−１，５２−２は水平シフトレジスタ５１の出力であり、それぞれ１列目のＭＯＳトランジスタ４５と４６のゲート、２列目のＭＯＳトランジスタ４５と４６のゲートに接続されている。５３は水平出力線４３の電位と水平出力線４４の電位との差分電圧をとって出力するための差動アンプ、５４は差動アンプ５３の出力端子である。
【００４１】
図４におけるＭＯＳトランジスタはここではすべてＮ型ＭＯＳトランジスタとしており、そのゲートがＨｉｇｈレベルの時に導通、Ｌｏｗレベルの時に非導通状態となる。また読み出し回路におけるＭＯＳトランジスタは、Ｐ型ウエル１８とは電気的に独立した別のＰ型ウエル中に形成されている。
【００４２】
図５は、本実施例の画素および電荷転送領域の横方向の断面を示すものであり、同図において、５８はＰ型ウエル領域１８の界面に設けられたＰ型の半導体層であって、Ｐ型ウエル領域１８と電気的に導通しており、光信号電荷を蓄積する領域６および電荷転送領域５がともに半導体中に埋め込まれた構造となるようにしている。５９は信号電荷転送領域５への光入射をさえぎるための遮光層である。信号電荷は図５の紙面垂直方向に転送される。
【００４３】
図６は、本実施例の電荷転送領域の縦方向すなわち転送方向の断面を示すものである。すでに説明した部分については同一の番号を付して説明は省略する。
【００４４】
次に、図４の固体撮像装置の動作を図７を用いて説明する。図７はパルスタイミングチャートであり、記号φのあとにつけた番号は図４における端子の番号を示している。また動作タイミングに従い、Ｔ１からＴ６で区分される期間は、ある特定の動作期間であることを表す。なお端子１３には常に一定の電位が供給されるので、図７には明記していない。
【００４５】
図７におけるＴ１期間は電荷出力部となる領域９と電荷転送領域５のリセット期間であり、領域９はＭＯＳトランジスタ３３を通じて高い電位である電源線と導通している。この時、電荷転送領域５にある信号電荷たる電子はゲート電極１０の下のチャンネルを通って領域９に掃き出され、領域５は完全空乏化される。
【００４６】
次のＴ２期間はノイズ読み出し期間であり、この期間は端子１１，３４がＬｏｗレベルになり、領域９は浮遊状態となる。領域９の電位はＴ１期間におけるリセット動作により電源線電位を保っており、ＭＯＳトランジスタ３０，３１で形成されるソースフォロワのリセット出力電位がＭＯＳトランジスタ３９を通して蓄積容量３７に蓄積される。このソースフォロワのリセット出力電位は、各列にあるＭＯＳトランジスタ３０のしきい電圧値のばらつきのため各列毎に異なる。またひとつのソースフォロワをとってみても、領域９の容量に依存した熱雑音いわゆるｋＴＣノイズがあるため、繰り返されるＴ２期間の動作のたびに異なるリセット出力電位を生ずる。
【００４７】
次のＴ３期間は画素における電荷入力部となる領域６に蓄積された信号電荷を電荷転送領域５に転送入力する期間である。この動作は垂直シフトレジスタ２８によって選択された行のゲート電極７にパルスをかけることで行う。引き続くＴ４は電荷転送期間である。端子１５には端子１３よりも高い電位が与えられ、信号電荷担体（ここでは電子）は図４においては上の方向にドリフト移動していき、最終的にはゲート１０の下を通って領域９に出力される。
【００４８】
次のＴ５期間は信号読み出し期間である。電荷出力部の領域９にはＴ２期間におけるリセット状態に転送された信号電荷が上乗せされている。よってソースフォロワの出力信号線３６にはノイズレベルに信号分が上乗せされた出力が出ており、この電圧がＭＯＳトランジスタ４０を通して蓄積容量３８に蓄積される。期間Ｔ６は水平走査期間であり、水平出力線４３，４４がリセット用ＭＯＳトランジスタ４７，４８を通してリセットされた後、水平シフトレジスタ５１に選択された列の蓄積容量３７，３８に蓄積された電圧がそれぞれ水平出力線４３，４４に導かれ、差動アンプ５３に入力されるので、差動アンプ５３からはノイズレベルが差し引かれた純粋な信号電圧のみが出力される。
【００４９】
垂直シフトレジスタが一段進むごとに上述した一連の動作が繰り返され、最終的にはすべての行の画素信号が読み出されることで撮像信号が形成される。
【００５０】
本実施例では、各列に設けたソースフォロワによって転送された信号電荷を電圧信号に変換しているが、ソースフォロワ以外のアンプを用いてもよいし、またノイズ除去方式としてクランプ回路等の方式を用いてもよい。すなわち読み出し回路系については、転送された画素の信号電荷を電気信号に変換し、これを順次読み出して撮像信号を形成できれば、どんな読み出し回路系を用いてもよい。
【００５１】
以上説明した本実施例では画素のフォトダイオード面積を広く設計することにより、広ダイナミックレンジ、高感度を同時に実現でき、また本実施例では埋め込み型フォトダイオードおよび埋め込みダイオードによる転送領域が形成されているので、暗電流によるノイズの発生が小さく、また高速の電荷転送により動画にも対応した固体撮像装置を提供することができる。さらに本実施例の固体撮像装置については、ＭＯＳダイオードを使った電荷転送素子は使われていなく、読み出し回路はＭＯＳトランジスタのみで構成できる。よって、この固体撮像装置はＣＣＤプロセスではなく、簡単なＣＭＯＳプロセスをもとに製造ができるので、製造コストが安価にできる。
【００５２】
［第５の実施例］
本発明の第５の実施例は上記で説明した第２の実施例の電荷転送による固体撮像装置のひとつの例であり、これを図８に示す。図８において、図１、図２、図３、図４と同じ部分については同一の番号を付して詳しい説明は省略する。
【００５３】
図８において、５５は転送された信号電荷を水平転送するための水平ＣＣＤ、５６は水平ＣＣＤ５５から出力される信号電荷量を検知し電気信号として出力するためのアンプ、５７はアンプ５６の出力端子である。画素および電荷転送領域の構成は第４の実施例と同じであるが、電荷出力部９はフローティングディフュージョンではなく、電荷がない時には完全空乏化し、水平ＣＣＤ５５のゲート電極によって形成される空乏層に転送することのできる水平ＣＣＤ５５への入力部である。本実施例は画素信号の垂直方向電荷転送動作は第４の実施例と同じであるが、ノイズ読み出しはなく、転送された画素信号電荷をそのまま水平ＣＣＤに入力し、水平転送にしたがって出力端子５７から撮像信号を得るものである。
【００５４】
本実施例では画素のフォトダイオード面積を広く設計することにより、広ダイナミックレンジ、高感度を同時に実現でき、また高速の垂直電荷転送により可視光の動画にも対応した固体撮像装置を提供することができる。また本実施例では信号電荷を水平ＣＣＤによって転送するため、読み出し回路から発生するノイズの発生が小さい低ノイズ信号を得ることができる。
【００５５】
［第６の実施例］
本発明の第６の実施例は、上記で説明した第２の実施例による電荷転送を増幅型固体撮像装置に応用したものである。増幅型固体撮像装置とは、受光画素に蓄積された信号電荷を画素部に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのものであり、増幅用トランジスタとしてSITを使ったSIT型イメージセンサ（A．Yusa、J．Nishizawa et al., “SIT image sensor: Design consideration and characteristics,” IEEE trans. Vol. ED-33, pp.735-742, June 1986.）、バイポーラトランジスタを使ったBASIS (N.Tanaka et al., “A 310K pixel bipolar imager (BASIS),” IEEE Trans. Electron Devices, vol.35, pp. 646-652, may 1990)、制御電極が空乏化するJFETを使ったCMD (中村ほか“ゲート蓄積型MOSフォトトランジスタイメージセンサ”,テレビ学会誌,41,11,pp.1075-1082 Nov．，1987)、MOSトランジスタを使ったCMOSセンサ (S.K.Mendis, S.E.Kemeny and E.R.Fossum, “A 128 ×128 CMOS active image sensor for highly integrated imaging systems,” in IEDM Tech. Dig., 1993, pp. 583-586.) などがある。
【００５６】
図９，１０は本発明の第６の実施例を説明するためのものであり、同図において図１〜８と同一の部材には同じ番号を付し、説明を省略する。図９において、６０は上記増幅型撮像装置の信号増幅部であり、増幅トランジスタの制御電極には、転送路５によって転送された信号電荷が導かれる。６１は信号増幅部６０において増幅された信号を出力するための出力線であり、６１−１、６１−２はそれぞれ一列目の出力線、二列目の出力線を示す。６２は信号増幅部６０の駆動線であり、６２−１、６２−２はそれぞれ一行目、二行目の駆動線を示す。６３は出力線６１から出力された信号を水平走査にしたがって最終アンプに出力するための読み出し回路であり、増幅部６０から出力される信号の特性に応じて、様々なタイプの読み出し回路がありうるが、図９においては、図４で示した読み出し回路を想定し、最終アンプには差動アンプ５３を用いている。
【００５７】
図１１は増幅部６０をCMOSセンサタイプとした時の、転送路５と６０との接続構造を表した図である。同図において、６４はフローティングディフージョン（FD部）、６５はFD部６４をリセットするためのMOSトランジスタ、６６はそのゲートがFD部６４と接続している増幅用トランジスタ、６７は出力線６１と増幅用トランジスタ６４との出力部とを接続し、出力行を選択するためのスイッチMOSトランジスタ、６８は電源線であり、増幅用トランジスタ６６の電源線とリセット用トランジスタ６５のリセット電源線とを兼ねている。リセット用トランジスタ６５、選択用トランジスタ６７のゲートはそれぞれ駆動線６２のうちのひとつであり、垂直シフトレジスタ２８の走査にしたがってパルスが印加される。
【００５８】
次に信号増幅部６０の動作の簡単な説明を行う。まず増幅部６０は選択用トランジスタ６７がON状態となることによって選択される。この状態でリセットMOSトランジスタのゲートにパルスが印加されてFD部６４がリセットされる。出力線６１には、読み出し回路６３から定電流が供給されるため、増幅用MOSトランジスタ６６はソースフォロワ動作をし、FD部６４すなわち増幅用MOSトランジスタ６６のゲートの電位に応じた電位が出力線６１に現れるが、この電位は読み出し回路６３のリセットレベル蓄積部に保持される。次に信号転送パルスが選択行の駆動線２４に印加され、選択されているFD部６４に信号電荷が転送されるが、この時、電源端子１３，１５に加えられる電位によってP型ウエル１８には電位勾配がつけられ、信号電荷転送は速やかにおこなわれる。出力線６１にはリセットレベル電位に信号電圧分が上乗せされた電位が現れ、この電位は読み出し回路６３の（リセット＋信号）レベル蓄積部に保持される。この後、水平走査回路５１にしたがって、読み出し回路６３に保持された信号が差動アンプ５３に順次送られ、出力端子からはノイズすなわちリセットレベルのばらつき分を含まない信号が出力される。
【００５９】
本実施例を説明する図９では、ひとつのFD、ひとつの増幅部は２つの画素を担っているが、一般には２つ以上の複数画素を担うものに適用できる。
【００６０】
本実施例によれば、複数のフォトダイオード画素が共通の１つのFDに集められ、増幅部の数も画素数より少ない数で構成できるため、１画素にひとつの増幅部を持つ従来の増幅型撮像装置に比べ、FDの容量をふやさず、フォトダイオードの開口面積を大きくとれるため、高感度の撮像装置を提供できる。
【００６１】
以上説明した第４乃至第６の実施例では、画素および電荷転送領域がウエル内に形成された第２実施例の構成が使われているが、これらが第１実施例のように半導体基板に形成されていても、また第３実施例のように電位勾配をかける場所を電荷転送路に沿って順次移動させるような構成にしてもよい。また画素信号電荷は一方向に転送されるだけでなく、電荷転送路の電位勾配の方向設定によって上下２方向どちらにも転送できるようにし、電荷出力部９を電荷転送領域５の両端に設ける構成にしてもよい。
【００６２】
［第７の実施例］
図１１に基づいて、上記で説明した 実施例4乃至６で説明した固体撮像装置を用いた撮像システムについて説明する。
【００６３】
図１１において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像装置１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像装置、１０５は、固体撮像装置１０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、１０６は固体撮像装置１０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は固体撮像装置４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に、各種タイミング信号を出力するタイミング発生部、１０９は各種演算と撮像システム全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶する為のメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信する為のインターフェース部である。
【００６４】
次に、前述の構成における撮影時の撮像システムの動作について説明する。
【００６５】
バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。
【００６６】
それから、露光量を制御する為に、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像撮像１０４から出力された信号はＡ／Ｄ変換器１０６で変換された後、信号処理部１０７に入力される。
【００６７】
そのデータを基に露出の演算を全体制御・演算部１０９で行う。
【００６８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞りを制御する。
【００６９】
次に、固体撮像撮像１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【００７０】
そして、合焦が確認された後に本露光が始まる。
【００７１】
露光が終了すると、固体撮像素子１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部に書き込まれる。
【００７２】
その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。
【００７３】
また、外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、低ノイズで高速の信号電荷転送を行う電荷転送装置を実現することができる。また本発明の電荷転送装置による画素からの信号電荷を転送する構成を採用することで、可視光の動画にも対応できる速さで駆動する高感度、高ダイナミックレンジの固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の電荷転送装置を説明する図である。
【図２】本発明の第２実施例の電荷転送装置を説明する図である。
【図３】本発明の第３実施例の電荷転送装置を説明する図である。
【図４】本発明の第４実施例の固体撮像装置を説明する回路図である。
【図５】本発明の第４実施例の固体撮像装置を説明する断面構造図である。
【図６】本発明の第４実施例の固体撮像装置を説明する断面構造図である。
【図７】本発明の第４実施例の固体撮像装置の動作を説明するタイミングチャート図である。
【図８】本発明の第５実施例の固体撮像装置を説明する回路図である。
【図９】本発明の第６実施例の固体撮像装置を説明する回路図である。
【図１０】本発明の第４実施例の固体撮像装置の信号増幅部を説明する回路図である。
【図１１】第４乃至第６実施例の固体撮像装置を用いた撮像システムを説明する図である。
【図１２】従来の電荷転送装置の動作を説明するための図である。
【符号の説明】
１ 半導体基板
２ 絶縁体膜
３ ゲート電極
４ ゲート電極
５ 電荷転送領域
６ 信号電荷入力部
７ ゲート電極
８ パルス入力端子
９ 信号電荷出力部
１０ ゲート電極
１１ パルス入力端子
１２ 半導体基板への電位供給部
１３ 電位供給端子
１４ 半導体基板への電位供給部
１５ 電位供給端子
１６ 半導体基板
１７ 電位供給端子
１８ ウエル領域
１９ 半導体基板への電位供給部
２０ 半導体基板への電位供給部
２１ 電位供給端子
２２ 電位供給端子
２３ 画素
２４−１，２４−２ パルス供給線
２５ ダイオード
２６ フォトダイオード
２７ ウエル抵抗
２８ 垂直シフトレジスタ
２９ ダイオード
３０ 増幅用ＭＯＳトランジスタ
３１ 定電流供給用ＭＯＳトランジスタ
３２ パルス供給端子
３３ リセット用ＭＯＳトランジスタ
３４ パルス供給端子
３５ 電源線
３６ ソースフォロワ出力線
３７ 信号蓄積容量
３８ 信号蓄積容量
３９ ＭＯＳトランジスタ
４０ ＭＯＳトランジスタ
４１ パルス供給端子
４２ パルス供給端子
４３ 水平出力線
４４ 水平出力線
４５ ＭＯＳトランジスタ
４６ ＭＯＳトランジスタ
４７ ＭＯＳトランジスタ
４８ ＭＯＳトランジスタ
４９ パルス供給端子
５０ 電位供給端子
５１ 水平シフトレジスタ
５２−１，５２−２ 水平シフトレジスタ出力線
５３ 差動アンプ
５４ 出力端子
５５ 水平ＣＣＤ
５６ アンプ
５７ 出力端子
５８ ウエル１８と同じ導電型の半導体層
５９ 遮光層
【発明の属する技術分野】
本発明は電荷転送装置および固体撮像装置、及び固体撮像装置を用いた撮像システムに関するものである。
【０００２】
【従来の技術】
従来の電荷転送装置には、ＣＣＤ（Charge Coupled Device）やＣＳＤ（Charge Sweep Device；特公昭６３−３８８６６号公報、特開平２−６３３１４号公報）があり、ともに主として固体撮像装置に応用されている。これらはともに、半導体上に形成されたＭＯＳダイオードで構成され、ＭＯＳのゲート電極電位制御によってできる半導体界面部近傍の空乏層に信号電荷が入力されるが、その転送の方法はＣＣＤとＣＳＤとでは異なる。すなわち、ＣＣＤは複数のＭＯＳダイオードが多段接続された構成になっており、各段毎にポテンシャル井戸が形成され、複数の独立した信号電荷がこれら複数のポテンシャル井戸に割り振られる。各段のＭＯＳのゲート電極を順次変えることでポテンシャル井戸の位置を順次移動し、その移動にしたがって上記複数の信号電荷を同時に転送する。ＣＳＤではやはり複数のＭＯＳダイオードを多段に接続するか、または１つのＭＯＳダイオードで構成されるが、ひとつのＣＳＤ転送路は１度にひとつの信号電荷を受け入れるだけであり、ＣＳＤ転送路全体でひとつのポテンシャル井戸を形成できるため転送できる最大電荷は大きい。電荷の転送はＭＯＳのゲート電極電位を順次変えることにより、ポテンシャル井戸におけるポテンシャル障壁位置を順次移動させて行う。
【０００３】
これらの電荷転送装置における転送中に混入する雑音としては半導体基板またはＭＯＳの界面部から発生する暗電流以外は少なく、ＣＣＤ、ＣＳＤとも低雑音の信号電荷転送が可能である。
【０００４】
【発明が解決しようとする課題】
しかしながら上記ＣＣＤ、ＣＳＤが固体撮像装置に使われる場合、以下のような課題があった。
【０００５】
ＣＣＤ固体撮像装置の中でもっとも広く用いられているインターライン方式のＣＣＤでは、光信号検出用フォトダイオードが２次元的に複数配列され、上記フォトダイオード列の間に信号電荷転送用のＣＣＤが配置される。この方式において感度を高めるためにフォトダイオード面積を広げるとＣＣＤ面積は狭めねばならない。一方、一列のフォトダイオードの各信号電荷は一列のＣＣＤにおける複数のポテンシャル井戸に一斉に送られた後に転送されるので、ＣＣＤが転送できるフォトダイオードひとつ当たりの最大電荷量は、ひとつのポテンシャル井戸を形成するＭＯＳダイオード一段の面積に比例する。したがってＣＣＤ面積を小さくすると、受け入れ可能な最大電荷量は制限される。フォトダイオードひとつ当たりの取り扱い最大信号電荷量は撮像装置のダイナミックレンジを決めるものであり、インターライン方式のＣＣＤは高感度設計と高ダイナミックレンジ設計とが裏腹の関係にあるという課題があった。
【０００６】
一方、ＣＳＤ固体撮像装置の構成は、インターライン方式のＣＣＤと同様、フォトダイオード列間にＣＳＤ電荷転送路が配置される。しかしこの場合は、一列のＣＳＤ全域でひとつのフォトダイオードの信号電荷を受け入れるので、ＣＳＤの転送路幅を狭めても、受け入れ可能な最大電荷量が制限されることは実際上なく、取り扱い最大電荷量はひとつのフォトダイオードの最大蓄積電荷量で決まる。よって、ＣＳＤ固体撮像装置ではフォトダイオード面積を広げることで、高感度化と高ダイナミックレンジ化とが同時に実現できる。しかるにＣＳＤは１度にひとかたまりの信号電荷しか転送できないので、その動作は必然的に線順次駆動となり、信号転送されるために選択された行にあるフォトダイオードの信号電荷は高速で転送することが要求される。特に動画用撮像装置の場合には一行の信号読み出し時間が規格で決まっており、この時間内にフォトダイオードの信号電荷をＣＳＤ転送路の出力端まで転送しきらなければならないという課題があった。
【０００７】
この課題を解決しようとして考えられたＣＳＤの電荷転送方法を図１２（ａ）〜図１２（ｅ）によって説明する。図１２（ａ）はＣＳＤの概略的断面図、図１２（ｂ）〜（ｅ）はその転送方法を説明するためのポテンシャル図である。図１２（ａ）において、１は半導体基板であり、ここではｐ型基板とする。２は絶縁膜、３はポリシリコン等で作られるゲート電極であり、半導体基板１，絶縁膜２，ゲート電極３でＭＯＳダイオードが形成されている。φ１，φ２，φ３，φ４，φ５は電極３に電位を供給する端子であり、それぞれ互いにある間隔をおいた位置で電位が供給されるようになっている。４はポリシリコン等で作られるゲート電極であり、半導体基板１，絶縁膜２，ゲート電極４でＭＯＳダイオードが形成されている。φｓは電極４に電位を供給する端子である。
【０００８】
図１２中の（ｂ），（ｃ），（ｄ），（ｅ）は電荷転送路すなわち上記ＭＯＳダイオードの下の半導体界面部近傍のポテンシャルを示しており、信号電荷Ｑsig が転送されていくようすを示している。この場合、転送される信号電荷担体は電子であり、図１２（ｂ）においては端子φ２，φ３，φ４，φ５は電極３の下の半導体基板１の界面が空乏化するのに十分な高い電位になる。この時、端子φ１は端子φ２よりも低い電位に設定され、電極３の端子φ１，φ２間には電位勾配が生じ、したがってこの下の転送路にも電位勾配ができるため、この場合にある電子は図１２中Ｘ方向にドリフト運動する。その後、図１２（ｃ），（ｄ），（ｅ）で示すように、電極３において電位勾配を与える場所を順次シフトしていくことにより、信号電荷はドリフト運動で移動していく。電極３の端に接する電極４には、端子φｓによって端子φ５よりもさらに高い電位が与えられることでその下の半導体界面部に深いポテンシャル井戸が形成されており、最終的に信号電荷はこの井戸に集められる。
【０００９】
以上説明したような電位勾配を用いたＣＳＤは、主として電荷の拡散によって電荷転送を行うＣＣＤよりも信号電荷の運動の速さは大きくとれるが、以下のような課題のために撮像装置に要求される十分高速な電荷転送を実現することは難しい。
【００１０】
（１）．ＭＯＳ電極−半導体界面間容量、半導体界面−半導体バルク間容量が直列接続した構造となっているため、ＭＯＳ電極に加えられた電位勾配に、この容量分割比をかけた値が転送路である半導体界面に加えられるだけである。この容量分割比は通常０．１から０．３程度と小さい。
【００１１】
（２）．ＭＯＳ電極に電位勾配を与えるとその部分にオーミック電流が流れるため大きな電位勾配をかけるのが難しい。
【００１２】
（３）．転送路である半導体界面部における電荷の易動度は半導体バルク中の易動度よりも小さい。
【００１３】
以上のような課題があるため、ＣＳＤは多量の信号電荷を扱うことが要求される赤外線撮像装置には広く使われてはいるものの、信号の読み出しスピードが速い可視域の撮像装置として使うことは困難であった。
【００１４】
【課題を解決するための手段】
以上述べたようなＣＣＤ、ＣＳＤの課題を解決するため、本発明における電荷転送装置は、一導電型の半導体基板と、該半導体基板中に形成され且つ該半導体基板と接合してダイオードを形成する、該半導体基板とは反対の導電型の電荷転送領域と、該電荷転送領域に信号電荷を入力するための信号電荷入力部と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該半導体基板に電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域にある信号電荷を転送してなるものである。
【００１５】
また本発明における電荷転送装置は、一導電型の半導体基板と、該半導体基板中に形成され該半導体基板とは反対の導電型のウエルと、該ウエル中に形成され且つ該ウエルと接合してダイオードを形成する、該ウエルとは反対の導電型の電荷転送領域と、該電荷転送領域に信号電荷を入力するための信号電荷入力部と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該ウエルに電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域にある信号電荷を転送してなるものである。
【００１６】
上記の構成の電荷転送装置においては、信号電荷出力部の電位と半導体基板又はウエルの電位とを適切な値に設定することで、電荷転送領域が完全に空乏化するように電荷転送領域の不純物濃度をあらかじめ制御することが望ましい。
【００１７】
上記電荷転送領域が完全空乏化した状態で信号電荷入力部から入力された信号電荷は、半導体基板又はウエルに電位勾配を与えることにより生じた電荷転送領域における電位勾配によってドリフト転送される。
【００１８】
上記電荷転送装置はＣＳＤと同じように、一度の転送動作で転送できるのはひとかたまりの信号電荷だけであるが、電荷転送路はＭＯＳダイオードの半導体界面ではなく電荷転送路側の領域が完全空乏化するＰＮ接合ダイオードであるため、半導体基板又はウエルに加えた電位勾配はそのまま電荷転送路における電位勾配となる。また、半導体の抵抗は、ＭＯＳのゲート電極として一般的なポリシリコンよりも十分に大きく設定できるため大きな電位勾配をかけやすい。さらに、埋め込み型ダイオード構造を採用することにより電荷転送路となる領域が半導体基板又はウエル内部に形成されれば、転送される信号電荷の易動度は半導体界面部における易動度よりも大きくなる。
【００１９】
このような効果があるため、本発明の電荷転送装置を固体撮像装置の電荷転送部として用いれば高速の線順次信号電荷転送を実現できるため、可視光動画用途にも対応可能である。しかもインターライン方式のＣＣＤ固体撮像装置と異なり、転送路を狭くしても実際上では取り扱い最大電荷量を制限することがないため、フォトダイオード面積を広くとることにより高感度、高ダイナミックレンジの固体撮像装置を提供することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００２１】
［第１の実施例］
図１（ａ）は本発明の電荷転送装置の第１の実施例を示す断面図、図１（ｂ）〜（ｅ）はその転送方法を示すポテンシャル図である。
【００２２】
図１（ａ）において、１はＰ型の半導体基板、２は半導体界面上の絶縁膜であり、図９と同じ符号を付している。５は電荷転送領域（電荷転送路）となる不純物濃度の小さいＮ型半導体領域、６は信号電荷入力部となるＮ型半導体領域、７はＮ型半導体領域６にある信号電荷担体（ここでは電子）を電荷転送領域となるＮ型半導体領域５へ転送入力するためのゲート電極、８はゲート電極７に電位を与えるための端子、９は転送されてきた信号電荷の信号電荷出力部となるＮ型半導体領域、１０は電荷転送領域となるＮ型半導体領域５にある電子を信号電荷出力部となるＮ型半導体領域９へ転送出力するためのゲート電極、１１はゲート電極１０に電位を与えるための端子、１２は信号電荷入力部となるＮ型半導体領域６の近傍に位置し、この位置における半導体基板に電位を与えるためのＰ型半導体領域、１３はＰ型半導体領域１２に電位を与えるための端子、１４は信号電荷出力部となるＮ型半導体領域９の近傍に位置し、この位置における半導体基板に電位を与えるためのＰ型半導体領域、１５はＰ型半導体領域１４に電位を与えるための端子である。
【００２３】
図１における（ｂ），（ｃ），（ｄ），（ｅ）は、信号電荷転送動作時の信号電荷入力部、電荷転送領域、信号電荷出力部におけるポテンシャル図であり、信号電荷Ｑsig が転送される様子を表している。転送される信号電荷は電子なので、電位が低いほど電子にとってのポテンシャルは高く描かれている。このポテンシャル図を用いて本実施例の信号電荷転送動作を説明する。なお、６は信号電荷入力部、５は電荷転送領域、９は信号電荷出力部として説明する。
【００２４】
図１（ｂ）は転送電荷である信号電荷担体（ここでは電子）がまだ信号電荷入力部６にある転送前の状態を示している。端子１３，１５は同じ電位が与えられていても、異なる電位が与えられていてもよいが、異なる電位が与えられる場合は端子１３の電位は端子１５の電位よりも低い電位とする。端子８には信号電荷入力部６と電荷転送領域５とが非導通となるような低い電位が与えられる。端子１１には信号電荷出力部９と電荷転送領域５とが導通となるような高い電位が与えられ、信号電荷出力部９は端子１５よりも十分に高い電位が設定されており、電荷転送領域５での信号電荷となる電子はすべて信号電荷出力部９に拡散またはドリフトによって流れ出され、電荷転送領域５は完全空乏化されるようにする。
【００２５】
図１（ｃ）は信号電荷Ｑsig が信号電荷入力部６から電荷転送領域５へと入力転送される様子を示す。この時、端子８には信号電荷入力部６と電荷転送領域５とが導通となるような高い電位が与えられて信号電荷の入力が行われる。なお、信号電荷入力部６は不純物濃度の小さい半導体領域であって、信号電荷担体（ここでは電子）が転送入力された後には完全空乏化するような構成としている。端子１１，１３，１５の電位は図１（ｂ）の状態と同じである。
【００２６】
図１（ｄ）は、信号電荷Ｑsig が信号電荷入力部６から信号電荷出力部９の方向へと電荷転送領域５の中を転送移動する様子を示す。この時、端子８は信号電荷入力用ゲート電極７がオフ状態になるような低い電位とし、また端子１３の電位は端子１５の電位よりも低い電位に設定する。この状態においては、半導体基板１には端子１３から端子１５に沿って電位勾配が生ずるが、この電位勾配は完全空乏化している電荷転送領域５にもそのまま現われるので、この電荷転送領域上にある信号電荷Ｑsig はこの電位勾配によってドリフト運動し、最終的には信号電荷出力部９に到達する。
【００２７】
図１（ｅ）は信号電荷出力部９に転送された信号電荷が蓄積された様子を示す。ゲート電極１０の下を通って信号電荷Ｑsig が信号電荷出力部９に蓄積されると、端子１１の電位は下がり信号電荷出力部９と電荷転送領域５とが非導通となり、信号電荷転送が完了する。
【００２８】
以上説明した本実施例において、信号電荷出力部は転送動作前に電荷転送領域の信号電荷を全部ここに掃き出すことができ、また転送動作によって転送された信号電荷を蓄積できる手段であれば、信号電荷出力部たるＮ型半導体領域をフローティングディフュージョン構造として、転送された信号電荷による電位変化（電圧（信号）；別形態の電気信号となる。）を検知する手段と接続する構成であっても、またＣＣＤの信号電荷入力部としてさらにＣＣＤ転送されるような構成であっても、またゲート電極１０がなく信号電荷出力部９が電荷転送領域５と直接接続するような構成であってもよい。別形態の電気信号としては電圧信号の他に電流信号等がある。
【００２９】
［第２の実施例］
図２は本発明の電荷転送装置の第２の実施例を示す断面図であり、同図において、１６はＮ型の半導体基板、１７は半導体基板１６に電位を与えるための端子、１８は半導体基板１６中に形成されたＰ型のウエルである。図２においては図１と同じ部分については同一の番号を付して説明は省略する。本実施例では、端子１７にはＰ型ウエル１８とＮ型基板１６とが逆バイアスとなるように、端子１３，１５のいずれの電位よりも高い電位が設定されているが、Ｐ型のウエル１８中に形成された電荷転送装置の構成、動作は第１の実施例と同じである。
【００３０】
本実施例においては、Ｎ型基板とＰ型ウエルとは電気的に分離されるので、電荷転送装置が形成されるＰ型ウエル以外の場所に別の電気的素子を独立に形成することができる。
【００３１】
［第３の実施例］
図３（ａ）は本発明の電荷転送装置の第３の実施例を示す断面図、図３（ｂ）〜（ｄ）はその転送方法を示すポテンシャル図である。
【００３２】
図３（ａ）において、１９および２０は電荷転送領域５の近傍に位置し、Ｐ型基板１とオーミックコンタクトをとるためのＰ型の半導体領域であり、電荷転送方向（図中Ｘ方向）に向かって順に並んだ場所にある。図３（ａ）では半導体領域１９，２０は電荷転送領域５と重なっているが、これらを点線で示したのは、図３の紙面垂直方向に電荷転送領域５とは少しずれたところに位置していることを表すためである。端子２１および２２はそれぞれ半導体領域１９，２０に電位を与えるための端子である。図３（ａ）においては、図１と同じ部分については同一の番号を付して説明は省略する。
【００３３】
本実施例における、信号電荷入力動作、出力部の動作は第１の実施例と同じなので説明を省力し、電荷転送時の動作を、この時の電位ポテンシャル図である図３の（ｂ），（ｃ）（ｄ）を使って説明する。
【００３４】
図３（ｂ）は信号電荷入力後のポテンシャル図であり、端子２１，２２，１５は同電位、端子１３にはこれらの電位よりも低い電位が供給され、半導体領域１２から半導体領域１９にわたる電位勾配により信号電荷が転送される様子を示している。電位勾配の位置は以下順次変わり、図３（ｃ）では半導体領域１９と半導体領域２０との間で電位勾配が生じ、図３（ｄ）では領域２０と領域１４との間で電位勾配が生ずるように、端子１３，１５，２１，２２の電位を変化させている。このように信号電荷が位置する場所に局所的に電位勾配を与えれば、供給する電位差が同じであれば、第１の実施例と比べて大きな電位勾配によって電荷転送を行えるので、より高速の信号電荷転送を実現できる。なお本実施例は第２の実施例のようにＮ型半導体基板中のＰ型ウエルで実現することも当然可能である。
【００３５】
以上説明した、第１、第２、第３の実施例においては、電荷転送路（電荷転送領域）は半導体界面部に接するＮ型半導体領域としているが、半導体界面部近傍は基板またはウエルと同じＰ型の半導体層とし、電荷転送路となるＮ型半導体領域は半導体基板に埋め込まれた構造を採用してもよい。この埋め込み型構造の場合には電荷転送路が半導体界面に接する場合よりも信号電荷の易動度が高いので、より速い電荷転送ができるうえ、電荷転送中に電荷転送路から発生する暗電流の発生が小さくできるのでノイズの小さい信号電荷が得られる。
【００３６】
また、以上の実施例においては、すべて電荷転送路はＮ型半導体領域、転送される信号電荷は電子としているが、半導体のＰ型、Ｎ型を逆に形成、与える電位の極性も逆に設定し、転送される信号電荷をホールとしてもよい。
【００３７】
［第４の実施例］
本発明の第４の実施例は上記で説明した第２の電荷転送による固体撮像装置であり、この固体撮像装置の回路を図４に示し、そして断面構造を図５、図６に示す。なお、図４、図５、図６において、図１、図２、図３と同じ部分については同一の番号を付して詳しい説明は省略する。
【００３８】
図４における固体撮像装置は単位画素が２次元的に配列され、その画素列の間に電荷転送領域５が配列されるものであり、これらの画素領域はＰ型ウエル１８中に形成されているが、ここでは説明の簡単化のため２×２画素で示されている。Ｐ型ウエル１８の電位は図中の下辺における領域１２と上辺における領域１４から供給され、領域１２と領域１４との間のＰ型ウエル１８の電位はウエル抵抗２７を介して設定される。２６は入射光によって発生した信号電荷担体（ここでは電子）を蓄積する領域６とＰ型ウエル１８とで形成されるフォトダイオードである。２５は電荷転送領域５とＰ型ウエル１８とで形成されるダイオードを表す。画素２３は領域６，ゲート電極７（ゲート電極７、領域６、領域５の一部でＭＯＳスイッチを構成する。），フォトダイオード２６で構成されている。２８は配列された画素を１行づつ選択していくための垂直シフトレジスタであり、その出力２４−１，２４−２はそれぞれ１行目および２行目の画素における転送用ゲート電極７に接続されている。
【００３９】
ゲート電極７をＨレベルとして領域６から領域（電荷転送領域）５に転送された信号電荷は領域９に転送される。ゲート電極１０は領域５の一部と領域９とでＭＯＳスイッチを構成している。領域９はここではフローティングディフュージョンである。２９は領域９とＰ型ウエル１８との間に形成されるダイオードを示す。以上が光電変換画素領域およびここから転送される信号電荷出力部の構成である。
【００４０】
次に、上記信号電荷出力部に転送出力された画素の信号電荷を撮像信号として読み出すための読み出し回路の構成について説明する。３０はそのゲートが電荷出力部となる領域９と接続するソースフォロワアンプ用ＭＯＳトランジスタ、３１は定電流供給用ＭＯＳトランジスタ、３３は領域９をリセットするためのＭＯＳトランジスタである。３５は電源電位供給線であり、ＭＯＳトランジスタ３０のドレイン部およびＭＯＳトランジスタ３３のドレイン部と接続する。３２はＭＯＳトランジスタ３１のゲートに電位を供給するための端子であり、ＭＯＳトランジスタ３１が定電流源として動作するようその電位が設定されている。３４はＭＯＳトランジスタ３３のゲートにパルスを供給するための端子、３６はＭＯＳトランジスタ３０とＭＯＳトランジスタ３１とで形成されるソースフォロワの出力信号線である。３７は上記ソースフォロワのリセット出力電圧を蓄積するための蓄積容量、３８はリセットレベルに信号が上乗せされた上記ソースフォロワ出力電圧を蓄積するための蓄積容量、３９，４０はそれぞれ出力信号線３６と蓄積容量３７、出力信号線３６と蓄積容量３８とをスイッチするためのＭＯＳトランジスタ、４１，４２はそれぞれＭＯＳトランジスタ３９，４０のゲートにパルスを供給するための端子、４３，４４はそれぞれ蓄積容量３７，３８に蓄積された電圧が導かれる水平出力線、４５，４６はそれぞれ蓄積容量３７と水平出力線４３、蓄積容量３８と水平出力線４４との導通を制御するためのＭＯＳトランジスタ、４７，４８はそれぞれ水平出力線４３、水平出力線４４をリセットするためのＭＯＳトランジスタ、４９はＭＯＳトランジスタ４７，４８のゲートにパルスを供給するための端子、５０は水平出力線４３，４４のリセット電位を供給する端子、５１は各列毎の蓄積容量を順次選択走査するための水平シフトレジスタ、５２−１，５２−２は水平シフトレジスタ５１の出力であり、それぞれ１列目のＭＯＳトランジスタ４５と４６のゲート、２列目のＭＯＳトランジスタ４５と４６のゲートに接続されている。５３は水平出力線４３の電位と水平出力線４４の電位との差分電圧をとって出力するための差動アンプ、５４は差動アンプ５３の出力端子である。
【００４１】
図４におけるＭＯＳトランジスタはここではすべてＮ型ＭＯＳトランジスタとしており、そのゲートがＨｉｇｈレベルの時に導通、Ｌｏｗレベルの時に非導通状態となる。また読み出し回路におけるＭＯＳトランジスタは、Ｐ型ウエル１８とは電気的に独立した別のＰ型ウエル中に形成されている。
【００４２】
図５は、本実施例の画素および電荷転送領域の横方向の断面を示すものであり、同図において、５８はＰ型ウエル領域１８の界面に設けられたＰ型の半導体層であって、Ｐ型ウエル領域１８と電気的に導通しており、光信号電荷を蓄積する領域６および電荷転送領域５がともに半導体中に埋め込まれた構造となるようにしている。５９は信号電荷転送領域５への光入射をさえぎるための遮光層である。信号電荷は図５の紙面垂直方向に転送される。
【００４３】
図６は、本実施例の電荷転送領域の縦方向すなわち転送方向の断面を示すものである。すでに説明した部分については同一の番号を付して説明は省略する。
【００４４】
次に、図４の固体撮像装置の動作を図７を用いて説明する。図７はパルスタイミングチャートであり、記号φのあとにつけた番号は図４における端子の番号を示している。また動作タイミングに従い、Ｔ１からＴ６で区分される期間は、ある特定の動作期間であることを表す。なお端子１３には常に一定の電位が供給されるので、図７には明記していない。
【００４５】
図７におけるＴ１期間は電荷出力部となる領域９と電荷転送領域５のリセット期間であり、領域９はＭＯＳトランジスタ３３を通じて高い電位である電源線と導通している。この時、電荷転送領域５にある信号電荷たる電子はゲート電極１０の下のチャンネルを通って領域９に掃き出され、領域５は完全空乏化される。
【００４６】
次のＴ２期間はノイズ読み出し期間であり、この期間は端子１１，３４がＬｏｗレベルになり、領域９は浮遊状態となる。領域９の電位はＴ１期間におけるリセット動作により電源線電位を保っており、ＭＯＳトランジスタ３０，３１で形成されるソースフォロワのリセット出力電位がＭＯＳトランジスタ３９を通して蓄積容量３７に蓄積される。このソースフォロワのリセット出力電位は、各列にあるＭＯＳトランジスタ３０のしきい電圧値のばらつきのため各列毎に異なる。またひとつのソースフォロワをとってみても、領域９の容量に依存した熱雑音いわゆるｋＴＣノイズがあるため、繰り返されるＴ２期間の動作のたびに異なるリセット出力電位を生ずる。
【００４７】
次のＴ３期間は画素における電荷入力部となる領域６に蓄積された信号電荷を電荷転送領域５に転送入力する期間である。この動作は垂直シフトレジスタ２８によって選択された行のゲート電極７にパルスをかけることで行う。引き続くＴ４は電荷転送期間である。端子１５には端子１３よりも高い電位が与えられ、信号電荷担体（ここでは電子）は図４においては上の方向にドリフト移動していき、最終的にはゲート１０の下を通って領域９に出力される。
【００４８】
次のＴ５期間は信号読み出し期間である。電荷出力部の領域９にはＴ２期間におけるリセット状態に転送された信号電荷が上乗せされている。よってソースフォロワの出力信号線３６にはノイズレベルに信号分が上乗せされた出力が出ており、この電圧がＭＯＳトランジスタ４０を通して蓄積容量３８に蓄積される。期間Ｔ６は水平走査期間であり、水平出力線４３，４４がリセット用ＭＯＳトランジスタ４７，４８を通してリセットされた後、水平シフトレジスタ５１に選択された列の蓄積容量３７，３８に蓄積された電圧がそれぞれ水平出力線４３，４４に導かれ、差動アンプ５３に入力されるので、差動アンプ５３からはノイズレベルが差し引かれた純粋な信号電圧のみが出力される。
【００４９】
垂直シフトレジスタが一段進むごとに上述した一連の動作が繰り返され、最終的にはすべての行の画素信号が読み出されることで撮像信号が形成される。
【００５０】
本実施例では、各列に設けたソースフォロワによって転送された信号電荷を電圧信号に変換しているが、ソースフォロワ以外のアンプを用いてもよいし、またノイズ除去方式としてクランプ回路等の方式を用いてもよい。すなわち読み出し回路系については、転送された画素の信号電荷を電気信号に変換し、これを順次読み出して撮像信号を形成できれば、どんな読み出し回路系を用いてもよい。
【００５１】
以上説明した本実施例では画素のフォトダイオード面積を広く設計することにより、広ダイナミックレンジ、高感度を同時に実現でき、また本実施例では埋め込み型フォトダイオードおよび埋め込みダイオードによる転送領域が形成されているので、暗電流によるノイズの発生が小さく、また高速の電荷転送により動画にも対応した固体撮像装置を提供することができる。さらに本実施例の固体撮像装置については、ＭＯＳダイオードを使った電荷転送素子は使われていなく、読み出し回路はＭＯＳトランジスタのみで構成できる。よって、この固体撮像装置はＣＣＤプロセスではなく、簡単なＣＭＯＳプロセスをもとに製造ができるので、製造コストが安価にできる。
【００５２】
［第５の実施例］
本発明の第５の実施例は上記で説明した第２の実施例の電荷転送による固体撮像装置のひとつの例であり、これを図８に示す。図８において、図１、図２、図３、図４と同じ部分については同一の番号を付して詳しい説明は省略する。
【００５３】
図８において、５５は転送された信号電荷を水平転送するための水平ＣＣＤ、５６は水平ＣＣＤ５５から出力される信号電荷量を検知し電気信号として出力するためのアンプ、５７はアンプ５６の出力端子である。画素および電荷転送領域の構成は第４の実施例と同じであるが、電荷出力部９はフローティングディフュージョンではなく、電荷がない時には完全空乏化し、水平ＣＣＤ５５のゲート電極によって形成される空乏層に転送することのできる水平ＣＣＤ５５への入力部である。本実施例は画素信号の垂直方向電荷転送動作は第４の実施例と同じであるが、ノイズ読み出しはなく、転送された画素信号電荷をそのまま水平ＣＣＤに入力し、水平転送にしたがって出力端子５７から撮像信号を得るものである。
【００５４】
本実施例では画素のフォトダイオード面積を広く設計することにより、広ダイナミックレンジ、高感度を同時に実現でき、また高速の垂直電荷転送により可視光の動画にも対応した固体撮像装置を提供することができる。また本実施例では信号電荷を水平ＣＣＤによって転送するため、読み出し回路から発生するノイズの発生が小さい低ノイズ信号を得ることができる。
【００５５】
［第６の実施例］
本発明の第６の実施例は、上記で説明した第２の実施例による電荷転送を増幅型固体撮像装置に応用したものである。増幅型固体撮像装置とは、受光画素に蓄積された信号電荷を画素部に備わったトランジスタの制御電極に導き、増幅された信号を主電極から出力するタイプのものであり、増幅用トランジスタとしてSITを使ったSIT型イメージセンサ（A．Yusa、J．Nishizawa et al., “SIT image sensor: Design consideration and characteristics,” IEEE trans. Vol. ED-33, pp.735-742, June 1986.）、バイポーラトランジスタを使ったBASIS (N.Tanaka et al., “A 310K pixel bipolar imager (BASIS),” IEEE Trans. Electron Devices, vol.35, pp. 646-652, may 1990)、制御電極が空乏化するJFETを使ったCMD (中村ほか“ゲート蓄積型MOSフォトトランジスタイメージセンサ”,テレビ学会誌,41,11,pp.1075-1082 Nov．，1987)、MOSトランジスタを使ったCMOSセンサ (S.K.Mendis, S.E.Kemeny and E.R.Fossum, “A 128 ×128 CMOS active image sensor for highly integrated imaging systems,” in IEDM Tech. Dig., 1993, pp. 583-586.) などがある。
【００５６】
図９，１０は本発明の第６の実施例を説明するためのものであり、同図において図１〜８と同一の部材には同じ番号を付し、説明を省略する。図９において、６０は上記増幅型撮像装置の信号増幅部であり、増幅トランジスタの制御電極には、転送路５によって転送された信号電荷が導かれる。６１は信号増幅部６０において増幅された信号を出力するための出力線であり、６１−１、６１−２はそれぞれ一列目の出力線、二列目の出力線を示す。６２は信号増幅部６０の駆動線であり、６２−１、６２−２はそれぞれ一行目、二行目の駆動線を示す。６３は出力線６１から出力された信号を水平走査にしたがって最終アンプに出力するための読み出し回路であり、増幅部６０から出力される信号の特性に応じて、様々なタイプの読み出し回路がありうるが、図９においては、図４で示した読み出し回路を想定し、最終アンプには差動アンプ５３を用いている。
【００５７】
図１１は増幅部６０をCMOSセンサタイプとした時の、転送路５と６０との接続構造を表した図である。同図において、６４はフローティングディフージョン（FD部）、６５はFD部６４をリセットするためのMOSトランジスタ、６６はそのゲートがFD部６４と接続している増幅用トランジスタ、６７は出力線６１と増幅用トランジスタ６４との出力部とを接続し、出力行を選択するためのスイッチMOSトランジスタ、６８は電源線であり、増幅用トランジスタ６６の電源線とリセット用トランジスタ６５のリセット電源線とを兼ねている。リセット用トランジスタ６５、選択用トランジスタ６７のゲートはそれぞれ駆動線６２のうちのひとつであり、垂直シフトレジスタ２８の走査にしたがってパルスが印加される。
【００５８】
次に信号増幅部６０の動作の簡単な説明を行う。まず増幅部６０は選択用トランジスタ６７がON状態となることによって選択される。この状態でリセットMOSトランジスタのゲートにパルスが印加されてFD部６４がリセットされる。出力線６１には、読み出し回路６３から定電流が供給されるため、増幅用MOSトランジスタ６６はソースフォロワ動作をし、FD部６４すなわち増幅用MOSトランジスタ６６のゲートの電位に応じた電位が出力線６１に現れるが、この電位は読み出し回路６３のリセットレベル蓄積部に保持される。次に信号転送パルスが選択行の駆動線２４に印加され、選択されているFD部６４に信号電荷が転送されるが、この時、電源端子１３，１５に加えられる電位によってP型ウエル１８には電位勾配がつけられ、信号電荷転送は速やかにおこなわれる。出力線６１にはリセットレベル電位に信号電圧分が上乗せされた電位が現れ、この電位は読み出し回路６３の（リセット＋信号）レベル蓄積部に保持される。この後、水平走査回路５１にしたがって、読み出し回路６３に保持された信号が差動アンプ５３に順次送られ、出力端子からはノイズすなわちリセットレベルのばらつき分を含まない信号が出力される。
【００５９】
本実施例を説明する図９では、ひとつのFD、ひとつの増幅部は２つの画素を担っているが、一般には２つ以上の複数画素を担うものに適用できる。
【００６０】
本実施例によれば、複数のフォトダイオード画素が共通の１つのFDに集められ、増幅部の数も画素数より少ない数で構成できるため、１画素にひとつの増幅部を持つ従来の増幅型撮像装置に比べ、FDの容量をふやさず、フォトダイオードの開口面積を大きくとれるため、高感度の撮像装置を提供できる。
【００６１】
以上説明した第４乃至第６の実施例では、画素および電荷転送領域がウエル内に形成された第２実施例の構成が使われているが、これらが第１実施例のように半導体基板に形成されていても、また第３実施例のように電位勾配をかける場所を電荷転送路に沿って順次移動させるような構成にしてもよい。また画素信号電荷は一方向に転送されるだけでなく、電荷転送路の電位勾配の方向設定によって上下２方向どちらにも転送できるようにし、電荷出力部９を電荷転送領域５の両端に設ける構成にしてもよい。
【００６２】
［第７の実施例］
図１１に基づいて、上記で説明した 実施例4乃至６で説明した固体撮像装置を用いた撮像システムについて説明する。
【００６３】
図１１において、１０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１０２は被写体の光学像を固体撮像装置１０４に結像させるレンズ、１０３はレンズ１０２を通った光量を可変するための絞り、１０４はレンズ１０２で結像された被写体を画像信号として取り込むための固体撮像装置、１０５は、固体撮像装置１０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、１０６は固体撮像装置１０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、１０７はＡ／Ｄ変換器６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１０８は固体撮像装置４、撮像信号処理回路１０５、Ａ／Ｄ変換器１０６、信号処理部１０７に、各種タイミング信号を出力するタイミング発生部、１０９は各種演算と撮像システム全体を制御する全体制御・演算部、１１０は画像データを一時的に記憶する為のメモリ部、１１１は記録媒体に記録または読み出しを行うためのインターフェース部、１１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１１３は外部コンピュータ等と通信する為のインターフェース部である。
【００６４】
次に、前述の構成における撮影時の撮像システムの動作について説明する。
【００６５】
バリア１０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器６などの撮像系回路の電源がオンされる。
【００６６】
それから、露光量を制御する為に、全体制御・演算部１０９は絞り１０３を開放にし、固体撮像撮像１０４から出力された信号はＡ／Ｄ変換器１０６で変換された後、信号処理部１０７に入力される。
【００６７】
そのデータを基に露出の演算を全体制御・演算部１０９で行う。
【００６８】
この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部１０９は絞りを制御する。
【００６９】
次に、固体撮像撮像１０４から出力された信号をもとに、高周波成分を取り出し被写体までの距離の演算を全体制御・演算部１０９で行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。
【００７０】
そして、合焦が確認された後に本露光が始まる。
【００７１】
露光が終了すると、固体撮像素子１０４から出力された画像信号はＡ／Ｄ変換器１０６でＡ／Ｄ変換され、信号処理部７を通り全体制御・演算部９によりメモリ部に書き込まれる。
【００７２】
その後、メモリ部１１０に蓄積されたデータは、全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部を通り半導体メモリ等の着脱可能な記録媒体１２に記録される。
【００７３】
また、外部Ｉ／Ｆ部１１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００７４】
【発明の効果】
以上説明したように、本発明によれば、低ノイズで高速の信号電荷転送を行う電荷転送装置を実現することができる。また本発明の電荷転送装置による画素からの信号電荷を転送する構成を採用することで、可視光の動画にも対応できる速さで駆動する高感度、高ダイナミックレンジの固体撮像装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例の電荷転送装置を説明する図である。
【図２】本発明の第２実施例の電荷転送装置を説明する図である。
【図３】本発明の第３実施例の電荷転送装置を説明する図である。
【図４】本発明の第４実施例の固体撮像装置を説明する回路図である。
【図５】本発明の第４実施例の固体撮像装置を説明する断面構造図である。
【図６】本発明の第４実施例の固体撮像装置を説明する断面構造図である。
【図７】本発明の第４実施例の固体撮像装置の動作を説明するタイミングチャート図である。
【図８】本発明の第５実施例の固体撮像装置を説明する回路図である。
【図９】本発明の第６実施例の固体撮像装置を説明する回路図である。
【図１０】本発明の第４実施例の固体撮像装置の信号増幅部を説明する回路図である。
【図１１】第４乃至第６実施例の固体撮像装置を用いた撮像システムを説明する図である。
【図１２】従来の電荷転送装置の動作を説明するための図である。
【符号の説明】
１ 半導体基板
２ 絶縁体膜
３ ゲート電極
４ ゲート電極
５ 電荷転送領域
６ 信号電荷入力部
７ ゲート電極
８ パルス入力端子
９ 信号電荷出力部
１０ ゲート電極
１１ パルス入力端子
１２ 半導体基板への電位供給部
１３ 電位供給端子
１４ 半導体基板への電位供給部
１５ 電位供給端子
１６ 半導体基板
１７ 電位供給端子
１８ ウエル領域
１９ 半導体基板への電位供給部
２０ 半導体基板への電位供給部
２１ 電位供給端子
２２ 電位供給端子
２３ 画素
２４−１，２４−２ パルス供給線
２５ ダイオード
２６ フォトダイオード
２７ ウエル抵抗
２８ 垂直シフトレジスタ
２９ ダイオード
３０ 増幅用ＭＯＳトランジスタ
３１ 定電流供給用ＭＯＳトランジスタ
３２ パルス供給端子
３３ リセット用ＭＯＳトランジスタ
３４ パルス供給端子
３５ 電源線
３６ ソースフォロワ出力線
３７ 信号蓄積容量
３８ 信号蓄積容量
３９ ＭＯＳトランジスタ
４０ ＭＯＳトランジスタ
４１ パルス供給端子
４２ パルス供給端子
４３ 水平出力線
４４ 水平出力線
４５ ＭＯＳトランジスタ
４６ ＭＯＳトランジスタ
４７ ＭＯＳトランジスタ
４８ ＭＯＳトランジスタ
４９ パルス供給端子
５０ 電位供給端子
５１ 水平シフトレジスタ
５２−１，５２−２ 水平シフトレジスタ出力線
５３ 差動アンプ
５４ 出力端子
５５ 水平ＣＣＤ
５６ アンプ
５７ 出力端子
５８ ウエル１８と同じ導電型の半導体層
５９ 遮光層
Claims (15)
- 一導電型の半導体基板と、該半導体基板中に形成され且つ該半導体基板と接合してダイオードを形成する、該半導体基板とは反対の導電型の電荷転送領域と、該電荷転送領域に信号電荷を入力するための信号電荷入力部と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該半導体基板に電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域にある信号電荷を転送してなる電荷転送装置。
- 一導電型の半導体基板と、該半導体基板中に形成され該半導体基板とは反対の導電型のウエルと、該ウエル中に形成され且つ該ウエルと接合してダイオードを形成する、該ウエルとは反対の導電型の電荷転送領域と、該電荷転送領域に信号電荷を入力するための信号電荷入力部と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該ウエルに電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域にある信号電荷を転送してなる電荷転送装置。
- 請求項１又は２に記載の電荷転送装置において、前記電荷転送領域は信号電荷が入力される前には完全空乏化していることを特徴とする電荷転送装置。
- 請求項３に記載の電荷転送装置において、前記電荷転送領域は前記ウエル中に埋め込まれ、前記ウエルと埋め込み型ダイオードを形成していることを特徴とする電荷転送装置。
- 一導電型の半導体領域と、該半導体領域内に２次元的に配列された光電変換部と、該光電変換部の各列間に配置された、該半導体領域と接合部を形成する該半導体領域とは反対の導電型の電荷転送領域と、該光電変換部から該電荷転送領域に信号電荷を転送入力するための転送電極と、該電荷転送領域から転送されてきた信号電荷を蓄積するための信号電荷出力部と、該半導体領域に電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域に入力された信号電荷を列方向に転送してなる固体撮像装置。
- 請求項５に記載の固体撮像装置において、前記電荷転送領域は信号電荷が入力される前には完全空乏化していることを特徴とする固体撮像装置。
- 請求項６に記載の固体撮像装置において、前記電荷転送領域は前記半導体領域中に埋め込まれ、前記半導体領域と埋め込み型ダイオードを形成していることを特徴とする固体撮像装置。
- 請求項５に記載の固体撮像装置において、各列の信号電荷出力部に出力された信号電荷を別形態の電気信号に変換する変換手段を各列に有し、各列の該電気信号を順次読み出すことによって撮像信号を形成する読み出し回路を備えたことを特徴とする固体撮像装置。
- 請求項８に記載の固体撮像装置において、信号電荷を別形態の電気信号へ変換する前記変換手段は絶縁ゲート型電界効果トランジスタで構成される増幅器であることを特徴とする固体撮像装置。
- 請求項５に記載の固体撮像装置において、各列の前記信号電荷出力部に出力された信号電荷を転送するための電荷転送素子と、該電荷転送素子の最終出力段に接続し、転送された信号電荷を別形態の電気信号に変換する変換手段とを有し、該変換手段からの電気信号を順次読み出すことによって撮像信号を形成することを特徴とする固体撮像装置。
- 請求項１０に記載の固体撮像装置において、前記電荷転送素子はＣＣＤであることを特徴とする固体撮像装置。
- 一導電型の半導体領域と、該半導体領域内に２次元的に配列された光電変換部と、該光電変換部の各列間に配置された、該半導体領域と接合部を形成する該半導体領域とは反対の導電型の電荷転送領域と、該半導体領域に電位勾配を与えるための複数の独立の電位供給手段とを有し、該複数の電位供給手段により形成された電位勾配によって該電荷転送領域内を転送した信号電荷を信号増幅部に入力し、前記信号増幅部より増幅された信号を出力することを特徴とする固体撮像装置。
- 請求項１２に記載の固体撮像装置において、該信号増幅部は、ＭＯＳトランジスタによって構成され、該信号電荷をゲ−トに受け、増幅した信号をソ−スより出力することを特徴とする固体撮像装置。
- 請求項１２又は１３に記載の固体撮像装置において、複数の該光電変換部毎に、共通の該信号増幅部が設けられていることを特徴とする固体撮像装置。
- 請求項５乃至１４のいずれか１項に記載の固体撮像装置と、該固体撮像装置に光を結像するレンズと、該固体撮像装置からの信号をディジタル信号に変換するＡ／Ｄ変換器と、該Ａ／Ｄ変換器からの信号を処理する信号処理部とを有することを特徴とする撮像システム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146482A JP3647390B2 (ja) | 2000-06-08 | 2001-05-16 | 電荷転送装置、固体撮像装置及び撮像システム |
| US09/875,010 US6828601B2 (en) | 2000-06-08 | 2001-06-07 | Charge transfer apparatus |
| EP01304966A EP1172857A2 (en) | 2000-06-08 | 2001-06-07 | Charge transfer apparatus |
| US10/305,983 US6876019B2 (en) | 2000-06-08 | 2002-11-29 | Charge transfer apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-172215 | 2000-06-08 | ||
| JP2000172215 | 2000-06-08 | ||
| JP2001146482A JP3647390B2 (ja) | 2000-06-08 | 2001-05-16 | 電荷転送装置、固体撮像装置及び撮像システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064197A JP2002064197A (ja) | 2002-02-28 |
| JP3647390B2 true JP3647390B2 (ja) | 2005-05-11 |
Family
ID=26593568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001146482A Expired - Fee Related JP3647390B2 (ja) | 2000-06-08 | 2001-05-16 | 電荷転送装置、固体撮像装置及び撮像システム |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6828601B2 (ja) |
| EP (1) | EP1172857A2 (ja) |
| JP (1) | JP3647390B2 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW516184B (en) * | 2000-06-20 | 2003-01-01 | Pixelplus Co Ltd | CMOS active pixel for improving sensitivity |
| JP2002237614A (ja) * | 2000-11-28 | 2002-08-23 | Canon Inc | 光電変換装置及びその駆動方法並びに情報処理装置 |
| CN1225897C (zh) * | 2002-08-21 | 2005-11-02 | 佳能株式会社 | 摄像装置 |
| JP2005328275A (ja) * | 2004-05-13 | 2005-11-24 | Canon Inc | 固体撮像装置および撮像システム |
| US7973836B2 (en) * | 2004-10-28 | 2011-07-05 | Omnivision Technologies, Inc. | Camera, image sensor, and method for decreasing undesirable dark current |
| JP4452199B2 (ja) * | 2005-02-25 | 2010-04-21 | パナソニック株式会社 | 固体撮像装置およびその駆動方法 |
| WO2007119626A1 (ja) * | 2006-03-31 | 2007-10-25 | National University Corporation Shizuoka University | 半導体測距素子及び固体撮像装置 |
| JP2008277787A (ja) * | 2007-03-30 | 2008-11-13 | Nec Electronics Corp | 電荷転送装置 |
| JP5074808B2 (ja) * | 2007-04-11 | 2012-11-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| JP5188221B2 (ja) | 2008-03-14 | 2013-04-24 | キヤノン株式会社 | 固体撮像装置 |
| JP2010016056A (ja) | 2008-07-01 | 2010-01-21 | Canon Inc | 光電変換装置 |
| JP5302073B2 (ja) * | 2009-04-01 | 2013-10-02 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| KR101565750B1 (ko) | 2009-04-10 | 2015-11-05 | 삼성전자 주식회사 | 고감도 이미지 센서 |
| JP5661260B2 (ja) * | 2009-07-16 | 2015-01-28 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
| JP5489570B2 (ja) * | 2009-07-27 | 2014-05-14 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| KR101363532B1 (ko) * | 2009-10-05 | 2014-02-14 | 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 | 반도체 소자 및 고체 촬상 장치 |
| EP2556536B1 (en) * | 2010-04-09 | 2018-03-14 | Scint-X AB | Pixel structures for optimized x-ray noise performance |
| JP5767465B2 (ja) | 2010-12-15 | 2015-08-19 | キヤノン株式会社 | 固体撮像装置およびその製造方法ならびにカメラ |
| EP2519000A1 (en) | 2011-04-29 | 2012-10-31 | Truesense Imaging, Inc. | CCD Image sensors and methods |
| JP2015177034A (ja) | 2014-03-14 | 2015-10-05 | キヤノン株式会社 | 固体撮像装置、その製造方法、及びカメラ |
| JP6249263B2 (ja) | 2015-09-08 | 2017-12-20 | 日本電気株式会社 | 顔認識システム、顔認識方法、表示制御装置、表示制御方法および表示制御プログラム |
| JP6552479B2 (ja) | 2016-12-28 | 2019-07-31 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6953263B2 (ja) | 2017-10-05 | 2021-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP7108421B2 (ja) | 2018-02-15 | 2022-07-28 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP7134781B2 (ja) | 2018-08-17 | 2022-09-12 | キヤノン株式会社 | 光電変換装置及び撮像システム |
| US11503234B2 (en) | 2019-02-27 | 2022-11-15 | Canon Kabushiki Kaisha | Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object |
| JP2022025594A (ja) | 2020-07-29 | 2022-02-10 | キヤノン株式会社 | 光電変換装置 |
| JP2022052529A (ja) | 2020-09-23 | 2022-04-04 | キヤノン株式会社 | 光電変換装置、撮像装置、半導体装置及び光電変換システム |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139784A (en) * | 1977-08-02 | 1979-02-13 | Rca Corporation | CCD Input circuits |
| JPS54150946A (en) * | 1978-05-18 | 1979-11-27 | Matsushita Electric Ind Co Ltd | Low-band pass filter |
| JPS5931056A (ja) | 1982-08-13 | 1984-02-18 | Mitsubishi Electric Corp | 固体撮像素子 |
| JPS62296463A (ja) * | 1986-06-16 | 1987-12-23 | Nec Corp | 固体撮像装置 |
| JPS633886A (ja) | 1986-06-23 | 1988-01-08 | オムロン株式会社 | 遊技機用補給装置 |
| JPH0812906B2 (ja) | 1986-07-11 | 1996-02-07 | キヤノン株式会社 | 光電変換装置の製造方法 |
| KR910001907B1 (ko) | 1986-08-04 | 1991-03-30 | 미쓰비시전기 주식회사 | 냉동사이클 장치 |
| EP0277016B1 (en) | 1987-01-29 | 1998-04-15 | Canon Kabushiki Kaisha | Photoelectric conversion apparatus |
| US4912560A (en) * | 1988-01-29 | 1990-03-27 | Kabushiki Kaisha Toshiba | Solid state image sensing device |
| JPH0263314A (ja) | 1988-08-30 | 1990-03-02 | Tokyo Keiki Co Ltd | スペクトラム拡散波発生器 |
| JP2678062B2 (ja) | 1989-06-14 | 1997-11-17 | キヤノン株式会社 | 光電変換装置 |
| JP2818214B2 (ja) * | 1989-08-31 | 1998-10-30 | 株式会社東芝 | 固体撮像装置 |
| US5146339A (en) | 1989-11-21 | 1992-09-08 | Canon Kabushiki Kaisha | Photoelectric converting apparatus employing Darlington transistor readout |
| JPH07202160A (ja) * | 1993-12-27 | 1995-08-04 | Sony Corp | 固体撮像装置及びその製造方法、並びに半導体装置 |
| US5502318A (en) * | 1994-02-14 | 1996-03-26 | Texas Instruments Incorporated | Bipolar gate charge coupled device with clocked virtual phase |
| US5986297A (en) * | 1996-05-22 | 1999-11-16 | Eastman Kodak Company | Color active pixel sensor with electronic shuttering, anti-blooming and low cross-talk |
| US6051857A (en) * | 1998-01-07 | 2000-04-18 | Innovision, Inc. | Solid-state imaging device and method of detecting optical signals using the same |
| US6221687B1 (en) * | 1999-12-23 | 2001-04-24 | Tower Semiconductor Ltd. | Color image sensor with embedded microlens array |
-
2001
- 2001-05-16 JP JP2001146482A patent/JP3647390B2/ja not_active Expired - Fee Related
- 2001-06-07 US US09/875,010 patent/US6828601B2/en not_active Expired - Fee Related
- 2001-06-07 EP EP01304966A patent/EP1172857A2/en not_active Withdrawn
-
2002
- 2002-11-29 US US10/305,983 patent/US6876019B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064197A (ja) | 2002-02-28 |
| EP1172857A2 (en) | 2002-01-16 |
| US6876019B2 (en) | 2005-04-05 |
| US6828601B2 (en) | 2004-12-07 |
| US20030075742A1 (en) | 2003-04-24 |
| US20020017661A1 (en) | 2002-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647390B2 (ja) | 電荷転送装置、固体撮像装置及び撮像システム | |
| JP4916101B2 (ja) | 光電変換装置、固体撮像装置及び固体撮像システム | |
| US7456880B2 (en) | Photoelectric conversion element having a plurality of semiconductor regions and including conductive layers provided on each isolation element region | |
| US5060042A (en) | Photoelectric conversion apparatus with reresh voltage | |
| US4942474A (en) | Solid-state imaging device having photo-electric conversion elements and other circuit elements arranged to provide improved photo-sensitivity | |
| US9654713B2 (en) | Image sensors, methods, and pixels with tri-level biased transfer gates | |
| US7265397B1 (en) | CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture | |
| US8183604B2 (en) | Solid state image pickup device inducing an amplifying MOS transistor having particular conductivity type semiconductor layers, and camera using the same device | |
| EP1850387B1 (en) | Solid-state image pickup device | |
| US20040245433A1 (en) | Solid-state imaging device and method for driving the same | |
| JP3311004B2 (ja) | 固体撮像装置 | |
| JPH04313268A (ja) | 固体撮像装置 | |
| JP4761491B2 (ja) | 固体撮像装置及びそれを用いた撮像システム | |
| JP2003017677A (ja) | 撮像装置 | |
| JPH0562869B2 (ja) | ||
| JP3447326B2 (ja) | 固体撮像素子 | |
| JP3590158B2 (ja) | Ｍｏｓ増幅型撮像装置 | |
| JP5414781B2 (ja) | 光電変換装置の製造方法 | |
| JP2004104116A (ja) | 撮像装置 | |
| JP2007134633A (ja) | 固体撮像素子 | |
| JP2003324191A (ja) | 光電変換装置及び撮像装置 | |
| JP4921345B2 (ja) | 固体撮像装置及びカメラ | |
| Barbe | State of the art in visible spectrum solid-state imagers | |
| KR19990018938A (ko) | 전하 결합 소자형 이미지 센서 | |
| JPS5968969A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |