JP5758825B2 - 表示装置、表示方法、および電子機器 - Google Patents

Description

本開示は、画像を表示する表示装置、表示方法、およびそのような表示装置を備えた電子機器に関する。

近年、表示装置は、画質や消費電力などの観点から、液晶表示装置、プラズマ表示装置、有機ＥＬ表示装置などの様々な種類のものが開発されており、それらの特性に応じて、据置型の表示装置の他、携帯電話、携帯型情報端末など、様々な電子機器に適用されている。

表示装置は、一般に、線順次走査を行うことにより画像を表示する。具体的には、例えば液晶表示装置では、まず、走査線駆動回路（ゲートドライバ）が、マトリックス状に配置された画素のうちの１行（１水平ライン）を表示駆動の対象として選択する。そして、信号線駆動回路（ソースドライバ）が、その選択された画素に対して画素信号を供給する。これにより、選択された１水平ラインに係る画素に画素信号が書き込まれる。表示装置は、このような画素信号の書き込み動作を、表示面全面にわたり順次走査しつつ行うことにより、画像を表示するようになっている。

このような表示装置について、様々な技術が提案されている。例えば、特許文献１には、ゲートドライバに工夫を施した液晶表示装置が開示されている。

特開２００７−１４０５１２号公報

ところで、表示装置では、表示面全面にわたって線順次走査する際、中断および再開を繰り返すことにより間欠的に線順次走査を行う場合がある。このような場合でも、画質の低下を抑えることが望まれる。

本開示はかかる問題点に鑑みてなされたもので、その目的は、中断および再開を繰り返すことにより線順次走査を行う場合でも、画質の低下を抑えることができる表示装置、表示方法、および電子機器を提供することにある。

本開示の表示装置は、表示部と、走査部とを備える。表示部は、それぞれに走査信号が印加される複数の走査信号線を有し、複数の走査信号に基づいて、中断および再開を繰り返すことにより線順次走査を行い、画像を表示するものである。走査部は、各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の走査信号を生成するものである。

本開示の表示方法は、各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の走査信号を生成して複数の走査信号線に印加し、複数の走査信号に基づいて中断および再開を繰り返すことにより線順次走査を行い、画像を表示するものである。

本開示の電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。

本開示の表示装置、表示方法、および電子機器では、複数の走査信号に基づいて、中断および再開を繰り返すことにより線順次動作が行われることにより、画像が表示される。その際、各走査信号のパルス終端側の遷移時間は、互いに等しくなるように生成される。

本開示の表示装置、表示方法、および電子機器によれば、各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の走査信号を生成したので、中断および再開を繰り返すことにより線順次走査を行う場合でも、画質の低下を抑えることができる。

本開示の表示装置におけるタッチ検出方式の基本原理を説明するための図であり、指が接触または近接していない状態を表す図である。 本開示の表示装置におけるタッチ検出方式の基本原理を説明するための図であり、指が接触または近接した状態を表す図である。 本開示の表示装置におけるタッチ検出方式の基本原理を説明するための図であり、駆動信号およびタッチ検出信号の波形の一例を表す図である。 本開示の実施の形態に係る表示装置の一構成例を表すブロック図である。 図４に示したタッチセンサ付き表示部の概略断面構造を表す断面図である。 図４に示したタッチセンサ付き表示部における画素配列を表す回路図である。 図４に示したタッチセンサ付き表示部における駆動電極およびタッチ検出電極の一構成例を表す斜視図である。 第１の実施の形態に係るゲートドライバの一構成例を表すブロック図である。 図８に示した転送回路の一構成例を表す回路図である。 図８に示した転送回路の一動作例を表すタイミング波形図である。 図４に示した表示装置の一動作例を表す模式図である。 図４に示した表示装置の表示動作の一例を表すタイミング波形図である。 図４に示した表示装置のタッチ検出動作の一例を表すタイミング波形図である。 図８に示したゲートドライバの一動作例を表すタイミング波形図である。 図８に示したゲートドライバの一動作例をより詳細に表すタイミング波形図である。 比較例に係るゲートドライバの一構成例を表すブロック図である。 図１６に示したゲートドライバの一動作例を表すタイミング波形図である。 比較例に係る表示装置に表示画像の一例を表す説明図である。 第１の実施の形態の変形例に係るゲートドライバの一構成例を表すブロック図である。 図１９に示したゲートドライバの一動作例を表すタイミング波形図である。 図１９に示したゲートドライバの一動作例をより詳細に表すタイミング波形図である。 第１の実施の形態の他の変形例に係るゲートドライバの一構成例を表すブロック図である。 図２２に示したゲートドライバの一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係るゲートドライバの一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係るゲートドライバの一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係るゲートドライバの一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係るゲートドライバの一動作例を表すタイミング波形図である。 第１の実施の形態の他の変形例に係るゲートドライバの一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係るゲートドライバの一構成例を表すブロック図である。 第１の実施の形態の他の変形例に係るゲートドライバの一構成例を表すブロック図である。 第２の実施の形態に係るゲートドライバの一構成例を表すブロック図である。 図３１に示したゲートドライバの一動作例を表すタイミング波形図である。 図３１に示したゲートドライバの一動作例をより詳細に表すタイミング波形図である。 実施の形態に係る表示装置を適用したテレビジョン装置の外観構成を表す斜視図である。 変形例に係るタッチセンサ付き表示部の概略断面構造を表す断面図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．静電容量式タッチ検出の基本原理
２．第１の実施の形態
３．第２の実施の形態
４．適用例

＜１．静電容量式タッチ検出の基本原理＞
まず最初に、図１〜図３を参照して、本開示の表示パネルにおけるタッチ検出の基本原理について説明する。このタッチ検出方式は、静電容量式のタッチセンサとして具現化されるものであり、例えば図１（Ａ）に示したように、誘電体Ｄを挟んで互いに対向配置された一対の電極（駆動電極Ｅ１およびタッチ検出電極Ｅ２）を用い、容量素子を構成する。この構造は、図１（Ｂ）に示した等価回路として表される。駆動電極Ｅ１、タッチ検出電極Ｅ２および誘電体Ｄによって、容量素子Ｃ１が構成される。容量素子Ｃ１は、その一端が交流信号源（駆動信号源）Ｓに接続され、他端Ｐは抵抗器Ｒを介して接地されると共に、電圧検出器（タッチ検出回路）ＤＥＴに接続される。交流信号源Ｓから駆動電極Ｅ１（容量素子Ｃ１の一端）に所定の周波数（例えば数ｋＨｚ〜数十ｋＨｚ程度）の交流矩形波Ｓｇ（図３（Ｂ））を印加すると、タッチ検出電極Ｅ２（容量素子Ｃ１の他端Ｐ）に、図３（Ａ）に示したような出力波形（タッチ検出信号Ｖdet）が現れる。なお、この交流矩形波Ｓｇは、後述する交流駆動信号ＶcomACに相当するものである。

指が接触（または近接）していない状態では、図１に示したように、容量素子Ｃ１に対する充放電に伴って、容量素子Ｃ１の容量値に応じた電流Ｉ０が流れる。このときの容量素子Ｃ１の他端Ｐの電位波形は、例えば図３（Ａ）の波形Ｖ０のようになり、これが電圧検出器ＤＥＴによって検出される。

一方、指が接触（または近接）した状態では、図２に示したように、指によって形成される容量素子Ｃ２が容量素子Ｃ１に直列に追加された形となる。この状態では、容量素子Ｃ１、Ｃ２に対する充放電に伴って、それぞれ電流Ｉ１、Ｉ２が流れる。このときの容量素子Ｃ１の他端Ｐの電位波形は、例えば図３（Ａ）の波形Ｖ１のようになり、これが電圧検出器ＤＥＴによって検出される。このとき、点Ｐの電位は、容量素子Ｃ１、Ｃ２を流れる電流Ｉ１、Ｉ２の値によって定まる分圧電位となる。このため、波形Ｖ１は、非接触状態での波形Ｖ０よりも小さい値となる。電圧検出器ＤＥＴは、検出した電圧を所定のしきい値電圧Ｖthと比較し、このしきい値電圧以上であれば非接触状態と判断する一方、しきい値電圧未満であれば接触状態と判断する。このようにして、タッチ検出が可能となる。

＜２．第１の実施の形態＞
［構成例］
（全体構成例）
図４は、第１の実施の形態に係る表示装置の一構成例を表すものである。この表示パネル１は、液晶表示パネルと静電容量式のタッチパネルとを一体化した、いわゆるインセルタイプの表示装置である。

この表示装置１は、制御部１１と、ゲートドライバ１２と、ソースドライバ１３と、駆動電極ドライバ１４と、タッチセンサ付き表示部１５と、タッチ検出部１８とを備えている。

制御部１１は、映像信号Ｖdispに基づいて、ゲートドライバ１２、ソースドライバ１３、駆動電極ドライバ１４、およびタッチ検出部１８に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。

ゲートドライバ１２は、制御部１１から供給される制御信号に基づいて、タッチセンサ付き表示部１０の表示駆動の対象となる１水平ラインを順次選択する機能を有している。具体的には、ゲートドライバ１２は、後述するように、走査信号ＶＧをタッチセンサ付き表示部１５に供給することにより、タッチセンサ付き表示部１５の液晶表示部１６（後述）にマトリックス状に形成されている画素Ｐixのうちの１行（１水平ライン）を表示駆動の対象として順次選択するようになっている。

ソースドライバ１３は、制御部１１から供給される制御信号に基づいて、液晶表示部１６の各画素Ｐix（後述）に画素信号Ｖsigを供給する回路である。具体的には、ソースドライバ１３は、後述するように、画素信号Ｖsigを、表示駆動の対象として選択された１水平ラインを構成する各画素Ｐixにそれぞれ供給するものである。

駆動電極ドライバ１４は、制御部１１から供給される制御信号に基づいて、タッチセンサ付き表示部１５の駆動電極ＣＯＭＬ（後述）に駆動信号Ｖcomを供給する回路である。具体的には、駆動電極ドライバ１４は、後述するように、タッチ検出駆動の対象となる駆動電極ＣＯＭＬに対して、交流駆動信号ＶcomAC（後述）を時分割的に順次印加するとともに、それ以外の駆動電極ＣＯＭＬに対して、直流駆動信号ＶcomDC（後述）を印加するようになっている。

タッチセンサ付き表示部１５は、タッチセンサを内蔵した表示部であり、液晶表示部１６と、タッチセンサ部１７とを有する。液晶表示部１６は、ゲートドライバ１２から供給される走査信号ＶＧに従って、１水平ラインずつ順次走査して表示を行うものである。タッチセンサ部１７は、上述した静電容量式タッチ検出の基本原理に基づいて動作するものであり、駆動電極ドライバ１４から供給される交流駆動信号ＶcomACに応じてタッチ検出信号Ｖdetを出力することにより、順次走査してタッチ検出を行うようになっている。

タッチ検出部１８は、制御部１１から供給される制御信号と、タッチセンサ部１７から供給されたタッチ検出信号Ｖdetに基づいて、外部近接物体を検出するものである。

この構成により、表示装置１は、映像信号Ｖdispに基づいて表示動作を行いつつ、タッチ検出動作を行う。その際、表示装置１は、後述するように、中断および再開を繰り返しつつ間欠的に線順次走査を行うことにより表示動作を行うとともに、表示動作を中断している期間においてタッチ検出動作を行うようになっている。

（タッチセンサ付き表示部１５）
次に、タッチセンサ付き表示部１５の構成例を詳細に説明する。

図５は、タッチセンサ付き表示部１５の要部断面構造の例を表すものである。このタッチセンサ付き表示部１５は、画素基板２０と、この画素基板２０に対向して配置された対向基板３０と、画素基板２０と対向基板３０との間に挿設された液晶層９とを備えている。

画素基板２０は、回路基板としてのＴＦＴ基板２１と、駆動電極ＣＯＭＬと、画素電極２２とを有している。ＴＦＴ基板２１は、各種電極や配線（後述する画素信号線ＳＧＬや走査信号線ＧＣＬ等）、薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）などが形成される回路基板として機能するものである。ＴＦＴ基板２１は例えばガラスにより構成されるものである。ＴＦＴ基板２１の上には、駆動電極ＣＯＭＬが形成される。駆動電極ＣＯＭＬは、複数の画素Ｐix（後述）に共通の電圧を供給するための電極である。この駆動電極ＣＯＭＬは、液晶表示動作のための共通駆動電極として機能するとともに、タッチ検出動作のための駆動電極としても機能するものである。駆動電極ＣＯＭＬの上には絶縁層２３が形成され、その上に画素電極２２が形成される。画素電極２２は、表示を行うための画素信号を供給するための電極であり、透光性を有するものである。駆動電極ＣＯＭＬおよび画素電極２２は、例えばＩＴＯ（Indium Tin Oxide）により構成される。

対向基板３０は、ガラス基板３１と、カラーフィルタ３２と、タッチ検出電極ＴＤＬとを有している。カラーフィルタ３２は、ガラス基板３１の一方の面に形成されている。このカラーフィルタ３２は、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のカラーフィルタ層を周期的に配列して構成したもので、各表示画素にＲ、Ｇ、Ｂの３色が１組として対応付けられている。また、ガラス基板３１の他方の面には、タッチ検出電極ＴＤＬが形成されている。タッチ検出電極ＴＤＬは、例えばＩＴＯにより構成され、透光性を有する電極である。このタッチ検出電極ＴＤＬの上には、偏光板３５が配設されている。

液晶層９は、表示機能層として機能するものであり、電界の状態に応じてそこを通過する光を変調するものである。この電界は、駆動電極ＣＯＭＬの電圧と画素電極２２の電圧との電位差により形成される。液晶層９には、ＦＦＳ（フリンジフィールドスイッチング）やＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶が用いられる。

なお、液晶層９と画素基板２０との間、および液晶層９と対向基板３０との間には、それぞれ配向膜が配設され、また、画素基板２０の下面側には入射側偏光板が配置されるが、ここでは図示を省略している。

図６は、液晶表示部１６における画素構造の構成例を表すものである。液晶表示部１６は、マトリックス状に配列した複数の画素Ｐixを有している。各画素Ｐixは、３つのサブ画素ＳＰixにより構成される。この３つのサブ画素ＳＰixは、図５に示したカラーフィルタ３２の３色（ＲＧＢ）にそれぞれ対応するように配置されている。サブ画素ＳＰixは、ＴＦＴ素子Ｔｒおよび液晶素子ＬＣを有している。ＴＦＴ素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴで構成されている。ＴＦＴ素子Ｔｒのソースは画素信号線ＳＧＬに接続され、ゲートは走査信号線ＧＣＬに接続され、ドレインは液晶素子ＬＣの一端に接続されている。液晶素子ＬＣは、一端がＴＦＴ素子Ｔｒのドレインに接続され、他端が駆動電極ＣＯＭＬに接続されている。

サブ画素ＳＰixは、走査信号線ＧＣＬにより、液晶表示部１６の同じ行に属する他のサブ画素ＳＰixと互いに接続されている。走査信号線ＧＣＬは、ゲートドライバ１２と接続され、ゲートドライバ１２より走査信号ＶＧが供給される。また、サブ画素ＳＰixは、画素信号線ＳＧＬにより、液晶表示部１６の同じ列に属する他のサブ画素ＳＰixと互いに接続されている。画素信号線ＳＧＬは、ソースドライバ１３と接続され、ソースドライバ１３より画素信号Ｖsigが供給される。

さらに、サブ画素ＳＰixは、駆動電極ＣＯＭＬにより、液晶表示部１６の同じ行に属する他のサブ画素ＳＰixと互いに接続されている。駆動電極ＣＯＭＬは、駆動電極ドライバ１６と接続され、表示動作では、駆動電極ドライバ１６より直流駆動信号ＶcomDCが供給される。

この構成により、液晶表示部１６では、ゲートドライバ１２が走査信号線ＧＣＬを時分割的に線順次走査するように駆動することにより、１水平ラインが順次選択され、その１水平ラインに属する画素Ｐixに対して、ソースドライバ１３が画素信号Ｖsigを供給することにより、１水平ラインずつ表示が行われるようになっている。

図７は、タッチセンサ部１７の一構成例を斜視的に表すものである。タッチセンサ部１７は、画素基板２０に設けられた駆動電極ＣＯＭＬ、および対向基板３０に設けられたタッチ検出電極ＴＤＬにより構成されている。駆動電極ＣＯＭＬは、図の左右方向に延在する帯状の電極パターンを有している。タッチ検出電極ＴＤＬは、駆動電極ＣＯＭＬの電極パターンの延在方向と直交する方向に延びる帯状の電極パターンを有している。タッチ検出電極ＴＤＬの各電極パターンは、タッチ検出部１８にそれぞれ接続されている。駆動電極ＣＯＭＬとタッチ検出電極ＴＤＬにより互いに交差した電極パターンは、その交差部分に静電容量を形成している。

この構成により、タッチセンサ部１７では、駆動電極ドライバ１６が駆動電極ＣＯＭＬに対して交流駆動信号ＶcomACを印加することにより、タッチ検出電極ＴＤＬからタッチ検出信号Ｖdetを出力し、タッチ検出が行われるようになっている。つまり、駆動電極ＣＯＭＬは、図１〜図３に示したタッチ検出の基本原理における駆動電極Ｅ１に対応し、タッチ検出電極ＴＤＬは、タッチ検出電極Ｅ２に対応するものであり、タッチセンサ部１７はこの基本原理に従ってタッチを検出するようになっている。図７に示したように、互いに交差した電極パターンは、静電容量式タッチセンサをマトリックス状に構成している。よって、タッチセンサ部１７のタッチ検出面全体にわたって走査することにより、外部近接物体の接触または近接が生じた位置の検出も可能となっている。

（ゲートドライバ１２）
次に、ゲートドライバ１２について説明する。ゲートドライバ１２は、間欠的に線順次走査することにより、液晶表示部１６の１水平ラインを順次選択するものである。具体的には、表示画面は、この例では、走査方向に複数の部分表示領域ＲＤ（１），ＲＤ（２），…に区分されており、ゲートドライバ１２は、これらの部分表示領域ＲＤ（１），ＲＤ（２），…ごとに走査を中断しながら、間欠的に線順次走査するようになっている。以下、部分表示領域ＲＤ（１），ＲＤ（２），…のうちの任意の一つを表すものとして、適宜、部分表示領域ＲＤを用いる。

図８は、ゲートドライバ１２の一構成例を表すものである。ゲートドライバ１２は、走査制御部５１と、シフトレジスタ５２とを備えている。

走査制御部５１は、制御部１１より供給された図示しない制御信号に基づいて、制御信号ＳＴと、クロック信号ＣＬＫ，ＸＣＬＫと、制御信号ＵＤ，ＵＤＢ（図示せず）とを生成し、シフトレジスタ５２に対して供給するものである。制御信号ＳＴは、シフトレジスタ５２において転送する信号である。クロック信号ＣＬＫ，ＸＣＬＫは、シフトレジスタ５２が転送動作を行うためのクロック信号である。制御信号ＵＤ，ＵＤＢは、後述するように、シフトレジスタ５２における信号の転送方向を制御するための信号である。

シフトレジスタ５２は、走査制御部５１から供給された制御信号に基づいて、液晶表示部１６の各走査信号線ＧＣＬに供給される走査信号ＶＧ（１），ＶＧ（２），…を生成するものである。このシフトレジスタ５２は、この例では、図５に示した画素基板２０上に、アモルファスシリコンにより形成されている。このシフトレジスタ５２は、転送回路５０（１），５０（２），…と、転送回路６０（１），６０（２），…とを有している。

以下、走査信号ＶＧ（１）等のうちの任意の一つを表すものとして、適宜、走査信号ＶＧを用いる。同様に、転送回路５０（１）等のうちの任意の一つを表すものとして、適宜、転送回路５０を用い、転送回路６０（１）等のうちの任意の１つを表すものとして、適宜、転送回路６０を用いるものとする。

転送回路５０は、入力された信号を、クロック信号ＣＬＫ，ＸＣＬＫに同期して転送するとともに、その出力信号（走査信号ＶＧ）を、対応する走査信号線ＧＣＬに供給する回路である。転送回路６０は、入力された信号を、クロック信号ＣＬＫ，ＸＣＬＫに同期して転送する回路である。すなわち、転送回路６０は、転送回路５０とは異なり、その出力信号（信号ＶＧＤ）を走査信号線ＧＣＬに供給せず、次段の転送回路５０に転送するようになっている。転送回路６０は、この例では、転送回路５０と同じ回路構成である。

シフトレジスタ５２では、所定数（この例では４つ）の転送回路５０（転送ブロックＢ）ごとに、１つの転送回路６０が挿入されている。転送ブロックＢは、部分表示領域ＲＤと一対一で対応している。なお、転送ブロックＢに含まれる転送回路５０の数は、この例では説明の便宜上４つとしたが、これに限定されるものではなく、３以下または５以上のどのような値であってもよい。

各転送回路５０，６０は、入力端子ＣＫ１，ＣＫ２と、入力端子Ｉｎ１，Ｉｎ２と、入力端子ＵＤ，ＵＤＢ（図示せず）と、出力端子Ｏｕｔとを有している。

各転送回路５０，６０の入力端子ＣＫ１には、クロック信号ＣＬＫ，ＸＣＬＫのうちの一方が、転送回路ごとに交互に供給される。具体的には、例えば、転送回路５０（１），５０（３），６０（１）等の入力端子ＣＫ１にはクロック信号ＣＬＫがそれぞれ供給され、転送回路５０（２），５０（４），５０（５）等の入力端子ＣＫ１にはクロック信号ＸＣＬＫがそれぞれ供給される。各転送回路５０，６０の入力端子ＣＫ２には、クロック信号ＣＬＫ，ＸＣＬＫのうち、入力端子ＣＫ１に入力されたものと異なる信号が供給される。具体的には、例えば、転送回路５０（１），５０（３），６０（１）等の入力端子ＣＫ２にはクロック信号ＸＣＬＫがそれぞれ供給され、転送回路５０（２），５０（４），５０（５）等の入力端子ＣＫ２にはクロック信号ＣＬＫがそれぞれ供給される。

各転送回路５０，６０の入力端子Ｉｎ１には、図８の例では、着目した転送回路５０，６０の上側の転送回路５０または転送回路６０の出力信号が供給され、入力端子Ｉｎ２には、着目した転送回路５０，６０の下側の転送回路５０または転送回路６０の出力信号が供給される。

各転送回路５０，６０は、入力端子Ｉｎ１または入力端子Ｉｎ２に入力された信号を、クロック信号ＣＬＫ，ＸＣＬＫに同期して、出力端子Ｏｕｔから出力する。転送回路６０は、その出力信号（信号ＶＧＤ）を、隣り合う転送回路５０に供給する。また、転送回路５０は、その出力信号（走査信号ＶＧ）を、隣り合う転送回路５０または転送回路６０に供給するとともに、液晶表示部１６の走査信号線ＧＣＬに供給するようになっている。

図９は、転送回路５０の一構成例を表すものである。転送回路５０は、トランジスタＮ１〜Ｎ７と、容量素子Ｃ１，Ｃ２とを有している。トランジスタＮ１〜Ｎ７は、ｎチャネルのＭＯＳ型のトランジスタである。トランジスタＮ１は、ゲートが入力端子Ｉｎ１に接続され、ソースが入力端子ＵＤに接続され、ドレインがノードＬＡＴに接続されている。トランジスタＮ２は、ゲートが入力端子Ｉｎ２に接続され、ソースが入力端子ＵＤＢに接続され、ドレインがノードＬＡＴに接続されている。トランジスタＮ３は、ゲートがノードＬＡＴに接続され、ドレインがノードＸＬＡＴに接続され、ソースに電源電圧ＶＳＳが供給されている。トランジスタＮ４は、ゲートがノードＸＬＡＴに接続され、ドレインがノードＬＡＴに接続され、ソースに電源電圧ＶＳＳが供給されている。トランジスタＮ５は、ゲートがノードＸＬＡＴに接続され、ドレインが出力端子Ｏｕｔに接続され、ソースに電源電圧ＶＳＳが供給されている。トランジスタＮ６は、ゲートがノードＬＡＴに接続され、ドレインが入力端子ＣＫ１に接続され、ソースが出力端子Ｏｕｔに接続されている。トランジスタＮ７は、ゲートが入力端子ＣＫ２に接続され、ドレインが出力端子Ｏｕｔに接続され、ソースに電源電圧ＶＳＳが供給されている。容量素子Ｃ１は、一端が入力端子ＣＫ１に接続され、他端がノードＸＬＡＴに接続されている。容量素子Ｃ２は、一端がノードＬＡＴに接続され、他端が出力端子Ｏｕｔに接続されている。

このような構成により、シフトレジスタ５２は、前段の転送回路から供給された信号を、後段の転送回路に転送する。その際、このシフトレジスタ５２は、双方向に信号を転送することができる。すなわち、シフトレジスタ５２は、図８において、上から下へ信号を転送する転送モードＭＡと、下から上へ信号を転送する転送モードＭＢを有する。以下に、転送モードＭＡでのシフトレジスタ５２の動作について説明する。この転送モードＭＡでは、図８に示したように、一番上の転送回路５０（１）の入力端子Ｉｎ１に、制御信号ＳＴが供給される。

図１０は、シフトレジスタ５２の一動作例を表すものである。この例では、シフトレジスタ５２における３番目および４番目の転送回路５０（３），５０（４）の動作を示している。図１０において、（Ａ）はクロック信号ＣＬＫの波形を示し、（Ｂ）はクロック信号ＸＣＬＫの波形を示し、（Ｃ）は制御信号ＵＤの波形を示し、（Ｄ）は制御信号ＵＤＢの波形を示し、（Ｅ）は転送回路５０（３）の入力信号である走査信号ＶＧ（２）の波形を示し、（Ｆ）は転送回路５０（３）におけるノードＬＡＴの電圧Ｖlatの波形を示し、（Ｇ）は転送回路５０（３）の出力信号である走査信号ＶＧ（３）の波形を示し、（Ｈ）は転送回路５０（４）におけるノードＬＡＴの電圧Ｖlatの波形を示し、（Ｉ）は転送回路５０（４）の出力信号である走査信号ＶＧ（４）の波形を示す。

この例では、クロック信号ＣＬＫ，ＸＣＬＫは、交互にパルスが現れる信号である。また、制御信号ＵＤは高レベルの論理信号であり、制御信号ＵＤＢは低レベルの論理信号である。

最初に、３番目の転送回路５０（３）の動作について説明する。

まず、タイミングｔ１において、２番目の転送回路５０（２）から走査信号ＶＧ（２）が入力端子Ｉｎ１に入力される（図１０（Ｅ））。具体的には、タイミングｔ１において、クロック信号ＸＣＬＫが立ち上がり（図１０（Ｂ））、走査信号ＶＧ（２）が、そのクロック信号ＣＬＫの立ち上がりに同期して立ち上がる（図１０（Ｅ））。これにより、３番目の転送回路５０（３）では、トランジスタＮ１がオン状態になり、ノードＬＡＴの電圧Ｖlatは、制御信号ＵＤの電圧と同じレベルに変化する（図１０（Ｆ））。

次に、タイミングｔ２において、クロック信号ＸＣＬＫが立ち下がり（図１０（Ｂ））、走査信号ＶＧ（２）が、そのクロック信号ＸＣＬＫの立ち下がりに同期して立ち下がる（図１０（Ｂ））。これにより、転送回路５０（３）では、ノードＬＡＴがハイインピーダンス状態になり、ノードＬＡＴの電圧Ｖlatが維持される（図１０（Ｆ））。

次に、タイミングｔ３において、クロック信号ＣＬＫが立ち上がる（図１０（Ａ））。これにより、転送回路５０（３）では、トランジスタＮ６に電流が流れ、出力端子Ｏｕｔの電圧である走査信号ＶＧ（３）が立ち上がる（図１０（Ｇ））。その際、ノードＬＡＴがハイインピーダンス状態であるため、容量素子Ｃ２の両端間の電圧が維持されるので、電圧Ｖlatが、いわゆるブートストラップ動作により上昇する（図１０（Ｆ））。これにより、トランジスタＮ６のゲート電圧が十分に高くなるので、転送回路５０（３）は、走査信号ＶＧ（３）をクロック信号ＣＬＫの高レベルと同じ電圧レベルにまで高くすることができる（図１０（Ｇ））。

次に、タイミングｔ４において、クロック信号ＣＬＫが立ち下がる（図１０（Ａ））。これにより、転送回路５０（３）では、出力端子Ｏｕｔの電圧である走査信号ＶＧ（３）が立ち下がるとともに（図１０（Ｇ））、電圧Ｖlatもブートストラップ動作により上昇した分だけ低下する（図１０（Ｆ））。

そして、タイミングｔ５において、クロック信号ＸＣＬＫが立ち上がる（図１０（Ｂ））。これにより、３番目の転送回路５０（３）では、トランジスタＮ７がオン状態になり、ノードＬＡＴの電圧Ｖlatが立ち下がる（図１０（Ｆ））。

次に、４番目の転送回路５０（４）の動作について説明する。

まず、タイミングｔ３において、走査信号ＶＧ（３）が立ち上がると（図１０（Ｇ））、転送回路５０（４）では、トランジスタＮ１がオン状態になり、ノードＬＡＴの電圧Ｖlatは、制御信号ＵＤの電圧と同じレベルに変化する（図１０（Ｈ））。

次に、タイミングｔ４において、走査信号ＶＧ（３）が立ち下がると（図１０（Ｇ））、転送回路５０（４）では、ノードＬＡＴがハイインピーダンス状態になり、ノードＬＡＴの電圧Ｖlatが維持される（図１０（Ｈ））。

次に、タイミングｔ５において、クロック信号ＸＣＬＫが立ち上がると（図１０（Ｂ））、転送回路５０（４）では、転送回路５０（３）の場合と同様に、ノードＬＡＴの電圧Ｖlatがブートストラップ動作により上昇し（図１０（Ｈ））、走査信号ＶＧ（４）が立ち上がる（図１０（Ｉ））。

次に、タイミングｔ６において、クロック信号ＸＣＬＫが立ち下がる（図１０（Ｂ））と、転送回路５０（４）では、出力端子Ｏｕｔの電圧である走査信号ＶＧ（４）が立ち下がるとともに（図１０（Ｉ））、電圧Ｖlatもブートストラップ動作により上昇した分だけ低下する（図１０（Ｈ））。

次に、タイミングｔ７において、クロック信号ＣＬＫが立ち上がる（図１０（Ａ））と、転送回路５０（４）では、トランジスタＮ７がオン状態になり、ノードＬＡＴの電圧Ｖlatが立ち下がる（図１０（Ｈ））。

このように、転送回路５０，６０は、前段の転送回路から供給された信号を、いわゆるダイナミック動作により、後段の転送回路に転送する。

この例では、図８の上から下へ信号を転送する転送モードＭＡについて説明したが、図８の下から上へ信号を転送する転送モードＭＢでも同様である。この場合には、一番下端の転送回路（図示せず）の入力端子Ｉｎ２に、制御信号ＳＴが供給される。すなわち、転送モードＭＡでは、一番上の転送回路５０（１）の入力端子Ｉｎ１に制御信号ＳＴを供給したが、転送モードＭＢでは、一番下の転送回路５０（１）の入力端子Ｉｎ２に制御信号ＳＴを供給する。また、この転送モードＭＢでは、制御信号ＵＤを低レベルにするとともに、制御信号ＵＤＢを高レベルにする。これにより、転送回路５０，６０のそれぞれは、下側の転送回路から供給された信号を上側の転送回路に転送する。

ここで、液晶表示部１６は、本開示における「表示部」の一具体例に対応する。ゲートドライバ１２は、本開示における「走査部」の一具体例に対応する。転送ブロックＢは、本開示における「第１の転送ブロック」の一具体例に対応する。転送回路５０は、本開示における「第１の転送回路」の一具体例に対応する。転送回路６０は、本開示における「第２の転送回路」の一具体例に対応する。走査制御部５１は、本開示における「制御部」の一具体例に対応する。クロック信号ＣＬＫ，ＸＣＬＫは、本開示における「転送クロック」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。

（全体動作概要）
まず、図４を参照して、表示装置１の全体動作概要を説明する。制御部１１は、外部より供給された映像信号Ｖdispに基づいて、ゲートドライバ１２、ソースドライバ１３、駆動電極ドライバ１４、およびタッチ検出部１８に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。ゲートドライバ１２は、タッチセンサ付き表示部１５の液晶表示部１６に走査信号ＶＧを供給し、表示駆動の対象となる１水平ラインを順次選択する。ソースドライバ１３は、画素信号Ｖsigを、選択された１水平ラインを構成する各サブ画素ＳＰixに供給する。駆動電極ドライバ１４は、タッチ検出駆動の対象となる駆動電極ＣＯＭＬに対して交流駆動信号ＶcomACを順次印加するとともに、それ以外の駆動電極ＣＯＭＬに対して直流駆動信号ＶcomDCを印加する。タッチセンサ付き表示部１５は、表示動作を行うとともにタッチ検出動作を行い、タッチ検出電極ＴＤＬからタッチ検出信号Ｖdetを出力する。タッチ検出部１８は、タッチセンサ付き表示部１５のタッチセンサ部１７から供給されたタッチ検出信号Ｖdetに基づいて、外部近接物体を検出する。

（詳細動作）
次に、いくつかの図を参照して、表示装置１の動作を詳細に説明する。なお、以下では、転送モードＭＡでの動作を例に説明する。

図１１は、表示装置１の１フレーム期間（１Ｆ）における動作を模式的に表すものである。この図１１において、横軸は時間を示し、縦軸は表示画面の垂直方向（走査方向）における位置を示す。なお、この図１１では、垂直ブランキング期間を省略している。

１フレーム期間（１Ｆ）には、表示駆動Ｄｄが行われる表示駆動期間Ｐｄと、タッチ検出駆動Ｄｔが行われるタッチ検出駆動期間Ｐｔとが、交互に配置される。この例では、タッチ検出駆動Ｄｔは、表示駆動Ｄｄの２倍の走査速度で行われる。すなわち、１フレーム期間（１Ｆ）の間に、タッチ検出面全面に対するタッチ検出動作が２回行われる。

まず、最初の表示駆動期間Ｐｄにおいて、ゲートドライバ１２およびソースドライバ１３は、部分表示領域ＲＤ（１）を線順次走査により駆動する（表示駆動Ｄｄ）。

次に、続くタッチ検出駆動期間Ｐｔにおいて、駆動電極ドライバ１４は、タッチ検出駆動の対象となる複数の駆動電極ＣＯＭＬを順次選択して、その選択された駆動電極ＣＯＭＬに対して交流駆動信号ＶcomACを供給する（タッチ検出駆動Ｄｔ）。そして、タッチ検出部１８は、その交流駆動信号ＶcomACに応じてタッチセンサ部１７から出力されるタッチ検出信号Ｖdetに基づいて、外部近接物体を検出する。

同様に、ゲートドライバ１２およびソースドライバ１３は、続く表示駆動期間Ｐｄにおいて、部分表示領域ＲＤ（２）に対して表示駆動Ｄｄを行い、駆動電極ドライバ１４は、続くタッチ検出駆動期間Ｐｔにおいて、引き続きタッチ検出駆動Ｄｔを行う。

このようにして、表示装置１は、１フレーム期間（１Ｆ）において、交互に表示駆動Ｄｄとタッチ検出駆動Ｄｔを行うことにより、表示面全面に対する表示動作を行うとともに、タッチ検出面全面に対するタッチ検出動作を行う。これにより、表示装置１では、表示駆動Ｄｄとタッチ検出駆動Ｄｔが、それぞれ別々の期間に行われるため、例えば、表示駆動Ｄｄがタッチ検出動作に与える影響を低減することができる。

次に、表示駆動期間Ｐｄにおける表示動作と、タッチ検出駆動期間Ｐｔにおけるタッチ検出動作を詳細に説明する。

図１２は、表示動作のタイミング図を表すものであり、（Ａ）は水平同期信号Ｓsyncの波形を示し、（Ｂ）は走査信号ＶＧの波形を示し、（Ｃ）は画素信号Ｖsigの波形を示し、（Ｄ）は駆動信号Ｖcomの波形を示す。

表示装置１では、表示駆動期間Ｐｄにおいて、駆動電極ドライバ１４が、全ての駆動電極ＣＯＭＬに対して直流駆動信号ＶcomDCを印加し（図１２（Ｄ））、ゲートドライバ１２が、走査信号線ＧＣＬに対して、１水平期間（１Ｈ）ごとに走査信号ＶＧを順次印加することにより表示走査を行う。以下に、その詳細を説明する。

まず、タイミングｔ１１において、水平同期信号Ｓsyncにパルスが生じ、１水平期間（１Ｈ）が開始する。

次に、タイミングｔ１２において、ゲートドライバ１２は、表示動作に係るｎ行目の走査信号線ＧＣＬ(n)に対して、走査信号ＶＧ(n)を印加し、走査信号ＶＧ(n)が低レベルから高レベルに変化する（図１２（Ｂ））。これにより、ゲートドライバ１２は、表示駆動の対象となる１水平ラインを選択する。

これと同時に、ソースドライバ１３は、画素信号線ＳＧＬに対して、画素信号Ｖsigを印加する（図１２（Ｃ））。これにより、表示駆動の対象として選択された１水平ラインに属する複数のサブ画素ＳＰixに、画素信号Ｖsigがそれぞれ印加される。

次に、ゲートドライバ１２は、タイミングｔ１３において、ｎ行目の走査信号線ＧＣＬの走査信号ＶＧ(n)を高レベルから低レベルに変化させる（図１２（Ｂ））。これにより、表示動作に係る１水平ラインのサブ画素Ｓpixは、画素信号線ＳＧＬから電気的に切り離される。

そして、タイミングｔ１４において１水平期間（１Ｈ）が終了するとともに、新たな１水平期間（１Ｈ）が開始し、次の行（ｎ＋１行目）の表示駆動が行われる。

これ以降、上述した動作を繰り返すことにより、表示パネル１では、各表示駆動期間Ｐｄにおいて、線順次走査により、部分表示領域ＲＤにおける表示動作が行われる。

図１３は、タッチ検出動作のタイミング図を表すものであり、（Ａ）は駆動信号Ｖcomの波形を示し、（Ｂ）はタッチ検出信号Ｖdetの波形を示す。

駆動電極ドライバ１４は、タッチ検出駆動期間Ｐｔにおいて、タッチ検出駆動の対象となる複数（この例ではＮ本）の駆動電極ＣＯＭＬを順次選択して、その選択された駆動電極ＣＯＭＬに対して交流駆動信号ＶcomACを供給する。この交流駆動信号ＶcomACは、静電容量を介してタッチ検出電極ＴＤＬに伝わり、タッチ検出信号Ｖdetが変化する（図１３（Ｂ））。タッチ検出部１８は、交流駆動信号ＶcomACの各パルスに同期したサンプリングタイミングｔｓにおいて、タッチ検出信号ＶdetをＡ／Ｄ変換する（図１３（Ｂ））ことにより、タッチ検出動作を行う。

（ゲートドライバ１２の詳細動作）
図１４は、ゲートドライバ１２の一動作例を表すものであり、（Ａ）は制御信号ＳＴの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はクロック信号ＸＣＬＫの波形を示し、（Ｄ）は走査信号ＶＧ（１）〜ＶＧ（４）の波形を示し、（Ｅ）は信号ＶＧＤ（１）の波形を示し、（Ｆ）は走査信号ＶＧ（５）〜ＶＧ（８）の波形を示し、（Ｇ）は信号ＶＧＤ（２）の波形を示し、（Ｈ）は走査信号ＶＧ（９）の波形を示す。

ゲートドライバ１２は、表示駆動期間Ｐｄにおいて走査信号ＶＧを次々に生成して液晶表示部１６に供給する。一方、タッチ検出駆動期間Ｐｔでは、ゲートドライバ１２は、走査信号ＶＧの生成を停止する。ゲートドライバ１２は、このような走査信号ＶＧの生成を、クロック信号ＣＬＫ，ＸＣＬＫにより制御する。

まず、表示制御部５１が、制御信号ＳＴを生成する（図１４（Ａ））。そして、シフトレジスタ５２の最初の転送回路５０（１）は、この制御信号ＳＴをクロック信号ＣＬＫ（図１４（Ｂ））に同期して転送することにより、走査信号ＶＧ（１）を生成する（図１４（Ｄ））。そして、転送回路５０（２）は、走査信号ＶＧ（１）をクロック信号ＸＣＬＫ（図１４（Ｃ））に同期して転送することにより、走査信号ＶＧ（２）を生成する（図２０（Ｄ））。同様に、転送回路５０（３），５０（４）は、入力された信号をそれぞれ転送し、走査信号ＶＧ（３），ＶＧ（４）を生成する（図１４（Ｄ））。このように、転送回路５０（１）〜５０（４）からなる転送ブロックＢは、表示駆動期間Ｐｄにおいて、走査信号ＶＧ（１）〜ＶＧ（４）を生成し、液晶表示部１６の部分表示領域ＲＤ（１）に供給する。

そして、表示制御部５１は、タイミングｔ２２において、クロック信号ＣＬＫ，ＸＣＬＫの生成を停止した後、タイミングｔ２３において、これらの生成を再開する（図１４（Ｂ），（Ｃ））。転送回路６０（１）は、転送回路５０（４）から供給された信号を、生成再開後のクロック信号ＣＬＫの最初のパルスに同期して転送し、信号ＶＧＤ（１）として出力する（図１４（Ｅ））。そして、転送回路５０（５）〜５０（８）は、タイミングｔ２４以降に引き続き現れるクロック信号ＣＬＫ，ＸＣＬＫのパルスに同期して、入力された信号をそれぞれ同様に転送する（図１４（Ｆ）））。すなわち、タッチ検出駆動期間Ｐｔでは、表示制御部５１は、クロック信号ＣＬＫ，ＸＣＬＫの生成を停止し、その後にこれらの生成を再開して、最初のパルスを生成する。そして、表示制御部５１は、続く表示駆動期間Ｐｄにおいて、クロック信号ＣＬＫ，ＸＣＬＫを生成し続け、転送回路５０（５）〜５０（８）からなる転送ブロックＢが、走査信号ＶＧ（５）〜ＶＧ（８）を生成し、液晶表示部１６の部分表示領域ＲＤ（２）に供給する。

このように、ゲートドライバ１２は、タッチ検出駆動期間Ｐｔにおいて、クロック信号ＣＬＫ，ＸＣＬＫの生成を一旦停止することにより、走査信号ＶＧの生成を停止する。

図１４に示したように、転送回路６０（１）は、表示駆動期間Ｐｄの最後に前段の転送回路５０（４）から供給された信号を、タッチ検出駆動期間Ｐｔの最後のクロック信号ＣＬＫのパルスに同期して転送する。すなわち、転送回路６０（１）では、前段の転送回路５０（４）から信号が供給されてから、その信号を転送するためのクロック信号ＣＬＫのパルスが供給されるまでの時間が長い。これにより、以下に示すように、転送回路６０（１）の出力信号ＶＧＤ（１）の波形が鈍るおそれがある。

図１５は、転送回路５０（４），６０（１），５０（５）の一動作例を表すものであり、（Ａ）はクロック信号ＣＬＫの波形を示し、（Ｂ）はクロック信号ＸＣＬＫの波形を示し、（Ｃ）は転送回路５０（４）へ入力される走査信号ＶＧ（３）の波形を示し、（Ｄ）は転送回路５０（４）の電圧Ｖlatの波形を示し、（Ｅ）は走査信号ＶＧ（４）の波形を示し、（Ｆ）は転送回路６０（１）の電圧Ｖlatの波形を示し、（Ｇ）は信号ＶＧＤ（１）の波形を示し、（Ｈ）は転送回路５０（５）の電圧Ｖlatの波形を示し、（Ｉ）は走査信号ＶＧ（５）の波形を示す。図１５において、タイミングｔ２２等は、図１４に示したタイミングｔ２２等と同じタイミングを示す。

転送回路５０（４）は、図１５（Ｃ）〜（Ｅ）に示したように、前段から走査信号ＶＧ（３）が入力された後、クロック信号ＸＣＬＫのパルスまでの時間が短いため、図１０の例と同様に動作する。また、転送回路５０（５）は、図１５（Ｇ）〜（Ｉ）に示したように、前段から信号ＶＧＤ（１）が入力された後、クロック信号ＸＣＬＫのパルスまでの時間が短いため、図１０の例と同様に動作する。

一方、転送回路６０（１）は、図１５（Ｅ）〜（Ｇ）に示したように、前段から走査信号ＶＧ（４）が入力された後、クロック信号ＣＬＫのパルスまでの時間が長いため、図１０の例とは異なるように動作する。すなわち、転送回路６０（１）のノードＬＡＴの電圧Ｖlatは、クロック信号ＣＬＫ，ＸＣＬＫが停止している期間において、トランジスタのリーク電流などにより、時間とともに徐々に低下するおそれがある（図１５（Ｆ））。つまり、ノードＬＡＴは、この期間ではハイインピーダンス状態になっているため、例えば、この期間が長い場合には、時間とともに徐々に低下してしまう。よって、表示制御部５１が、タイミングｔ２３においてクロック信号ＣＬＫ，ＸＣＬＫの生成を再開した時、その最初のパルスによって電圧Ｖlatがブートストラップ動作により上昇しても、その到達電圧は、転送回路５０（４）などの場合に比べて低い電圧となってしまう。このようにブートストラップ動作後の電圧Ｖlatの到達電圧が十分に高くない場合には、トランジスタＮ６を十分にオンさせることができないため、図１５（Ｇ）に示したように、出力信号の立ち下がり時間ｔｆが長くなり、波形が鈍ってしまうおそれがある（波形Ｗ１）。

言い換えれば、シフトレジスタ５２は、この例ではｎチャネルのＭＯＳ型トランジスタにより構成されるため、ダイナミック動作により、出力信号の波形が鈍ってしまうおそれがある。すなわち、例えば、ｎチャネルのＭＯＳ型トランジスタに加え、ｐチャネルのＭＯＳ型トランジスタをも用いて、ＣＭＯＳ（Complementary MOS）回路としてシフトレジスタを構成した場合には、スタティック動作が実現できるため、クロック信号ＣＬＫ，ＸＣＬＫが中断している期間が長い場合であっても、上述したような現象は生じない。一方、シフトレジスタ５２は、ｎチャネルのＭＯＳ型トランジスタにより構成されるため、クロック信号ＣＬＫ，ＸＣＬＫが中断している期間が長い場合に、出力信号の波形が鈍ってしまうおそれがある。

しかしながら、表示装置１では、転送回路６０（１）は、後段の転送回路６０（５）に信号を供給するだけであり、液晶表示部１６に対して信号を供給しないので、後述する比較例とは異なり、液晶表示部１６の表示画質に影響を及ぼすおそれを低減することができる。

（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。本比較例は、転送回路６０を設けないシフトレジスタを用いてゲートドライバを構成したものである。その他の構成は、本実施の形態（図４等）と同様である。

図１６は、本比較例に係る表示装置１Ｒのゲートドライバ１２Ｒの一構成例を表すものである。ゲートドライバ１２Ｒは、表示制御部５１Ｒと、シフトレジスタ５２Ｒとを備えている。表示制御部５１Ｒは、シフトレジスタ５２Ｒを制御するものである。シフトレジスタ５２Ｒは、転送回路５０を有するものである。すなわち、シフトレジスタ５２Ｒは、本実施の形態に係るシフトレジスタ５２（図８）と異なり、転送回路６０を有しないものである。

図１７は、ゲートドライバ１２Ｒの一動作例を表すものであり、（Ａ）は制御信号ＳＴの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はクロック信号ＸＣＬＫの波形を示し、（Ｄ）は走査信号ＶＧの波形を示す。

シフトレジスタ５２Ｒの転送回路５０（１）〜５０（４）は、タイミングｔ３１〜ｔ３２の期間（表示駆動期間Ｐｄ）において、本実施の形態の場合と同様に、入力された信号をクロック信号ＣＬＫ，ＸＣＬＫに同期してそれぞれ転送し、走査信号ＶＧ（１）〜ＶＧ（４）を生成する（図１７（Ｄ））。そして、表示制御部５１Ｒは、タイミングｔ３２〜ｔ３３の期間（タッチ検出駆動期間Ｐｔ）において、クロック信号ＣＬＫ，ＸＣＬＫの生成を停止した後、タイミングｔ３３において、これらの生成を再開する（図１７（Ｂ），（Ｃ））。そして、転送回路５０（５）〜５０（８）は、タイミングｔ３３〜ｔ３４の期間（表示駆動期間Ｐｄ）において、入力された信号をそれぞれ転送し、走査信号ＶＧ（５）〜ＶＧ（８）を生成する（図１７（Ｄ））。

その際、転送回路５０（５）は、表示駆動期間Ｐｄの最後に前段の転送回路５０（４）から走査信号ＶＧ（４）が供給され、続く表示駆動期間Ｐｄにおけるクロック信号ＣＬＫの最初のパルスに同期してその信号を転送する。すなわち、転送回路５０（５）では、前段の転送回路５０（４）から走査信号ＶＧ（４）が供給されてから、その信号を転送するためのクロック信号ＣＬＫのパルスが供給されるまでの時間が長い。これにより、本実施の形態に係る転送回路６０（１）の場合と同様に、転送回路５０（５）の出力信号の立ち下がり時間ｔｆが長くなり、波形が鈍るおそれがある（波形Ｗ２）。本比較例に係るゲートドライバ１２Ｒでは、この転送回路５０（５）の出力信号は、走査信号ＶＧ（５）として液晶表示部１６に供給されるため、走査信号ＶＧ（５）の波形の鈍りが画質を低下させるおそれがある。

図１８は、本比較例に係る表示装置１Ｒにおける、表示画像の例を表すものである。この例では、表示装置１Ｒは、表示画面Ｓの一面全てを灰色で表示している。その表示画面Ｓには、水平方向に延びる複数の線Ｌが現れている。これらの線は、例えば、図１７（Ｄ）に示した走査信号ＶＧ（５）のような信号が供給される画素で生じたものである。すなわち、図１７（Ｄ）に示したように、走査信号ＶＧ（５）が供給される画素では、その走査信号ＶＧ（５）の波形が鈍っているため、他の画素に比べて、画素信号Ｖsigが書き込まれる時間が短くなり、あるいは長くなるおそれがある。この場合には、その走査信号ＶＧ（５）が供給される画素だけ、輝度がやや下がり、あるいはやや上がることになる。これにより、観察者は、図１８に示したように、表示画面Ｓに複数の線Ｌがあるように感じ、画質が低下してしまう。

一方、本実施の形態に係る表示装置１では、シフトレジスタ５２に、液晶表示部１６の走査信号線ＧＣＬに接続されない転送回路６０を設けている。これにより、仮に転送回路６０の出力信号の立ち下がり時間ｔｆが長くなり波形が鈍っても、その信号は液晶表示部１６に供給されず、転送回路５０の出力信号（走査信号ＶＧ）が液晶表示部１６に供給される。言い換えれば、ゲートドライバ１２は、立ち下がり時間ｔｆが互いにほぼ等しい走査信号ＶＧ（１），ＶＧ（２），…を、液晶表示部１６に供給する。これにより、表示装置１では、画質の低下を抑えることができる。

［効果］
以上のように本実施の形態では、隣り合う転送ブロックの間に、走査信号線ＧＣＬに接続されない転送回路を設けるようにしたので、間欠的に線順次走査を行う場合でも、走査信号の立ち下がり時間を互いにほぼ等しくすることができるため、画質の低下を抑えることができる。

［変形例１−１］
上記実施の形態では、クロック信号ＣＬＫ，ＸＣＬＫは、交互にクロックパルスが現れる信号としたが、これに限定されるものではなく、これに代えて、例えば、互いに論理反転した信号であってもよい。以下に、本変形例について詳細に説明する。

本変形例に係る表示装置１Ａのゲートドライバ１２Ａの構成は、上記実施の形態に係るゲートドライバ１２の構成（図８）と同様である。本変形例では、走査制御部５１が、互いに論理反転したクロック信号ＣＬＫ，ＸＣＬＫを生成するように構成されている。

図１９は、ゲートドライバ１２Ａにおける転送回路５０の一動作例を表すものである。この例では、シフトレジスタ５２における３番目および４番目の転送回路５０（３），５０（４）の動作を示している。図１０において、（Ａ）はクロック信号ＣＬＫの波形を示し、（Ｂ）はクロック信号ＸＣＬＫの波形を示し、（Ｃ）は制御信号ＵＤの波形を示し、（Ｄ）は制御信号ＵＤＢの波形を示し、（Ｅ）は走査信号ＶＧ（２）の波形を示し、（Ｆ）は転送回路５０（３）におけるノードＬＡＴの電圧Ｖlatの波形を示し、（Ｇ）は走査信号ＶＧ（３）の波形を示し、（Ｈ）は転送回路５０（４）におけるノードＬＡＴの電圧Ｖlatの波形を示し、（Ｉ）は走査信号ＶＧ（４）の波形を示す。図１９（Ａ），（Ｂ）に示したように、このゲートドライバ１２Ａでは、走査制御部５１は、互いに論理反転したクロック信号ＣＬＫ，ＸＣＬＫを生成する。

最初に、３番目の転送回路５０（３）の動作について説明する。

まず、タイミングｔ１６において、クロック信号ＣＬＫが立ち下がるとともにクロック信号ＸＣＬＫが立ち上がり（図１９（Ａ），（Ｂ））、走査信号ＶＧ（２）が、このクロック信号ＣＬＫ，ＸＣＬＫの遷移に同期して立ち上がる（図１９（Ｅ））。これにより、３番目の転送回路５０（３）では、トランジスタＮ１がオン状態になり、ノードＬＡＴの電圧Ｖlatが、制御信号ＵＤの電圧と同じレベルに変化する（図１９（Ｆ））。

次に、タイミングｔ１７において、クロック信号ＣＬＫが立ち上がるとともにクロック信号ＸＣＬＫが立ち下がり（図１９（Ａ），（Ｂ））、走査信号ＶＧ（２）が、このクロック信号ＣＬＫ，ＸＣＬＫの遷移に同期して立ち下がる（図１９（Ｅ））。これにより、転送回路５０（３）では、まず、ノードＬＡＴがハイインピーダンス状態になる。そして、クロック信号ＣＬＫの立ち上がりに応じて、トランジスタＮ６に電流が流れ、出力端子Ｏｕｔの電圧である走査信号ＶＧ（３）が立ち上がる（図１９（Ｇ））。その際、ノードＬＡＴがハイインピーダンス状態であるため、容量素子Ｃ２の両端間の電圧が維持されるので、電圧Ｖlatが、いわゆるブートストラップ動作により上昇する（図１９（Ｆ））。これにより、トランジスタＮ６のゲート電圧が十分に高くなるので、転送回路５０（３）は、走査信号ＶＧ（３）をクロック信号ＣＬＫの高レベルと同じ電圧レベルにまで高くすることができる（図１０（Ｇ））。

そして、タイミングｔ１８において、クロック信号ＣＬＫが立ち下がるとともにクロック信号ＸＣＬＫが立ち上がる（図１９（Ａ），（Ｂ））。これにより、トランジスタＮ７がオン状態になり、出力端子Ｏｕｔの電圧である走査信号ＶＧ（３）が立ち下がり（図１９（Ｇ））、同時にノードＬＡＴの電圧Ｖlatも立ち下がる（図１９（Ｆ））。

最初に、４番目の転送回路５０（４）の動作について説明する。

まず、タイミングｔ１７において、走査信号ＶＧ（２）が立ち上がると（図１９（Ｇ））、転送回路５０（４）では、トランジスタＮ１がオン状態になり、ノードＬＡＴの電圧Ｖlatが、制御信号ＵＤの電圧と同じレベルに変化する（図１９（Ｆ））。

次に、タイミングｔ１８において、クロック信号ＣＬＫが立ち下がるとともにクロック信号ＸＣＬＫが立ち上がり（図１９（Ａ），（Ｂ））、走査信号ＶＧ（Ｅ）が立ち下がると（図１９（Ｇ））、転送回路５０（４）では、転送回路５０（３）の場合と同様に、ノードＬＡＴの電圧Ｖlatがブートストラップ動作により上昇し（図１９（Ｈ））、走査信号ＶＧ（４）が立ち上がる（図１９（Ｉ））。

そして、タイミングｔ１９において、クロック信号ＣＬＫが立ち上がるとともにクロック信号ＸＣＬＫが立ち下がると（図１９（Ａ），（Ｂ））、トランジスタＮ７がオン状態になり、出力端子Ｏｕｔの電圧である走査信号ＶＧ（３）が立ち下がり（図１９（Ｇ））、同時にノードＬＡＴの電圧Ｖlatも立ち下がる（図１９（Ｆ））。

図２０は、ゲートドライバ１２Ａの一動作例を表すものであり、（Ａ）は制御信号ＳＴの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はクロック信号ＸＣＬＫの波形を示し、（Ｄ）は走査信号ＶＧ（１）〜ＶＧ（４）の波形を示し、（Ｅ）は信号ＶＧＤ（１）の波形を示し、（Ｆ）は走査信号ＶＧ（５）〜ＶＧ（８）の波形を示し、（Ｇ）は信号ＶＧＤ（２）の波形を示し、（Ｈ）は走査信号ＶＧ（９）の波形を示す。

まず、表示制御部５１Ａが、制御信号ＳＴを生成する（図２０（Ａ））。そして、シフトレジスタ５２Ａの転送回路５０（１）〜５０（４）は、入力された信号をクロック信号ＣＬＫ，ＸＣＬＫに同期してそれぞれ転送し、走査信号ＶＧ（１）〜ＶＧ（４）を生成する（図２０（Ｄ））。

そして、表示制御部５１Ａは、タイミングｔ４２において、クロック信号ＣＬＫ，ＸＣＬＫの生成を停止し、その後、タイミングｔ４３において、これらの生成を再開する。その際、転送回路６０（１）は、転送回路５０（４）から供給された走査信号ＶＧ（４）に基づいて、転送動作を行い、図２０（Ｅ）のような幅の広いパルスを生成する。そして、転送回路５０（５）〜５０（８）は、タイミングｔ４３以降、クロック信号ＣＬＫ，ＸＣＬＫに同期して、同様に入力された信号をそれぞれ転送する（図２０（Ｆ）））。

図２１は、転送回路５０（４），６０（１），５０（５）の一動作例を表すものであり、（Ａ）はクロック信号ＣＬＫの波形を示し、（Ｂ）はクロック信号ＸＣＬＫの波形を示し、（Ｃ）は転送回路５０（４）へ入力される走査信号ＶＧ（３）の波形を示し、（Ｄ）は転送回路５０（４）の電圧Ｖlatの波形を示し、（Ｅ）は走査信号ＶＧ（４）の波形を示し、（Ｆ）は転送回路６０（１）の電圧Ｖlatの波形を示し、（Ｇ）は信号ＶＧＤ（１）の波形を示し、（Ｈ）は転送回路５０（５）の電圧Ｖlatの波形を示し、（Ｉ）は走査信号ＶＧ（５）の波形を示す。図２１において、タイミングｔ４２等は、図２０に示したタイミングｔ４２等と同じタイミングを示す。

転送回路６０（１）のノードＬＡＴの電圧Ｖlatは、タイミングｔ４２において、クロック信号ＣＬＫが立ち上がる際、ブートストラップ動作により上昇する（図２１（Ｆ））。この電圧Ｖlatは、上記実施の形態の場合と同様に、クロック信号ＣＬＫが停止している期間において、トランジスタのリーク電流などにより、時間とともに徐々に低下するおそれがある（図２１（Ｆ））。この場合には、転送回路６０（１）は、タイミングｔ４３においてクロック信号ＣＬＫが立ち下がる際、立ち下がり時間ｔｆが長くなり、その出力信号の波形が鈍るおそれがある（波形Ｗ３）。

しかしながら、表示装置１Ａでは、転送回路６０（１）は、後段の転送回路６０（５）に信号を供給するだけであり、液晶表示部１６に対して信号を供給しないので、液晶表示部１６の表示画質に影響を及ぼすおそれを低減することができる。

［変形例１−２］
上記実施の形態では、シフトレジスタ５２において、隣り合う転送ブロックＢ間に、転送回路６０を１つずつ挿入するようにしたが、これに限定されるものではなく、複数挿入してもよい。以下に、本変形例について、詳細に説明する。

図２２は、本変形例に係る表示装置１Ｂのゲートドライバ１２Ｂの一構成例を表すものである。ゲートドライバ１２Ｂは、表示制御部５１Ｂと、シフトレジスタ５２Ｂとを備えている。表示制御部５１Ｂは、シフトレジスタ５２Ｂを制御するものである。シフトレジスタ５２Ｂは、隣り合う転送ブロックＢ間に、それぞれ２つの転送回路６０（転送ブロックＢＤ）を挿入したものである。ここで、転送ブロックＢＤは、本開示における「第２の転送ブロック」の一具体例に対応する。

図２３は、ゲートドライバ１２Ｂの一動作例を表すものであり、（Ａ）は制御信号ＳＴの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はクロック信号ＸＣＬＫの波形を示し、（Ｄ）は走査信号ＶＧ（１）〜ＶＧ（４）の波形を示し、（Ｅ）は信号ＶＧＤ（１）の波形を示し、（Ｆ）は信号ＶＧＤ（２）の波形を示し、（Ｇ）は走査信号ＶＧ（５）〜ＶＧ（８）の波形を示し、（Ｈ）は信号ＶＧＤ（３）の波形を示し、（Ｉ）は信号ＶＧＤ（４）の波形を示し、（Ｊ）は走査信号ＶＧ（９）の波形を示す。

ゲートドライバ１２Ｂでは、表示制御部５１Ｂは、タイミングｔ５２〜ｔ５４の期間（タッチ検出駆動期間Ｐｔ）において、まず、クロック信号ＣＬＫのパルス幅を広くする。言い換えれば、表示制御部５１Ｂは、タッチ検出駆動期間Ｐｔにおいて、まず、クロック信号ＣＬＫの周波数を下げる。転送回路６０（１）は、このクロック信号ＣＬＫのパルスに同期して、転送回路５０（４）から供給された信号を転送し、信号ＶＧＤ（１）を生成する（図２３（Ｅ））。そして、表示制御部５１Ｂは、そのタッチ検出駆動期間Ｐｔの最後（タイミングｔ５３）において、クロック信号ＸＣＬＫのパルスを、表示駆動期間Ｐｄと同じパルス幅で生成する。転送回路６０（２）は、このクロック信号ＸＣＬＫのパルスに同期して、転送回路６０（１）から供給された信号ＶＧＤ（１）を転送し、信号ＶＧＤ（２）を生成する（図２３（Ｆ））。そして、続く表示駆動期間Ｐｄにおいて、転送回路５０（５）〜５０（８）は、入力された信号をそれぞれ転送し、走査信号ＶＧ（５）〜ＶＧ（８）を生成する（図２３（Ｇ））。

この例では、隣り合う転送ブロックＢ間に、それぞれ２つの転送回路６０を挿入したが、これに限定されるものではなく、３つ以上の転送回路６０を挿入してもよい。一例として、隣り合う転送ブロックＢ間に、３つの転送回路６０を挿入した場合のゲートドライバの動作例を、図２４に示す。

このように、本変形例では、隣り合う転送ブロックＢ間に、複数の転送回路６０を挿入したので、タッチ検出駆動期間Ｐｔが長い場合でも、より確実に動作することができる。また、タッチ検出駆動期間Ｐｔの最後において、クロック信号ＣＬＫ，ＸＣＬＫのパルスを、表示駆動期間Ｐｄと同じパルス幅で生成するようにしたので、挿入した複数の転送回路６０のうちの最後の転送回路６０の出力信号（例えば、図２４における信号ＶＧＤ（３）（図２３（Ｇ）））のパルス幅を、走査信号ＶＧと同じパルス幅にすることができる。これにより、その後段の転送回路５０を、より確実に動作させることができる。

［変形例１−３］
上記実施の形態では、走査制御部５１は、クロック信号ＣＬＫ，ＸＣＬＫの生成の停止および再開を制御したが、これに限定されるものではなく、これに代えて、例えば、図２５に示したように、クロック信号ＣＬＫ，ＸＣＬＫを生成し続けるようにしてもよい。この場合には、隣り合う転送ブロックＢ間に挿入する転送回路６０を、タッチ検出駆動期間Ｐｔの長さに対応する個数だけ設ける必要がある。

［変形例１−４］
上記実施の形態では、走査制御部５１は、全てのフレームにおいて、クロック信号ＣＬＫ，ＸＣＬＫの生成の停止および再開のタイミングが同じになるようにしたが、これに限定されるものではなく、これに代えて、フレームごとに変化させてもよい。以下に、奇数フレームと偶数フレームとで、クロック信号ＣＬＫの生成の停止および再開のタイミングが異なる例について説明する。

図２６，２７は、本変形例に係る表示装置１Ｄのゲートドライバ１２Ｄの一動作例を表すものであり、図２６は奇数フレームにおける動作例を示し、図２７は偶数フレームにおける動作例を示す。奇数フレームでは、図２６に示したように、転送回路６０（１）において信号の転送を遅らせることにより、タイミングｔ８２〜ｔ８４の期間にタッチ検出駆動期間Ｐｔを設けている。また、偶数フレームでは、図２７に示したように、転送回路６０（２）において信号の転送を遅らせることにより、タイミングｔ９４〜ｔ９６の期間にタッチ検出駆動期間Ｐｔを設けている。

このように、本変形例に係る表示装置１Ｄでは、フレームにより異なる動作をするようにしたので、タッチ検出動作の自由度を高めることができる。

なお、この例では、フレームごとに、クロック信号ＣＬＫ，ＸＣＬＫの生成の停止および再開のタイミングを変化させるようにしたが、これに限定されるものではなく、例えば、所定数のフレームごとに、そのタイミングを変化させるようにしてもよい。また、表示装置の動作モードに応じて、そのタイミングを変化させるようにしてもよい。

［変形例１−５］
上記実施の形態では、シフトレジスタ５２の転送回路６０の出力信号は、直接後段の転送回路５０に供給したが、これに限定されるものではなく、これに代えて、例えば、図２８に示したように、抵抗素子ＲＯ（抵抗素子ＲＯ（１），（２），…）および容量素子ＣＯ（容量素子ＣＯ（１），ＣＯ（２），…）からなるＬＰＦ（Low Pass Filter）を介して後段の転送回路５０に供給してもよい。ここで、抵抗素子ＲＯおよび容量素子ＣＯからなるＬＰＦは、本開示における「負荷回路」の一具体例に対応する。これにより、転送回路６０の出力信号ＶＧＤの立ち上がり時間ｔｒおよび立ち下がり時間ｔｆを、転送回路５０の出力信号ＶＧの立ち上がり時間ｔｒおよび立ち下がり時間ｔｆに近づけることができる。

すなわち、転送回路５０は、走査信号線ＧＣＬの負荷を駆動するため、例えば、転送回路５０の出力信号ＶＧの立ち上がり時間ｔｒ等はやや長くなってしまうおそれがある。一方、転送回路６０は、走査信号線ＧＣＬを駆動しないため、出力信号ＶＧＤ（１）の立ち上がり時間ｔｒ等がやや短くなる。本変形例では、転送回路６０が、信号ＶＧＤ（１）を、抵抗素子ＲＯおよび容量素子ＣＯからなるＬＰＦを介して後段の転送回路５０に供給したので、立ち上がり時間ｔｒ等を、転送回路５０の出力信号ＶＧの立ち上がり時間ｔｒ等に近づけることができ、シフトレジスタにおける信号の転送をより確実に行うことができる。

なお、この例では、抵抗素子ＲＯおよび容量素子ＣＯからなるＬＰＦを用いたが、これに限定されるものではなく、これに代えて、例えば、単に容量素子だけを設け、駆動回路６０の出力インピーダンスとこの容量素子によりＬＰＦを構成してもよい。

［変形例１−６］
上記実施の形態では、転送回路５０は、直接走査信号線ＧＣＬを駆動したが、これに限定されるものではなく、これに代えて、例えば、図２９，３０に示したように、バッファ７０（バッファ７０（１），７０（２），…）を介して走査信号線ＧＣＬを駆動してもよい。その際、例えば、図２９に示したように、転送回路６０の負荷としてバッファ８０（バッファ８０（１），８０（２），…）を設け、転送回路５０の負荷と、転送回路６０の負荷が同程度になるようにしてもよい。また、この負荷の違いが特性に影響を及ぼさない場合には、図３０のように、バッファ８０を省いてもよい。

［変形例１−７］
上記実施の形態では、転送回路６０は、転送回路５０と同じ回路構成としたが、これに限定されるものではなく、同様な機能を有するものであれば、転送回路５０と異なる構成であってもよい。

＜３．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、転送回路６０を有さないシフトレジスタによりゲートドライバを構成したものである。その他の構成は、上記第１の実施の形態（図３）と同様である。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。

図３１は、本実施の形態に係るゲートドライバ１９の一構成例を表すものである。ゲートドライバ１９は、走査制御部９１と、シフトレジスタ９２とを備えている。走査制御部９１は、シフトレジスタ９２を制御するものである。具体的には、走査制御部９１は、上記第１の実施の形態に係る走査制御部５１と同様に、クロック信号ＣＬＫ，ＸＣＬＫの生成およびその停止により、シフトレジスタ９２による走査信号ＶＧの生成を制御する。その際、走査制御部９１は、後述するように、クロック信号ＣＬＫ，ＸＣＬＫのパルスのうちの、表示駆動期間Ｐｄにおける最初のパルスの振幅を大きくして出力するようになっている。シフトレジスタ９２は、転送回路５０を有するものである。すなわち、このシフトレジスタ９２は、上記実施の形態に係るシフトレジスタ５２と異なり、転送回路６０を有しないものである。

図３２は、ゲートドライバ１９の一動作例を表すものであり、（Ａ）は制御信号ＳＴの波形を示し、（Ｂ）はクロック信号ＣＬＫの波形を示し、（Ｃ）はクロック信号ＸＣＬＫの波形を示し、（Ｄ）は走査信号ＶＧの波形を示す。

シフトレジスタ９２の転送回路５０（１）〜５０（４）は、タイミングｔ１０１〜ｔ１０２の期間（表示駆動期間Ｐｄ）において、本実施の形態の場合と同様に、入力された信号をそれぞれ転送し、走査信号ＶＧ（１）〜ＶＧ（４）を生成する（図３２（Ｄ））。そして、表示制御部９１は、タイミングｔ１０２〜ｔ１０３の期間（タッチ検出駆動期間Ｐｔ）において、クロック信号ＣＬＫ，ＸＣＬＫの生成を停止した後、タイミングｔ１０３において、これらの生成を再開する（図３２（Ｂ））。その際、表示制御部９１は、タイミングｔ１０３から始まる表示駆動期間Ｐｄにおける、クロック信号ＣＬＫの最初のパルスの振幅を大きくする（波形Ｗ４）。すなわち、表示制御部９１は、クロック信号ＣＬＫ，ＸＣＬＫのパルスのうち、表示駆動期間Ｐｄにおける最初のパルスとなるクロック信号ＣＬＫのパルスの振幅を大きくする。そして、転送回路５０（５）〜５０（８）は、タイミングｔ１０３〜ｔ１０４の期間（表示駆動期間Ｐｄ）において、入力された信号をそれぞれ転送し、走査信号ＶＧ（５）〜ＶＧ（８）を生成する（図３２（Ｄ））。

これ以降、上述した動作を繰り返す。このように、表示制御部９１は、タッチ検出駆動期間Ｐｔの後の表示駆動期間Ｐｄにおける、クロック信号ＣＬＫの最初のパルスの振幅を大きくする。

図３３は、転送回路５０（４）〜５０（６）の一動作例を表すものであり、（Ａ）はクロック信号ＣＬＫの波形を示し、（Ｂ）はクロック信号ＸＣＬＫの波形を示し、（Ｃ）は転送回路５０（４）へ入力される走査信号ＶＧ（３）の波形を示し、（Ｄ）は転送回路５０（４）の電圧Ｖlatの波形を示し、（Ｅ）は走査信号ＶＧ（４）の波形を示し、（Ｆ）は転送回路５０（５）の電圧Ｖlatの波形を示し、（Ｇ）は信号ＶＧ（５）の波形を示し、（Ｈ）は転送回路５０（６）の電圧Ｖlatの波形を示し、（Ｉ）は走査信号ＶＧ（６）の波形を示す。図３３において、タイミングｔ１０２等は、図１４に示したタイミングｔ１０２等と同じタイミングを示す。

転送回路５０（５）では、転送回路５０（５）のノードＬＡＴの電圧Ｖlatは、図３３（Ｅ）〜（Ｇ）に示したように、上記第１の実施の形態の場合等と同様に、時間とともに徐々に低下するおそれがある（図３３（Ｆ））。そして、表示駆動部９１が、タイミングｔ１０３においてクロック信号ＣＬＫ，ＸＣＬＫの生成を再開した時、そのクロック信号ＣＬＫの最初のパルスによって、電圧Ｖlatがブートストラップ動作により上昇する。その際、表示駆動部９１は、通常よりも大きい振幅のパルス（波形Ｗ４）を生成する為、ブートストラップ動作後の電圧Ｖlatの到達電圧もまた、やや高くなる。これにより、トランジスタＮ６を十分にオンさせることができるため、図３３（Ｇ）に示したように、出力信号の立ち下がり時間ｔｆを短くすることができ、波形の鈍りを抑えることができる（波形Ｗ５）。

なお、この例では、各表示駆動期間Ｐｄにおいて、クロック信号ＣＬＫの最初のパルスの振幅を大きくしているが、これは、各転送ブロックＢは偶数個（４つ）の転送回路５０を含んで構成されているため、表示駆動期間Ｐｄにおける最初のパルスが、クロック信号ＣＬＫのパルスになるからである。一方、例えば、各転送ブロックＢが奇数個の転送回路５０を含んで構成されている場合には、クロック信号ＣＬＫ，ＸＣＬＫは、表示駆動期間Ｐｄごとに交互に、各表示駆動期間Ｐｄにおける最初のパルスとなる。すなわち、例えば、ある表示駆動期間Ｐｄにおける最初のパルスはクロック信号ＣＬＫのパルスとなり、次の表示駆動期間Ｐｄにおける最初のパルスはクロック信号ＸＣＬＫのパルスとなる。よって、この場合には、クロック信号ＣＬＫのパルスの振幅と、クロック信号ＸＣＬＫのパルスの振幅とが、表示駆動期間Ｐｄごとに交互に大きくなりうる。

このように、表示装置２では、クロック信号ＣＬＫ，ＸＣＬＫのパルスのうちの、表示駆動期間Ｐｄにおける最初のパルスの振幅を大きくしたので、転送回路の出力信号の立ち下がり時間ｔｆを短くすることができ、波形の鈍りを抑えることができる。言い換えれば、ゲートドライバ１９は、立ち下がり時間ｔｆが互いにほぼ等しい走査信号ＶＧ（１），ＶＧ（２），…を、液晶表示部１６に供給することができる。これにより、表示装置２では、画質の低下を抑えることができる。

以上のように本実施の形態では、表示駆動期間におけるクロック信号の最初のパルスの振幅を大きくしたので、間欠的に線順次走査を行う場合でも、走査信号の立ち下がり時間を互いにほぼ等しくすることができるため、画質の低下を抑えることができる。その他の効果は、上記第１の実施の形態の場合と同様である。

＜４．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。

図３４は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。

上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。

以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記実施の形態等では、ＦＦＳやＩＰＳ等の横電界モードの液晶を用いた液晶表示部１６とタッチセンサ部１７とを一体化したが、これに代えて、ＴＮ（ツイステッドネマティック）、ＶＡ（垂直配向）、ＥＣＢ（電界制御複屈折）等の各種モードの液晶を用いた液晶表示部とタッチセンサ部１７とを一体化してもよい。このような液晶を用いた場合には、タッチセンサ付き表示部を、図３５に示したように構成可能である。図３５は、本変形例に係るタッチセンサ付き表示部１５Ｂの要部断面構造の一例を表すものであり、画素基板２０Ｂと対向基板３０Ｂとの間に液晶層９Ｂを挟持された状態を示している。その他の各部の名称や機能等は図５の場合と同様なので、説明を省略する。この例では、図５の場合とは異なり、表示用とタッチ検出用の双方に兼用される駆動電極ＣＯＭＬは、対向基板３Ｂに形成されている。

また、例えば、上記実施の形態等では、液晶表示部１６と静電容量式のタッチセンサ部１７とを一体化したいわゆるインセルタイプとしたが、これに限定されるものではなく、これに代えて、例えば液晶表示部の表面に静電容量式のタッチセンサ部を形成した、いわゆるオンセルタイプであってもよいし、タッチセンサ部を液晶表示部とは別体として設け、液晶表示部の表面に搭載してもよい。これらのタッチセンサ部は、例えば、上記実施の形態の場合と同様に、タッチ検出用の駆動信号（交流駆動信号ＶcomAC）を印加する駆動電極と、その駆動電極との間に静電容量を形成するタッチ検出電極を備えるように構成することができる。

また、例えば、上記実施の形態等では、タッチセンサは静電容量式としたが、これに限定されるものではなく、これに代えて、例えば光学式であってもよいし、抵抗膜式であってもよい。

また、例えば、上記実施の形態等では、表示素子は液晶素子としたが、これに限定されるものではなく、これに代えて、例えばＥＬ（Electro Luminescence）素子であってもよい。

また、例えば、上記実施の形態等では、液晶表示部１６とタッチセンサ部１７とを組み合わせ、液晶表示部１６における表示動作と、タッチセンサ部１７におけるタッチ検出動作とが互いに影響しないように、それぞれ別々の期間（表示駆動期間Ｐｄおよびタッチ検出駆動期間Ｐｔ）に動作するようにしたが、これに限定されるものではない。これに代えて、例えば、液晶表示部１６と無線通信部とを組み合わせ、液晶表示部１６における表示動作と、無線通信部における無線通信動作とが互いに影響しないように、それぞれ別々の期間（表示駆動期間Ｐｄおよび無線通信期間）に動作するようにしてもよい。

なお、本技術は以下のような構成とすることができる。

（１）それぞれに走査信号が印加される複数の走査信号線を有し、複数の前記走査信号に基づいて、中断および再開を繰り返すことにより線順次走査を行い、画像を表示する表示部と、
各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の前記走査信号を生成する走査部と
を備えた表示装置。

（２）前記走査部は、シフトレジスタを有し、
前記シフトレジスタは、走査方向に交互に接続された、複数段の第１の転送回路を含む第１の転送ブロックと、第２の転送ブロックとを有し、
前記複数の走査信号線が、複数の前記第１の転送ブロックに含まれる前記複数段の第１の転送回路とそれぞれ対応づけられている
前記（１）に記載の表示装置。

（３）前記第２の転送ブロックにおける転送動作を遅らせることにより、前記表示部が線順次走査を中断する
前記（２）に記載の表示装置。

（４）前記第２の転送ブロックは、複数段の第２の転送回路を有し、
前記複数段の第２の転送回路のうちの少なくとも１つにおける転送動作を遅らせる
前記（２）または（３）に記載の表示装置。

（５）前記複数段の第２の転送回路のうちの最終段以外の少なくとも１つにおける転送動作を遅らせる
前記（４）に記載の表示装置。

（６）前記第２の転送ブロックは、一つの第２の転送回路を有する
前記（２）に記載の表示装置。

（７）前記第２の転送回路は、前記第１の転送回路と同じ回路構成である
前記（４）から（６）のいずれかに記載の表示装置。

（８）前記表示部は、フレームごとに線順次走査を行い、
一のフレームと、他のいずれか一のフレームとで、転送動作を遅らせる第２の転送ブロックが異なる
前記（３）から（７）のいずれかに記載の表示装置。

（９）前記シフトレジスタは、転送クロックに基づいて転送動作を行い、
前記転送クロックにより前記シフトレジスタを制御する制御部を備え、
前記制御部は、前記転送クロックのクロックパルス幅およびクロックパルス間隔のうちの少なくとも一方を長くすることにより、前記第２の転送ブロックにおける転送動作を遅らせる
前記（２）から（８）のいずれかに記載の表示装置。

（１０）前記シフトレジスタは、転送クロックに基づいて転送動作を行い、
前記転送クロックにより前記シフトレジスタを制御する制御部を備え、
前記転送クロックのクロックパルス幅およびクロックパルス間隔は一定である
前記（２）から（７）のいずれかに記載の表示装置。

（１１）前記第２の転送ブロックは、１または複数段の第２の転送回路を有し、
前記走査部は、前記第２の転送回路のそれぞれに接続された負荷回路を有する
前記（２）から（１０）のいずれかに記載の表示装置。

（１２）前記走査部は、前記第１の転送回路のそれぞれの出力信号に基づいて前記走査信号を生成する第１のバッファ回路をさらに有する
前記（２）から（１０）のいずれかに記載の表示装置。

（１３）前記第２の転送ブロックは、１または複数段の第２の転送回路を有し、
前記走査部は、前記第２の転送回路のそれぞれの出力信号が供給される第２のバッファ回路をさらに有する
前記（１２）に記載の表示装置。

（１４）前記走査部は、転送クロックに基づいて転送動作を行うシフトレジスタを有し、
前記転送クロックにより前記シフトレジスタを制御する制御部を備え、
前記制御部は、前記転送クロックの振幅を変更可能に構成されている
前記（１）に記載の表示装置。

（１５）前記制御部は、前記転送クロックのクロックパルス幅およびクロックパルス間隔のうちの少なくとも一方を長くすることにより、前記表示部が線順次走査を中断する
前記（１４）に記載の表示装置。

（１６）前記制御部は、前記転送クロックの１または複数のクロックパルスのクロックパルス幅を長くした後に、前記転送クロックのクロックパルス幅を元に戻すとともに振幅を大きくする
前記（１４）または（１５）に記載の表示装置。

（１７）前記シフトレジスタは、単一の導電型のトランジスタを用いて構成されている
前記（２）から（１６）のいずれかに記載の表示装置。

（１８）タッチパネルをさらに備え、
前記タッチパネルは、前記表示部における線順次走査が中断した期間に、外部近接物体を検出する
前記（１）から（１７）のいずれかに記載の表示装置。

（１９）各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の走査信号を生成して複数の走査信号線に印加し、
前記複数の走査信号に基づいて中断および再開を繰り返すことにより線順次走査を行い、画像を表示する
表示方法。

（２０）表示装置と、
前記表示装置を利用した動作制御を行う制御部と
を備え、
前記表示装置は、
それぞれに走査信号が印加される複数の走査信号線を有し、複数の前記走査信号に基づいて、中断および再開を繰り返すことにより線順次走査を行い、画像を表示する表示部と、
各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の前記走査信号を生成する走査部と
を有する
電子機器。

１，２…表示装置、９，９Ｂ…液晶層、１１…制御部、１２，１２Ａ〜１２Ｇ，１９…ゲートドライバ、１３…ソースドライバ、１４…駆動電極ドライバ、１５，１５Ｂ…タッチセンサ付き表示部、１６…液晶表示部、１７…タッチセンサ部、１８…タッチ検出部、２０，２０Ｂ…画素基板、２１…ＴＦＴ基板、２２…画素電極、２３…絶縁層、３０，３０Ｂ…対向基板、３１…ガラス基板、３２…カラーフィルタ、３５…偏光板、５０，６０…転送回路、５１，５１Ａ〜５１Ｇ，９１…走査制御部、５２，５２Ａ〜５２Ｇ，９２…シフトレジスタ、７０，８０…バッファ、Ｂ…転送ブロック、Ｃ１，Ｃ２…容量素子、ＣＫ１，ＣＫ２，Ｉｎ１，Ｉｎ２，ＵＤ，ＵＤＢ…入力端子、ＣＬＫ，ＸＣＬＫ…クロック信号、ＣＯ…容量素子、ＣＯＭＬ…駆動電極、ＧＣＬ…走査信号線、ＬＡＴ，ＸＬＡＴ…ノード、ＬＣ…液晶素子、Ｎ１〜Ｎ６…トランジスタ、Ｏｕｔ…出力端子、Ｐｄ…表示駆動期間、Ｐｔ…タッチ検出駆動期間、Ｐix…画素、ＲＤ…部分表示領域、ＲＯ…抵抗素子、ＳＧＬ…画素信号線、ＳＰix…サブ画素、Ｓsync…水平同期信号、ＳＴ…制御信号、ＴＤＬ…タッチ検出電極、Ｖcom…駆動信号、ＶcomAC…交流駆動信号、ＶcomDC…直流駆動信号、Ｖdet…タッチ検出信号、ＶＧ…走査信号、ＶＧＤ…信号、Ｖlat…電圧、Ｖsig…画素信号。

Claims (20)

1. それぞれに走査信号が印加される複数の走査信号線を有し、複数の前記走査信号に基づいて、中断および再開を繰り返すことにより線順次走査を行い、画像を表示する表示部と、
   各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の前記走査信号を生成する走査部と
   を備え、
   前記走査部は、シフトレジスタを有し、
   前記シフトレジスタは、走査方向に交互に接続された、複数段の第１の転送回路を含む第１の転送ブロックと、第２の転送ブロックとを有し、
   前記複数の走査信号線が、複数の前記第１の転送ブロックに含まれる前記複数段の第１の転送回路とそれぞれ対応づけられている
   表示装置。
2. 前記第２の転送ブロックにおける転送動作を遅らせることにより、前記表示部が線順次走査を中断する
   請求項１に記載の表示装置。
3. 前記第２の転送ブロックは、複数段の第２の転送回路を有し、
   前記複数段の第２の転送回路のうちの少なくとも１つにおける転送動作を遅らせる
   請求項１に記載の表示装置。
4. 前記複数段の第２の転送回路のうちの最終段以外の少なくとも１つにおける転送動作を遅らせる
   請求項３記載の表示装置。
5. 前記第２の転送ブロックは、一つの第２の転送回路を有する
   請求項１に記載の表示装置。
6. 前記第２の転送回路は、前記第１の転送回路と同じ回路構成である
   請求項３に記載の表示装置。
7. 前記表示部は、フレームごとに線順次走査を行い、
   一のフレームと、他のいずれか一のフレームとで、転送動作を遅らせる第２の転送ブロックが異なる
   請求項２に記載の表示装置。
8. 前記シフトレジスタは、転送クロックに基づいて転送動作を行い、
   前記転送クロックにより前記シフトレジスタを制御する制御部を備え、
   前記制御部は、前記転送クロックのクロックパルス幅およびクロックパルス間隔のうちの少なくとも一方を長くすることにより、前記第２の転送ブロックにおける転送動作を遅らせる
   請求項１に記載の表示装置。
9. 前記シフトレジスタは、転送クロックに基づいて転送動作を行い、
   前記転送クロックにより前記シフトレジスタを制御する制御部を備え、
   前記転送クロックのクロックパルス幅およびクロックパルス間隔は一定である
   請求項１に記載の表示装置。
10. 前記第２の転送ブロックは、１または複数段の第２の転送回路を有し、
    前記走査部は、前記第２の転送回路のそれぞれに接続された負荷回路を有する
    請求項１に記載の表示装置。
11. 前記走査部は、前記第１の転送回路のそれぞれの出力信号に基づいて前記走査信号を生成する第１のバッファ回路をさらに有する
    請求項１に記載の表示装置。
12. 前記第２の転送ブロックは、１または複数段の第２の転送回路を有し、
    前記走査部は、前記第２の転送回路のそれぞれの出力信号が供給される第２のバッファ回路をさらに有する
    請求項１１に記載の表示装置。
13. 前記シフトレジスタは、転送クロックに基づいて転送動作を行い、
    前記転送クロックにより前記シフトレジスタを制御する制御部を備え、
    前記制御部は、前記転送クロックの振幅を変更可能に構成されている
    請求項１に記載の表示装置。
14. 前記制御部は、前記転送クロックのクロックパルス幅およびクロックパルス間隔のうちの少なくとも一方を長くすることにより、前記表示部が線順次走査を中断する
    請求項１３に記載の表示装置。
15. 前記制御部は、前記転送クロックの１または複数のクロックパルスのクロックパルス幅を長くした後に、前記転送クロックのクロックパルス幅を元に戻すとともに振幅を大きくする
    請求項１３に記載の表示装置。
16. 前記シフトレジスタは、単一の導電型のトランジスタを用いて構成されている
    請求項１に記載の表示装置。
17. タッチパネルをさらに備え、
    前記タッチパネルは、前記表示部における線順次走査が中断した期間に、外部近接物体を検出する
    請求項１に記載の表示装置。
18. それぞれに走査信号が印加される複数の走査信号線と、シフトレジスタを有する走査部と、を備え、前記シフトレジスタは、走査方向に交互に接続された、複数段の第１の転送回路を含む第１の転送ブロックと、第２の転送ブロックとを有し、前記複数の走査信号線は、複数の前記第１の転送ブロックに含まれる前記複数段の第１の転送回路とそれぞれ対応づけられている、表示装置で実行される方法であって、
    各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の走査信号を生成して複数の走査信号線に印加し、
    前記複数の走査信号に基づいて中断および再開を繰り返すことにより線順次走査を行い、画像を表示する
    表示方法。
19. 表示装置と、
    前記表示装置を利用した動作制御を行う制御部と
    を備え、
    前記表示装置は、
    それぞれに走査信号が印加される複数の走査信号線を有し、複数の前記走査信号に基づいて、中断および再開を繰り返すことにより線順次走査を行い、画像を表示する表示部と、
    各走査信号のパルス終端側の遷移時間が互いに等しくなるように複数の前記走査信号を生成する走査部と
    を備え、
    前記走査部は、シフトレジスタを有し、
    前記シフトレジスタは、走査方向に交互に接続された、複数段の第１の転送回路を含む第１の転送ブロックと、第２の転送ブロックとを有し、
    前記複数の走査信号線が、複数の前記第１の転送ブロックに含まれる前記複数段の第１の転送回路とそれぞれ対応づけられている、
    電子機器。
20. それぞれに走査信号が印加される複数の走査信号線を有し、複数の前記走査信号に基づいて、中断および再開を繰り返すことにより線順次走査を行い、画像を表示する表示部と、
    シフトレジスタを有する走査部と、
    を備え、
    前記シフトレジスタは、走査方向に交互に接続された、複数段の第１の転送回路を含む第１の転送ブロックと、第２の転送ブロックとを有し、
    前記複数の走査信号線が、複数の前記第１の転送ブロックに含まれる前記複数段の第１の転送回路とそれぞれ対応づけられている
    表示装置。

Images