CN106328074B - 图像显示***与栅极驱动电路 - Google Patents

Abstract

一种图像显示***与栅极驱动电路。该栅极驱动电路，包括多个移位寄存器，用以依序输出栅极驱动信号，移位寄存器被区分成依序排列的多个组移位寄存器；以及多个补偿电路，每隔一组移位寄存器设置一补偿电路中，每个补偿电路连接至第N组移位寄存器中的最后一个移位寄存器与第N+1组移位寄存器中的第一个移位寄存器，用以根据第一控制信号与第二控制信号，致使这两个移位寄存器中的一个进行预充电，而这两个移位寄存器中的另一个进行信号维持。

Description

图像显示***与栅极驱动电路

技术领域

本发明涉及一种移位寄存器模块，特别涉及一种可避免移位寄存器的栅极驱动信号的上升沿和/或下降沿受到触控感测周期影响的栅极驱动电路。

背景技术

移位寄存器(shift register)被广泛应用于数据信号传送电路与栅极驱动电路，用以分别控制各数据信号线接收数据信号的时序，以及为各栅极信号线产生扫描信号。在数据信号传送电路中，移位寄存器用以输出一选取信号至各数据信号线，使得图像数据可依序被写入各数据信号线。另一方面，在栅极驱动电路中，移位寄存器用以产生一扫描信号至各栅极信号线，用以依序开启像素矩阵使得各数据信号线的图像信号得以写入。

近年来，发展出非晶硅整合型栅极驱动器(Amorphous Silicon Gate driver，简称ASG)技术。ASG技术是在非晶硅的薄膜晶体管工艺中直接将包含有这些薄膜晶体管的栅极驱动电路整合于显示面板(例如显示器的玻璃基板)上，以取代栅极驱动器芯片的使用，此技术统称为面板上的栅极驱动器(Gate driver On Panel，简称GOP)。因此，应用ASG及GOP技术可减少液晶显示器的芯片的使用，进而可降低制造成本并缩短制造周期。

现今的嵌入式(in-cell)触控显示面板将触控功能整合至显示单元中，而在显示单元之外不另外设置触控单元的构造，例如将触控功能整合进液晶显示单元或有机电致发光元件(OLED)单元，这样的结构下通常触控功能往往利用显示单元既有的电极结构来实现，因此不需要额外的触控构造。例如，当内嵌式触控显示面板是边缘电场切换型(FringeField Switching，FFS)液晶显示面板时，通常会将其共用电极图案化，以区分成多个块，做为触控感测电极使用，如此可以降低触控显示面板整体的厚度与重量。由于触控功能与液晶显示单元整合在一起，每一个帧(frame)需切割出一个或多个触控感测周期进行触控感测。然而，在触控感测周期中，供应至栅极驱动电路中的移位寄存器的多个时钟信号将会被暂停，故会使得某些移位寄存器所输出的栅极驱动信号的上升沿或下降沿被不当地延长，而造成显示器画面质量的下降。因此，需要一种全新的移位寄存器架构，其可以改善前述的问题。

发明内容

本说明书提供一种图像显示***的一实施例。该图像显示***，包括一触控显示面板，包含一像素矩阵的多个像素；以及一栅极驱动电路，用以根据一组时钟信号产生多个栅极驱动信号，以驱动位于该触控显示面板的多个像素，该栅极驱动电路包括：多个移位寄存器，用以依序输出该等栅极驱动信号，该等移位寄存器被区分成依序号排列的多个移位寄存器组，其中在两相邻的第N组移位寄存器组及第N+1组移位寄存器组中，该第N组移位寄存器组的最后一级移位寄存器的栅极驱动信号与该第N+1组移位寄存器组的第一级移位寄存器的栅极驱动信号连续；以及至少一第一补偿电路，该第一补偿电路设置在该两相邻移位寄存器组之间，该第一补偿电路连接至该第N组移位寄存器组的该最后一级移位寄存器与该第N+1组移位寄存器组的该第一级移位寄存器，其中，该第一补偿电路提供一第一控制信号给该第N组移位寄存器组的该最后一级移位寄存器进行信号维持(holding)，该补偿电路并提供一第二控制信号给该第N+1组移位寄存器组的该第一级移位寄存器进行预充电，其中N为大于零的正整数。

本说明书提供一种栅极驱动电路的一实施例。该栅极驱动电路，用以根据一组时钟信号产生多个栅极驱动信号，以驱动位于一触控显示面板上的一像素矩阵的多个像素，该栅极驱动电路包括：多个移位寄存器，用以依序输出该等栅极驱动信号，该等移位寄存器被区分成依序号排列的多个组移位寄存器组，其中两相邻的第N组移位寄存器组及第N+1组移位寄存器组中，该第N组移位寄存器组的最后一级移位寄存器的栅极驱动信号与该第N+1组移位寄存器组的第一级移位寄存器的栅极驱动信号连续；以及至少一第一补偿电路，该第一补偿电路设置在该两相邻移位寄存器组之间，该第一补偿电路连接至该第N组移位寄存器组的该最后一级移位寄存器与该第N+1组移位寄存器组的该第一级移位寄存器，其中，该第一补偿电路提供一第一控制信号给该第N组移位寄存器组的该最后一级移位寄存器进行信号维持(holding)，该补偿电路并提供一第二控制信号给该第N+1组移位寄存器组的该第一级移位寄存器进行预充电。

本说明书提供一种栅极驱动电路的一实施例。该栅极驱动电路，位于一触控显示面板上，该栅极驱动电路包括：一第K级移位寄存器，设置于该触控显示面板的一边框区中，用以输出一第K级栅极驱动信号；一第K+1级移位寄存器，设置于该边框区中，用以输出一第K+1级栅极驱动信号；以及一第一补偿电路，设置于该边框区中该第K级移位寄存器与第K+1级移位寄存器之间，用以避免该第K级移位寄存器的该第K级栅极驱动信号与该第K+1级移位寄存器的该第K+1级栅极驱动信号的一上升沿和/或一下降沿受到该内嵌式触控显示面板一触控感测周期的影响，其中K为大于零的正整数，该第一补偿电路包括一第一子补偿电路以及一第二子补偿电路，该第一子补偿电路被整合至该第K级移位寄存器中，而该第二子补偿电路被整合至该第K+1级移位寄存器中。

附图说明

图1A为本发明的图像显示***的示意图。

图1B为本发明的图像显示***的示意图。

图1C为本发明的图像显示***的示意图。

图2是显示根据本发明的图1A所述的栅极驱动电路示意图。

图3是显示根据本发明的一实施例所述的移位寄存器电路图。

图4是显示如图3所示的移位寄存器于正向扫描时的信号波形图。

图5是显示根据本发明的另一实施例所述的移位寄存器电路图。

图6是显示如图5所示的移位寄存器于反向扫描时的信号波形图。

图7为本发明的实施例中触控显示面板的一帧(frame)的示意图。

图8为本发明的栅极驱动电路的另一示意图。

图9为本申请中补偿电路的一示意图。

图10为第一子补偿电路SPHC1的一实施例。

图11为第二子补偿电路SPHC2的一实施例。

图12A为第10、11图中的第一、第二子补偿电路SPHC1与SPHC2的操作时序图。

图12B为第10、11图中的第一、第二子补偿电路SPHC1与SPHC2的另一操作时序图。

图13为补偿电路的另一实施例。

图14为补偿电路的另一实施例。

图15为本发明的电路布线示意图。

【符号说明】

100～电子装置；

101～触控显示面板；

102～供电装置；

110A、110B、110C～栅极驱动电路；

120～数据信号传送电路；

130～像素矩阵；

140～控制芯片；

150～触控检测电路；

SR[1]、SR[2]、SR[3]、SR[35]、SR[36]、SR[K]、SR[K+1]、SR[K+2]、SR[2K]、SR[X-2]、SR[X-1]、SR[X]～移位寄存器；

501、701～正向输入电路；

502、702～反向输入电路；

503、703～输出电路；

CK、IN_F、IN_R、N、OUT、P、P35、P36、PP35、PP36、RSET_F、RSET_R、VG～端点；

CK1、CK2、CK3、CK4、CK5、CK6、N(1)、N(2)、N(3)、N(4)、N(5)、N(6)、N(K-3)、N(K-1)、N(K)、N(K+1)、N(K+3)、N(X-5)、N(X-3)、N(X-2)、N(X-1)、N(X)、OUT(1)、OUT(2)、OUT(3)、OUT(32)、OUT(33)、OUT(34)、OUT(35)、OUT(36)、OUT(37)、OUT(38)、OUT(39)、OUT(K-3)、OUT(K-2)、OUT(K-1)、OUT(K)、OUT(K+1)、OUT(K+2)、OUT(K+3)、OUT(K+4)、OUT(2K)、OUT(2K+1)、OUT(X-2)、OUT(X-1)、OUT(X)、P(3)、P(X-2)、VGL、VGH、P1、P2、S1、S2～信号；

PHC、PHC[1]、PHC[2]～补偿电路；

SPHC1、SPHC1A、SPHC1B～第一子补偿电路；

SPHC2、SPHC2A、SPHC2B～第二子补偿电路；

M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、MP1、MP2、MP3、MP4、MP5、MP6、MP7、MP8、MP9、MP10～晶体管；

C1、C1”～第一电路；

C2、C2”～第二电路；

GL1、GL2、GL3、GL4、GLK、GLK+1、GLK+2、GL2K、GLX-2、GLX-1、GLX～栅极信号线；

STV1、STV2～起始脉冲。

具体实施方式

图1是显示本发明中的图像显示***的一实施例。如图所示，图像显示***可包括一触控显示面板101，用以显示图像以及感应一外部物体触碰与否。在本发明的一实施例中，触控显示面板101为一内嵌式触控显示面板(in-cell touch display panel)，但不限定于此，也可以是外嵌式触控显示面板(on/out-cell touch display panel)，或者是内/外嵌式触控显示面板(in/on-cell touch display panel)，所谓内/外嵌式触控显示面板即是利用栅极驱动电路进行一个方向的检测；并且在彩色滤光基板设置另一个方向的感测电极结构。触控显示面板101包括一栅极驱动电路110、一数据信号传送电路120、一像素矩阵130、一控制芯片140以及一触控检测电路150。在此，数据驱动电路120、一控制芯片140以及一触控检测电路150可以是各自独立的芯片，或者通过整合将三者合为一单一芯片，但不以此为限，也可以是数据信号传送电路120以及一触控检测电路150也可以整合为一单一芯片。

栅极驱动电路110用以产生多个栅极驱动信号以驱动像素矩阵130的多个像素。数据信号传送电路120用以产生多个数据信号以提供数据至像素矩阵130的多个像素。举例而言，像素矩阵130可由多个栅极信号线、多个数据信号线以及多个像素所组成。在某些实施例中，像素矩阵130的像素与用以感测触控的感应电极整合在一起，使得触控显示面板101，得以显示图像以及感应外部物体触碰与否。控制芯片140用以产生多个控制信号，包括时钟信号与起始脉冲等。触控检测电路150藉由感测感应电极的电压或电荷变化，产生一触碰位置数据，并将触碰位置数据送至一外部处理器进行后续处理。举例而言，感应电极用以感测一触控笔或手指触摸触控显示面板101时所发生的微小的电容变化，将感测到的电容变化转换为电压形式，并由触控检测电路150检测此一变化。在本发明的一实施例中，像素矩阵130位于一基板上，栅极驱动电路110以非晶硅整合型栅极驱动器(Amorphous SiliconGate driver，简称ASG)技术制作于该基板上，以形成面板上的栅极驱动器(Gate driverOn Panel，简称GOP)。

此外，本发明的图像显示***可包括于一电子装置100。电子装置100可包括触控显示面板101与一供电装置102。供电装置102用以对触控显示面板101进行供电。根据本发明的实施例，电子装置100可为一移动电话、一数字相机、一个人数字助理、一移动计算机、一桌上型计算机、一电视机、一汽车用显示器、一便携式光盘拨放器、或任何包括图像显示功能的装置。根据本发明的一实施例，栅极驱动电路110可以不同的扫描顺序(例如，正向扫描顺序与反向扫描顺序)依序输出栅极驱动信号至各栅极信号线，用以依序将供应至各数据信号线的图像信号写入像素矩阵130的像素中。

图1B是显示本发明中的图像显示***的另一实施例。如图所示，图像显示***也可包括栅极驱动电路110A与110B，栅极驱动电路110A用以驱动像素矩阵130中奇数的栅极信号线(例如GL1、GL3…GLX-1)，而栅极驱动电路110B用以驱动像素矩阵130中偶数的栅极信号线(例如GL2、GL4…GLX-2、GLX)。栅极驱动电路110A与110B设置于触控显示面板101的不同侧，以利于边框对称。将栅极驱动电路输出驱动信号以奇数、偶数这样的设计方式设置在主动区域(Active Area区，即显示区域)可以避免栅极驱动电路都设置在同一边造成非显示区域电路的设置面积过度壅挤，因此，可以达到窄边框(narrow border)，且电路布线面积平均化，进而使两边的边框面积一致的设计目的。

图1C是显示本发明中的图像显示***的另一实施例。如图所示，图像显示***也可包括栅极驱动电路110A与110B分别设置在主动区域的两侧，像素矩阵130中每一条栅极信号线由栅极驱动电路110A中的一移位寄存器与栅极驱动电路110B中的一移位寄存器所共同驱动，以便应用于负载较大时的情况。举例而言，对于大尺寸面板(例如30吋以上)，各各栅极信号线GL1因长度较长，因此负载较重(即电组-电容负载重)，因此各栅极信号线GL1由栅极驱动电路110A与110B两者的移位寄存器SR1所共同驱动，依此类推。

图2是显示根据本发明的图1A所述的栅极驱动电路110A的示意图。栅极驱动电路110A包括X级串接的移位寄存器300，即移位寄存器SR[1]、SR[2]、SR[3]、…SR[X-2]、SR[X-1]与SR[X]，其中X为一正整数。各移位寄存器分别包括数个时钟输入端点CK、电压信号输入端点VG、正向信号输入端点IN_F、反向信号输入端点IN_R、输出端点OUT、信号传递端点N、正向重置信号输入端点RSET_F与反向重置信号输入端点RSET_R。各级移位寄存器的信号传递端点N将输出与输出端点OUT相同的驱动信号，用以将驱动信号的脉冲依序传递于各级移位寄存器之间。

在栅极驱动电路110A于正向扫描时，各移位寄存器300以一第一顺序依序输出驱动信号，例如，移位寄存器SR[1]至SR[X]将依序输出驱动信号OUT(1)、OUT(2)、OUT(3)…OUT(X-2)、OUT(X-1)以及OUT(X)。另一方面，于反向扫描时，各移位寄存器300以相反的一第二顺序依序输出驱动信号，例如，移位寄存器SR[X]至SR[1]依序输出驱动信号OUT(X)、OUT(X-1)、OUT(X-2)…OUT(3)、OUT(2)以及OUT(1)。

栅极驱动电路110自控制芯片140接收多个控制信号，包括时钟信号CK1、CK2、CK3、CK4、CK5与CK6、起始脉冲STV1、STV2、以及定电压信号VGL。一般而言，时钟信号CK1、CK2、CK3、CK4、CK5与CK6两两具有半个脉冲周期重叠，例如，参考图4的波形图，时钟信号CK2的前半个脉冲与时钟信号CK1的后半个脉冲重叠，而时钟信号CK2的后半个脉冲与时钟信号CK3的前半个脉冲重叠。通常时钟信号CK1、CK3与CK5提供至奇(偶)数级的移位寄存器，而时钟信号CK2、CK4与CK6提供至偶(奇)数级的移位寄存器。

起始脉冲STV1与STV2用以起始栅极驱动电路110A。如图所示，栅极驱动电路110A的第一级移位寄存器SR[1]在正向信号输入端点IN_F接收起始脉冲STV1作为正向输入信号，最后一级移位寄存器SR[X]在反向信号输入端点IN_R接收起始脉冲STV2作为反向输入信号。此外，移位寄存器SR[2]-SR[X-1]分别于正向信号输入端点IN_F接收前一级移位寄存器于所输出的驱动信号作为正向输入信号，以及在反向信号输入端点IN_R接收后一级移位寄存器所输出的驱动信号作为反向输入信号。

在本发明的一实施例中，移位寄存器通常在正向重置信号输入端点RSET_F接收后两级或后三级移位寄存器所输出的驱动信号作为正向重置信号，并且在反向重置信号输入端点RSET_R接收前两级或前三级移位寄存器所输出的驱动信号作为反向重置信号。在本发明的另一实施例中，移位寄存器也可接收后一或多级移位寄存器所输出的驱动信号作为正向重置信号，以及接收前一或多级移位寄存器所输出的驱动信号作为反向重置信号。此外，值得注意的是，栅极驱动电路110A中头尾的一或多个移位寄存器的正向及反向重置信号耦接方法也可作特殊的设计，以避免产生时序错误。

举例而言，如图2中所示，移位寄存器SR[1]、SR[2]与SR[3]的反向重置信号输入端点RSET_R都连接至起始脉冲STV1，而移位寄存器SR[1]、SR[2]与SR[3]的正向重置信号输入端点RSET_F分别连接至移位寄存器SR[4]、SR[5]与SR[6]的信号传递端点N[4]、N[5]与N[6]。移位寄存器SR[X-2]、SR[X-1]与SR[X]的正向重置信号输入端点RSET_F都连接至起始脉冲STV2，而移位寄存器SR[X-2]、SR[X-1]与SR[X]的反向重置信号输入端点RSET_R分别连接至移位寄存器SR[X-3]、SR[X-4]与SR[X-5]的信号传递端点N[X-4]、N[X-5]与N[X-6]。除了移位寄存器SR[1]至SR[3]与SR[X-2]至SR[X]之外，其它移位寄存器(SR[4]至SR[X-3])在正向重置信号输入端点RSET_F接收后两级或后三级移位寄存器所输出的驱动信号作为正向重置信号，并且在反向重置信号输入端点RSET_R接收前两级或前三级移位寄存器所输出的驱动信号作为反向重置信号。举例而言，移位寄存器SR[4]的正向重置信号输入端点RSET_F与反向重置信号输入端点RSET_R分别连接移位寄存器SR[7]的信号传递端点N[7]与移位寄存器SR[1]的信号传递端点N[1]，而移位寄存器SR[5]的正向重置信号输入端点RSET_F与反向重置信号输入端点RSET_R分别连接移位寄存器SR[8]的信号传递端点N[8]与移位寄存器SR[2]的信号传递端点N[2]，依此类推。

图3是显示根据本发明的另一实施例所述的移位寄存器电路图。图4是显示如图3所示的移位寄存器在正向扫描时的信号波形图。在此实施例中，移位寄存器SR[3]代表栅极驱动电路110中第3级的移位寄存器，其包括正向输入电路501、反向输入电路502与输出电路503，并且以NMOS晶体管M1-M10加以实现。在正向扫描时，晶体管M3首先因时钟信号CK1拉起的脉冲而导通，控制端点P耦接至正向输入信号N(2)。此时由于正向输入信号N(2)仍维持在低电压电平，因此控制端点P的电压保持在低电压电平。待正向输入信号N(2)的脉冲抵达后，晶体管M1被导通，开始将控制端点P的电压预充电至第一高电压电平(如图4中信号P(3)的波形)。

由于控制端点P具有高电压电平，晶体管M7与M8会被导通，使得时钟信号CK3的脉冲可传递至输出端点OUT与信号传递端点N。因此，在晶体管M7与M8被导通的期间，驱动信号OUT(3)与信号N(3)将与时钟信号CK3具有相同的相位。此外，在时钟信号CK3具有高电压电平的脉冲区间，控制端点P的电压可更近一步通过寄生电容(或额外耦接的电容)被时钟信号CK3充高到第二高电压电平，用以进一步提高晶体管M7与M8的栅极电压。较高的栅极电压有助于加快输出端点OUT与信号传递端点N的充/放电速度。

待时钟信号CK3的脉冲结束后，由于晶体管M7与M8的漏极电压恢复到低电压电平，控制端点P的电压开始由第二高电压电平被放电回第一高电压电平。接着，待正向重置信号N(6)的脉冲抵达后，晶体管M5被导通，将控制端点P耦接至具有低电压电平的定电压信号VGL，进一步将控制端点P的电压放电回低电压电平。

如上述，在正向扫描时，正向输入电路为主要控制控制端点的电压的电路，而反向输入电路可成为辅助的电路，用以辅助正向输入电路的操作。参考到图3，信号N(4)与时钟信号CK5的脉冲可分别将反向输入电路的晶体管M2与M4导通，用以辅助控制端点P的信号维持(signal holding)与放电。

图5是显示根据本发明的另一实施例所述的移位寄存器电路图。图6是显示如图5所示的移位寄存器于反向扫描时的信号波形图。在此实施例中，移位寄存器SR[X-2]代表栅极驱动电路110中第(X-2)级的移位寄存器，其包括正向输入电路701、反向输入电路702与输出电路703，并且以NMOS晶体管M1-M10加以实现。在反向扫描时，由起始脉冲STV2起始栅极驱动电路110的运作，并且时钟信号CK1-CK6的脉冲顺序颠倒(如图6所示)。晶体管M4首先因时钟信号CK6拉起的脉冲而导通，控制端点P耦接至正向输入信号N(X-1)。此时由于反向输入信号N(X-1)仍维持在低电压电平，因此控制端点P的电压保持在低电压电平。待反向输入信号N(X-1)的脉冲抵达后，晶体管M2被导通，开始将控制端点P的电压预充电至第一高电压电平(如图6中信号P(X-2)的波形)。

由于控制端点P具有高电压电平，晶体管M7与M8会被导通，使得时钟信号CK4的脉冲可传递至输出端点OUT与信号传递端点N。因此，在晶体管M7与M8被导通的期间，驱动信号OUT(X-2)与信号N(X-2)将与时钟信号CK4具有相同的相位。此外，在时钟信号CK4具有高电压电平的脉冲区间，控制端点P的电压可更近一步通过寄生电容(或额外耦接的电容)被时钟信号CK4充高到第二高电压电平，用以进一步提高晶体管M7与M8的栅极电压。较高的栅极电压有助于加快输出端点OUT与信号传递端点N的充/放电速度。

待时钟信号CK4的脉冲结束后，由于晶体管M7与M8的漏极电压恢复到低电压电平，控制端点P的电压开始由第二高电压电平被放电回第一高电压电平。接着，待正向重置信号N(X-5)的脉冲抵达后，晶体管M6被导通，将控制端点P耦接至具有低电压电平的定电压信号VGL，进一步将控制端点P的电压放电回低电压电平。

如上述，在反向扫描时，反向输入电路为主要控制控制端点的电压的电路，而正向输入电路可成为辅助的电路，用以辅助反向输入电路的操作。参考到图5，信号N(X-3)与时钟信号CK2的脉冲可分别将正向输入电路的晶体管M1与M3导通，用以辅助控制端点P的信号维持(signal holding)与放电。

另外，本发明图2～图6虽然例示可以正、反双向扫描的移位寄存器，但不以此为限，仅有正向(单向)扫描的移位寄存器的类型也在本发明的保护范围内。

图7为本发明的实施例中触控显示面板的一帧(frame)的示意图。由于触控显示面板101为一内嵌式触控显示面板，所以每一个帧都会包括至少一个显示周期与至少一个触控感测周期。如图所示，数个触控感测周期与数个显示周期于一个帧(frame)内交替地排列。更进一步说明，触控感测周期与显示周期性于一个帧内交替地排列，例如，将操作于显示周期的N级移位寄存器分成M个移位寄存器群组，且每个群组中的移位寄存器数量相等。再另一实施例中，触控感测周期与显示也可以呈非周期***替地排列，例如，将操作于周期显示的N级移位寄存器分成M个移位寄存器群组，且每个群组中的移位寄存器数量不相等。另外，在另一实施例中，触控感测周期可以是只有一个，而显示周期于一个帧(frame)内被分成两区，而触控感测周期是安排在这两区的显示周期中，同样的，这两区的显示周期中的移位寄存器数量可以是相等或不相等。请再参考图7，在每一个显示周期中，栅极驱动电路110A内的一组移位寄存器会依序输一组栅极驱动信号，以驱动像素矩阵103中一组对应的栅极信号线，而每一触控感测周期中，感应电极进行触控感测。在某一实施例中，每一个触控感测周期在两个显示周期之间。在图7中，显示周期与触控感测周期数量都是偶数，但在另一实施方式中，也可以是显示周期数量是偶数，而触控感测周期数量是奇数，如此使得在一个帧结束的最后一个周期可以维持是显示周期而不会影响到原显示的效能。

图8为本发明的栅极驱动电路的另一示意图。如图所示，栅极驱动电路包括多个串接的移位寄存器，例如SR[1]、SR[2]…SR[2K+1]，以及多个补偿电路，例如PHC[1]、PHC[2]，其中K为大于零的正整数(在图8的例子中，K是大于等于3的正整数)。栅极驱动电路中的移位寄存器用以根据控制芯片140所提供时钟信号CK1～CK6，依序产生多个栅极驱动信号，以驱动像素矩阵130的多个像素。举例而言，移位寄存器SR[1]的输出端点(即用以输出OUT(1)的端点)连接至栅极信号线GL1，移位寄存器SR[2]的输出端点连接至栅极信号线GL2，依此类推。这些移位寄存器被区分成依序排列的多个组移位寄存器。举例而言，移位寄存器SR[1]、SR[2]…SR[K]构成一组移位寄存器(第一组移位寄存器组)，移位寄存器SR[K+1]、SR[K+2]…SR[2K]构成下一组移位寄存器(第二组移位寄存器组)，以此类推。每组移位寄存器中的移位寄存器的电路连接方式皆与图2中所示者相同，并且其电路结构与操作方式皆如图3至图6所示，于此不在累述。需注意的是，在此实施例中，在触控感测周期时，控制芯片140会暂停提供的栅极驱动电路的时钟信号，例如暂停提供时钟信号CK1、CK2、CK3、CK4、CK5与CK6和/或起始脉冲STV1、STV2，但不限定于此。

补偿电路PHC[1]设置于第一组移位寄存器组的最后一个移位寄存器SR[K]与第二组移位寄存器组的第一个移位寄存器SR[K+1]之间，补偿电路PHC[2]设置于第二组移位寄存器组的最后一个移位寄存器至SR[2K]与第三组移位寄存器组(未图示)的第一个移位寄存器SR[2K+1]之间，依此类推，这一类设置在两移位寄存器组之间的补偿电路在本发明被定义为第一补偿电路；然而，本发明的补偿电路也可以是设置在栅极驱动电路中最后一级移位寄存器之后，用以提供一第三控制信号给该最后一级移位寄存器进行信号维持(holding)，而这一类设置在最后一级移位寄存器之后的补偿电路仅需要提供最后一级移位寄存器进行信号维持，而不需要预充电，因此在本发明被定义为第二补偿电路。每个补偿电路，例如PHC[1]、PHC[2]，用以根据不同于时钟信号CK1～CK6的一第一控制信号S1与一第二控制信号S2，致使所连接的两个移位寄存器的一个进行预充电，而所连接的两个移位寄存器的另一个进行信号维持(holding)，以避免所连接的两个移位寄存器的栅极驱动信号的一上升沿和/或一下降沿受到内嵌式触控显示面板的一触控感测周期的影响。举例而言，补偿电路PHC[1]用以根据第一控制信号S1与第二控制信号S2，致使移位寄存器SR[K]与SR[K+1]的一个进行预充电，而移位寄存器SR[K]与SR[K+1]的另一个进行信号维持，以避免移位寄存器SR[K]与SR[K+1]的栅极驱动信号的一上升沿和/或一下降沿受到触控感测周期的影响，依此类推。在此，请先参考图12A，以定义本发明的所谓的信号维持与预充电。所谓信号维持是由于时钟信号CK3与第一控制信号S1之间的信号有重叠，因此在时钟信号CK4中断时，第一控制信号S1可以维持第35级移位寄存器的输出(假设是第一组移位寄存器组的最后一个移位寄存器SR[35])；而所谓预充电是由于第二控制信号S2与时钟信号CK4之间的信号有重叠，因此在时钟信号CK4中断时，第二控制信号S2可以维持第36级移位寄存器的输出(假设是第二组移位寄存器组的第一个移位寄存器SR[36])。另外，请再参考图8，在此补充举例说明藉由本发明的设计可以提升下降沿/上升沿改善效能的示范例，藉由测量输出移位寄存器SR[K]的输出信号的下降时间由下降沿的10％(起始时间)到90％(结束时间)，例如大约为2.8632us。而藉由测量输出移位寄存器SR[K+1]的输出信号的上升时间由上升沿的10％(起始时间)到90％(结束时间)，例如大约为2.0828us。由此可知，藉由本发明的设计可以使上升时间与下降时间不会有太大的差异，例如让输出移位寄存器SR[K]的下降时间与移位寄存器SR[K-1]的输出移位寄存器的下降时间相差0.2us以内；又例如让输出移位寄存器SR[K+1]的上升时间与移位寄存器SR[K+2]的上升时间相差0.2us以内。

请再参考图8，并同时参考图9，在此实施例中，移位寄存器SR[K]的输出端点(即用以输出OUT(K)的端点)和/或信号传递端点N(K)(例如，请参考图2中SR[3]的信号传递端点N(6))连接至补偿电路PHC[1]，而不直接连接至移位寄存器SR[K+1]的正向信号输入端点，移位寄存器SR[K+1]的输出端点(即用以输出OUT(K+1)的端点)和/或信号传递端点N亦连接至补偿电路PHC[1]，而不直接连接至移位寄存器[K]的反向信号输入端点。换句话说，移位寄存器SR[K]的驱动信号OUT(K)不会输出至移位寄存器SR[K+1]的正向信号输入端点，而移位寄存器SR[K+1]的驱动信号OUT(K+1)不会输出至移位寄存器SR[K]的反向信号输入端点。同样地，移位寄存器SR[2K]的输出端点连接至补偿电路PHC[2]，而不直接连接至移位寄存器SR[2K+1]的正向信号输入端点，移位寄存器SR[2K+1]的输出端点和/或信号传递端点N亦连接至补偿电路PHC[2]，而不直接连接至移位寄存器SR[2K]的反向信号输入端点，依此类推。换句话说，移位寄存器SR[2K]的驱动信号不会输出至移位寄存器SR[2K+1]的正向信号输入端点，而移位寄存器SR[2K+1]的驱动信号不会输出至移位寄存器[2K]的反向信号输入端点，依此类推。

请再参考图8及图9，当栅极驱动电路操作于一正向扫描时，补偿电路PHC[1]在触控感测周期中，根据第一控制信号S1输出一第一信号P1至移位寄存器SR[K]的一反向信号输入端，以致使移位寄存器SR[K]进行信号维持，并根据第二控制信号S2输出一第二信号P2至移位寄存器SR[K+1]的一正向信号输入端，以致使移位寄存器SR[K+1]进行预充电。当栅极驱动电路操作在一反向扫描时，补偿电路PHC[1]在触控感测周期中，根据第二控制信号S2输出第二信号P2至移位寄存器SR[2K+1]的正向信号输入端，以致使移位寄存器SR[2K+1]进行信号维持，并根据第一控制信号S1输出第一信号P1至移位寄存器SR[K]的反向信号输入端，以致使移位寄存器SR[K]进行预充电。其它补偿电路(例如PHC[2])的动作与补偿电路PHC[1]相似，故于此不再累述。

请再参考图9，其为本申请中补偿电路的一示意图。如图所示，补偿电路PHC[1]包括一第一子补偿电路SPHC1以及一第二子补偿电路SPHC2，而第一子补偿电路SPHC1与第二子补偿电路SPHC2皆具有一第一电路C1/C1”与一第二电路C2/C2”。在某些实施例中，补偿电路PHC[1]的第一子补偿电路SPHC1与第二子补偿电路SPHC2可分别整合至一或多个移位寄存器中。举例而言，第一子补偿电路SPHC1可整合至移位寄存器SR[K]中，而第二子补偿电路SPHC2可整合至移位寄存器SR[K+1]中，但不限定于此。在某些实施例中，第一子补偿电路SPHC1与第二子补偿电路SPHC2也可一起整合至移位寄存器[K]与[K+1]中的一个中。

当栅极驱动电路操作在一正向扫描时，在触控感测周期中，第一子补偿电路SPHC1的第一电路C1根据第一控制信号S1与一第W级移位寄存器的驱动信号输出第一信号P1，致使移位寄存器SR[K]进行信号维持，而第二子补偿电路SPHC2的第一电路C1”根据第二控制信号C2与第M级移位寄存器的驱动信号输出第二信号P2，致使移位寄存器SR[K+1]进行预充电。在某些实施例中，W与M为正整数，W小于K，M小于K+1。当栅极驱动电路操作于一反向扫描时，在触控感测周期中，第二子补偿电路SPHC2的第二电路C2”根据第二控制信号S2与一第Y级移位寄存器的驱动信号输出第二信号P2，致使移位寄存器SR[K+1]进行信号维持，而第一子补偿电路SPHC1的第二电路C2根据第一控制信号S1与一第Z级移位寄存器的驱动信号输出第一信号P1，致使移位寄存器SR[K]进行预充电。在某些实施例中，Y与Z为正整数，Y大于K+1，Z大于K。举例而言，在图11的实施例中，W等于K-1，M等于K，Y等于K+2，而Z等于K+1，但不限定于此。在图9的实施例中，第一子补偿电路SPHC1的第一电路C1与第二电路C2亦分别根据移位寄存器SR[K+3]与SR[K-3]的驱动信号OUT(K+3)与OUT(K-3)进行重置。此外，第二子补偿电路SPHC2的第一电路C1”与第二电路C2”亦分别根据移位寄存器SR[K+4]与SR[K-4]的驱动信号OUT(K+4)与OUT(K-4)进行重置。

图10为第一子补偿电路SPHC1的一实施例，假设以第35级的移位寄存器进行说明。如图所示，第一子补偿电路SPHC1包括晶体管MP1至MP5。需注意的是，晶体管MP1至MP5可视为5个开关，而且这些开关也可由双接面二极管、二极管和/或IGBT来实现。在图10中的实施例，补偿电路PHC[1]的第一子补偿电路SPHC1耦接移位寄存器SR[35]中的反向输入电路302的反向信号输入端点(即开关421与422的连接端点，对应于图8的IN_R)。晶体管MP1具有第一端耦接第一控制信号S1，控制端耦接控制端点PP35，以及第二端用以输出第一信号P1。晶体管MP2具有第一端与控制端一同耦接至移位寄存器SR[34]的驱动信号OUT(34)，以及第二端耦接至控制端点PP35。晶体管MP3具有第一端与控制端一同耦接至移位寄存器SR[36]的驱动信号OUT(36)，以及第二端耦接至控制端点PP35。晶体管MP4具有第一端与控制端一同耦接至移位寄存器SR[38]的驱动信号OUT(38)，以及第二端耦接至定电压信号VGL。晶体管MP5具有第一端与控制端一同耦接至移位寄存器SR[32]的驱动信号OUT(32)，以及第二端耦接至定电压信号VGL。晶体管MP1、MP2、MP4构成第一电路C1，而晶体管MP1、MP3、MP5构成第二电路C2。

图11为第二子补偿电路SPHC2的一实施例，假设以第36级的移位寄存器进行说明。如图所示，第二子补偿电路SPHC2包括晶体管MP6至MP10。需注意的是，晶体管MP6至MP10可视为5个开关，而且这些开关也可由双接面二极管、二极管和/或IGBT来实现。在图11中的实施例，补偿电路PHC[1]的第二子补偿电路SPHC2耦接移位寄存器SR[36]中的正向输入电路301的正向信号输入端点(即开关412与411的连接端点，对应于图8的IN_F)。晶体管MP6具有第一端耦接第二控制信号S2，控制端耦接控制端点PP36，以及第二端用以输出第二信号P2。晶体管MP7具有第一端与控制端一同耦接至移位寄存器SR[35]的驱动信号OUT(35)，以及第二端耦接至控制端点PP36。晶体管MP8具有第一端与控制端一同耦接至移位寄存器SR[37]的驱动信号OUT(37)，以及第二端耦接至控制端点PP35。晶体管MP9具有第一端与控制端一同耦接至移位寄存器SR[39]的驱动信号OUT(39)，以及第二端耦接至定电压信号VGL。晶体管MP10具有第一端与控制端一同耦接至移位寄存器SR[33]的驱动信号OUT(33)，以及第二端耦接至定电压信号VGL。晶体管MP6、MP7、MP9构成第一电路C1”，而晶体管MP6、MP8、MP10构成第二电路C2”。如前所述，各级移位寄存器的信号传递端点N会输出与输出端点OUT相同的驱动信号，用以将驱动信号的脉冲依序传递于各级移位寄存器之间。因此，补偿电路PHC[1]与PHC[2]所接收到的驱动信号可为移位寄存器的信号传递端点N所输出的驱动信号或输出端点OUT所输出的驱动信号。

图12A为图10、图11中的第一、第二子补偿电路SPHC1与SPHC2的操作时序图。时间t1～t2时，晶体管MP2会根据驱动信号OUT(34)而导通，使得控制端点PP35被预充电至第一高电压电平。同样地，移位寄存器SR[35]的控制端点P35亦会被预充电至第一高电压电平。时间t2～t3时，移位寄存器SR[35]根据时钟信号CK3输出驱动信号OUT(35)，并且控制端点P35亦会被电至第二高电压电平。此时，第二子补偿电路SPHC2的晶体管MP6会根据驱动信号OUT(35)而导通，使得控制端点PP36被预充电至第一高电压电平。时间t3～t4时，晶体管MP1将第一控制信号S1作为第一信号P1输出至移位寄存器SR[35]的反向信号输入端点IN_R，使得开关421被导通以便进行信号维持。此时，第一子补偿电路SPHC1的控制端点PP35亦会由于第一控制信号S1，由第一高电压电平上升至第二高电压电平。

时间t4～t7时，触控显示面板101进入一触控感测周期，故控制芯片104暂停时钟信号CK1至CK6。此时，由于移位寄存器SR[35]中的开关421被导通，所以在时钟信号CK3变为低电压电平时，移位寄存器SR[35]中的控制端点P35仅会由第二高电压电平下降至第一高电压电平，而不会下降至定电压信号VGL。换句话说，在时间t4～t5时，移位寄存器SR[35]进行控制端点P35的信号保持。时间t5～t6时，第一控制信号S1由高电平变为低电平，控制端点PP35会由第二高电压电平下降至第一高电压电平，并且移位寄存器SR[35]中的控制端点P35会由第一高电压电平下降至定电压信号VGL(即结束信号维持)。在同时参考第11及12A图，由于第二子补偿电路SPHC2的控制端点PP36于时间t2时已预充电至第一高电压电平，故在时间t6～t7时，晶体管MP6会将第二控制信号S2作为第二信号P2输出至移位寄存器SR[36]的正向信号输入端点，使得开关411被导通以便预充电，即移位寄存器SR[36]的控制端点P36亦会被预充电至第一高电压电平。

时间t7开始时，触控显示面板101结束触控感测周期进入下一个显示周期，故控制芯片104恢复时钟信号CK1至CK6的输出。此时，在时间t7～t8区间，由于移位寄存器SR[36]的控制端点P36已被预充电至第一高电压电平，所以在时钟信号CK4变为高电压电平时，移位寄存器SR[36]可立即输出驱动信号OUT(36)。再者，移位寄存器SR[36]中的控制端点P36亦会由第一高电压电平上升至第二高电压电平。时间t8～t9时，第二控制信号S2变为低电压电平，控制端点PP36会由第二高电压电平下降至第一高电压电平。时间t9～t10时，所以在时钟信号CK4变为低电压电平时，移位寄存器SR[36]中的控制端点P36仅会由第二高电压电平下降至第一高电压电平。简言之，在触控感测周期中，第一子补偿电路SPHC1可在时间t4～t5根据第一控制信号S1，输出第一信号P1致使移位寄存器SR[35]进行信号维持。第二子补偿电路SPHC2可在时间t6～t7根据第二控制信号S2，输出第二信号P2致使移位寄存器SR[36]进行预充电。

由上可知，即使触控感测周期中时钟信号CK1、CK2、CK3、CK4、CK5与CK6会被暂停，补偿电路(例如PHC[1]、PHC[2])可维持移位寄存器间驱动信号的传递。因此，所有移位寄存器(例如：SR[1]～SR[K]、SR[K+1]～SR[2K]…)的驱动信号(即信号传递端点N所输出的驱动信号与输出端点OUT所输出的驱动信号)都会具有正常的上升沿与下降沿，不会受到触控感测周期的影响而不当的延长，造成显示器画面质量的下降。此外，第一子补偿电路SPHC1中的晶体管MP4与MP5分别根据驱动信号OUT(38)与OUT(32)进行重置，使得控制端点PP35下降至定电压信号VGL的电平。第二子补偿电路SPHC2中的晶体管MP9与MP10分别根据驱动信号OUT(39)与OUT(33)进行重置，使得控制端点PP36下降至定电压信号VGL的电平。需注意的是，图12A中的时序为栅极驱动电路操作于正向扫描时的动作；而栅极驱动电路操作于反向扫描时(可参考图12B)的动作与正向扫描时的动作是相似的，故于此不再累述。

图13为补偿电路的另一实施例。如图所示，第一子补偿电路SPHC1A与图10中的第一子补偿电路SPHC1相似，其差异在于晶体管MP2与MP5耦接至驱动信号OUT(33)，晶体管MP3与MP4耦接至驱动信号OUT(37)，第一子补偿电路SPHC1A的操作与图10中的第一子补偿电路SPHC1相似，故于此不再累述。第二子补偿电路SPHC2A与图10中的第二子补偿电路SPHC2相似，其差异在于晶体管MP7与MP10耦接至驱动信号OUT(34)，晶体管MP8与MP9耦接至驱动信号OUT(38)，第二子补偿电路SPHC2A的操作与图10中的第二子补偿电路SPHC2相似，故于此不再累述。在此实施例中，W等于K-2，M等于K-1，Y等于K+3，而Z等于K+2，但不限定于此。

图14为补偿电路的另一实施例。如图所示，第一子补偿电路SPHC1B与图10中的第一子补偿电路SPHC1相似，其差异在于晶体管MP2的第一端耦接至一高电压电平VGH而非驱动信号OUT(34)，并且晶体管MP3的第一端耦接至高电压电平VGH而非驱动信号OUT(36)。第一子补偿电路SPHC1B的操作与图10中的第一子补偿电路SPHC1相似，故于此不再累述。第二子补偿电路SPHC2A与图10中的第二子补偿电路SPHC2相似，其差异在于晶体管MP7的第一端耦接至一高电压电平VGH而非驱动信号OUT(35)，并且晶体管MP8的第一端耦接至高电压电平VGH而非驱动信号OUT(37)。第二子补偿电路SPHC2A的操作与图12A中的第二子补偿电路SPHC2相似，故在此不再累述。

图15为本发明的电路布线示意图。如图所示，移位寄存器SR[K]与SR[K+1]设置于触控显示面板101的一边框区中，用以依序输出栅极驱动信号。补偿电路PHC设置于边框区中移位寄存器SR[K]与SR[K+1]之间，用以避免移位寄存器SR[K]与SR[K+1]的栅极驱动信号的一上升沿和/或一下降沿受到触控感测周期的影响。补偿电路PHC的第一子补偿电路SPHC1整合至移位寄存器SR[K]中，而补偿电路PHC的第二子补偿电路SPHC2整合至移位寄存器SR[K+1]中，在布线上，由于第一子补偿电路SPHC1与第二子补偿电路SPHC2元件通常少于移位寄存器SR，且第一子补偿电路SPHC1与第二子补偿电路SPHC2元件不需提供至栅极信号线，因此其元件的面积(如W/L比)都可以比移位寄存器SR小，因此可如图15的方式，利用互补设计调整整体布线面积，从而可减少布线面积，但不限定于此。需注意的是，图15中的移位寄存器与补偿电路的操作如前所述，故在此不再累述。

本发明虽以优选实施例公开如上，然其并非用以限定本发明的范围，本领域技术人员在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视所附权利要求书界定范围为准。

Claims (18)

1.一种图像显示***，包括：

触控显示面板，包含像素矩阵的多个像素；以及

栅极驱动电路，用以根据一组时钟信号产生多个栅极驱动信号，以驱动位于该触控显示面板的多个像素，该栅极驱动电路包括：

多个移位寄存器，用以依序输出所述栅极驱动信号，所述移位寄存器被区分成依序号排列的多个移位寄存器组，其中在两相邻的第N组移位寄存器组及第N+1组移位寄存器组中，该第N组移位寄存器组的最后一级移位寄存器的栅极驱动信号与该第N+1组移位寄存器组的第一级移位寄存器的栅极驱动信号连续；以及

至少一第一补偿电路，该第一补偿电路设置在该两相邻移位寄存器组之间，该第一补偿电路连接至该第N组移位寄存器组的该最后一级移位寄存器与该第N+1组移位寄存器组的该第一级移位寄存器，其中，该第一补偿电路提供第一信号给该第N组移位寄存器组的该最后一级移位寄存器进行信号维持(holding)，该补偿电路并提供第二信号给该第N+1组移位寄存器组的该第一级移位寄存器进行预充电，其中N为大于零的正整数；

其中该第N组移位寄存器中的该最后一级移位寄存器为所述移位寄存器中的第K级移位寄存器，而该第N+1组移位寄存器中的该第一级移位寄存器为所述移位寄存器中的第K+1级移位寄存器，但该第K级移位寄存器的驱动信号不输出至该第K+1级移位寄存器，且该第K+1级移位寄存器的驱动信号不输出至该第K级移位寄存器，其中K为大于零的正整数；

其中在该栅极驱动电路操作于正向扫描时，该第一补偿电路在触控感测周期中，根据第一控制信号输出该第一信号至该第K级移位寄存器的反向信号输入端，以致使该第K级移位寄存器进行信号维持，并根据第二控制信号输出该第二信号至该第K+1级移位寄存器的正向信号输入端，以致使该第K+1级移位寄存器进行预充电。

2.如权利要求1所述的图像显示***，其中在该栅极驱动电路操作于反向扫描时，该第一补偿电路在该触控感测周期中，根据该第二控制信号输出该第二信号至该第K+1级移位寄存器的该正向信号输入端，以致使该第K+1级移位寄存器进行信号维持，并根据该第一控制信号输出该第一信号至该第K级移位寄存器的该反向信号输入端，以致使该第K级移位寄存器进行预充电。

3.如权利要求1所述的图像显示***，其中该第一补偿电路包括第一子补偿电路以及第二子补偿电路，该第一子补偿电路与该第二子补偿电路皆具有第一电路与第二电路，当该栅极驱动电路操作于正向扫描时，该第一子补偿电路的该第一电路在该触控感测周期中，根据该第一控制信号与第W级移位寄存器的该驱动信号，致使该第K级移位寄存器进行信号维持，而该第二子补偿电路的该第一电路在该触控感测周期中，根据该第二控制信号与第M级移位寄存器的该驱动信号，致使该第K+1级移位寄存器进行预充电，其中W与M为正整数，M小于K+1，W小于K。

4.如权利要求3所述的图像显示***，其中当该栅极驱动电路操作于反向扫描时，该第二子补偿电路的该第二电路在该触控感测周期中，根据该第二控制信号与第Y级移位寄存器的该驱动信号，致使该第K+1级移位寄存器进行信号维持，而该第一子补偿电路的该第二电路在该触控感测周期中，根据该第一控制信号与第Z级移位寄存器的该驱动信号，致使该第K级移位寄存器进行预充电，其中Y与Z为正整数，Y大于K+1，Z大于K。

5.如权利要求4所述的图像显示***，其中该第一子补偿电路包括：

第一开关，具有一第一端耦接第一时钟，以及第二端耦接该第K级移位寄存器的反向信号输入端；

第二开关，耦接于该第一开关的控制端与第W级移位寄存器的该驱动信号之间；

第三开关，耦接于该第一开关的该控制端与该第Z级移位寄存器的该驱动信号之间；

第四开关，耦接于该第一开关的该控制端与定电压信号之间；以及

第五开关，耦接于该第一开关的该控制端与该定电压信号之间，其中该第四开关与该第五开关的控制端耦接对应的驱动信号。

6.如权利要求5所述的图像显示***，其中该第一子补偿电路包括：

第六开关，具有第一端耦接第二时钟，以及第二端耦接该第K+1级移位寄存器的正向信号输入端；

第七开关，耦接于该第一开关的控制端与该第M级移位寄存器的该驱动信号之间；

第八开关，耦接于该第一开关的该控制端与该第Y级移位寄存器的该驱动信号之间；

第九开关，耦接于该第一开关的该控制端与该定电压信号之间；以及

第十开关，耦接于该第一开关的该控制端与该定电压信号之间，其中该第九开关与该第十开关的控制端耦接对应的驱动信号。

7.如权利要求1所述的图像显示***，其中该触控显示面板包括：

该栅极驱动电路，用以根据该组时钟信号，产生所述栅极驱动信号；

数据信号传送电路，用以产生多个数据信号以提供数据至该像素矩阵的所述像素；以及

控制芯片，提供该组时钟信号，用以控制所述移位寄存器的动作，其中在该触控显示面板的该触控感测周期时，该控制芯片会暂停该组时钟信号。

8.如权利要求1所述的图像显示***，还包括第二补偿电路，连接至该栅极驱动电路中最后一级移位寄存器之后，用以提供第三控制信号给该最后一级移位寄存器进行信号维持(holding)。

9.一种栅极驱动电路，用以根据一组时钟信号产生多个栅极驱动信号，以驱动位于触控显示面板上的像素矩阵的多个像素，该栅极驱动电路包括：

多个移位寄存器，用以依序输出所述栅极驱动信号，所述移位寄存器被区分成依序号排列的多个组移位寄存器组，其中两相邻的第N组移位寄存器组及第N+1组移位寄存器组中，该第N组移位寄存器组的最后一级移位寄存器的栅极驱动信号与该第N+1组移位寄存器组的第一级移位寄存器的栅极驱动信号连续；以及

至少一第一补偿电路，该第一补偿电路设置在该两相邻移位寄存器组之间，该第一补偿电路连接至该第N组移位寄存器组的该最后一级移位寄存器与该第N+1组移位寄存器组的该第一级移位寄存器，其中，该第一补偿电路提供一第一信号给该第N组移位寄存器组的该最后一级移位寄存器进行信号维持(holding)，该补偿电路并提供一第二信号给该第N+1组移位寄存器组的该第一级移位寄存器进行预充电；

其中该第N组移位寄存器中的该最后一级移位寄存器为所述移位寄存器中的第K级移位寄存器，而该第N+1组移位寄存器中的该第一级移位寄存器为所述移位寄存器中的第K+1级移位寄存器，但该第K级移位寄存器的驱动信号不输出至该第K+1级移位寄存器，且该第K+1级移位寄存器的驱动信号不输出至该第K级移位寄存器，其中K为大于零的正整数；

其中在该栅极驱动电路操作于正向扫描时，该第一补偿电路在触控感测周期中，根据第一控制信号输出该第一信号至该第K级移位寄存器的反向信号输入端，以致使该第K级移位寄存器进行信号维持，并根据第二控制信号输出该第二信号至该第K+1级移位寄存器的正向信号输入端，以致使该第K+1级移位寄存器进行预充电。

10.如权利要求9所述的栅极驱动电路，其中在该栅极驱动电路操作于反向扫描时，该第一补偿电路在该触控感测周期中，根据该第二控制信号输出该第二信号至该第K+1级移位寄存器的该正向信号输入端，以致使该第K+1级移位寄存器进行信号维持，并根据该第一控制信号输出该第一信号至该第K级移位寄存器的该反向信号输入端，以致使该第K级移位寄存器进行预充电。

11.如权利要求9所述的栅极驱动电路，其中该第一补偿电路包括第一子补偿电路以及第二子补偿电路，该第一子补偿电路与该第二子补偿电路皆具有第一电路与第二电路，当该栅极驱动电路操作于正向扫描时，该第一子补偿电路的该第一电路在该触控感测周期中，根据该第一控制信号与第W级移位寄存器的该驱动信号，致使该第K级移位寄存器进行信号维持，而该第二子补偿电路的该第一电路在该触控感测周期中，根据该第二控制信号与第M级移位寄存器的该驱动信号，致使该第K+1级移位寄存器进行预充电，其中W与X为正整数，M小于K+1，W小于K。

12.如权利要求11所述的栅极驱动电路，其中当该栅极驱动电路操作于反向扫描时，该第二子补偿电路的该第二电路在该触控感测周期中，根据该第二控制信号与第Y级移位寄存器的该驱动信号，致使该第K+1级移位寄存器进行信号维持，而该第一子补偿电路的该第二电路在该触控感测周期中，根据该第一控制信号与第Z级移位寄存器的该驱动信号，致使该第K级移位寄存器进行预充电，其中Y与Z为正整数，Y大于K+1，Z大于K。

13.如权利要求12所述的栅极驱动电路，其中该第一子补偿电路整合至该第K级移位寄存器中，而该第二子补偿电路整合至该第K+1级移位寄存器中。

14.如权利要求12所述的栅极驱动电路，其中该第一子补偿电路包括：

第一开关，具有第一端耦接第一时钟，以及第二端耦接该第K级移位寄存器的反向信号输入端；

第二开关，耦接于该第一开关的控制端与第W级移位寄存器的该驱动信号之间；

第三开关，耦接于该第一开关的该控制端与该第Z级移位寄存器的该驱动信号之间；

第四开关，耦接于该第一开关的该控制端与定电压信号之间；以及

第五开关，耦接于该第一开关的该控制端与该定电压信号之间，其中该第四开关与该第五开关的控制端耦接对应的驱动信号。

15.如权利要求14所述的栅极驱动电路，其中该第一子补偿电路包括：

第六开关，具有第一端耦接第二时钟，以及第二端耦接该第K+1级移位寄存器的正向信号输入端；

第七开关，耦接于该第一开关的控制端与该第M级移位寄存器的该驱动信号之间；

第八开关，耦接于该第一开关的该控制端与该第Y级移位寄存器的该驱动信号之间；

一第九开关，耦接于该第一开关的该控制端与该定电压信号之间；以及

一第十开关，耦接于该第一开关的该控制端与该定电压信号之间，其中该第九开关与该第十开关的控制端耦接对应的驱动信号。

16.如权利要求9所述的栅极驱动电路，其中在该触控显示面板的该触控感测周期时，该触控显示面板的控制芯片会暂停该组时钟信号。

17.如权利要求9所述的栅极驱动电路，其中还包含第二补偿电路，连接至该栅极驱动电路中最后一级移位寄存器之后，用以提供第三控制信号给该最后一级移位寄存器进行信号维持(holding)。

18.一种栅极驱动电路，位于触控显示面板上，该栅极驱动电路包括：

第K级移位寄存器，设置于该触控显示面板的边框区中，用以输出第K级栅极驱动信号；

第K+1级移位寄存器，设置于该边框区中，用以输出第K+1级栅极驱动信号；以及

第一补偿电路，设置于该边框区中该第K级移位寄存器与第K+1级移位寄存器之间，用以避免该第K级移位寄存器的该第K级栅极驱动信号与该第K+1级移位寄存器的该第K+1级栅极驱动信号的一的上升沿和/或下降沿受到该触控显示面板一触控感测周期的影响，其中K为大于零的正整数，该第一补偿电路包括第一子补偿电路以及第二子补偿电路，该第一子补偿电路整合至该第K级移位寄存器中，而该第二子补偿电路被整合至该第K+1级移位寄存器中。