JP5731730B2 - 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム - Google Patents
半導体記憶装置及びその半導体記憶装置を含むデータ処理システム Download PDFInfo
- Publication number
- JP5731730B2 JP5731730B2 JP2008004304A JP2008004304A JP5731730B2 JP 5731730 B2 JP5731730 B2 JP 5731730B2 JP 2008004304 A JP2008004304 A JP 2008004304A JP 2008004304 A JP2008004304 A JP 2008004304A JP 5731730 B2 JP5731730 B2 JP 5731730B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- data
- cell array
- command
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
Description
ベースバンドプロセッサ10は、DualPortDRAM60とベースバンドプロセッサ10とを接続するB−Portバス21を介して、転送するデータを共有メモリセルアレイ616にデータを記憶させる(ステップa)。
次に、アプリケーションプロセッサ40は、DualPortDRAM60とアプリケーションプロセッサ40とを接続するA−Portバス31を介して、当該データを共有メモリセルアレイ616から読み出す(ステップb)。続いて、アプリケーションプロセッサ40は、A−Portバス31を介して、読み出したデータをA−Portバス31に対応する専用メモリセルアレイ605へ記憶させる(ステップc)。
以上の動作により、ベースバンドプロセッサ10からアプリケーションプロセッサ40へ、データの転送を行う。
コマンド端子(CLKa、CKEa、/CSa、/RASa、/CASa及び/WEa)、アドレス端子(A0a、…、Ana)及びデータ端子(DQ0a、…、DQ31a、DQS0a、…、DQS3a)を含むポートであるA−Port30からの読み出し及び書き込みは、クロック生成回路600、コマンドデコーダ601、アドレス生成回路602及び制御回路603を用いて、専用メモリセルアレイ604及び専用メモリセルアレイ605と、共有メモリセルアレイ616とに対して行われる。また、コマンド端子(CLKb、CKEb、/CSb、/RASb、/CASb及び/WEb)、アドレス端子(A0b、…、Anb)及びデータ端子(DQ0b、…、DQ31b、DQS0b、…、DQS3b)を含むポートであるB−Port20からの読み出し及び書き込みは、クロック生成回路612、コマンドデコーダ613、アドレス生成回路614及び制御回路615を用いて、専用メモリセルアレイ617と、共有メモリセルアレイ616とに対して行われる。
タイミングT1において、A−Port30から共有メモリセルアレイ616を読み出し及び書き込みができるアクティブな状態にするコマンド信号であるACTと共に、共有メモリセルアレイ616に対するアドレス信号であるRowADDが入力され、共有メモリセルアレイ616は、読み出し及び書き込みが可能な状態になる。また、タイミングT3において、専用メモリセルアレイ605に対するコマンド信号ACTとアドレス信号RowADDが、A−Port30から入力され、専用メモリセルアレイ605は読み出し及び書き込みが可能な状態になる。
アプリケーションプロセッサ40は、データの読み出しが完了するのを待ち、読み出したデータを専用メモリセルアレイ605に記憶させる動作を行う。
タイミングT14において、A−Port30から専用メモリセルアレイ605に対する書き込みコマンド信号であるWRTとアドレスを示す信号であるColADDが入力される。続くタイミングT15からタイミングT20まで、アプリケーションプロセッサ40は、A−Port30のデータ端子DQ0a、…、DQ31aに順次読み出したデータを順次入力し、1クロック遅れたタイミングT16からタイミングT20までに、専用メモリセルアレイ605に記憶させる。
図1は、本実施形態のデータ処理システム1の構成例を示す概略ブロック図である。データ処理システム1は、ベースバンドプロセッサ10と、DualPortDRAM70と、アプリケーションプロセッサ40と、ベースバンドプロセッサ10とDualPortDRAM70とを接続するB−Portバス21と、アプリケーションプロセッサ40とDualPortDRAM70とを接続するA−Portバス31とを有している。以下の説明では、アプリケーションプロセッサ40とベースバンドプロセッサ10とを外部装置として説明する。
DualPortDRAM70は、クロック信号が入力されるCLKa端子及びCKEa端子と、コマンド信号が入力される/CSa端子、/RASa端子、/CASa端子及び/WEa端子と、アドレス信号が入力されるA0a、…、Ana端子と、データ信号が入力されるDQ0a、…、DQ31a端子と、データストローブ信号が入力されるDQS0a、…、DQS3a端子とを含むポートであるA−Port30を備えている。また、DualPortDRAM70は、クロック信号が入力されるCLKb端子及びCKEb端子と、コマンド信号が入力される/CSb端子、/RASb端子、/CASb端子及び/WEb端子と、アドレス信号が入力されるA0b、…、Anb端子と、データ信号が入力されるDQ0b、…、DQ31b端子と、データストローブ信号が入力されるDQS0b、…、DQS3b端子とを含むポートであるB−Port20を備えている。
なお、DualPortDRAM70は、読み出し及び書き込みコマンドのレイテンシは2クロックサイクルである。レイテンシが2クロックサイクルとは、読み出しコマンドを入力した2クロックサイクル後にデータが出力されることであり、また、書き込みコマンドを入力した2クロックサイクル後に、書き込みを行うメモリセルアレイにデータを入力することである。DualPortDRAM70には、その1クロック前にデータを入力することになるため、書き込みコマンドが入力された1クロックサイクル後にデータが入力されることになる。また、バースト長は8であり、入出力されるデータ幅は32ビットである。
アドレスラッチ回路702は、A−Port30のアドレス端子からアドレス信号が入力され、クロック生成回路600が生成するクロック信号が入力される。また、アドレスラッチ回路702は、入力されたクロック信号に同期して入力されたアドレス信号を読み取り、内部アドレス生成回路726及び内部アドレス生成回路727に出力する。
Wbuf707は、制御回路729から入力されるAライトバス制御信号に従い、Aライトバス752からデータを読み取り、読み取ったデータを専用メモリセルアレイ704へ出力する。
Damp708は、制御回路729から入力されるAリードバス制御信号に従い、専用メモリセルアレイ705が出力するデータをAリードバス751へ出力する。
Wbuf709は、制御回路729から入力されるAライトバス制御信号に従い、Aライトバス752からデータを読み取り、読み取ったデータを専用メモリセルアレイ705へ出力する。
入力データバッファ711は、制御回路729から入力されるAリードバス制御信号とA−Port30が有するDQS0a、…、DQS3a端子から入力されるデータストローブ信号に従い、A−Port30が有するDQ0、…、DQ31a端子から入力されるデータを読み取り、読み取ったデータを書き込みAライトバス752へ出力する。
コマンドデコーダ713は、B−Port20のコマンド端子からコマンド信号が入力され、クロック生成回路712からクロック信号が入力される。また、コマンドデコーダ713は、入力されたクロック信号に同期して、入力されたコマンド信号をデコードする。また、コマンドデコーダ713は、連続するクロックサイクルで最初にB−Port20のコマンド端子から共有メモリセルアレイ716への読み出しコマンドが入力され、その後B−Port20のコマンド端子から専用メモリセルアレイ717への書き込みコマンドが入力されると、共有メモリセルアレイ716から専用メモリセルアレイ717へのデータ転送コマンドとしてデコードを行う。また、コマンドデコーダ713は、連続するクロックサイクルで最初にB−Port20のコマンド端子から専用メモリセルアレイ717への読み出しコマンドと、その後B−Port20のコマンド端子から共有メモリセルアレイ716への書き込みコマンドが入力されると、専用メモリセルアレイ717から共有メモリセルアレイ716へのデータ転送コマンドとしてデコードする。また、コマンドデコーダ713は、デコード結果を内部アドレス生成回路727と、内部アドレス生成回路728と、制御回路730とへ出力する。
共有メモリセルアレイ716は、ロウアドレスをデコードするロウデコーダ、カラムアドレスをデコードするカラムデコーダ及びセンスアンプを有している。また、共有メモリセルアレイ716は、読み出し動作において、選択回路であるMUX731から入力されるセンスアンプ活性化信号に従い、内部アドレス生成回路727から入力されるロウアドレス及びカラムアドレスで特定される領域に記憶されているデータをDamp718へ出力する。また、共有メモリセルアレイ716は、書き込み動作において、MUX731から入力されるセンスアンプ活性化信号に従い、内部アドレス生成回路727から入力されるロウアドレス及びカラムアドレスで特定される領域に、Wbuf719から入力されるデータを記憶する。
Wbuf719は、制御回路729が出力するAライトバス制御信号に従い、Aライトバス752からデータを読み取り、読み取ったデータを共有メモリセルアレイ716へ出力する。また、Wbuf719は、制御回路730の出力するBライトバス制御信号に従い、Bライトバス754からデータを読み取り、読み取ったデータを共有メモリセルアレイ716へ出力する。
Damp720は、制御回路730が出力するBリードバス制御信号に従い、専用メモリセルアレイ717から入力されるデータをBリードバス753へ出力する。
Wbuf721は、制御回路730が出力するBライトバス制御信号に従い、Bライトバス754からデータを読み取り、読み取ったデータを専用メモリセルアレイ717へ出力する。
入力データバッファ723は、制御回路730が出力するBライトバス制御信号と、B−Port20が有するDQS0b、…、DQS3b端子から入力されるデータストローブ信号とに従い、B−Port20が有するDQ0b、…、DQ31b端子から入力されるデータを読み取り、読み取ったデータをBライトバス754へ出力する。
データバッファ725は、制御回路730が出力するBリードバス制御信号及びBライトバス制御信号に従い、Bリードバス753からデータを読み取り、読み取ったデータをBライトバス754へ出力する。
内部アドレス生成回路728は、コマンドデコーダ713からデコード結果と、アドレスラッチ回路714からアドレス信号とが入力される。また、内部アドレス生成回路728は、入力されたデコード結果に基づいて、入力されたアドレス信号から、ロウアドレスとカラムアドレスとを生成する。また、内部アドレス生成回路728は、生成したロウアドレス及びカラムアドレスを専用メモリセルアレイ717へ出力する。
MUX731は、制御回路729及び制御回路730が出力するセンスアンプ活性化信号を選択し、選択したセンスアンプ活性化信号を共有メモリセルアレイ716へ出力する。
また、当該Aリードバス制御信号及びAライトバス制御信号は、Aリードバス751に出力される共有メモリセルアレイ716の読み出しデータを、データバッファ724に順次読み取らせAライトバス752へ出力させる。
タイミングT9において、Wbuf709は、前サイクルでAライトバス752に出力されたデータを読み取り、タイミングT7で入力された書き込みコマンドに対応するデータとして、読み取ったデータを専用メモリセルアレイ705へ出力する。また、データバッファ724は、共有メモリセルアレイ716から出力されるデータを、Aリードバス751から読み取り、読み取ったデータをAライトバス752へ出力する。
以降、タイミングT13まで、同様に、共有メモリセルアレイ716からデータが順次出力され、データバッファ724を介して、専用メモリセルアレイ705へ入力される。これにより、専用メモリセルアレイ705は、共有メモリセルアレイ716の記憶する8つのデータを記憶する。
また、逆方向である専用メモリセルアレイ704及び専用メモリセルアレイ705から共有メモリセルアレイ716へのデータ転送も同様の動作にて行う。また、他の専用メモリセルアレイ717と共有メモリセルアレイ716との間のデータ転送も同様に行う。
また、図4は、ベースバンドプロセッサ10からアプリケーションプロセッサ40へデータの転送を行う際のデータの流れも示している図である。
ベースバンドプロセッサ10は、アプリケーションプロセッサ40へ転送するデータをB−Portバス21を介して、共有メモリセルアレイ716へ書き込む(ステップd)。続いて、アプリケーションプロセッサ40は、A−Portバス31を介して、上述のデータ転送コマンドをDualPortDRAM70へ入力する。DualPortDRAM70は、データ転送コマンドに基づき、共有メモリセルアレイ716から専用メモリセルアレイ705へ、データの転送を行う(ステップe)。以上の動作で、ベースバンドプロセッサ10からアプリケーションプロセッサ40へデータの転送が行われる。このように、共有メモリセルアレイ716からのデータの読み出し完了を待つことなく、また、アプリケーションプロセッサ40にデータを一旦保持する必要もなく、共有メモリセルアレイ716から専用メモリセルアレイ705へ、データの転送を行うことでる。これにより、データ処理システム1のデータ転送に要するクロックサイクルを削減することができ、データ処理システム1は、データ転送を効率的に行うことが可能となる。
また、アプリケーションプロセッサ40からベースバンドプロセッサ10へデータの転送も同様の動作で行う。
また、データ転送コマンドは、バースト読み出し及びバースト書き込みコマンドで構成されているので、マルチポートDRAMで使用されるプロトコルを用いることができるので、データ処理システム1に適用されるメモリコントロールのプロトコルを変更することなく利用できるという利便性がある。
また、共有メモリセルアレイ716とのデータ転送において、データが外部装置に出力されないのでデータ転送が完了を外部装置は待つ必要がなく、他の処理を行うことができるので、データ処理の効率化を図ることができる。
なお、本実施形態においては、例として2つのポートを有するDRAMであるDualPortDRAM70を用いて説明したが、ポート数はこれに限られるものではない。
2…データ処理システム
10…ベースバンドプロセッサ
20…B−Port
30…A−Port
21…B−Portバス、31…A−Portバス
40…アプリケーションプロセッサ、
60、70…DualPortDRAM
600、612…クロック生成回路、601、613…コマンドデコーダ
602、614…アドレス生成回路、603、615…制御回路
604、605、617…専用メモリセルアレイ
616…共有メモリセルアレイ
700、712…クロック生成回路、701、713…コマンドデコーダ
702、714…アドレスラッチ回路
704、705、717…専用メモリセルアレイ
716…共有メモリセルアレイ
706、708、718、720…Damp
707、709、719、721…Wbuf
710、722…出力データバッファ、711、723…入力データバッファ
724、725…データバッファ、
726、727、728…内部アドレス生成回路、729、730…制御回路、
731…MUX
751…Aリードバス、752…Aライトバス、753…Bリードバス、754…Bライトバス
Claims (4)
- 複数のメモリセルアレイと、
コマンド端子及びアドレス端子における入力に基づいて、データの入出力を行うデータ端子を有する複数のポートと、
前記コマンド端子及び前記アドレス端子から入力されるデータ転送コマンドに基づくデータ転送を行う際に、前記データ転送コマンドに含まれるアドレス信号に基づき、転送元メモリセルアレイにおける転送元アドレス又は転送先メモリセルアレイにおける転送先アドレスを生成する複数の内部アドレス生成回路と、
前記データ転送コマンドに基づき、前記転送元メモリセルアレイにおける前記転送元アドレスで指定される領域から読み出すデータを、順次内部データバスを介して、前記転送先メモリセルアレイにおける前記転送先アドレスで指定される領域に書き込む制御回路と、
を備えることを特徴とする半導体記憶装置。 - 前記データ転送コマンドは、
前記ポートのコマンド端子及びアドレス端子から入力されるバースト読み出しコマンドと、該ポートから続いて入力されるバースト書き込みコマンドとの組み合せで示されるコマンドであり、
前記制御回路は、
前記データ転送コマンドのバースト読み出しコマンドにより読み出されるデータを、順次前記内部データバスを介して、前記データ転送コマンドのバースト書き込みコマンドで用いられる書き込みデータとする、
ことを特徴とする請求項1に記載の半導体記憶装置。 - 前記メモリセルアレイは、
それぞれ1つの前記ポートのみから読み出し及び書き込みが行われる複数の専用メモリセルアレイと、
複数の前記ポートから読み出し及び書き込みが行われる共有メモリセルアレイと、
を備え、
前記ポート及び前記共有メモリセルアレイは、それぞれ前記内部アドレス生成回路を備え、
異なる前記専用メモリセルアレイの間のデータ転送は、
転送元の前記専用メモリセルアレイを前記転送元メモリセルアレイとして当該専用メモリセルアレイから読み出されたデータを、前記共有メモリセルアレイを前記転送先メモリセルアレイとして記録し、当該共有メモリセルアレイを前記転送元メモリセルアレイとして当該共有メモリセルアレイから読み出されたデータを、転送先の前記専用メモリセルアレイを前記転送先メモリセルアレイとして記録することで行われる、
ことを特徴とする請求項1又は請求項2に記載の半導体記憶装置。 - 請求項1から請求項3のいずれか1項に記載の半導体記憶装置と、
前記半導体記憶装置が有する各ポートに1つずつ接続された複数のプロセッサと、
を備えることを特徴とするデータ処理システム。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004304A JP5731730B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
US12/318,731 US7978557B2 (en) | 2008-01-11 | 2009-01-07 | Semiconductor memory device and data processing system including the semiconductor memory device |
CN2009100026142A CN101483061B (zh) | 2008-01-11 | 2009-01-09 | 半导体存储装置和包括该半导体存储装置的数据处理*** |
US13/067,849 US8310897B2 (en) | 2008-01-11 | 2011-06-29 | Semiconductor memory device and data processing system including the semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008004304A JP5731730B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170002A JP2009170002A (ja) | 2009-07-30 |
JP5731730B2 true JP5731730B2 (ja) | 2015-06-10 |
Family
ID=40851669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008004304A Expired - Fee Related JP5731730B2 (ja) | 2008-01-11 | 2008-01-11 | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム |
Country Status (3)
Country | Link |
---|---|
US (2) | US7978557B2 (ja) |
JP (1) | JP5731730B2 (ja) |
CN (1) | CN101483061B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5346259B2 (ja) | 2009-09-08 | 2013-11-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP5390310B2 (ja) | 2009-09-08 | 2014-01-15 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP5363252B2 (ja) | 2009-09-09 | 2013-12-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
US8380940B2 (en) * | 2010-06-25 | 2013-02-19 | Qualcomm Incorporated | Multi-channel multi-port memory |
US8892844B2 (en) * | 2011-03-07 | 2014-11-18 | Micron Technology, Inc. | Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers |
US10838886B2 (en) | 2011-04-19 | 2020-11-17 | Micron Technology, Inc. | Channel depth adjustment in memory systems |
KR102011137B1 (ko) * | 2012-12-07 | 2019-08-14 | 삼성전자주식회사 | 데이터 처리 장치와 회로 |
KR102090035B1 (ko) * | 2015-09-30 | 2020-03-17 | 제이에프이 스틸 가부시키가이샤 | 분말 야금용 합금 강분의 제조 방법 |
JP6815277B2 (ja) * | 2017-05-24 | 2021-01-20 | ルネサスエレクトロニクス株式会社 | 半導体装置及びデータ処理システム |
KR102370156B1 (ko) * | 2017-08-23 | 2022-03-07 | 삼성전자주식회사 | 메모리 시스템, 및 이를 위한 메모리 모듈과 반도체 메모리 장치 |
US10949117B2 (en) * | 2018-09-24 | 2021-03-16 | Micron Technology, Inc. | Direct data transfer in memory and between devices of a memory module |
US10990524B2 (en) * | 2018-10-11 | 2021-04-27 | Powerchip Semiconductor Manufacturing Corporation | Memory with processing in memory architecture and operating method thereof |
KR102148448B1 (ko) * | 2019-08-08 | 2020-08-26 | 삼성전자주식회사 | 데이터 처리 장치와 회로 |
US11392536B2 (en) * | 2019-10-23 | 2022-07-19 | Motorola Solutions, Inc. | Method and apparatus for managing feature based user input routing in a multi-processor architecture |
US10838726B1 (en) * | 2019-11-05 | 2020-11-17 | Sandisk Technologies Llc | Asynchronous FIFO buffer for redundant columns in memory device |
US11251148B2 (en) * | 2020-01-28 | 2022-02-15 | Micron Technology, Inc. | Semiconductor devices including array power pads, and associated semiconductor device packages and systems |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03100991A (ja) * | 1989-09-14 | 1991-04-25 | Hitachi Ltd | 共有メモリ |
JP2880547B2 (ja) * | 1990-01-19 | 1999-04-12 | 三菱電機株式会社 | 半導体記憶装置 |
JPH03237680A (ja) * | 1990-02-13 | 1991-10-23 | Mitsubishi Electric Corp | 半導体メモリ装置 |
JPH05151769A (ja) * | 1991-11-28 | 1993-06-18 | Mitsubishi Electric Corp | マルチポートメモリ |
JP3304413B2 (ja) * | 1992-09-17 | 2002-07-22 | 三菱電機株式会社 | 半導体記憶装置 |
JP3400824B2 (ja) * | 1992-11-06 | 2003-04-28 | 三菱電機株式会社 | 半導体記憶装置 |
JP3973250B2 (ja) * | 1995-07-03 | 2007-09-12 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US5844856A (en) * | 1996-06-19 | 1998-12-01 | Cirrus Logic, Inc. | Dual port memories and systems and methods using the same |
JPH10326486A (ja) * | 1997-03-07 | 1998-12-08 | Mitsubishi Semiconductor America Inc | メモリ装置、およびデータ転送方法 |
JP3092558B2 (ja) * | 1997-09-16 | 2000-09-25 | 日本電気株式会社 | 半導体集積回路装置 |
JP3161384B2 (ja) * | 1997-09-16 | 2001-04-25 | 日本電気株式会社 | 半導体記憶装置とそのアクセス方法 |
JP2000215680A (ja) * | 1999-01-21 | 2000-08-04 | Mitsubishi Electric Corp | メモリ制御回路 |
JP3358612B2 (ja) * | 1999-03-15 | 2002-12-24 | 日本電気株式会社 | 半導体集積回路 |
JP2001243763A (ja) * | 2000-02-24 | 2001-09-07 | Nec Microsystems Ltd | 半導体記憶装置およびそのバンク間データ転送方法 |
JP4722305B2 (ja) * | 2001-02-27 | 2011-07-13 | 富士通セミコンダクター株式会社 | メモリシステム |
US7539825B2 (en) * | 2001-10-25 | 2009-05-26 | Samsung Electronics Co., Ltd. | Multi-port memory device providing protection signal |
JP2005259320A (ja) * | 2004-03-15 | 2005-09-22 | Nec Electronics Corp | パーシャル・デュアル・ポート・メモリ及び該メモリを用いた電子機器 |
JP4214978B2 (ja) * | 2004-05-18 | 2009-01-28 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
US7110306B2 (en) * | 2004-06-28 | 2006-09-19 | United Memories, Inc. | Dual access DRAM |
KR100688537B1 (ko) * | 2005-03-16 | 2007-03-02 | 삼성전자주식회사 | 다수개의 프로세서들에 억세스 가능한 메모리 장치를 갖는시스템 |
KR100660874B1 (ko) * | 2005-07-25 | 2006-12-26 | 삼성전자주식회사 | 듀얼 포트를 갖는 디램에서의 리프레시 제어 방법 |
US7283418B2 (en) * | 2005-07-26 | 2007-10-16 | Micron Technology, Inc. | Memory device and method having multiple address, data and command buses |
KR100725100B1 (ko) * | 2005-12-22 | 2007-06-04 | 삼성전자주식회사 | 포트간 데이터 전송기능을 갖는 멀티패쓰 억세스블 반도체메모리 장치 |
KR100735612B1 (ko) * | 2005-12-22 | 2007-07-04 | 삼성전자주식회사 | 멀티패쓰 억세스블 반도체 메모리 장치 |
KR100689863B1 (ko) * | 2005-12-22 | 2007-03-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 그에 따른 방법 |
JP2007219851A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 半導体メモリ |
US8166238B2 (en) * | 2007-10-23 | 2012-04-24 | Samsung Electronics Co., Ltd. | Method, device, and system for preventing refresh starvation in shared memory bank |
-
2008
- 2008-01-11 JP JP2008004304A patent/JP5731730B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-07 US US12/318,731 patent/US7978557B2/en not_active Expired - Fee Related
- 2009-01-09 CN CN2009100026142A patent/CN101483061B/zh not_active Expired - Fee Related
-
2011
- 2011-06-29 US US13/067,849 patent/US8310897B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009170002A (ja) | 2009-07-30 |
US20110261640A1 (en) | 2011-10-27 |
US8310897B2 (en) | 2012-11-13 |
US20090182914A1 (en) | 2009-07-16 |
US7978557B2 (en) | 2011-07-12 |
CN101483061A (zh) | 2009-07-15 |
CN101483061B (zh) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731730B2 (ja) | 半導体記憶装置及びその半導体記憶装置を含むデータ処理システム | |
KR102336294B1 (ko) | 프로세서 모드를 가지는 메모리 모듈 및 프로세싱 데이터 버퍼 | |
US9196351B2 (en) | Device including a plurality of memory banks and a pipeline control circuit configured to execute a command on the plurality of memory banks | |
US7254690B2 (en) | Pipelined semiconductor memories and systems | |
US7349285B2 (en) | Dual port memory unit using a single port memory core | |
EP2421004B1 (en) | Method and device for testing memory | |
KR100945968B1 (ko) | 반도체기억장치 | |
JP2017123208A (ja) | 半導体記憶装置 | |
JPH1031886A (ja) | ランダムアクセスメモリ | |
JP4618758B2 (ja) | クワッドデータレートシンクロナス半導体メモリ装置の駆動方法 | |
US20050265086A1 (en) | Semiconductor storage device | |
JP4903481B2 (ja) | メモリ装置の構造 | |
JP2008077813A (ja) | マルチポートメモリ装置 | |
JP2017045491A (ja) | 半導体メモリ、メモリシステム | |
US11894096B2 (en) | Memory systems for high speed scheduling | |
US20180260345A1 (en) | Memory module and memory system including the same | |
JP4209064B2 (ja) | 半導体記憶装置 | |
KR20140142960A (ko) | 병렬 파이프라인 더블래치로 구동되는 spi 낸드 플래시 메모리 | |
KR100877972B1 (ko) | 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리및 데이터 직접 전달 방법 | |
KR100886179B1 (ko) | 듀얼 포트 메모리로의 액세스 권한 획득 처리 방법 및 이를위한 장치 | |
KR20080034313A (ko) | 접근 제어 장치를 가지는 듀얼 포트 메모리, 듀얼 포트메모리를 가지는 메모리 시스템 및 듀얼 포트 메모리의접근 제어 방법 | |
JPH07312080A (ja) | 半導体記憶装置 | |
KR100879567B1 (ko) | Fifo를 이용하여 프로세서 사이에 데이터를 직접 전달하는 듀얼 포트 메모리 및 메모리 시스템 | |
JPH04360425A (ja) | 半導体記憶装置 | |
JP2004014119A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101014 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131023 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131213 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140129 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150312 |
|
TRDD | Decision of grant or rejection written | ||
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20150327 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150331 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5731730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |