JP4618758B2 - クワッドデータレートシンクロナス半導体メモリ装置の駆動方法 - Google Patents
クワッドデータレートシンクロナス半導体メモリ装置の駆動方法 Download PDFInfo
- Publication number
- JP4618758B2 JP4618758B2 JP2001358135A JP2001358135A JP4618758B2 JP 4618758 B2 JP4618758 B2 JP 4618758B2 JP 2001358135 A JP2001358135 A JP 2001358135A JP 2001358135 A JP2001358135 A JP 2001358135A JP 4618758 B2 JP4618758 B2 JP 4618758B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- word line
- pulse
- rising edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/418—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2281—Timing of a read operation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はクワッドデータレート（Ｑｕａｄ Ｄａｔａ Ｒａｔｅ：ＱＤＲ）シンクロナス（ｓｙｎｃｈｒｏｎｏｕｓ）ＳＲＡＭのリード／ライトのためのワードライン及びビットライン駆動方法及びその回路に関し、特に、リード（ｒｅａｄ）とライト（ｗｒｉｔｅ）が完全に独立的にダブルデータレート（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ：ＤＤＲ）形式で動くＱＤＲ素子において１つのサイクル（ｃｙｃｌｅ）でリードとライトが可能であり、さらに、リード時にプリフェッチ（ｐｒｅｆｅｔｃｈｅｄ）形式を適用し、一回のアドレス変化でバースト長に合わせてデータを読み込むことができるクワッドデータレートシンクロナスＳＲＡＭのリード／ライトのためのワードライン及びビットライン駆動方法及びその回路に関する。
【０００２】
【従来の技術】
現在までの同期式ＳＲＡＭは、データ入力とデータ出力を１つのピンに用いて構成されてきた。このような構成は、データの入力と出力を独立的に制御することができないため、データの入力と出力周波数が互いに制限されるように設計するしかできなかった。このような問題点を解決するためＺＢＴ（Ｚｅｒｏ Ｂｕｓ Ｔｕｒｎａｒｏｕｎｄ）ＳＲＡＭ等が作られているが、この場合においてもデータの入力と出力を同時に行うことはできない。
【０００３】
ＱＤＲＳＲＡＭは、このようなターンアラウンドタイム（ｔｕｒｎ ａｒｏｕｎｄ ｔｉｍｅ）発生による問題点を根本的に改善するため、データの入力とデータの出力のピンを完全に分離した。即ち、データの入力とデータの出力が完全に独立的に動作することができるようにデータの入／出力ピンを分離して構成した。ここでＱＤＲの意味は、データの入力とデータの出力がそれぞれダブルデータレート（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ：ＤＤＲ）で駆動できるということである。ところが、従来のＱＤＲＳＲＡＭは既存の方式通り、リードとライトをそれぞれ異なるサイクルで１つずつデータをリード又はライトすると、入力と出力がＤＤＲで動作する周波数をなすことができないという問題点があった。
【０００４】
【発明が解決しようとする課題】
従って、本発明は、上記従来技術での問題点を解決するため案出されたもので、リードとライトが完全に独立的にダブルデータレート（ＤＤＲ）形式で動くＱＤＲ素子において１つのサイクルでリードとライトが可能であり、さらに、リード時にプリフェッチ（ｐｒｅｆｅｔｃｈｅｄ）形式を適用し、一回のアドレス変化でバースト長に合わせてデータを読み込むことができるクワッドデータレートシンクロナスエスラムのリード／ライトのためのワードライン及びビットライン駆動方法及びその回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明によるクワッドデータレートシンクロナス半導体メモリ装置の駆動方法は、
１つのクロックサイクルの立ち上がりエッジに同期されてリード動作のためのワードラインが活性化され、立ち下がりエッジ以前に前記リード動作のためのワードライン及びビットライン選択信号がディスエーブルされるリード動作のための段階と、
前記クロックサイクルの立ち下がりエッジに同期されてライト動作のためのワードラインが活性化され、次のクロックサイクルの立ち上がりエッジ以前に前記ライト動作のためのワードライン及びビットライン選択信号がディスエーブルされるライト動作のための段階と、を備えていることを特徴とする。
また、前記リード動作のための段階は、１つのリード動作で前記活性化されたワードラインに該当する複数のメモリセルの中で２つのメモリセルを同時にリードする過程と、クロックサイクルの立ち上がりエッジに同期されてハイレベルになり、立ち下がりエッジ以前にローレベルになる第１パルスを生成する過程と、第１パルスの立ち上がりエッジと立ち下がりエッジにそれぞれ同期させ、前記２つのメモリセルのデータを出力する過程を含むのが好ましく、２つのセルを同時にリードするため、１つのカラム選択信号により２つのセルが同時に選択できるように構成されているのが好ましい。
また、ライト動作のための段階は、クロックサイクルの立ち下がりエッジに同期されてハイレベルになり、次のクロックサイクルの立ち上がりエッジ以前にローレベルになる第２パルスを生成する過程と、第２パルスの立ち上がりエッジと立ち下がりエッジにそれぞれ同期させ、２つのメモリセルにデータを記録する過程を含むのが好ましい。
【０００７】
【発明の実施の形態】
次に、本発明にかかるクワッドデータレートシンクロナス半導体メモリ装置の駆動方法及び駆動回路の実施の形態の具体例を図面を参照しながら説明する。さらに、実施の形態を説明するための全ての図面で同一の機能を有するものは同一の符号を用い、その反復的な説明は省略する。
【０００８】
先ず、本発明を説明する前にＱＤＲＳＲＡＭの一般的な動作特性に対し説明する。ＱＤＲＳＲＡＭは、リード（ｒｅａｄ）とライト（ｗｒｉｔｅ）の選択をリードポートイネーブルバー（Ｒｅａｄ Ｐｏｒｔ Ｅｎａｂｌｅ Ｂａｒ：ＲＰＥＢ）とライトポートイネーブルバー（Ｗｒｉｔｅ Ｐｏｒｔ ＥｎａｂｌｅＢａｒ：ＷＰＥＢ）ピンによって構成される。即ち、メインクロック（ｍａｉｎｃｌｏｃｋ）信号の立ち上がりエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）で前記の２つの信号を受け取ってリードするか、又はライトするかを決定することになる。このとき、ライト時のデータ入力はデータ入力ピン等を介し、クロックの立ち上がりエッジと立ち下がりエッジ（ｆａｌｌｉｎｇ ｅｄｇｅ）に合わせてデータを受け取るＤＤＲ形式を有することになり、リード時の出力もまたクロックの立ち上がりエッジと立ち下がりエッジで同期されてＤＤＲ方式でデータを出力することになる。
【０００９】
本発明は、このようなＱＤＲの動作を発生させることができるように内部リードとライト動作に対し、次のような方法を適用した。先ず、第一に、図１に示されているように、リードとライトの実施区間を１つのサイクル内で半（１／２）サイクルタイムずつ割り当てて完全に分離した。即ち、リードのためのワードライン活性化の場合、常にクロックの立ち上がりエッジで同期されて始めることになり、続く立ち下がりエッジで終わるように設計した。そして、ライトのためのワードライン活性化の場合、常にクロックの立ち下がりエッジで始まり、続く立ち上がりエッジの前に全て終わるように設計した。このような方法により、データの入力とデータの出力を同じクロック内で同じ比率で行うことができるようになる。
【００１０】
第二に、図２のような構造のリードとライトのアドレスデコーダのマクシング（ｍｕｘｉｎｇ）方法である。図２は、本発明によるクワッドデータレートシンクロナスＳＲＡＭのリード／ライトのためのワードライン及びビットライン駆動回路のブロック構成図であり、ライト動作時にアドレスバッファ部１０からのアドレス信号を貯蔵するライトアドレスレジスタ部１２と、リード動作時にアドレスバッファ部１０からのアドレス信号を貯蔵するリードアドレスレジスタ部１４と、ライトアドレスレジスタ部１２から出力された信号をライトパルスアドレス信号（ＷＰＡ）がイネーブルされる際のみ選択的に出力するライトパルスアドレス生成部１６（ＮＡＮＤ１）と、リードアドレスレジスタ部１４から出力された信号をリードパルスアドレス信号（ＲＰＡ）がイネーブルされる際のみ選択的に出力するリードパルスアドレス生成部１６（ＮＡＮＤ２）と、ライトパルスアドレス生成部１６（ＮＡＮＤ１）及びリードパルスアドレス生成部１６（ＮＡＮＤ２）の出力信号を１つの信号に変換してワードライン及びビットラインデコーダに伝達するリードライトアドレスマルチプレクサ部１８（ＮＯＲ１）を含んで構成されている。
【００１１】
リードパルスアドレス生成部１６（ＮＡＮＤ２）は、クロックサイクルの下降エッジ以前にリードアドレス信号の出力を終了する。このため、リードパルスアドレス生成部１６（ＮＡＮＤ２）は論理積ゲートで構成され、論理積ゲートの１つの入力端子にはクロックサイクルの上昇エッジでハイレベルになり、下降エッジ以前にローレベルになるパルス信号が入力され、他の入力端子にはリードアドレスレジスタ部１４の出力信号が入力される。ライトパルスアドレス生成部１６（ＮＡＮＤ１）は、次のクロックサイクルの上昇エッジ以前にライトアドレス信号の出力を終了する。ライトパルスアドレス生成部１６（ＮＡＮＤ１）は論理積ゲートで構成され、論理積ゲートの１つの入力端子にはクロックサイクルの下降エッジでハイレベルになり、次のクロックサイクルの下降エッジ以前にローレベルになるパルス信号が入力され、他の入力端子にはライトアドレスレジスタ部１２の出力信号が入力される。リードライトアドレスマルチプレクサ部１８は論理和ゲートで構成され、論理和ゲートの１つの入力端子にはリードパルスアドレス生成部１６（ＮＡＮＤ２）の出力信号が入力され、他の入力端子にはライトパルスアドレス生成部１６（ＮＡＮＤ１）の出力信号が入力される。
【００１２】
上記構成で示されるように、本発明のＱＤＲ回路の動作のためにはライトアドレスレジスタ部１２（Ｗｒｉｔｅ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ：ＷＡＲ）とリードアドレスレジスタ部１４（Ｒｅａｄ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ：ＲＡＲ）が必要である。即ち、アドレスバッファ１０からのアドレス信号を、ライトの場合、ＱＤＲではライト命令を受けた該サイクルで直ちにセル内部にライトせず、適当なタイミングでセル内部にライトするため、ライトアドレスレジスタ部１２（ＷＡＲ）に貯蔵させなければならない。
【００１３】
ライトアドレスレジスタ部１２（ＷＡＲ）とリードアドレスレジスタ部１４（ＲＡＲ）からアドレスを受けてセル内部デコーダを駆動することになるが、本発明では１サイクル内にリードとライトが同時に発生するので、これを効果的にデコーディングするためライトパルスアドレス（Ｗｒｉｔｅ Ｐｕｌｓｅｄ Ａｄｄｒｅｓｓ：ＷＰＡ）とリードパルスアドレス（Ｒｅａｄ Ｐｕｌｓｅｄ Ａｄｄｒｅｓｓ：ＲＰＡ）を生成した。図３は、本発明で用いた各種の信号の動作タイミング図である。この２つの信号は、図３に示されているように、リードパルスアドレス（ＲＰＡ）はリード命令に対しクロックの立ち上がりエッジで同期されてリードに適当な時間の間に発生し、ライトパルスアドレス（ＷＰＡ）の場合はライトが必要なサイクルにおいて、クロックの立ち下がりエッジで同期されて必要な時間の間に発生することになる。このとき、図３に示したリードコマンドパルス（ｒｅａｄ ｃｏｍｍａｎｄ ｐｕｌｓｅ）とライト命令パルス（ｗｒｉｔｅ ｃｏｍｍａｎｄ ｐｕｌｓｅ）は、ｒｐｅｂとｗｐｅｂがイネーブルされるときにクロック（ｃｌｏｃｋ）の立ち上がりエッジで同期されて発生する内部信号である。
【００１４】
このような回路の構成でライトパルスアドレス（ＷＰＡ）とリードパルスアドレス（ＲＰＡ）は、リードとライトがそれぞれアドレスレジスタから来る信号をライトパルスアドレス（ＷＰＡ）とリードパルスアドレス（ＲＰＡ）がイネーブルされる際のみ選択的に活性化する動作を行うことになり、その後にあるリードライトマルチプレクサ回路部１８はこの二種類のアドレス信号を１つのバス（ｂｕｓ）に括る作業を行うことになる。このようにすることにより、リードアドレスとライトアドレスが１つのサイクル内で互いに干渉せず、ワードラインとビットラインの駆動が可能になる。
【００１５】
第三には、セル内のデータリード方式でプリフェッチ（ｐｒｅｆｅｔｃｈｅｄ）方式の適用である。プリフェッチ方式とは、データをリードするときに１つのリード動作に２つのセルを同時にリードすることをいう。このような方式を利用してリードデータを立ち上がりエッジと立ち下がりエッジから全て送り出すことを可能にする。図４は、本発明の他の実施の形態であり、本発明のプリフェッチリードに用いられたカラム選択のための回路図である。図４に示されているように、カラム選択信号（ｙｉ）１つに２つのセルが同時に選択可能であるようにすることにより行われる。本発明が適用されるＱＤＲＳＲＡＭのリードとライトの動作を行うことにおいて、バースト長の大きさに合わせて１つのサイクル内に全てデータをリード又はライトする方式も適用可能である。例えば、バースト長が４である場合のＱＤＲデバイスの場合、１つのリード或いはライト命令に対し同時に４つのセルをアクセスしてリード或いはライトすることができるのである。図５は、本発明のさらに他の実施の形態であり、本発明のプリフェッチリードで同時に４つのセルをアクセスすることができるカラム選択のための回路図である。図５に示されているように、１つのカラム選択信号（ｙｉ）が４つのセルを同時にイネーブルさせることにより可能になる。
【００１６】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００１７】
【発明の効果】
以上で説明したように、本発明のクワッドデータレートシンクロナスエスラムのリード／ライトのためのワードライン及びビットライン駆動回路及びその回路によれば、１つのサイクルでリードとライトが可能である。これにより、リードとライトが完全に独立的にＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）形式で動作するＱＤＲ素子でリードとライトを同じ比率で行うことができ、さらにリード時にプリフェッチ形式を適用させることにより、一回のアドレス変化に２つのデータをリード／ライトするバースト長２と４つのデータをリード／ライトすることができるバースト長４、そしてそれ以上のバースト長でも問題なく本発明を適用してＱＤＲＳＲＡＭを設計することができる。
【００１８】
そして、リードとライトアドレスのマクシング（ｍｕｘｉｎｇ）を介してライトとリード用デコーダを別に用いず、従来の方式のようにワードラインとビットラインデコーダを構成することができるため、チップレイアウトサイズもまた減少させることができる利点がある。
【図面の簡単な説明】
【図１】 本発明の動作タイミング図であり、メインクロックに従うワードラインがアクティブされる時点と終わる時点をリードとライトに従って示した動作タイミング図である。
【図２】 本発明によるクワッドデータレートシンクロナスエスラムのリード／ライトのためのワードライン及びビットライン駆動回路のブロック構成図である。
【図３】 本発明で用いた各種の信号の動作タイミング図である。
【図４】 本発明の他の実施の形態であり、本発明のプリフェッチリードに用いられたカラム選択のための回路図である。
【図５】 本発明のさらに他の実施の形態であり、本発明のプリフェッチリードで同時に４つのセルをアクセスすることができるカラム選択のための回路図である。
【符号の説明】
１０ アドレスバッファ部
１２ ライトアドレスレジスタ部
１４ リードアドレスレジスタ部
１６ リード／ライトパルスアドレス生成部
１８ リードライトアドレスマルチプレクサ部
２０、２２、３０、３２、３４、３６ メモリセルアレイ
【発明の属する技術分野】
本発明はクワッドデータレート（Ｑｕａｄ Ｄａｔａ Ｒａｔｅ：ＱＤＲ）シンクロナス（ｓｙｎｃｈｒｏｎｏｕｓ）ＳＲＡＭのリード／ライトのためのワードライン及びビットライン駆動方法及びその回路に関し、特に、リード（ｒｅａｄ）とライト（ｗｒｉｔｅ）が完全に独立的にダブルデータレート（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ：ＤＤＲ）形式で動くＱＤＲ素子において１つのサイクル（ｃｙｃｌｅ）でリードとライトが可能であり、さらに、リード時にプリフェッチ（ｐｒｅｆｅｔｃｈｅｄ）形式を適用し、一回のアドレス変化でバースト長に合わせてデータを読み込むことができるクワッドデータレートシンクロナスＳＲＡＭのリード／ライトのためのワードライン及びビットライン駆動方法及びその回路に関する。
【０００２】
【従来の技術】
現在までの同期式ＳＲＡＭは、データ入力とデータ出力を１つのピンに用いて構成されてきた。このような構成は、データの入力と出力を独立的に制御することができないため、データの入力と出力周波数が互いに制限されるように設計するしかできなかった。このような問題点を解決するためＺＢＴ（Ｚｅｒｏ Ｂｕｓ Ｔｕｒｎａｒｏｕｎｄ）ＳＲＡＭ等が作られているが、この場合においてもデータの入力と出力を同時に行うことはできない。
【０００３】
ＱＤＲＳＲＡＭは、このようなターンアラウンドタイム（ｔｕｒｎ ａｒｏｕｎｄ ｔｉｍｅ）発生による問題点を根本的に改善するため、データの入力とデータの出力のピンを完全に分離した。即ち、データの入力とデータの出力が完全に独立的に動作することができるようにデータの入／出力ピンを分離して構成した。ここでＱＤＲの意味は、データの入力とデータの出力がそれぞれダブルデータレート（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ：ＤＤＲ）で駆動できるということである。ところが、従来のＱＤＲＳＲＡＭは既存の方式通り、リードとライトをそれぞれ異なるサイクルで１つずつデータをリード又はライトすると、入力と出力がＤＤＲで動作する周波数をなすことができないという問題点があった。
【０００４】
【発明が解決しようとする課題】
従って、本発明は、上記従来技術での問題点を解決するため案出されたもので、リードとライトが完全に独立的にダブルデータレート（ＤＤＲ）形式で動くＱＤＲ素子において１つのサイクルでリードとライトが可能であり、さらに、リード時にプリフェッチ（ｐｒｅｆｅｔｃｈｅｄ）形式を適用し、一回のアドレス変化でバースト長に合わせてデータを読み込むことができるクワッドデータレートシンクロナスエスラムのリード／ライトのためのワードライン及びビットライン駆動方法及びその回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するためになされた、本発明によるクワッドデータレートシンクロナス半導体メモリ装置の駆動方法は、
１つのクロックサイクルの立ち上がりエッジに同期されてリード動作のためのワードラインが活性化され、立ち下がりエッジ以前に前記リード動作のためのワードライン及びビットライン選択信号がディスエーブルされるリード動作のための段階と、
前記クロックサイクルの立ち下がりエッジに同期されてライト動作のためのワードラインが活性化され、次のクロックサイクルの立ち上がりエッジ以前に前記ライト動作のためのワードライン及びビットライン選択信号がディスエーブルされるライト動作のための段階と、を備えていることを特徴とする。
また、前記リード動作のための段階は、１つのリード動作で前記活性化されたワードラインに該当する複数のメモリセルの中で２つのメモリセルを同時にリードする過程と、クロックサイクルの立ち上がりエッジに同期されてハイレベルになり、立ち下がりエッジ以前にローレベルになる第１パルスを生成する過程と、第１パルスの立ち上がりエッジと立ち下がりエッジにそれぞれ同期させ、前記２つのメモリセルのデータを出力する過程を含むのが好ましく、２つのセルを同時にリードするため、１つのカラム選択信号により２つのセルが同時に選択できるように構成されているのが好ましい。
また、ライト動作のための段階は、クロックサイクルの立ち下がりエッジに同期されてハイレベルになり、次のクロックサイクルの立ち上がりエッジ以前にローレベルになる第２パルスを生成する過程と、第２パルスの立ち上がりエッジと立ち下がりエッジにそれぞれ同期させ、２つのメモリセルにデータを記録する過程を含むのが好ましい。
【０００７】
【発明の実施の形態】
次に、本発明にかかるクワッドデータレートシンクロナス半導体メモリ装置の駆動方法及び駆動回路の実施の形態の具体例を図面を参照しながら説明する。さらに、実施の形態を説明するための全ての図面で同一の機能を有するものは同一の符号を用い、その反復的な説明は省略する。
【０００８】
先ず、本発明を説明する前にＱＤＲＳＲＡＭの一般的な動作特性に対し説明する。ＱＤＲＳＲＡＭは、リード（ｒｅａｄ）とライト（ｗｒｉｔｅ）の選択をリードポートイネーブルバー（Ｒｅａｄ Ｐｏｒｔ Ｅｎａｂｌｅ Ｂａｒ：ＲＰＥＢ）とライトポートイネーブルバー（Ｗｒｉｔｅ Ｐｏｒｔ ＥｎａｂｌｅＢａｒ：ＷＰＥＢ）ピンによって構成される。即ち、メインクロック（ｍａｉｎｃｌｏｃｋ）信号の立ち上がりエッジ（ｒｉｓｉｎｇ ｅｄｇｅ）で前記の２つの信号を受け取ってリードするか、又はライトするかを決定することになる。このとき、ライト時のデータ入力はデータ入力ピン等を介し、クロックの立ち上がりエッジと立ち下がりエッジ（ｆａｌｌｉｎｇ ｅｄｇｅ）に合わせてデータを受け取るＤＤＲ形式を有することになり、リード時の出力もまたクロックの立ち上がりエッジと立ち下がりエッジで同期されてＤＤＲ方式でデータを出力することになる。
【０００９】
本発明は、このようなＱＤＲの動作を発生させることができるように内部リードとライト動作に対し、次のような方法を適用した。先ず、第一に、図１に示されているように、リードとライトの実施区間を１つのサイクル内で半（１／２）サイクルタイムずつ割り当てて完全に分離した。即ち、リードのためのワードライン活性化の場合、常にクロックの立ち上がりエッジで同期されて始めることになり、続く立ち下がりエッジで終わるように設計した。そして、ライトのためのワードライン活性化の場合、常にクロックの立ち下がりエッジで始まり、続く立ち上がりエッジの前に全て終わるように設計した。このような方法により、データの入力とデータの出力を同じクロック内で同じ比率で行うことができるようになる。
【００１０】
第二に、図２のような構造のリードとライトのアドレスデコーダのマクシング（ｍｕｘｉｎｇ）方法である。図２は、本発明によるクワッドデータレートシンクロナスＳＲＡＭのリード／ライトのためのワードライン及びビットライン駆動回路のブロック構成図であり、ライト動作時にアドレスバッファ部１０からのアドレス信号を貯蔵するライトアドレスレジスタ部１２と、リード動作時にアドレスバッファ部１０からのアドレス信号を貯蔵するリードアドレスレジスタ部１４と、ライトアドレスレジスタ部１２から出力された信号をライトパルスアドレス信号（ＷＰＡ）がイネーブルされる際のみ選択的に出力するライトパルスアドレス生成部１６（ＮＡＮＤ１）と、リードアドレスレジスタ部１４から出力された信号をリードパルスアドレス信号（ＲＰＡ）がイネーブルされる際のみ選択的に出力するリードパルスアドレス生成部１６（ＮＡＮＤ２）と、ライトパルスアドレス生成部１６（ＮＡＮＤ１）及びリードパルスアドレス生成部１６（ＮＡＮＤ２）の出力信号を１つの信号に変換してワードライン及びビットラインデコーダに伝達するリードライトアドレスマルチプレクサ部１８（ＮＯＲ１）を含んで構成されている。
【００１１】
リードパルスアドレス生成部１６（ＮＡＮＤ２）は、クロックサイクルの下降エッジ以前にリードアドレス信号の出力を終了する。このため、リードパルスアドレス生成部１６（ＮＡＮＤ２）は論理積ゲートで構成され、論理積ゲートの１つの入力端子にはクロックサイクルの上昇エッジでハイレベルになり、下降エッジ以前にローレベルになるパルス信号が入力され、他の入力端子にはリードアドレスレジスタ部１４の出力信号が入力される。ライトパルスアドレス生成部１６（ＮＡＮＤ１）は、次のクロックサイクルの上昇エッジ以前にライトアドレス信号の出力を終了する。ライトパルスアドレス生成部１６（ＮＡＮＤ１）は論理積ゲートで構成され、論理積ゲートの１つの入力端子にはクロックサイクルの下降エッジでハイレベルになり、次のクロックサイクルの下降エッジ以前にローレベルになるパルス信号が入力され、他の入力端子にはライトアドレスレジスタ部１２の出力信号が入力される。リードライトアドレスマルチプレクサ部１８は論理和ゲートで構成され、論理和ゲートの１つの入力端子にはリードパルスアドレス生成部１６（ＮＡＮＤ２）の出力信号が入力され、他の入力端子にはライトパルスアドレス生成部１６（ＮＡＮＤ１）の出力信号が入力される。
【００１２】
上記構成で示されるように、本発明のＱＤＲ回路の動作のためにはライトアドレスレジスタ部１２（Ｗｒｉｔｅ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ：ＷＡＲ）とリードアドレスレジスタ部１４（Ｒｅａｄ Ａｄｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ：ＲＡＲ）が必要である。即ち、アドレスバッファ１０からのアドレス信号を、ライトの場合、ＱＤＲではライト命令を受けた該サイクルで直ちにセル内部にライトせず、適当なタイミングでセル内部にライトするため、ライトアドレスレジスタ部１２（ＷＡＲ）に貯蔵させなければならない。
【００１３】
ライトアドレスレジスタ部１２（ＷＡＲ）とリードアドレスレジスタ部１４（ＲＡＲ）からアドレスを受けてセル内部デコーダを駆動することになるが、本発明では１サイクル内にリードとライトが同時に発生するので、これを効果的にデコーディングするためライトパルスアドレス（Ｗｒｉｔｅ Ｐｕｌｓｅｄ Ａｄｄｒｅｓｓ：ＷＰＡ）とリードパルスアドレス（Ｒｅａｄ Ｐｕｌｓｅｄ Ａｄｄｒｅｓｓ：ＲＰＡ）を生成した。図３は、本発明で用いた各種の信号の動作タイミング図である。この２つの信号は、図３に示されているように、リードパルスアドレス（ＲＰＡ）はリード命令に対しクロックの立ち上がりエッジで同期されてリードに適当な時間の間に発生し、ライトパルスアドレス（ＷＰＡ）の場合はライトが必要なサイクルにおいて、クロックの立ち下がりエッジで同期されて必要な時間の間に発生することになる。このとき、図３に示したリードコマンドパルス（ｒｅａｄ ｃｏｍｍａｎｄ ｐｕｌｓｅ）とライト命令パルス（ｗｒｉｔｅ ｃｏｍｍａｎｄ ｐｕｌｓｅ）は、ｒｐｅｂとｗｐｅｂがイネーブルされるときにクロック（ｃｌｏｃｋ）の立ち上がりエッジで同期されて発生する内部信号である。
【００１４】
このような回路の構成でライトパルスアドレス（ＷＰＡ）とリードパルスアドレス（ＲＰＡ）は、リードとライトがそれぞれアドレスレジスタから来る信号をライトパルスアドレス（ＷＰＡ）とリードパルスアドレス（ＲＰＡ）がイネーブルされる際のみ選択的に活性化する動作を行うことになり、その後にあるリードライトマルチプレクサ回路部１８はこの二種類のアドレス信号を１つのバス（ｂｕｓ）に括る作業を行うことになる。このようにすることにより、リードアドレスとライトアドレスが１つのサイクル内で互いに干渉せず、ワードラインとビットラインの駆動が可能になる。
【００１５】
第三には、セル内のデータリード方式でプリフェッチ（ｐｒｅｆｅｔｃｈｅｄ）方式の適用である。プリフェッチ方式とは、データをリードするときに１つのリード動作に２つのセルを同時にリードすることをいう。このような方式を利用してリードデータを立ち上がりエッジと立ち下がりエッジから全て送り出すことを可能にする。図４は、本発明の他の実施の形態であり、本発明のプリフェッチリードに用いられたカラム選択のための回路図である。図４に示されているように、カラム選択信号（ｙｉ）１つに２つのセルが同時に選択可能であるようにすることにより行われる。本発明が適用されるＱＤＲＳＲＡＭのリードとライトの動作を行うことにおいて、バースト長の大きさに合わせて１つのサイクル内に全てデータをリード又はライトする方式も適用可能である。例えば、バースト長が４である場合のＱＤＲデバイスの場合、１つのリード或いはライト命令に対し同時に４つのセルをアクセスしてリード或いはライトすることができるのである。図５は、本発明のさらに他の実施の形態であり、本発明のプリフェッチリードで同時に４つのセルをアクセスすることができるカラム選択のための回路図である。図５に示されているように、１つのカラム選択信号（ｙｉ）が４つのセルを同時にイネーブルさせることにより可能になる。
【００１６】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００１７】
【発明の効果】
以上で説明したように、本発明のクワッドデータレートシンクロナスエスラムのリード／ライトのためのワードライン及びビットライン駆動回路及びその回路によれば、１つのサイクルでリードとライトが可能である。これにより、リードとライトが完全に独立的にＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）形式で動作するＱＤＲ素子でリードとライトを同じ比率で行うことができ、さらにリード時にプリフェッチ形式を適用させることにより、一回のアドレス変化に２つのデータをリード／ライトするバースト長２と４つのデータをリード／ライトすることができるバースト長４、そしてそれ以上のバースト長でも問題なく本発明を適用してＱＤＲＳＲＡＭを設計することができる。
【００１８】
そして、リードとライトアドレスのマクシング（ｍｕｘｉｎｇ）を介してライトとリード用デコーダを別に用いず、従来の方式のようにワードラインとビットラインデコーダを構成することができるため、チップレイアウトサイズもまた減少させることができる利点がある。
【図面の簡単な説明】
【図１】 本発明の動作タイミング図であり、メインクロックに従うワードラインがアクティブされる時点と終わる時点をリードとライトに従って示した動作タイミング図である。
【図２】 本発明によるクワッドデータレートシンクロナスエスラムのリード／ライトのためのワードライン及びビットライン駆動回路のブロック構成図である。
【図３】 本発明で用いた各種の信号の動作タイミング図である。
【図４】 本発明の他の実施の形態であり、本発明のプリフェッチリードに用いられたカラム選択のための回路図である。
【図５】 本発明のさらに他の実施の形態であり、本発明のプリフェッチリードで同時に４つのセルをアクセスすることができるカラム選択のための回路図である。
【符号の説明】
１０ アドレスバッファ部
１２ ライトアドレスレジスタ部
１４ リードアドレスレジスタ部
１６ リード／ライトパルスアドレス生成部
１８ リードライトアドレスマルチプレクサ部
２０、２２、３０、３２、３４、３６ メモリセルアレイ
Claims (1)
- １つのクロックサイクルの立ち上がりエッジに同期されてリード動作のためのワードラインが活性化され、立ち下がりエッジ以前に前記リード動作のためのワードライン及びビットライン選択信号がディスエーブルされるリード動作のための段階と、
前記クロックサイクルの立ち下がりエッジに同期されてライト動作のためのワードラインが活性化され、次のクロックサイクルの立ち上がりエッジ以前に前記ライト動作のためのワードライン及びビットライン選択信号がディスエーブルされるライト動作のための段階を備えており、
前記リード動作段階は、１つのリード動作で前記活性化されたワードラインに該当する複数のメモリセルの中で２つのメモリセルを同時にリードする過程と、
前記クロックサイクルの立ち上がりエッジに同期されてハイレベルになり、立ち下がりエッジ以前にローレベルになる第１パルスを生成する過程と、
前記第１パルスの立ち上がりエッジと立ち下がりエッジにそれぞれ同期させ、前記２つのメモリセルのデータを出力する過程を含み、
前記２つのセルを同時にリードする過程は、１つのカラム選択信号によって２つのセルが同時に選択できるように構成され、
前記ライト動作段階は、前記クロックサイクルの立ち下がりエッジに同期されてハイレベルになり、次のクロックサイクルの立ち上がりエッジ以前にローレベルになる第２パルスを生成する過程と、
前記第２パルスの立ち上がりエッジと立ち下がりエッジにそれぞれ同期させ、２つのメモリセルにデータを記録する過程を含むことを特徴とするクワッドデータレートシンクロナス半導体メモリ装置の駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0070034A KR100384775B1 (ko) | 2000-11-23 | 2000-11-23 | 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로 |
| KR2000-070034 | 2000-11-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002216479A JP2002216479A (ja) | 2002-08-02 |
| JP4618758B2 true JP4618758B2 (ja) | 2011-01-26 |
Family
ID=19700944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358135A Expired - Fee Related JP4618758B2 (ja) | 2000-11-23 | 2001-11-22 | クワッドデータレートシンクロナス半導体メモリ装置の駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6600693B2 (ja) |
| JP (1) | JP4618758B2 (ja) |
| KR (1) | KR100384775B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415192B1 (ko) * | 2001-04-18 | 2004-01-16 | 삼성전자주식회사 | 반도체 메모리 장치에서 읽기와 쓰기 방법 및 장치 |
| US6779075B2 (en) * | 2001-05-15 | 2004-08-17 | Leadtek Research Inc. | DDR and QDR converter and interface card, motherboard and memory module interface using the same |
| US6973550B2 (en) * | 2002-10-02 | 2005-12-06 | Intel Corporation | Memory access control |
| KR100498466B1 (ko) | 2002-11-30 | 2005-07-01 | 삼성전자주식회사 | 개선된 데이터 기입 제어 회로를 가지는 4비트 프리페치방식 ｆｃｒａｍ 및 이에 대한 데이터 마스킹 방법 |
| US7010713B2 (en) * | 2002-12-19 | 2006-03-07 | Mosaid Technologies, Inc. | Synchronization circuit and method with transparent latches |
| JP4439838B2 (ja) | 2003-05-26 | 2010-03-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその制御方法 |
| JP4613483B2 (ja) * | 2003-09-04 | 2011-01-19 | 日本電気株式会社 | 集積回路 |
| US6967861B2 (en) * | 2004-02-27 | 2005-11-22 | International Business Machines Corporation | Method and apparatus for improving cycle time in a quad data rate SRAM device |
| US7071731B1 (en) * | 2005-01-21 | 2006-07-04 | Altera Corporation | Programmable Logic with Pipelined Memory Operation |
| US7355907B2 (en) * | 2005-10-28 | 2008-04-08 | Sony Corporation | Performing read and write operations in the same cycle for an SRAM device |
| KR101247247B1 (ko) | 2005-11-30 | 2013-03-25 | 삼성전자주식회사 | 클락 신호의 출력을 제어할 수 있는 컨트롤러 및 상기 컨트롤러를 구비하는 시스템 |
| KR100870426B1 (ko) * | 2007-04-03 | 2008-11-25 | 주식회사 하이닉스반도체 | 내부 제어신호 생성장치를 구비하는 반도체메모리소자 |
| US7760576B2 (en) * | 2007-11-08 | 2010-07-20 | Qualcomm Incorporated | Systems and methods for low power, high yield memory |
| KR101475346B1 (ko) | 2008-07-02 | 2014-12-23 | 삼성전자주식회사 | 비트라인 쌍의 디벨롭 레벨을 클립핑하는 디벨롭 레벨클리핑 회로, 이를 포함하는 컬럼 경로 회로 및 멀티 포트반도체 메모리 장치 |
| CN102254569B (zh) * | 2010-05-21 | 2014-03-19 | 中兴通讯股份有限公司 | 四倍数据速率qdr控制器及其实现方法 |
| US9576630B2 (en) | 2010-07-09 | 2017-02-21 | Cypress Semiconductor Corporation | Memory devices and methods having multiple address accesses in same cycle |
| US8400864B1 (en) * | 2011-11-01 | 2013-03-19 | Apple Inc. | Mechanism for peak power management in a memory |
| US8705310B2 (en) | 2012-08-24 | 2014-04-22 | Cypress Semiconductor Corporation | Access methods and circuits for memory devices having multiple banks |
| US10095617B2 (en) * | 2015-09-22 | 2018-10-09 | Macronix International Co., Ltd. | Memory device with flexible data transfer rate interface and method thereof |
| CN105957552B (zh) * | 2016-04-21 | 2018-12-14 | 华为技术有限公司 | 存储器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118196B2 (ja) | 1988-12-28 | 1995-12-18 | 株式会社東芝 | スタティック型半導体メモリ |
| US5508964A (en) | 1993-01-08 | 1996-04-16 | Texas Instruments Incorporated | Write recovery time minimization for Bi-CMOS SRAM |
| JPH07312089A (ja) | 1994-05-17 | 1995-11-28 | Hitachi Ltd | 半導体記憶装置、及びデータ処理装置 |
| US5559752A (en) | 1995-08-14 | 1996-09-24 | Alliance Semiconductor Corporation | Timing control circuit for synchronous static random access memory |
| KR0184464B1 (ko) * | 1995-11-28 | 1999-05-15 | 김광호 | 동기형 반도체 메모리장치의 디코딩 회로 |
| JP2865078B2 (ja) | 1996-10-02 | 1999-03-08 | 日本電気株式会社 | 半導体記憶装置 |
| JPH10199257A (ja) | 1997-01-17 | 1998-07-31 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH11328967A (ja) | 1998-05-14 | 1999-11-30 | Fujitsu Ltd | 半導体記憶装置 |
| US6381684B1 (en) * | 1999-04-26 | 2002-04-30 | Integrated Device Technology, Inc. | Quad data rate RAM |
-
2000
- 2000-11-23 KR KR10-2000-0070034A patent/KR100384775B1/ko not_active IP Right Cessation
-
2001
- 2001-11-21 US US09/991,049 patent/US6600693B2/en not_active Expired - Lifetime
- 2001-11-22 JP JP2001358135A patent/JP4618758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100384775B1 (ko) | 2003-05-22 |
| US6600693B2 (en) | 2003-07-29 |
| JP2002216479A (ja) | 2002-08-02 |
| KR20020040111A (ko) | 2002-05-30 |
| US20020060949A1 (en) | 2002-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4618758B2 (ja) | クワッドデータレートシンクロナス半導体メモリ装置の駆動方法 | |
| JP4077874B2 (ja) | ダイナミック・ランダム・アクセス・メモリ・システム | |
| KR100518397B1 (ko) | 반도체 메모리 장치 및 제어 방법 | |
| US7327613B2 (en) | Input circuit for a memory device | |
| US6459651B1 (en) | Semiconductor memory device having data masking pin and memory system including the same | |
| US5950223A (en) | Dual-edge extended data out memory | |
| JP2000040367A (ja) | 集積メモリ | |
| JP2000137983A (ja) | 半導体記憶装置 | |
| JPH1031886A (ja) | ランダムアクセスメモリ | |
| JPH10302462A (ja) | 半導体記憶装置 | |
| KR20070108293A (ko) | 반도체기억장치 | |
| KR100362193B1 (ko) | 디디알 동기식 메모리 장치의 데이터 출력 장치 | |
| JPH0845277A (ja) | 半導体記憶装置 | |
| KR100260851B1 (ko) | 고속 판독-수정-기입 기능을 갖는 반도체 메모리장치 | |
| US5835445A (en) | Semiconductor integrated circuit device having a synchronous output function with a plurality of external clocks | |
| JP3941997B2 (ja) | 同期型半導体メモリ装置 | |
| JP4827399B2 (ja) | 半導体記憶装置 | |
| KR100317542B1 (ko) | 반도체메모리장치 | |
| US6411563B1 (en) | Semiconductor integrated circuit device provided with a logic circuit and a memory circuit and being capable of efficient interface between the same | |
| KR100228455B1 (ko) | 반도체 메모리 회로 | |
| US6011728A (en) | Synchronous memory with read and write mode | |
| JP4220351B2 (ja) | データ読み取り動作及び書き込み動作を同時に実行可能な集積回路及び方法 | |
| JP2970513B2 (ja) | 半導体記憶装置およびその制御方法 | |
| KR100615081B1 (ko) | 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법 | |
| US20040085850A1 (en) | Semiconductor memory capable of performing high-speed processing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070831 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100824 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |