JP5731624B1 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5731624B1 JP5731624B1 JP2013250787A JP2013250787A JP5731624B1 JP 5731624 B1 JP5731624 B1 JP 5731624B1 JP 2013250787 A JP2013250787 A JP 2013250787A JP 2013250787 A JP2013250787 A JP 2013250787A JP 5731624 B1 JP5731624 B1 JP 5731624B1
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- memory cell
- cell
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000015654 memory Effects 0.000 claims abstract description 169
- 238000000034 method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
さらに本発明は、ランダムアクセスが可能なNAND型の半導体記憶装置を提供することを目的とする。
110:メモリアレイ
120:入出力バッファ
130:アドレスレジスタ
140:データレジスタ
150:コントローラ
160:ワード線選択回路
170:センス回路
180:列選択回路
Claims (18)
- NAND型の複数のメモリセルが形成されたメモリアレイと、
メモリアレイの行方向のメモリセルを選択する行選択手段と、
メモリアレイの列方向のメモリセルを選択する列選択手段と、
メモリセルからのデータの読出し、またはメモリセルへのデータの書込みを行う制御手段とを有し、
メモリアレイには、データを記憶するデータ用メモリセルとリファレンスデータを記憶するリファレンス用メモリセルとを1組とするユニットが複数形成され、
前記制御手段は、前記行選択手段および前記列選択手段によって選択された前記ユニットの読出し動作または書込み動作を実行する、半導体記憶装置。 - 1つのデータ用メモリセルの行方向および列方向には4つのリファレンス用メモリセルが隣接される、請求項1に記載の半導体記憶装置。
- 前記制御手段は、メモリセルのビット線に接続されたセンス回路を含み、読出し動作時に、当該センス回路は、選択されたユニットのデータ用メモリセルから読み出されたデータとリファレンス用メモリセルから読み出されたデータとを比較し、データ用メモリセルの記憶されたデータを感知する、請求項1または2に記載の半導体記憶装置。
- 前記制御手段は、書込み動作時に、選択されたユニットのリファレンス用メモリセルに、データ用メモリセルに記憶されるデータに依存した値を書込む、請求項1ないし3いずれか1つに記載の半導体記憶装置。
- リファレンス用メモリセルには、データ用メモリセルが第1のデータを記憶するとき、第1のリファレンスデータが書込まれ、データ用メモリセルが第2のデータを記憶するとき、第1のリファレンスデータと異なる第2のリファレンスデータが書込まれる、請求項4に記載の半導体記憶装置。
- 前記制御手段は、第1のデータ、第1のリファレンスデータおよび第2のリファレンスデータの書込みを書込みパルスを印加することにより行う、請求項5に記載の半導体記憶装置。
- 第1のデータの書込みパルス数よりも第1のリファレンスデータの書込みパルス数が小さく、第2のリファレンスデータの書込みパルス数は、第1のデータの書込みパルス数と第1のリファレンスデータの書込みパルス数との間である、請求項5または6に記載の半導体記憶装置。
- 第1のデータの書込みパルス数をN1、第1のリファレンスデータの書込みパルス数をR1、第2のリファレンスデータの書込みパルス数をR2としたとき、R1=N1−2、R2=N1−1である、請求項7に記載の半導体記憶装置。
- 前記制御手段は、ブロック単位でメモリセルのデータを消去する消去手段を含み、前記制御手段は、消去が行われたブロックのデータ用メモリセルとリファレンス用メモリセルの位置を反転させる、請求項1に記載の半導体記憶装置。
- NAND型の複数のメモリセルが形成されたメモリアレイを有する半導体記憶装置の読出し方法であって、
データを記憶するデータ用メモリセルとリファレンスデータを記憶するリファレンス用メモリセルとを1組とするユニットが複数形成されたメモリアレイを行アドレス情報および列アドレス情報に基づきアクセスし、
選択されたユニットから読み出されたデータおよびリファレンスデータを比較し、データ用メモリセルに記憶されたデータの感知を行う、読出し方法。 - データ用メモリセルが第1のデータを記憶しているとき、リファレンス用メモリセルには第1のリファレンスデータが記憶され、データ用メモリセルが第2のデータを記憶しているとき、リファレンス用メモリセルには第1のリファレンスデータと異なる第2のリファレンスデータが記憶されている、請求項10に記載の読出し方法。
- NAND型の複数のメモリセルが形成されたメモリアレイを有する半導体記憶装置の書込み方法であって、
データを記憶するデータ用メモリセルとリファレンスデータを記憶するリファレンス用メモリセルとを1組とするユニットが複数形成されたメモリアレイを行アドレス情報および列アドレス情報に基づきアクセスし、
選択されたユニットのデータ用メモリセルおよびリファレンス用メモリセルに、書込むべきデータに応じて書込みを行う、書込み方法。 - データ用メモリセルに第1のデータを保持するとき、リファレンス用メモリセルには第1のリファレンスデータを書込み、データ用メモリセルが第2のデータを保持するとき、リファレンス用メモリセルには第1のリファレンスデータと異なる第2のリファレンスデータを書込む、書込み方法。
- 第1のデータ、第1のリファレンスデータおよび第2のリファレンスデータは、書込みパルスを印加することによって書込まれる、請求項13に記載の書込み方法。
- 第1のデータの書込みパルス数よりも第1のリファレンスデータの書込みパルス数が小さく、第2のリファレンスデータの書込みパルス数は、第1のデータの書込みパルス数と第1のリファレンスデータの書込みパルス数との間である、請求項14に記載の書込み方法。
- 第1のデータの書込みパルスをN1、第1のリファレンスデータの書込みパルス数をR1、第2のリファレンスデータの書込みパルス数をR2としたとき、R1=N1−2、R2=N1−1である、請求項15に記載の書込み方法。
- 1つのデータ用メモリセルの行方向および列方向には4つのリファレンス用メモリセルが隣接される、請求項12に記載の書込み方法。
- 選択されたブロックの消去が行われた後、データ用メモリセルとリファレンス用メモリセルの位置が反転される、請求項12ないし17いずれか1つに記載の書込み方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250787A JP5731624B1 (ja) | 2013-12-04 | 2013-12-04 | 半導体記憶装置 |
TW103113432A TWI523033B (zh) | 2013-12-04 | 2014-04-11 | 半導體記憶體裝置、讀取方法及程式化方法 |
CN201410227832.7A CN104700879B (zh) | 2013-12-04 | 2014-05-27 | 半导体存储器装置、读出方法及编程方法 |
US14/332,405 US9275739B2 (en) | 2013-12-04 | 2014-07-16 | Semiconductor memory device, reading method, and programming method |
KR1020140095709A KR20150065133A (ko) | 2013-12-04 | 2014-07-28 | 반도체 기억 장치, 독출 방법 및 프로그램 방법 |
KR1020160074576A KR101648061B1 (ko) | 2013-12-04 | 2016-06-15 | 반도체 기억 장치, 독출 방법 및 프로그램 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013250787A JP5731624B1 (ja) | 2013-12-04 | 2013-12-04 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5731624B1 true JP5731624B1 (ja) | 2015-06-10 |
JP2015109123A JP2015109123A (ja) | 2015-06-11 |
Family
ID=53265871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013250787A Active JP5731624B1 (ja) | 2013-12-04 | 2013-12-04 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9275739B2 (ja) |
JP (1) | JP5731624B1 (ja) |
KR (2) | KR20150065133A (ja) |
CN (1) | CN104700879B (ja) |
TW (1) | TWI523033B (ja) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6191972B1 (en) * | 1999-04-30 | 2001-02-20 | Nec Corporation | Magnetic random access memory circuit |
JP3800925B2 (ja) * | 2000-05-15 | 2006-07-26 | 日本電気株式会社 | 磁気ランダムアクセスメモリ回路 |
JP3920565B2 (ja) * | 2000-12-26 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
US6791859B2 (en) * | 2001-11-20 | 2004-09-14 | Micron Technology, Inc. | Complementary bit PCRAM sense amplifier and method of operation |
US6870758B2 (en) * | 2002-10-30 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Magnetic memory device and methods for making same |
JP3878573B2 (ja) | 2003-04-16 | 2007-02-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2005116065A (ja) * | 2003-10-08 | 2005-04-28 | Oki Electric Ind Co Ltd | 不揮発性半導体記憶装置及び読出方法 |
US7577036B2 (en) * | 2007-05-02 | 2009-08-18 | Micron Technology, Inc. | Non-volatile multilevel memory cells with data read of reference cells |
KR20100091407A (ko) * | 2009-02-10 | 2010-08-19 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 |
KR101025181B1 (ko) * | 2009-02-10 | 2011-03-31 | 한서대학교 산학협력단 | 실리카 에어로겔 분말을 함유한 단열성 및 내화성 도배풀 제조방법 |
KR101060899B1 (ko) * | 2009-12-23 | 2011-08-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이의 동작 방법 |
US8274828B2 (en) * | 2010-12-15 | 2012-09-25 | Fs Semiconductor Corp., Ltd. | Structures and methods for reading out non-volatile memory using referencing cells |
JP2012133834A (ja) * | 2010-12-20 | 2012-07-12 | Samsung Yokohama Research Institute Co Ltd | 不揮発性半導体記憶装置 |
JP5323170B2 (ja) | 2011-12-05 | 2013-10-23 | ウィンボンド エレクトロニクス コーポレーション | 不揮発性半導体メモリおよびそのデータの読出し方法 |
JP5665789B2 (ja) * | 2012-03-28 | 2015-02-04 | 株式会社東芝 | コンフィギュレーションメモリ |
-
2013
- 2013-12-04 JP JP2013250787A patent/JP5731624B1/ja active Active
-
2014
- 2014-04-11 TW TW103113432A patent/TWI523033B/zh active
- 2014-05-27 CN CN201410227832.7A patent/CN104700879B/zh active Active
- 2014-07-16 US US14/332,405 patent/US9275739B2/en active Active
- 2014-07-28 KR KR1020140095709A patent/KR20150065133A/ko active Search and Examination
-
2016
- 2016-06-15 KR KR1020160074576A patent/KR101648061B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US9275739B2 (en) | 2016-03-01 |
JP2015109123A (ja) | 2015-06-11 |
CN104700879B (zh) | 2017-07-25 |
KR20150065133A (ko) | 2015-06-12 |
US20150155043A1 (en) | 2015-06-04 |
TW201523630A (zh) | 2015-06-16 |
TWI523033B (zh) | 2016-02-21 |
KR20160077018A (ko) | 2016-07-01 |
CN104700879A (zh) | 2015-06-10 |
KR101648061B1 (ko) | 2016-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101790632B1 (ko) | 반도체 메모리 장치 및 그 스크램블 방법 | |
JP5964401B2 (ja) | 不揮発性半導体記憶装置 | |
JP5196965B2 (ja) | 不揮発性半導体記憶装置 | |
JP2019036374A (ja) | 半導体記憶装置 | |
KR101162000B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
JP2007280505A (ja) | 半導体記憶装置 | |
KR20140025164A (ko) | 불휘발성 메모리 장치 및 그것의 데이터 처리 방법 | |
JP2009043390A (ja) | 不揮発性メモリ装置のソフトプログラム方法 | |
JP6102146B2 (ja) | 半導体記憶装置 | |
JP2007310936A (ja) | 半導体記憶装置 | |
JP2015036998A (ja) | 半導体記憶装置 | |
JP4698605B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2006164408A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法。 | |
JP4672673B2 (ja) | 半導体装置および半導体装置の制御方法 | |
JP2013161512A (ja) | 不揮発性半導体記憶装置 | |
CN113345503B (zh) | 半导体存储装置以及读出方法 | |
JP2011181131A (ja) | 半導体記憶装置 | |
JP5731624B1 (ja) | 半導体記憶装置 | |
JP5081755B2 (ja) | 不揮発性半導体記憶装置とその読み出し方法 | |
JP5010444B2 (ja) | 半導体記憶装置およびその駆動方法 | |
KR100904731B1 (ko) | 멀티 레벨 셀 플래시 메모리소자의 페이지 버퍼 및프로그램 방법 | |
KR100783999B1 (ko) | 불휘발성 메모리 장치의 독출 방법 | |
JP2015041402A (ja) | 不揮発性半導体記憶装置、及びデータ書き込み方法 | |
JP2014154191A (ja) | 半導体記憶装置 | |
JP2011227960A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5731624 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |