JP5571409B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5571409B2
JP5571409B2 JP2010036114A JP2010036114A JP5571409B2 JP 5571409 B2 JP5571409 B2 JP 5571409B2 JP 2010036114 A JP2010036114 A JP 2010036114A JP 2010036114 A JP2010036114 A JP 2010036114A JP 5571409 B2 JP5571409 B2 JP 5571409B2
Authority
JP
Japan
Prior art keywords
polishing
substrate
silicon
tape
device substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010036114A
Other languages
English (en)
Other versions
JP2011171647A (ja
Inventor
正行 中西
哲二 戸川
賢也 伊藤
正也 関
健次 岩出
壮男 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Toshiba Corp
Original Assignee
Ebara Corp
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp, Toshiba Corp filed Critical Ebara Corp
Priority to JP2010036114A priority Critical patent/JP5571409B2/ja
Priority to US13/027,551 priority patent/US8445360B2/en
Publication of JP2011171647A publication Critical patent/JP2011171647A/ja
Priority to US13/868,500 priority patent/US8748289B2/en
Application granted granted Critical
Publication of JP5571409B2 publication Critical patent/JP5571409B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B9/00—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor
    • B24B9/02—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground
    • B24B9/06—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain
    • B24B9/065—Machines or devices designed for grinding edges or bevels on work or for removing burrs; Accessories therefor characterised by a special design with respect to properties of materials specific to articles to be ground of non-metallic inorganic material, e.g. stone, ceramics, porcelain of thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B21/00—Machines or devices using grinding or polishing belts; Accessories therefor
    • B24B21/002—Machines or devices using grinding or polishing belts; Accessories therefor for grinding edges or bevels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、２枚のシリコン基板（半導体素子が形成された基板（デバイス基板）と支持基板）を熱処理等で貼合せる、いわゆる貼合せ法を用いて、ＳＯＩ（Silicon On Insulator）基板を製造するのに使用される半導体装置の製造方法に関する。
ＳＯＩ基板の製造方法として、２枚のシリコン基板（デバイス基板と支持基板）を熱処理等で貼合せる、いわゆる貼合せ法が知られている。この貼合せ法を用いてＳＯＩ基板を製造する場合、ＳＯＩ基板外周部における２枚のシリコン基板の未結合部分を除去する必要がある。
このため、表面に半導体層（ＳＩＯ層）を有し表面外周部を予め研磨除去した第１シリコン基板（デバイス基板）と第２シリコン基板（支持基板）とを互いに表面を対向させ絶縁膜を介して貼合せた後、前記半導体層を残して前記第１シリコン基板（デバイス基板）の裏面を研磨またはエッチングして削り取るようにしたものが知られている（特許文献１参照）。半導体層（ＳＩＯ層）を有するシリコン基板の表面外周部は、例えば砥石によって研磨される（特許文献２参照）。
また、表面に半導体層（ＳＩＯ層）を有する第１シリコン基板（デバイス基板）と第２シリコン基板とを互いに表面を対向させ酸化膜を介して貼合せ、前記半導体層（ＳＩＯ層）を残して前記第１シリコン基板を所定厚さまで減厚した後、第１シリコン基板（デバイス基板）の前記半導体層（ＳＩＯ層）の外周部の面取りを行うようにしたものが知られている（特許文献３参照）。この半導体層の外周部の面取りは、例えばテープ研磨または軟研磨加工によって行われる。
シリコン基板の外周部の研磨に際し、例えばセリア砥粒を固着した研磨テープでシリコンの一部が露出するまで絶縁膜を研磨し、しかる後、セリア砥粒よりもシリコン基板に対する研磨能力の高いダイヤモンド砥粒を固着した研磨テープで更に研磨することが提案されている（特許文献４参照）。
また、出願人は、基板の平坦部を含む外周部を、その元の角度を維持しながら、研磨テープを使用して研磨できるようにした研磨装置を提案している（特許文献５参照）。
特開平４−８５８２７号公報 特開平４−２６３４２５号公報 特開２００１−３４５４３５号公報 特開２００８−２６３０２７号公報 特開２００９−２０８２１４号公報
シリコン基板外周部の堆積膜（絶縁膜）除去及びシリコン研削は、一般にダイヤモンドディスクを用いて行われている。しかし、ダイヤモンドディスクを用いてシリコン基板外周部の堆積膜除去及びシリコン研削を行うと、研磨機自体の位置を正確に制御する必要があって、この研磨機自体の位置制御がかなり面倒で、しかもシリコン基板の、例えばデバイス配線を覆っている堆積膜表面が汚れ易くなる。更に、適度な研磨速度を確保するため、ダイヤモンドディスクのシリコン基板に対する接触圧力（押圧力）を大きくすると、シリコン基板に大きなダメージを与えてシリコン基板に欠け等が発生してしまうことがあり、これを防止するため、ダイヤモンドディスクのシリコン基板に対する接触圧力（押圧力）を小さくすると、堆積膜及びシリコンの除去スピードがかなり遅くなる。
また、砥石によってシリコン基板外周部の堆積膜（絶縁膜）及びシリコンを研磨除去するようにした場合にあっては、例えば支持基板と接触しないように微細な距離を隔てて砥石を配置する必要があって、砥石の高い位置決め精度が要求され、そのための特別な構造が必要となり、装置自体がかなり複雑化してしまう。
一方、１つの研磨テープを用いてシリコン基板外周部の堆積膜除去及びシリコン研削を連続して行うと、推積膜の除去状況により下地のシリコンの掘れ方が異なって、被研磨面に凹凸段差が残ってしまうことがある。つまり、配線が作られたシリコン基板にあっては、外周部の堆積膜を研磨除去したい領域が不安定であり、同じシリコン基板でも円周方向に沿った場所により堆積膜の厚みに差があることがよくある。このように、場所により堆積膜の厚みに差があると、堆積膜が薄いところは早く堆積膜が除去できるが、堆積膜が厚いところは堆積膜の研磨がなかなか進まない状況になる。その際、堆積膜の研磨レートに比べてシリコンの研磨レートが大きいと早く堆積膜が除去できた部分だけがシリコンを大きく研磨してしまい、シリコン基板内で場所により研磨量が変ってしまう現象が起こりやすい。
また、被研磨面の表面粗さを制御したり、被研磨面に残ったダメージ層や破砕層を除去したりすることが困難で、被研磨面の表面粗さを制御したり、被研磨面に残ったダメージ層や破砕層を除去したりしようとすると、長時間に亘る研磨が必要となる。そして、被研磨面の形状や表面粗さの制御が難しくなると、次工程の成膜等の処理が困難になる。
本発明は上記事情に鑑みて為されたもので、研磨テープを用い、しかも堆積膜及び該堆積膜の下のシリコンにそれぞれに適した研磨条件でシリコン基板の外周部を効率的に研磨できるようにした半導体装置の製造方法を提供することを目的とする。
請求項１に記載の発明は、シリコンの表面に堆積膜を堆積させたデバイス基板を第１回転速度で回転させながら、該デバイス基板の外周部に第１研磨テープを押圧してデバイス基板の外周部に位置する堆積膜を除去し、デバイス基板を第２回転速度で回転させながら、前記堆積膜を除去することで露出したデバイス基板外周部のシリコンに第２研磨テープを押圧して該シリコンを所定の深さまで研削し、前記第１回転速度は１００〜４００ｒｐｍで、前記第２回転速度は５００ｒｐｍ以上であり、前記堆積膜を除去しているときの前記シリコンと前記堆積膜の研磨レートの比率は８以下であることを特徴とする半導体装置の製造方法である。
このように、研磨テープを使用してシリコン基板の外周部研磨（堆積膜除去及びシリコン研削）を行うことで、ダイヤモンドディスクを用いて研磨する場合に比較して、シリコン基板に研磨テープをソフトに接触させ、しかも研磨テープのシリコン基板に対する押圧力を容易に制御することができる。更に、ウェットの環境で研磨することが可能となり、例えばデバイス配線を覆っている堆積膜表面を水でカバーしながら研磨を行うことで、堆積膜表面に汚れが付着することを防止することができる。また、異なる研磨条件で堆積膜除去とシリコン研削を行い、推積膜の除去に適した研磨条件で堆積膜を完全に除去することで、その後のシリコン研削によってシリコンの掘れ量にバラツキが生じることを抑制し、しかも、研磨レートを向上させつつ、研磨量を容易に制御することができる。更に、シリコン研削によって、被研磨面のダメージ層や破砕層を除去したり、被研磨面の表面粗さを制御したりすることが可能になる。
このように、シリコン基板を１００〜４００ｒｐｍの回転速度で回転させながら堆積膜を除去することで、選択性（シリコンと堆積膜の研磨レート差）を大きくして、シリコン基板内に堆積膜のバラツキあっても、堆積膜のみを重点的に研磨してシリコンをあまり研磨しないようにすることができる。そして、堆積膜を完全除去した後、シリコン基板を５００ｒｐｍ以上の回転速度で回転させながらシリコンを研磨することで、シリコンの研磨速度を速めることができる。
請求項２に記載の発明は、前記第１研磨テープは、砥粒＃２０００以下のダイヤモンド粒子テープまたはセリア粒子テープで、前記第２研磨テープは、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープであることを特徴とする請求項１記載の半導体装置の製造方法である。
このように、砥粒＃２０００以下のダイヤモンド粒子テープまたはセリア粒子テープを用いて堆積膜を除去することで、選択性（シリコンと堆積膜の研磨レート差）を大きくして、シリコン基板内に堆積膜のバラツキあっても、堆積膜のみを重点的に研磨してシリコンをあまり研磨しないようにすることができる。そして、堆積膜を完全除去した後、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープを用いてシリコンを研磨することで、シリコンの研磨速度を速め、しかも被研磨面の表面粗さを適度に調整したり、被研磨面に残ったダメージ層や破砕層を除去したりすることができる。
請求項３に記載の発明は、前記シリコンを所定の深さまで研削したデバイス基板の表面に支持基板を貼合せ、前記デバイス基板が所定の厚さになるまで該デバイス基板の裏面シリコンを削り取った後、前記貼合せた基板を第３回転速度で回転させながら、前記支持基板の外周部に第３研磨テープを押圧して前記支持基板の外周部に位置するシリコンを所定の深さまで研削して面取り部を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法である。
このように、支持基板の外周部に面取り部を形成することにより、デバイス基板が支持基板から剥がれてデバイス基板が割れてしまうことを防止することができる。
請求項４に記載の発明は、前記支持基板の外周部に面取り部を形成した後、前記貼合せた基板を第４回転速度で回転させながら、前記面取り部に第４研磨テープを押圧して該面取り部の仕上げ研磨を行うことを特徴とする請求項３記載の半導体装置の製造方法である。
このように面取り部の仕上げ研磨を行うことで、例えば面取り部にレジストが残って後工程に影響を及ぼすことを防止することができる。
請求項５に記載の発明は、シリコンの表面に堆積膜を形成したデバイス基板の該表面に支持基板を貼合せ、前記デバイス基板が所定の厚さになるまで該デバイス基板の裏面シリコンを削り取り、前記貼合せた基板を第１回転速度で回転させながら、前記デバイス基板の外周部に第１研磨テープを押圧してデバイス基板の外周部に位置する堆積膜を除去し、前記貼合せた基板を第２回転速度で回転させながら、前記支持基板の外周部に第２研磨テープを押圧し支持基板の外周部に位置するシリコンを所定の深さまで研削して面取り部を形成し、前記第１回転速度は１００〜４００ｒｐｍで、前記第２回転速度は５００ｒｐｍ以上であり、前記堆積膜を除去しているときの前記シリコンと前記堆積膜の研磨レートの比率は８以下であることを特徴とする半導体装置の製造方法である。
請求項６に記載の発明は、前記第１研磨テープは、＃２０００以下のダイヤモンド砥粒テープまたはセリア粒子テープで、前記第２研磨テープは、＃４０００〜＃２００００のダイヤモンド砥粒テープであることを特徴とする請求項５記載の半導体装置の製造方法である。
請求項７に記載の発明は、前記支持基板の外周部に面取り部を形成した後、前記貼合せた基板を第３回転速度で回転させながら、前記面取り部に第３研磨テープを押圧して該面取り部の仕上げ研磨を行うことを特徴とする請求項５または６に記載の半導体装置の製造方法である。
本発明によれば、研磨テープを用いてデバイス基板外周部の堆積物除去及びシリコン研削を行うことで、例えばダイヤモンドディスクを使用して研磨する時に比べて、被研磨部が研磨テープにソフトに当たるようにして、デバイス基板に欠けや欠陥等が生じることを防止することができる。しかも、ウェット環境での研磨処理を可能となし、これによって、デバイス配線を覆う堆積膜表面を水でカバーして研磨を行うことで、堆積膜表面に汚れが付着することを防止することができる。更に、ダイヤモンドディスクを使用した研磨では同じディスクを長時間使用するため、ダイヤモンド粒子が脱落したり目潰れしたりするが、研磨テープを使用した研磨は、研磨中も研磨テープを徐々に送っているため研磨速度は一定であり、ダイヤモンド粒子の脱落や目潰れ等は考慮してなくて良くなる。
また、異なる研磨条件で堆積膜除去とシリコン研削を行い、推積膜の除去に適した研磨条件で堆積膜を完全に除去することで、その後のシリコン研削によってシリコンの掘れ量にバラツキが生じることを抑制し、しかも、研磨レートを向上させつつ、研磨量を容易に制御することができる。更に、シリコン研削によって、被研磨面のダメージ層や破砕層を除去したり、被研磨面の表面粗さを制御したりすることが可能になる。
本発明の実施形態のデバイス基板のシリコンを削除するまで工程順に示す図である。 本発明の実施形態のデバイス基板の堆積膜を除去（研磨）する時の状態を示す概要図である。 研磨テープとして砥粒＃２０００のダイヤモンド粒子テープを使用し、基板保持部で保持して回転させる回転速度をパラメータにして、ベアシリコンとＳｉＮ膜を研磨した時の研磨レートの比率（選択比）を調査した結果を示すグラフである。 （ａ）は、デバイス基板を７００ｒｐｍで回転させながらデバイス基板の外周部を研磨した時における各位置の研磨量を示すグラフで、（ｂ）は、デバイス基板を１００ｒｐｍで回転させながらデバイス基板の外周部を研磨した時における各位置の研磨量を示すグラフである。 図４に示す研磨量を計測する各位置を示す図である。 基板保持部の回転速度を１００ｒｐｍに設定し、研磨テープをパラメータにして、ベアシリコンとＳｉＮ膜の研磨レートの比率（選択比）を調査した結果を示すグラフである。 本発明の実施形態のデバイス基板のシリコンを研削（研磨）する時の状態を示す概要図である。 本発明の実施形態のデバイス基板のシリコンを削除した後を工程順に示す図である。 本発明の他の実施形態を工程順に示す図である。 本発明の他の実施形態のバンド基板のナイフエッジを除去する時の状態を示す概要図である。
以下、本発明の実施形態を図面を参照して説明する。
先ず、図１（ａ）に示すように、シリコン（ベアシリコン）１０の表面に、例えば配線膜等の堆積膜１２を堆積させたデバイス基板（シリコン基板）１４を用意する。この例では、堆積膜（配線膜）１２は、シリコン層１６と、該シリコン層１６の表面に形成したデバイス配線１８を覆う酸化膜２０と、シリコン層１６と酸化膜２０の間に形成したチッ化膜（ＳｉＮ膜）１９を有している。
次に、図１（ｂ）に示すように、デバイス基板１４の外周部に位置する堆積膜１２を幅Ｌに亘って除去して、デバイス基板１４の外周部のシリコン１０を露出させる。この幅Ｌは、例えば、０．３〜８０ｍｍである。この堆積膜１２の除去を、例えば図２に示す研磨装置３０を用いて行う。この研磨装置３０は、表面（デバイス形成面）を上向きにデバイス基板１４を保持して回転させる基板保持部（図示せず）と、この基板保持部の上方に配置される研磨ヘッド３２とを有しており、この研磨ヘッド３２には、研磨テープ３４を一方向に走行させる一対のロール３６と、このロール３６の間を走行する研磨テープ３４の背面側に位置して、研磨テープ３４をデバイス基板１４に向けて押圧する押圧パッド３８が備えられている。この押圧パッド３８は、押圧シリンダ４０のピストンロッド４２の下端に連結されている。
この研磨装置３０を用いて、デバイス基板１４の外周部に位置する堆積膜１２を除去する時には、表面（デバイス形成面）を上向きにしてデバイス基板１４を基板保持部で保持して回転させながら、研磨を開始したい位置に研磨ヘッド３２を移動させる。そして、研磨テープ３４を一定の速度で走行させながら、押圧パッド３８を下降させ、設定した一定圧力で押圧パッド３８を介して研磨テープ３４をデバイス基板１４に押圧し、研磨ヘッド３２をデバイス基板１４の端部まで移動させる。これにより、研磨距離を任意に変更することができる。そして、デバイス基板１４の外周部に位置する堆積膜１２を完全に除去した時、この研磨作業を終了する。この研磨時に、純水等でデバイス基板１４をウェットな環境にすることで、デバイス基板１４の表面（デバイス形成面）をゴミから保護することができる。
この研磨終了の判断を、研磨装置３０に搭載した、例えば、光学計測（ＣＣＤによる色判別、レーザー光、白色光）、マイクロ波、超音波、交番磁界信号等による計測を行う計測機、またはデバイス基板１４を保持して回転させる基板保持部の回転トルクを検知するトルク検知器を有するエンドポイント検知システムで行うことができる。
光学計測によってエンドポイントを検知する場合、研磨ヘッド３２のデバイス基板１４の研磨後の状態が観察できる部分に計測機を取付け、研磨が終了したか否かをエンドポイント検知システムで自動判断させ、次の工程に進む指示を自動的に出させるようにする。また、基板保持部の回転トルクを検知するトルク検知器を有するエンドポイント検知システムでは、研磨中、常に基板保持部を回転させる回転トルク値をエンドポイント検知システムで検知し、研磨対象が変ることでの回転トルクに差が出ることを識別して、加工終了を自動的に認識する。
エンドポイントを観察する計測機は、デバイス基板１４の研磨後の状況をすぐ観察することができるように、研磨ヘッド３２の横に取付けたり、また研磨ヘッド３２の研磨テープ３４の裏側からデバイス基板１４を観察できる位置に取付けたりすることもできる。
例えば、計測機とデバイス基板１４との間は、流体（水等）で満たされた状況であったり、クリーンエアーで満たされている状況であったり、また透明な固形物で満たされている状況であったりする場合もあるが、エンドポイントで観察する計測機は、デバイス基板１４と計測機との間が気泡等で邪魔されないようにすることが好ましい。
この研磨時における研磨テープ３４の走行速度は、例えば１〜５０ｍｍ／ｍｉｎで、デバイス基板１４に対する研磨テープ３４の押圧荷重は、例えば５〜２０Ｎである。また、デバイス基板１４の回転速度は、１００〜４００ｒｐｍで、研磨テープ３４として、砥粒＃２０００以下（粒子径：９μｍ以上）のダイヤモンド粒子を固着したダイヤモンド粒子テープ（砥粒＃２０００以下のダイヤモンド粒子テープ）４４が使用される。
このように、デバイス基板１４の回転速度を１００〜４００ｒｐｍに設定し、研磨テープ３４として、砥粒＃２０００以下のダイヤモンド粒子テープ４４を使用するのは、以下の理由による。
すなわち、図３は、図２に示す研磨装置３０において、研磨テープ３４として砥粒＃２０００のダイヤモンド粒子テープを使用し、基板保持部で保持して回転させる回転速度をパラメータにして、ベアシリコンとＳｉＮ膜を研磨した時の研磨レートの比率（選択比）を調査した結果を示す。この図３より、回転速度を上げることによって、選択性（ベアシリの研磨レートとＳｉＮ膜の研磨レートの差）は大きくなり、回転速度を４００ｒｐｍ以下とすることで、ベアシリコンとＳｉＮ膜の選択比を約８以下に抑えられ、これによって、デバイス基板１４を１００〜４００ｒｐｍの回転速度で回転させながら、デバイス基板１４の外周部の堆積膜１２を研磨除去することで、デバイス基板１４内に堆積膜１２のバラツキあっても、シリコン（ベアシリコン）１０をあまり研磨することなく、堆積膜１２を完全に除去できることが判る。
また、図４（ａ）は、デバイス基板１４を７００ｒｐｍで回転させながら、デバイス基板１４の外周部（約４ｍｍ）を研磨した時における、図５に示す、ノッチ部、ノッチ部から反時計方向に９０°，１８０°及び２７０°回転した位置における研磨量を示す。図４（ｂ）は、デバイス基板１４を１００ｒｐｍで回転させながら、デバイス基板１４の外周部（約４ｍｍ）を研磨した時における、図５に示す、ノッチ部、ノッチ部から反時計方向に９０°，１８０°及び２７０°回転した位置における研磨量を示す。この図４から、デバイス基板１４を７００ｒｐｍで回転させながらデバイス基板１４の外周部の堆積膜を研磨すると、デバイス基板１４の円周方向における堆積膜の膜厚のバラツキにより研磨量にバラツキが出やすいが、デバイス基板１４を１００ｒｐｍで回転させながらデバイス基板１４の外周部の堆積膜を研磨することで、研磨量にバラツキが生じることが抑えられることが判る。
なお、前述の図３及び図４の結果から得られる最適な研磨プロセスは、この実施形態における配線１８、シリコン層１６、チッ化膜（ＳｉＮ膜）１９及び酸化膜２０の各層からなる堆積膜１２においても、それらの硬度（特に酸化膜２０）がチッ化膜（ＳｉＮ膜）１９に近いので適用できる。
図６は、図２に示す研磨装置３０において、基板保持部の回転速度を１００ｒｐｍに設定し、研磨テープ３４をパラメータにして、ベアシリコンとＳｉＮ膜の研磨レートの比率（選択比）を調査した結果を示す。図６から、研磨テープ３４として砥粒＃２０００以下のダイヤモンド粒子テープを使用することで、ベアシリとＳｉＮ膜の選択比を約９以下に抑えられ、堆積膜１２を除去した時にシリコン１０を深く研磨しなくて済むが、砥粒＃４０００（粒子径：３μｍ）のダイヤモンド粒子テープを使用すると、シリコンとＳｉＮ膜の選択性が強く出てしまい、堆積膜を全て除去した時に、同一のデバイス基板の円周方向に沿った場所により、シリコンが大きく研磨されてしまうことがあり、このため、砥粒＃２０００以下のダイヤモンド粒子テープが堆積膜除去に最適であることが判る。
次に、図１（ｃ）に示すように、デバイス基板１４の外周部に位置する堆積膜１２を除去することで露出したデバイス基板１４の外周部のシリコン１０を所定の堀込み深さＤ、例えば３０μｍ（Ｄ≒３０μｍ）程度堀込む。この堀込み深さＤは、例えば１０〜３００μｍである、このシリコン１０の研削（研磨）を、例えば図７に示す研磨装置５０を用いて行う。この研磨装置５０の図２に示す研磨装置３０と異なる点は、研磨テープ３４として、砥粒＃４０００〜＃２００００（粒子径：３〜０．２μｍ）のダイヤモンド粒子を固着したダイヤモンド粒子テープ（砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ）５２を使用している点である。なお、図７に示す研磨装置５０において、図２に示す研磨装置３０と同一または相当する部材には同一符号を付して重複した説明を省略する。
この研磨装置５０を用いて、デバイス基板１４の外周部の堆積膜１２を除去することによって露出したシリコン１０を研削（研磨）する時には、表面（デバイス形成面）を上向きにしてデバイス基板１４を基板保持部で保持して回転させながら、研磨を開始したい位置に研磨ヘッド３２を移動させる。そして、研磨テープ３４（砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ５２）を一定の速度で走行させながら、押圧パッド３８を下降させ、設定した一定圧力で押圧パッド３８を介して研磨テープ３４をデバイス基板１４に押圧し、研磨ヘッド３２をデバイス基板１４の端部まで移動させる。これにより、研磨距離を任意に変更することができる。そして、デバイス基板１４の外周部に位置するシリコン５０を所定の堀込み深さＤ、例えば３０μｍ（Ｄ≒３０μｍ）程度掘込んだ時に、この研磨作業を終了する。この研磨時に、純水等でデバイス基板１４をウェットな環境にすることで、デバイス基板１４の表面（デバイス形成面）をゴミから保護することができる。
この研磨時における研磨テープ３４の走行速度は、例えば１〜５０ｍｍ／ｍｉｎで、デバイス基板１４に対する研磨テープ３４の押圧荷重は、例えば５〜２０Ｎである。また、デバイス基板１４の回転速度は、５００ｒｐｍ以上である。
なお、研磨初めの段階で、研磨ヘッド３２を移動させることなく、停止している状況にすることで、研磨開始部における研磨形状をコントロールすることができる。更に、研磨しながら研磨ヘッド３２をデバイス基板１４の端部側に移動させることで、広範囲に研磨できるが、デバイス基板１４の周縁部の一部を多く研磨したい時は、研磨ヘッド３２の移動を停止させてもよく、また、あまり研磨しなくても良い場合は、研磨ヘッド３２の移動速度を途中で変えるようにしてもよい。
前述のように、デバイス基板１４の回転速度を１００〜４００ｒｐｍに設定し、研磨テープ３４として、砥粒＃２０００以下のダイヤモンド粒子テープ４４を使用して堆積膜１２の除去（研磨）を行うが、デバイス基板１４の回転速度を４００ｒｐｍ以上に設定し、研磨テープ３４として、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ５２を使用してシリコン１０の研削（研磨）を行うのは以下の理由による。
すなわち、前述のように、デバイス基板１４の回転速度を５００ｒｐｍ以上、例えば７００ｒｐｍに設定して研磨を行うと、選択性（ベアシリの研磨レートとＳｉＮ膜の研磨レートの差）は大きくなり、ベアシリコンとＳｉＮ膜の選択比は、例えば約３０となる（図３参照）が、堆積膜１２がない状態では、この選択比が高くても問題はなく、このように、デバイス基板１４の回転速度を５００ｒｐｍ以上とすることで、シリコン１０をより高速で研削（研磨）することができる。
同様に、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ５２、例えば砥粒＃４０００（粒子径０．２μｍ）のダイヤモンド粒子テープを使用して研磨を行うと、ベアシリコンとＳｉＮ膜の選択比は、例えば約３５となる（図６参照）が、堆積膜１２がない状態では、この選択比が高くても問題はなく、このように、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ５２を使用することで、シリコン１０をより高速で研削（研磨）することができる。しかも、シリコン研削によって、被研磨面のダメージ層や破砕層を除去したり、被研磨面の表面粗さを制御したりすることが可能になる。
なお、堆積膜１２の最表面が酸化膜である場合、ダイヤモンド粒子テープの代わりに、酸化膜に対する選択性が高く、酸化膜のみを研磨可能なセリア粒子テープを使用して研磨を行い、推積膜を全て除去した後に、ダイヤモンド粒子テープを用いてシリコンを一定量掘り込むようにしてもよい。この場合、ダイヤモンド粒子を使用しないようにして、コストが安くし、しかも最初のセリア粒子テープで酸化膜のみを研磨するようにして、研磨量をより正確に制御することができる。
次に、図８（ａ）に示すように、デバイス基板（シリコン基板）１４の表面に支持基板（シリコン基板）６０を、例えば熱処理によって貼合せる。そして、図８（ｂ）に示すように、デバイス基板１４が、前述の堀込み深さＤより小さい所定の厚さＴ（Ｔ＜Ｄ）となるまで、デバイス基板１４の裏面側のシリコン１０を削り取る（バックグラインディング）。
次に、図８（ｃ）に示すように、デバイス基板１４が支持基板６０から剥がれて割れてしまうことを防止するため、デバイス基板１４の外周端面の一部を研磨しながら、支持基板６０の外周部に面取り部６２を形成する。この面取り部６２の形成を、例えば研磨テープ３４として、砥粒＃４０００〜＃２００００（粒子径：３〜０．２μｍ）のダイヤモンド粒子テープ５２を使用した、前述の図６の示す研磨装置５０を使用し、２枚のシリコン基板１４，６０を貼合せた基板を、例えば５００ｒｐｍ以上の回転速度で回転させながら行う。この場合、前述のように、シリコンとＳｉＮ等との選択比が問題となることはないため、支持基板６０のシリコンをより高速で研削（研磨）し、しかも、シリコン研削によって、被研磨面（面取り部）のダメージ層や破砕層を除去したり、被研磨面の表面粗さを制御したりすることが可能になる。
このように支持基板６０の外周部に面取り部６２を形成した後、必要に応じて、研磨テープ３４として、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ５２の代わりに、例えばセリア粒子テープを使用した、図７に示す研磨装置５０を使用して、面取り部６２の仕上げ研磨を行い、これによって、被研磨面の粗さを研磨痕が極力ないミラー状況にする。このように、仕上げ研磨を行うことで、例えばレジストが残って後工程に影響を及ぼすことを防止することができる。
上記実施形態にあっては、２枚のシリコン基板を張合せる前に、下記のナイフエッジになる部分を予め除去し（先トリミング）、しかる後、支持基板の外周部に面取り部を形成する（後トリミング）ようにした例を示しているが、２枚のシリコン基板を張合せた後、ナイフエッジになった状況で、該ナイフエッジを研磨除去し、しかる後、支持基板の外周部に面取り部を形成する（後トリミング）ようにしても良い。以下、この後トリミングのみを行うようにした例について説明する。
先ず、図９（ａ）に示すように、シリコン１０の表面に堆積膜１２を形成したデバイス基板（シリコン基板）１４の表面に支持基板（シリコン基板）６０を貼合せる。次に、図９（ｂ）に示すように、デバイス基板１４が所定の厚さとなるまで、デバイス基板１４の裏面側のシリコン１０を削り取る（バックグラインディング）。このように、デバイス基板１４が所定の厚さとなるまでデバイス基板１４の裏面側のシリコン１０を削り取ると、デバイス基板１４の外周部には、支持基板６０と接合されることなく、外方にナイフ状に突出するナイフエッジ１４ａが形成される。
次に、図９（ｃ）に示すように、デバイス基板１４の外周部に形成されたナイフエッジ１４ａを除去する。このナイフエッジ１４ａの除去を、前述の図２に示す研磨装置３０を使用し、前述のシリコン基板１４の外周部に位置する堆積膜１２を除去する時とほぼ同様な方法に行う。つまり、図１０に示すように、デバイス基板１４を上向きにして、貼合せ基板を基板保持部で保持して回転させながら、研磨を開始したい位置に研磨ヘッド３２を移動させる。そして、研磨テープ３４を一定の速度で走行させながら、押圧パッド３８を下降させ、設定した一定圧力で押圧パッド３８を介して研磨テープ３４をデバイス基板１４に押圧し、研磨ヘッド３２をデバイス基板１４の端部まで移動させる。
この研磨終了の判断は、前述とほぼ同様に、研磨装置３０に搭載した、例えば、光学計測（ＣＣＤによる色判別、レーザー光、白色光）、マイクロ波、超音波、交番磁界信号等による計測を行う計測機、またはデバイス基板１４を保持して回転させる基板保持部の回転トルクを検知するトルク検知器を有するエンドポイント検知システムで行うことができる。
この研磨時における研磨テープ３４の走行速度は、例えば１〜５０ｍｍ／ｍｉｎで、デバイス基板１４に対する研磨テープ３４の押圧荷重は、例えば５〜２０Ｎである。また、デバイス基板１４の回転速度は、１００〜４００ｒｐｍで、研磨テープ３４として、砥粒＃２０００以下（粒子径：９μｍ以上）のダイヤモンド粒子を固着したダイヤモンド粒子テープ（砥粒＃２０００以下のダイヤモンド粒子テープ）４４が使用される。
次に、前述の図８（ｃ）に示すように、デバイス基板１４が支持基板６０から剥がれて割れてしまうことを防止するため、前述と同様に、デバイス基板１４の外周端面の一部を研磨しながら、支持基板６０の外周部に面取り部６２を形成する。この面取り部６２の形成を、例えば研磨テープ２６として、砥粒＃４０００〜＃２００００（粒子径：３〜０．２μｍ）のダイヤモンド粒子テープ５２を使用した、前述の図７の示す研磨装置５０を使用し、２枚のシリコン基板１４，６０を貼合せた基板を、例えば５００ｒｐｍ以上の回転速度で回転させながら行う。
このように支持基板６０の外周部に面取り部６２を形成した後、必要に応じて、研磨テープ２６として、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ５２の代わりに、例えばセリア粒子テープを使用した、図７に示す研磨装置５０を使用して、面取り部６２の仕上げ研磨を行い、これによって、被研磨面の粗さを研磨痕が極力ないミラー状況にする。
なお、貼合せを行う前のデバイスが形成されているデバイス基板の外周部を研磨する際、粗い研磨テープで研磨を行うがパターン及び酸化膜等配線層の研磨終了を判断する手法として、光学計測（ＣＣＤによる色判別、レーザー光、白色光）、マイクロ波、超音波、交番磁界信号等による計測、ウェーハ回転トルクを観察して差を判断する手法等でエンドポイントシステムを搭載させることも可能である。
これまで本発明の一実施形態について説明したが、本発明は上述の実施形態に限定されず、その技術的思想の範囲内において種々異なる形態にて実施されてよいことは言うまでもない。
１０ シリコン（ベアシリコン）
１２ 堆積膜
１４ シリコン基板（デバイス基板）
１４ａ ナイフエッジ
１８ デバイス配線
１９ チッ化膜（ＳｉＮ膜）
２０ 酸化膜
３０ 研磨装置
３２ 研磨ヘッド
３４ 研磨テープ
３８ 押圧パッド
４４ 砥粒＃２０００以下のダイヤモンド粒子テープ
５０ 研磨装置
５２ 砥粒＃４０００〜＃２００００のダイヤモンド粒子テープ
６０ シリコン基板（支持基板）
６２ 面取り部

Claims (7)

  1. シリコンの表面に堆積膜を堆積させたデバイス基板を第１回転速度で回転させながら、該デバイス基板の外周部に第１研磨テープを押圧してデバイス基板の外周部に位置する堆積膜を除去し、
    デバイス基板を第２回転速度で回転させながら、前記堆積膜を除去することで露出したデバイス基板外周部のシリコンに第２研磨テープを押圧して該シリコンを所定の深さまで研削し、
    前記第１回転速度は１００〜４００ｒｐｍで、前記第２回転速度は５００ｒｐｍ以上であり、
    前記堆積膜を除去しているときの前記シリコンと前記堆積膜の研磨レートの比率は８以下であることを特徴とする半導体装置の製造方法。
  2. 前記第１研磨テープは、砥粒＃２０００以下のダイヤモンド粒子テープまたはセリア粒子テープで、前記第２研磨テープは、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープであることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記シリコンを所定の深さまで研削したデバイス基板の表面に支持基板を貼合せ、
    前記デバイス基板が所定の厚さになるまで該デバイス基板の裏面シリコンを削り取った後、
    前記貼合せた基板を第３回転速度で回転させながら、前記支持基板の外周部に第３研磨テープを押圧して前記支持基板の外周部に位置するシリコンを所定の深さまで研削して面取り部を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記支持基板の外周部に面取り部を形成した後、前記貼合せた基板を第４回転速度で回転させながら、前記面取り部に第４研磨テープを押圧して該面取り部の仕上げ研磨を行うことを特徴とする請求項３記載の半導体装置の製造方法。
  5. シリコンの表面に堆積膜を形成したデバイス基板の該表面に支持基板を貼合せ、
    前記デバイス基板が所定の厚さになるまで該デバイス基板の裏面シリコンを削り取り、
    前記貼合せた基板を第１回転速度で回転させながら、前記デバイス基板の外周部に第１研磨テープを押圧してデバイス基板の外周部に位置する堆積膜を除去し、
    前記貼合せた基板を第２回転速度で回転させながら、前記支持基板の外周部に第２研磨テープを押圧し支持基板の外周部に位置するシリコンを所定の深さまで研削して面取り部を形成し、
    前記第１回転速度は１００〜４００ｒｐｍで、前記第２回転速度は５００ｒｐｍ以上であり、
    前記堆積膜を除去しているときの前記シリコンと前記堆積膜の研磨レートの比率は８以下であることを特徴とする半導体装置の製造方法。
  6. 前記第１研磨テープは、砥粒＃２０００以下のダイヤモンド粒子テープまたはセリア粒子テープで、前記第２研磨テープは、砥粒＃４０００〜＃２００００のダイヤモンド粒子テープであることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記支持基板の外周部に面取り部を形成した後、前記貼合せた基板を第３回転速度で回転させながら、前記面取り部に第３研磨テープを押圧して該面取り部の仕上げ研磨を行うことを特徴とする請求項５または６に記載の半導体装置の製造方法。
JP2010036114A 2010-02-22 2010-02-22 半導体装置の製造方法 Active JP5571409B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010036114A JP5571409B2 (ja) 2010-02-22 2010-02-22 半導体装置の製造方法
US13/027,551 US8445360B2 (en) 2010-02-22 2011-02-15 Method for manufacturing semiconductor device
US13/868,500 US8748289B2 (en) 2010-02-22 2013-04-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010036114A JP5571409B2 (ja) 2010-02-22 2010-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011171647A JP2011171647A (ja) 2011-09-01
JP5571409B2 true JP5571409B2 (ja) 2014-08-13

Family

ID=44476863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010036114A Active JP5571409B2 (ja) 2010-02-22 2010-02-22 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US8445360B2 (ja)
JP (1) JP5571409B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011224680A (ja) * 2010-04-16 2011-11-10 Ebara Corp 研磨方法及び研磨装置
US9457447B2 (en) * 2011-03-28 2016-10-04 Ebara Corporation Polishing apparatus and polishing method
US9492910B2 (en) 2012-07-25 2016-11-15 Ebara Corporation Polishing method
JP6049340B2 (ja) 2012-07-25 2016-12-21 株式会社荏原製作所 研磨フィルムの製造方法、研磨フィルム
JP2016046341A (ja) * 2014-08-21 2016-04-04 株式会社荏原製作所 研磨方法
JP5992270B2 (ja) * 2012-09-12 2016-09-14 株式会社ディスコ 研削装置
TWI680031B (zh) 2012-09-24 2019-12-21 日商荏原製作所股份有限公司 研磨方法及研磨裝置
JP6013849B2 (ja) * 2012-09-24 2016-10-25 株式会社荏原製作所 研磨方法
JP5889760B2 (ja) * 2012-09-24 2016-03-22 株式会社荏原製作所 基板の研磨異常検出方法および研磨装置
JP6100541B2 (ja) * 2013-01-30 2017-03-22 株式会社荏原製作所 研磨方法
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
JP5921473B2 (ja) * 2013-03-21 2016-05-24 株式会社東芝 半導体装置の製造方法
JP6107450B2 (ja) * 2013-06-12 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9013039B2 (en) * 2013-08-05 2015-04-21 Globalfoundries Inc. Wafer support system for 3D packaging
US10249518B2 (en) * 2015-03-04 2019-04-02 Toshiba Memory Corporation Polishing device and polishing method
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
WO2019013042A1 (ja) * 2017-07-12 2019-01-17 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
CN108054107B (zh) * 2017-12-01 2019-07-02 武汉新芯集成电路制造有限公司 一种基于预修整工艺的晶圆键合方法
JP6879223B2 (ja) * 2018-01-18 2021-06-02 株式会社Sumco 貼り合わせウェーハの製造方法
US11450578B2 (en) * 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system and substrate processing method
US11088142B2 (en) 2019-12-26 2021-08-10 Micron Technology, Inc. Integrated assemblies having voids along regions of gates, and methods of forming conductive structures
CN112373077B (zh) * 2020-10-22 2022-05-06 江苏南锦电子材料有限公司 一种电磁屏蔽导热胶带的组装方法
FR3142040A1 (fr) * 2022-11-16 2024-05-17 Stmicroelectronics (Crolles 2) Sas Assemblage de plaques de circuits intégrés

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0485827A (ja) * 1990-07-26 1992-03-18 Fujitsu Ltd 半導体装置の製造方法
JPH04263425A (ja) * 1991-02-18 1992-09-18 Toshiba Corp 半導体基板の研削装置及び研削方法
JPH0897111A (ja) * 1994-09-26 1996-04-12 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
JPH08192360A (ja) 1995-01-13 1996-07-30 Kobe Steel Ltd テープ研磨装置
JPH09186234A (ja) * 1995-12-27 1997-07-15 Sony Corp 半導体装置の製造方法およびその製造装置
US5868857A (en) * 1996-12-30 1999-02-09 Intel Corporation Rotating belt wafer edge cleaning apparatus
US6140254A (en) * 1998-09-18 2000-10-31 Alliedsignal Inc. Edge bead removal for nanoporous dielectric silica coatings
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2002313757A (ja) * 2001-04-17 2002-10-25 Hitachi Ltd 半導体集積回路装置の製造方法
JP3778436B2 (ja) 2002-03-05 2006-05-24 有限会社フィルブリッジ ウェーハ研磨装置
JP4263425B2 (ja) 2002-05-01 2009-05-13 高園産業株式会社 薬剤分配装置
JP2004200305A (ja) * 2002-12-17 2004-07-15 Toshiba Ceramics Co Ltd 径６インチ以上のｓｏｉウェーハの製造方法
JP4041107B2 (ja) * 2004-09-22 2008-01-30 株式会社東芝 研磨方法
JP2007005661A (ja) 2005-06-24 2007-01-11 Ses Co Ltd ベベル研磨方法及びベベル研磨装置
US7115023B1 (en) * 2005-06-29 2006-10-03 Lam Research Corporation Process tape for cleaning or processing the edge of a semiconductor wafer
JP3859682B1 (ja) * 2005-09-08 2006-12-20 東京応化工業株式会社 基板の薄板化方法及び回路素子の製造方法
JP4745038B2 (ja) * 2005-11-30 2011-08-10 株式会社東芝 周縁部処理方法及び半導体装置の製造方法
JP4374038B2 (ja) 2007-04-11 2009-12-02 株式会社東芝 基板処理方法
JP2008306179A (ja) * 2007-05-21 2008-12-18 Applied Materials Inc バッキングパッドを使用して基板の両面の縁部から膜及び薄片を除去する方法及び装置
JP5274993B2 (ja) * 2007-12-03 2013-08-28 株式会社荏原製作所 研磨装置
JP5393039B2 (ja) * 2008-03-06 2014-01-22 株式会社荏原製作所 研磨装置
JP5347288B2 (ja) * 2008-03-17 2013-11-20 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP2010162624A (ja) 2009-01-13 2010-07-29 Ebara Corp 研磨装置および研磨方法
KR101752901B1 (ko) * 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법

Also Published As

Publication number Publication date
JP2011171647A (ja) 2011-09-01
US20110207294A1 (en) 2011-08-25
US8748289B2 (en) 2014-06-10
US8445360B2 (en) 2013-05-21
US20130237033A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5571409B2 (ja) 半導体装置の製造方法
US7250368B2 (en) Semiconductor wafer manufacturing method and wafer
US6214704B1 (en) Method of processing semiconductor wafers to build in back surface damage
JP4732423B2 (ja) 炭化珪素半導体装置の製造方法
JPH08227867A (ja) 研磨方法および研磨装置
JP2001196334A (ja) 多数の半導体ウェーハの製造法
JP2018101698A (ja) シリコンウェーハの研磨方法およびシリコンウェーハの製造方法
JP2000031099A (ja) 半導体ウエーハの製造方法
JP2011029355A (ja) レーザマーク付き半導体ウェーハの製造方法
JP3924641B2 (ja) 半導体ウェーハの製造方法
JP2010021394A (ja) 半導体ウェーハの製造方法
KR20150080547A (ko) SiC 기판의 제조 방법
TWI804670B (zh) 半導體裝置的製造方法和製造裝置
TWI714591B (zh) 用於處理具有多晶磨光之半導體晶圓之方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
KR101767059B1 (ko) 화학 기계적 기판 연마장치
JP6042662B2 (ja) ウェーハの加工方法
JP5040814B2 (ja) 炭化珪素半導体装置の製造方法
JP5912310B2 (ja) ウェーハの加工方法
JP4210134B2 (ja) ウエーハ研磨治具及びその製造方法
JPH04284629A (ja) 半導体基板の製造方法
JPH1131670A (ja) 半導体基板の製造方法
WO1999031723A1 (en) Method of improving the flatness of polished semiconductor wafers
JP2022028781A (ja) 亀裂進展装置及び亀裂進展方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140626

R150 Certificate of patent or registration of utility model

Ref document number: 5571409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250