JP5552247B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP5552247B2 JP5552247B2 JP2009075840A JP2009075840A JP5552247B2 JP 5552247 B2 JP5552247 B2 JP 5552247B2 JP 2009075840 A JP2009075840 A JP 2009075840A JP 2009075840 A JP2009075840 A JP 2009075840A JP 5552247 B2 JP5552247 B2 JP 5552247B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- insulating film
- liquid crystal
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010408 film Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 241001316062 Labeo victorianus Species 0.000 claims 1
- 230000005611 electricity Effects 0.000 description 14
- 230000003068 static effect Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Description
S」という。)モードの液晶表示装置及びその製造方法に関し、特に、信号線と走査線と
の短絡を抑制したFFSモードの液晶表示装置及びその製造方法に関する。
対の電極を備えたFFSモードの液晶表示装置が知られている。このFFSモードの液晶
表示装置は、液晶層に電界を印加するための画素電極と共通電極をそれぞれ絶縁膜を介し
て異なる層に配置したものであり、広視野角かつ高コントラストであり、さらに低電圧駆
動ができると共により高透過率であるため明るい表示が可能となるという特徴を備えてい
る。加えて、FFSモードの液晶表示装置は、平面視で画素電極と共通電極との重畳面積
が大きいために、より大きな保持容量が副次的に生じ、別途補助容量電極を設ける必要が
なくなるという長所も存在している。
分解による有機金属化学蒸着法などにより製造されており、このようなFFSモードの液
晶表示装置では、信号線がコモン配線と交差する位置に積層による段差が生じ、段差の側
面領域の膜厚が薄くなることで絶縁耐圧が低下しやすく、断線故障ないし短絡故障が時折
り見受けられた。従来のFFSモードの液晶表示装置では、走査線の表面はゲート絶縁膜
で被覆されており、ゲート絶縁膜の表面には信号線が形成されており、さらに、走査線及
び信号線の交差部近傍にはスイッチング素子としての薄膜トランジスタTFT(Thin Fil
m Transistor)が形成されている。そのため、製造時には、ゲート絶縁膜表面の全面に例
えばアモルファスシリコン(a−Si)層及びn+a−Si層を成膜した後、フォトリソ
グラフィー法によってTFT形成用の半導体層をパターニングしている。このとき、a−
Si層及びn+a−Si層に対してフォトリソグラフィー法を適用してパターニングする
前に純水による洗浄工程があるが、純水とn+a−Si層との間で静電気が発生するため
、この静電気によってn+a−Si層と走査線との間でスパークが発生し、n+a−Si
層と下電極との間のゲート絶縁膜に絶縁破壊が生じることがある。
と、段差の周囲の平坦部分での膜厚の比率をステップカバレッジといい、段差の周囲の平
坦部分での膜厚をA、段差の側面領域での膜厚をBとするとき、ステップカバレッジはB
/Aと表される。この値が1より大きいほどカバレッジ性がよく、1より小さいほど段差
の周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が薄くなり、段差の側面領域
に微細な穴やクラックが生じやすくカバレッジ性が悪い。
及びドレイン電極等をパターニングすると、ソースレイヤーがゲート絶縁膜の破壊された
箇所に進入しているので、信号線と走査線とが短絡してしまい、線欠陥として表れること
がある。このような現象が生じる原因は、走査線と信号線との間に形成される段差が大き
く、しかも、走査線と信号線を被覆しているゲート絶縁膜のステップカバレッジが悪いた
め、走査線と信号線の側面を被覆しているゲート絶縁膜の厚さが薄くなってしまうためで
ある。
防止したアクティブマトリクス基板の発明が開示されている。すなわち、下記特許文献1
に開示され得いる発明では、ゲート電極とソース電極を重ねて形成する際に、ステップカ
バレッジの影響を受けて絶縁性の弱くなっているゲート絶縁膜のテーパー部分にはソース
電極を形成せず、ソース電極とソース電極とが重なることのないような構造としている。
このような構造とすることで、絶縁性の低下したテーパー領域のゲート電極の端部のゲー
ト絶縁膜へ局所的に電界が印加されることを防ぐことができ、外部からの静電気によるゲ
ート絶縁膜の破壊を防止することができるとしている。
ース電極についての短絡を防止することはできるが、基板上にマトリクス状に形成された
走査線と信号線とでは、これらが交差する場所では必ずステップカバレッジの悪い段差部
が形成されてしまうため、ゲート絶縁膜の薄い部分が形成されてしまう。
する部分での信号線の断線故障や信号線及び走査線間の静電気による短絡故障を抑制する
方法も考えられる。しかし、ゲート絶縁膜のステップカバレッジの悪い部分、特に信号線
と走査線が交差する四隅の部分は必ず段差が形成されてしまうこととなる。そのため、走
査線と信号線の交差する部分の間に、ただ導電性材料層を設けただけでは走査線上のゲー
ト絶縁膜の静電破壊を防ぐことはできず、走査線と信号線との短絡を抑制することは困難
である。
果、走査線上に形成される導電性材料層を幅広く形成し、スパーク発生場所を信号線から
遠ざけることによって走査線と信号線間の短絡を抑制することができることを見出し、本
発明を完成するに至ったものである。すなわち、本発明の目的は、走査線と信号線間の短
絡を防ぎ、線欠陥の発生を解消し、信頼性の高い液晶表示装置を提供することにある。
ることにある。
ち、一方の基板上には、平行に設けられた複数の走査線及びコモン配線と、前記走査線、
コモン配線及び前記一方の基板を被覆する第1の絶縁膜と、前記走査線及び前記コモン配
線と交差する方向に、前記第1の絶縁膜上に設けられた複数の信号線と、前記走査線及び
前記信号線の交差部近傍に設けられた薄膜トランジスタと、前記第1の絶縁膜の下に形成
されているとともに前記コモン配線に接続された下電極と、前記薄膜トランジスタと、前
記信号線と、前記第1の絶縁膜との表面に形成された第2の絶縁膜と、前記第2の絶縁膜
上に平面視で前記下電極と重畳するように形成され、スリットを有する上電極と、を備え
、前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域
と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、前記下
電極は、前記隣接する画素間の前記コモン配線の表面を覆っており、前記走査線と信号線
との交差部における前記走査線の表面には、前記下電極と同組成の導電性材料層が形成さ
れており、前記導電性材料層は、前記信号線の側面端部から10μm以上の位置まで延設
されていることを特徴とする。
行に設けられた複数の走査線及びコモン配線と、前記走査線、コモン配線及び前記一方の
基板を被覆する第1の絶縁膜と、前記走査線及び前記コモン配線と交差する方向に、前記
第1の絶縁膜上に設けられた複数の信号線と、前記走査線及び前記信号線の交差部近傍に
設けられた薄膜トランジスタと、前記第1の絶縁膜の下に形成されているとともに前記コ
モン配線に接続された下電極と、前記薄膜トランジスタと、前記信号線と、前記第1の絶
縁膜との表面に形成された第2の絶縁膜と、前記第2の絶縁膜上に平面視で前記下電極と
重畳するように形成され、スリットを有する上電極とを備えている。それによって本発明
の液晶表示装置はFFSモードの液晶表示装置として作動する。ここでは、下電極が共通
電極として作動し、上電極が画素電極として作動する。
には、信号線及び走査線の幅よりも幅広であり、下電極と同組成の導電性材料層が形成さ
れており、この導電性材料層は、信号線の側面端部から10μm以上の位置まで延設され
ている。この導電性材料層は、本来信号線が走査線と交差する位置での段差をなだらかに
して信号線の線切れが生じ難くするために形成されるものである。
、走査線上の導電性材料層との間にスパークが発生して第1の絶縁膜が絶縁破壊されて傷
が形成されたとしても、その傷は第1の絶縁膜の上層に形成される信号線とは10μm以
上離間した位置に形成される。走査線の上層に形成される導電性材料層は信号線の側面端
部から10μm以上の位置まで延設されていれば、走査線の線幅のバラツキや製造時のパ
ターンズレ等を考慮しても、第1の絶縁膜に形成される傷との距離を十分確保することが
でき、信号線と走査線の短絡を十分に抑制することができるようになり、線欠陥の少ない
液晶表示装置を提供することができるようになる。なお、導電性材料層が信号線の側面端
部から延設されている長さが10μm未満であると、走査線と信号線との間に短絡が生じ
易くなるので好ましくない。
ので、下電極の形成と同時に導電性材料層を形成することができるため、特別な材料及び
新たな製造工程を設ける必要がなくなる。また、本発明の液晶表示装置では、下電極は隣
接する下電極間のコモン配線の表面を覆うようにしている。通常、下電極は複数の前記走
査線及び信号線で区画された領域毎に形成されていればよいものであるが、隣接する下電
極間のコモン配線の表面をも覆うようにすると、コモン配線と交差する部分で信号線の両
側に位置する第1の絶縁膜に段差が生じないので、この位置においても洗浄時の静電気に
よる第1の絶縁膜の絶縁破壊を抑制することができるようになる。
前記信号線と走査線の交差部上に形成される導電性材料層は前記ダミー画素に形成されて
いることが好ましい。
域である。しかし、ダミー画素が形成されていることにより、表示領域の各層の膜厚とダ
ミー画素の各層の膜厚とを同一とすることができるため、表示領域の周辺部の画素の表示
画質が非表示領域と隣接していることによる悪影響を受けることが少なくなる。また、ダ
ミー画素は、表示領域周辺に形成されているため、外部からの静電気等のストレスを吸収
することができるので、表示領域内の画素に欠陥が発生することを抑制できる。そのため
、本発明の液晶表示装置によれば、ダミー画素においても信号線とコモン配線との間の短
絡を抑制することができるから、ダミー画素が正常に機能することで表示領域内の表示画
素の欠陥の発生を抑制した信頼性の高い液晶表示装置を提供することができるようになる
。
9)の工程を含むことを特徴とする。
(1)透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲー
ト電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする
工程、
(2)前記(1)の工程で得られた基板の表面全体に亘って透明導電性層を被覆した後エ
ッチングすることにより、各画素に対応する位置に前記コモン配線と電気的に接続された
下電極を形成すると共に、前記下電極間のコモン配線の表面に前記透明導電性材料層を形
成し、更に、前記走査線と以降の工程で形成予定の信号線とが交差する位置に透明導電性
材料層を、前記信号線及び前記走査線の幅よりも幅広であり、前記信号線の側面端部から
110μm以上の位置まで延設されるようにパターニングする工程、
(3)前記(2)の工程で得られた基板の表面全体に亘って第1の絶縁膜を被覆する工程
、
(4)前記第1の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによ
りゲート電極部分に対応する位置に半導体層をパターニングする工程、
(5)前記(4)の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチング
することにより、前記走査線及びコモン配線と交差する方向に信号線を設けるとともに、
それぞれの画素毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパタ
ーニングする工程、
(6)前記(5)の工程で得られた基板の表面全体に亘って第2の絶縁膜を被覆する工程
、
(7)前記それぞれの画素のドレイン電極上に位置する前記第2の絶縁膜にコンタクトホ
ールをパターニングする程、
(8)前記(7)の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッ
チングすることにより各画素に複数のスリットを有する上電極をパターニングするともに
、前記上電極とドレイン電極とを電気的に導通させる工程、
(9)前記(8)の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間
に液晶を封入する工程。
ことができる。
発明の技術思想を具体化するための液晶表示装置としてFFSモードの液晶表示装置を例
示するものであって、本発明をこのFFSモードの液晶表示装置に特定することを意図す
るものではなく、特許請求の範囲に含まれるその他の実施形態のものにも等しく適応し得
るものである。なお、この明細書における説明のために用いられた各図面においては、各
層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異な
らせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。
。本実施形態に係る液晶表示装置10は、図1に示すように、アレイ基板AR及びカラー
フィルター基板CFと、両基板AR、CFを貼り合わせるシール材25と、アレイ基板A
R、カラーフィルター基板CF及びシール材25により囲まれた領域に液晶(図示省略)
が液晶注入口27から注入され液晶注入口27が封止材28で封止された構成、いわゆる
COG(Chip On Glass)型の液晶表示装置である。この液晶表示装置10においては、
シール材25により囲まれた領域が表示領域26を形成しており、この表示領域26の周
囲に設けられる画像が認識されない領域が液晶表示装置10の非表示領域29となる。
動用の各種配線等が形成されたものである。このアレイ基板ARはカラーフィルター基板
CFよりもその長手方向の長さが長く、両基板AR、CFを貼り合わせた際に外部に延在
する延在部11aが形成されるようになっており、この延在部11aには駆動信号を出力
するICチップあるいはLSI等からなるドライバーDrが設けられている。
表面全体に亘って、フォトリソグラフィー法あるいはエッチング法等によって、複数の走
査線12及び複数のコモン配線13が互いに平行になるように形成する(図2、図4A参
照)。なお、本発明にかかる液晶表示装置10では、開口率を向上させると共に表示画質
を向上させるため、コモン配線13を走査線12の一方側に寄せて配設している。
TO(Indium Thin Oxide)又はIZO(Indium Zink Oxide)等からなる透明導電性層を
被覆し、同じくフォトリソグラフィー法等によって下電極14を形成する(図4B参照)
。このとき、図2、図6A及び図6Bに示すように、導電性材料層14aが走査線12と
信号線17の交差部を覆うよう、画素領域から延在するように形成される。
ば窒化ケイ素層からなる第1の絶縁膜(ゲート絶縁膜)15を被覆する(図4C参照)。
覆した後、同じくフォトリソグラフィー法等によって、TFT形成領域にa−Si層及び
n+a−Si層からなる半導体層16を形成する(図4D、図4E参照)。この半導体層
16が形成されている位置の走査線12の領域がTFTのゲート電極Gを形成する。
同じくフォトリソグラフィー法等によって、信号線17及びドレイン電極Dを形成する(
図5A参照)。この信号線17のソース電極S部分及びドレイン電極D部分は、いずれも
半導体層16の表面に部分的に重なっている。
す工程では、半導体層16bを成膜した後、純水WTで洗浄する工程がある。従来例では
、走査線12上の第1の絶縁膜15は、図7A及び図8Aに示すように下電極と同材料で
形成した導電性材料層14bがエッジ部Eを有しており、その上層に第1の絶縁膜15を
形成しているため、第1の絶縁膜15の平坦部の厚さA'に比べ、エッジ部Eに形成され
た絶縁膜の厚さB'が薄くなり、ステップカバレッジ(B'/A')が悪くなっている。
縁膜の平坦部の膜厚Aの測定箇所は、段差最上部の平坦部中央、又は段差周囲の平坦部で
あることがのぞましく、側面領域の膜厚Bの測定箇所は該当段差部の最薄部とすることが
のぞましく、これにより正確にステップカバレッジ(B/A)の値を算出できる。
であるステップカバレッジ(B/A)の値は、1以上となるようにするとよい。そのよう
にすることで、側面領域の膜厚Bが平坦部の膜厚Aと比較して十分に厚く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっており、微細な穴やクラックが生じる
ことなく安定した金属膜や絶縁膜が成膜できる。このようにすることで、第1の絶縁膜に
十分な絶縁耐圧を付与することができるため、第1の絶縁膜の絶縁耐力を大きくすること
ができ、信号線とコモン配線との間の短絡をより抑制することができるので、より線欠陥
の発生が少ない液晶表示装置を提供することができる。ステップカバレッジ(B/A)の
値が1未満であると、側面領域の膜厚Bが平坦部の膜厚Aと比較して薄く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっておらず、微細な穴やクラックが生じ
るため、下電極と信号線との間の短絡が多くなるので好ましくない。
れる。そのため、純水WTによる洗浄中に純水とn+a−Si層16bとの間での摩擦に
より発生した静電気が、走査線12上に形成された導電性材料層14bとの間でスパーク
22を起し、導電性材料層14b上に薄く形成された第1の絶縁膜15が破壊されて傷2
3が形成される(図9B参照)。そして、この第1の絶縁膜15に傷23を残したまま図
5Aに示す工程に進むと、図9A、図9Bに示すように、ソースレイヤー形成時にソース
レイヤーが第1の絶縁膜15の破壊された傷23に進入するので、ソースレイヤーをエッ
チング処理して信号線17を形成しても、信号線17と走査線12とが短絡24してしま
うことが生じる。
と信号線17との交差する部分に下電極14と同材料で形成し、且つ信号線17の側面の
端部から幅X≧10μmとなるように幅広に形成する。従来例では、導電性材料層14b
が、図7A及び図9Aに示すように、信号線17から狭い幅X'<10μmしか離間してい
ないため、静電気により発生するスパーク22の位置が信号線17の近傍に生じ、スパー
ク22により第1の絶縁膜15に形成された傷23も信号線17の近傍に生じるので、走
査線12と信号線17とが短絡24(図9B参照)を起すおそれがある。
23が信号線17から幅X≧10μmだけ離間しているので、スパーク22が起きたとし
ても、傷23は信号線17から離間した位置に形成されるので、この傷23により信号線
17と走査線12が短絡24を起すのが抑制される。すなわち、本実施形態では、静電気
により第1の絶縁膜15に傷23が形成されたとしても、その傷23の形成には関係なく
、信号線17と走査線12間での短絡を抑制することができる。
拠を図10を用いて説明する。なお、図10は、走査線の表面に透明導電性材料からなる
層を形成し、その表面に窒化ケイ素からなるゲート絶縁膜を厚さ0.4μmに形成した試
料の計53個について、ゲート絶縁膜の表面針状プローブを走査させてスパークが発生し
た際の透明導電性材料の端部からの距離とその個数を表したものである。なお、針状プロ
ーブと走査線との間の印加電圧は1kVの直流電圧であり、針状プロー部は遠位から透明
導電性材料からなる層側に向けてゲート絶縁膜の表面を走査させて測定した。図10に示
す実験結果は、測定結果に基いて標準偏差を計算し、横軸に1μmステップで距離を、縦
軸にその個数を並べて表したものである。図10に示した結果から、走査線17の表面形
成された透明導電性材料14の側面端部からの距離は、10μm以上離間していればよい
ことが分かる。
ケイ素層からなる第2の絶縁膜18を被覆した後、ドレイン電極Dに対応する位置の第2
の絶縁膜18にコンタクトホール19を形成してドレイン電極Dの一部を露出させる(図
5B参照)。次いで、この表面全体に亘ってITO等からなる透明導電性層を被覆し、同
じくフォトリソグラフィー法等によって、図1に示したように、走査線12及び信号線1
7で囲まれた領域の第2の絶縁膜18上に、互いに平行に複数のスリット20を有する上
電極21を形成する(図5C参照)。このスリットを形成することによりフリンジフィー
ルド効果を発生させることができる。この上電極21はコンタクトホール19を介してド
レイン電極Dと電気的に接続されているため、画素電極として機能する。
ARが完成される。このようにして製造されたアレイ基板ARと別途製造されたカラーフ
ィルター基板CFとを対向させ、周囲をシール材25で貼り合わせて両基板間AR,CF
に形成された空間に液晶を封入することにより実施形態に係るFFSモードの液晶表示装
置10が得られる。なお、カラーフィルター基板CFの詳細な説明は省略したが、ガラス
等の透明基板の表面にカラーフィルター層、オーバーコート層及び配向膜がそれぞれ積層
されており、共通電極が設けられていない他は従来のTN(Twisted Nematic)方式の液
晶表示装置用のものと実質的に同一の構成を備えている。
中の洗浄時に静電気により第1の絶縁膜に傷が形成されても、その傷の位置と信号線を十
分離間することができるため、走査線と信号線との間での短絡を抑制することができ、信
頼性の高い液晶表示装置を提供することができる。
査線の表面形成される透明導電性材料をこのダミー画素に形成するとよい。ダミー画素は
静電気によって優先的に破壊されて表示領域内の画素に静電気の影響が及ばないようにす
る機能をも備えているため、ダミー画素が正常に機能していればより表示領域の画素に静
電気の影響が及ばないようにすることができ、より信頼性の高い液晶表示装置を提供する
ことができるようになる。
(共通電極) 14a、14b:導電性材料層 15:第1の絶縁膜(ゲート絶縁膜)
16:半導体層 17:信号線 18:第2の絶縁膜 19:コンタクトホール 20:
スリット 21:上電極 22:スパーク 23:傷 24:短絡部 E:エッジ部(側
面の端部) AR:アレイ基板
Claims (5)
- 液晶層を挟持した一対の基板のうち、一方の基板上には、
平行に設けられた複数の走査線及びコモン配線と、
前記走査線、コモン配線及び前記一方の基板を被覆する第1の絶縁膜と、
前記走査線及び前記コモン配線と交差する方向に、前記第1の絶縁膜上に設けられた複数の信号線と、
前記走査線及び前記信号線の交差部近傍に設けられた薄膜トランジスタと、
前記第1の絶縁膜の下に形成されているとともに前記コモン配線に接続された下電極と、
前記薄膜トランジスタと、前記信号線と、前記第1の絶縁膜との表面に形成された第2の絶縁膜と、
前記第2の絶縁膜上に平面視で前記下電極と重畳するように形成され、スリットを有する上電極と、
を備え、
前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、
前記下電極は、前記隣接する画素間の前記コモン配線の表面を覆っており、
前記走査線の表面のうち前記交差部近傍にのみ、前記下電極と同組成の導電性材料層が矩形状に形成されており、
前記導電性材料層の前記走査線が延設される方向と直交する方向の幅が前記走査線の幅よりも広く、前記導電性材料層の前記信号線が延設される方向と直交する方向の幅が前記信号線の幅よりも広く、前記導電性材料層の前記信号線が延設される方向と直交する方向の端部であるエッジ部が前記信号線の側面端部から10μm以上の位置にあることを特徴とする液晶表示装置。 - 前記エッジ部が、前記走査線が延設される方向において前記信号線と当該信号線に隣り合う信号線との間にある、ことを特徴とする請求項1記載の液晶表示装置。
- 前記非表示領域は、ダミー画素が形成され、前記信号線と走査線の交差部上に形成される導電性材料層は前記ダミー画素に形成されていることを特徴とする請求項1又は2に記載の液晶表示装置。
- 以下の(1)〜(9)の工程を含むことを特徴とする液晶表示装置の製造方法。
(1)透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲート電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする工程、
(2)前記(1)の工程で得られた基板の表面全体に亘って透明導電性層を被覆した後エッチングすることにより、各画素に対応する位置に前記コモン配線と電気的に接続された下電極を形成すると共に、前記下電極間のコモン配線の表面に前記透明導電性層を形成し、更に、前記走査線と以降の工程で形成予定の信号線とが交差する交差部近傍にのみ前記透明導電性層を矩形状に形成し、前記透明導電性層の前記走査線が延設される方向と直交する方向の幅が前記走査線の幅よりも広く、前記透明導電性層の前記信号線が延設される方向と直交する方向の幅が前記信号線の幅よりも広く、前記透明導電性層の前記信号線が延設される方向と直交する方向の端部であるエッジ部が前記信号線の側面端部から10μm以上の位置にあるようにパターニングする工程、
(3)前記(2)の工程で得られた基板の表面全体に亘って第1の絶縁膜を被覆する工程、
(4)前記第1の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによりゲート電極部分に対応する位置に半導体層をパターニングする工程、
(5)前記(4)の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチングすることにより、前記走査線及びコモン配線と交差する方向に信号線を設けるとともに、それぞれの画素毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパターニングする工程、
(6)前記(5)の工程で得られた基板の表面全体に亘って第2の絶縁膜を被覆する工程、
(7)前記それぞれの画素のドレイン電極上に位置する前記第2の絶縁膜にコンタクトホールを形成する工程、
(8)前記(7)の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッチングすることにより各画素に複数のスリットを有する上電極をパターニングするともに、前記上電極とドレイン電極とを電気的に導通させる工程、
(9)前記(8)の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間に液晶を封入する工程。 - 前記エッジ部は、前記走査線が延設される方向において前記信号線と当該信号線に隣り合う信号線との間にある、請求項4に記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075840A JP5552247B2 (ja) | 2009-03-26 | 2009-03-26 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009075840A JP5552247B2 (ja) | 2009-03-26 | 2009-03-26 | 液晶表示装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010230781A JP2010230781A (ja) | 2010-10-14 |
JP5552247B2 true JP5552247B2 (ja) | 2014-07-16 |
Family
ID=43046700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009075840A Active JP5552247B2 (ja) | 2009-03-26 | 2009-03-26 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5552247B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104765170B (zh) * | 2015-04-17 | 2019-01-01 | 深圳市华星光电技术有限公司 | Coa阵列基板的长线修复方法 |
CN111710684A (zh) * | 2020-06-10 | 2020-09-25 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
CN112909019B (zh) * | 2021-01-19 | 2023-06-06 | 鄂尔多斯市源盛光电有限责任公司 | 阵列基板、阵列基板的制备方法及显示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0961845A (ja) * | 1995-08-23 | 1997-03-07 | Hitachi Ltd | 液晶表示基板の製造方法 |
WO2001018597A1 (fr) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Afficheur à cristaux liquides |
JP2001142092A (ja) * | 1999-11-10 | 2001-05-25 | Hitachi Ltd | 液晶表示装置とその製造方法 |
JP4889388B2 (ja) * | 2006-07-13 | 2012-03-07 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
JP2008134498A (ja) * | 2006-11-29 | 2008-06-12 | Epson Imaging Devices Corp | 液晶表示パネル及びその製造方法 |
-
2009
- 2009-03-26 JP JP2009075840A patent/JP5552247B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010230781A (ja) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9507222B2 (en) | Display device | |
JP4356750B2 (ja) | 液晶表示装置及びその製造方法 | |
KR101055011B1 (ko) | 액티브 매트릭스 기판 및 그것을 구비한 액정 표시 장치 | |
JP5101161B2 (ja) | 表示装置 | |
JP5392670B2 (ja) | 液晶表示装置及びその製造方法 | |
TWI511303B (zh) | 液晶顯示器的陣列基板 | |
US10761354B2 (en) | Display device | |
JP2006317516A (ja) | 液晶表示装置及びその製造方法 | |
US8772781B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
TWI399603B (zh) | 液晶顯示裝置 | |
US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
JP4650471B2 (ja) | 液晶表示装置、その製造方法及び電子機器 | |
JP5197193B2 (ja) | 液晶表示パネル | |
JP5552247B2 (ja) | 液晶表示装置及びその製造方法 | |
KR100610994B1 (ko) | 액정 표시 장치 | |
US8988641B2 (en) | Liquid crystal display device and method for manufacturing liquid crystal display device | |
JP5247615B2 (ja) | 横電界方式の液晶表示装置 | |
JP2008310210A (ja) | 横方向電界方式の表示装置及びその製造方法 | |
JP7274627B2 (ja) | 表示装置 | |
KR20130009517A (ko) | 액정표시장치 | |
JP5279574B2 (ja) | 液晶表示装置 | |
US20130083279A1 (en) | Liquid crystal display device and method for manufacturing liquid crystal display device | |
JP5500537B2 (ja) | 液晶表示装置及びその製造方法 | |
JP5203061B2 (ja) | 液晶表示パネル | |
JP5243278B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100702 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5552247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |