JP2001142092A - 液晶表示装置とその製造方法 - Google Patents

液晶表示装置とその製造方法

Info

Publication number
JP2001142092A
JP2001142092A JP31956599A JP31956599A JP2001142092A JP 2001142092 A JP2001142092 A JP 2001142092A JP 31956599 A JP31956599 A JP 31956599A JP 31956599 A JP31956599 A JP 31956599A JP 2001142092 A JP2001142092 A JP 2001142092A
Authority
JP
Japan
Prior art keywords
layer
electrode
wiring
liquid crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31956599A
Other languages
English (en)
Inventor
Toshiteru Kaneko
寿輝 金子
Kikuo Ono
記久雄 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP31956599A priority Critical patent/JP2001142092A/ja
Publication of JP2001142092A publication Critical patent/JP2001142092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】半導体層とソース電極およびドレイン電極のコ
ンタクト抵抗を低下させ、かつ密着性を向上させ、透明
導電膜のエッチング時の薬液の染みこみによる断線を防
止する。 【解決手段】薄膜トランジスタを形成したアクティブマ
トリックス基板を構成する絶縁基板1(SUB1)の内
面にゲート電極4、ゲート絶縁膜GI、半導体層として
A−Si層7、コンタクト層としてN(+)a−Si層
8、透明導電層11をこの順で形成し、N(+)a−S
i層8と透明導電層11の間にシリサイド層10を介挿
した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、特に薄膜トランジスタ(TFT)方式等のアクティ
ブマトリクス型の液晶表示装置において、製造工程を簡
略して効率的な横電界方式の駆動を可能とした液晶表示
装置とその製造方法に関する。
【0002】
【従来の技術】静止画や動画を含めた各種の画像を表示
するデバイスとして液晶表示装置が広く用いられてい
る。液晶表示装置は、基本的には少なくとも一方が透明
なガラス等からなる二枚の基板の間に液晶層を挟持し、
上記基板に形成した画素形成用の各種電極に選択的に電
圧を印加して所定画素の点灯と消灯を行う型式(所謂、
単純マトリクス型)の液晶パネルを用いるものと、各画
素毎にスイッチング素子を形成してこのスイッチング素
子を選択することにより所定画素の点灯と消灯を行う型
式(所謂、薄膜トランジスタ(TFT)等をスイッチン
グ素子として用いるアクティブマトリクス型)の液晶パ
ネルを用いるものとに分類される。
【0003】特に、後者のアクティブマトリクス型の液
晶表示装置は、コントラスト性能、高速表示性能等から
液晶表示装置の主流となっている。アクティブマトリク
ス型液晶表示装置は、一方の基板に形成した電極と他方
の基板に形成した電極との間に液晶層の配向方向を変え
るための電界を印加する縦電界方式が一般的であった
が、最近は液晶に印加する電界の方向を基板面とほぼ平
行な方向とする横電界方式(In−Plane Swi
tching Mode:IPS方式)の液晶表示装置
が実用化されている。この方式では,液晶分子が基板平
面内で回転するため、原理的にコントラストの視野角依
存性が大幅に向上し、複数の人が異なる方向から見るデ
ィスプレイに適した方式である。
【0004】アクティブマトリクス方式の液晶表示装置
では、スイッチング素子としての薄膜トランジスタは、
ゲート電極の上層に絶縁層を介して半導体層を形成し、
この半導体層の上にドレイン電極とソース電極を形成し
ている。
【0005】さらに、横電界式の液晶表示装置では、基
板に平行に形成した電極間に電界を印加するため、原理
的には透明電極は不要となる。しかし、一方では、端子
部分の信頼性を確保するため、すなわち、通電により配
線材料が酸化して腐食または溶解する恐れがあるため、
端子部分を化学的に安定な酸化物である透明導電膜で被
覆することが必要であった。
【0006】
【発明が解決しようとする課題】上記したように、アク
ティブマトリクス方式の液晶表示装置では、スイッチン
グ素子としての薄膜トランジスタは、ゲート電極の上層
に絶縁層を介して半導体層を形成し、この半導体層の上
にドレイン電極とソース電極を形成している。この半導
体層とドレイン電極とソース電極とは、当該半導体層上
に形成した半導体コンタクト層で所要のコンタクトを得
るように構成される。
【0007】しかし、ドレイン電極とソース電極とはI
TO等の酸化物透明電極からなり、下層の半導体コンタ
クト層との密着性が良好とは言えず、またそのコンタク
ト抵抗の低抵抗化には限界がある。さらに、上記密着性
が不十分であると上層に形成する透明導電膜のエッチン
グ加工時に薬液が滲み込み、特性が劣化する恐れがあ
る。
【0008】また、横電界方式の液晶表示装置では、櫛
歯状の電極間に電圧を印加することで液晶の分子を回転
させるため、その電極部は光が透過せず、したがって縦
電界方式よりも光の透過率が低下するという問題点があ
った。
【0009】また、特願平7−211742号公報に記
載のように、光の透過率を向上させることを目的として
画素電極を導体配線とは別に透明導電膜で電極を形成し
たものも提案されている。しかし、この公報に記載の構
造は、その製造工程が複雑になり、製造コストが増加し
てしまうという問題点があった。
【0010】本発明の目的は、上記従来技術の問題を解
消し、薄膜トランジスタを構成する半導体層とドレイン
電極およびソース電極となる酸化物の透明電極とのコン
タクト性と低抵抗化、および上記透明電極のエッチング
加工時の薬液滲み込みを抑制し、また横電界方式の液晶
表示装置における開口率を向上すると共に、配線の端子
部での接続安定性を確保して製品の信頼性の高い横電界
方式の液晶表示装置とその製造方法を供給することにあ
る。
【0011】本発明による液晶表示装置は、汎用の液晶
表示装置に適用することはもちろんのこと、特に、小型
ではあるが広い視野角が必要な車載用ディスプレイや個
人用小型テレビに適している。
【0012】
【課題を解決するための手段】上記した目的を達成する
ため、本発明は、異種金属間の腐食電位差による腐食速
度の相違を利用したものであり、本発明による液晶表示
装置の構成は下記(1)〜(6)に記載の構成としたこ
とを特徴とする。
【0013】(1)、絶縁基板の内面に薄膜トランジス
タを形成したアクティブマトリックス基板を有する液晶
パネルと、薄膜トランジスタの駆動で画素を点灯させる
ための駆動信号電圧を印加する駆動回路とを具備し、前
記薄膜トランジスタが、前記絶縁基板の内面にゲート電
極、ゲート絶縁膜、半導体層としてA−Si層、コンタ
クト層としてN(+)a−Si層、透明導電層をこの順
で形成してなり、前記N(+)a−Si層と透明導電層
の間にシリサイド層を介挿した。
【0014】(2)、一方の絶縁基板の内面にゲート配
線およびゲート電極と、コモン配線およびコモン電極
と、画素電極と、半導体層、ドレイン配線およびソース
電極とドレイン電極、画素電極、ゲート絶縁層、半導体
層、コンタクト層、パッシベーション層を形成した薄膜
トランジスタを有するアクティブマトリックス基板と、
他方の絶縁基板の内面にブラックマトリクスと、カラー
フィルタ層と、平滑層を形成したカラーフィルタ基板と
の対向間隙に液晶組成物を封入した液晶パネルと、前記
ゲート配線とドレイン配線および前記コモン配線に薄膜
トランジスタの駆動で画素を点灯させるための駆動信号
電圧を印加する駆動回路とを具備し、前記ゲート配線お
よびゲート電極とコモン配線およびコモン電極を透明導
電膜と金属膜との積層膜で同層に形成した。
【0015】(3)、一方の絶縁基板の内面にゲート配
線およびゲート電極と、コモン配線およびコモン電極
と、画素電極と、半導体層、ドレイン配線およびソース
電極とドレイン電極、画素電極、ゲート絶縁層、半導体
層、コンタクト層、パッシベーション層を形成した薄膜
トランジスタを有するアクティブマトリックス基板と、
他方の絶縁基板の内面にブラックマトリクスと、カラー
フィルタ層と、平滑層を形成したカラーフィルタ基板と
の対向間隙に液晶組成物を封入した液晶パネルと、前記
ゲート配線とドレイン配線および前記コモン配線に薄膜
トランジスタの駆動で画素を点灯させるための駆動信号
電圧を印加する駆動回路とを具備し、前記ゲート配線お
よびゲート電極とコモン配線を透明導電膜と金属膜との
積層膜で形成し、前記コモン電極を透明導電膜の単層で
形成し、前記ゲート配線およびゲート電極と前記コモン
配線およびコモン電極のそれぞれを同層に形成した。
【0016】(4)、(2)または(3)における前記
画素電極を透明導電膜で形成し、前記コモン電極と共に
交互に櫛歯状に配置した。
【0017】(5)、(1)〜(4)における前記透明
導電膜をアモルファス透明導電膜とした。
【0018】(6)、(2)〜(5)における前記半導
体層と前記透明導電層の間にシリサイド層を形成した。
【0019】また、本発明による液晶表示装置の製造方
法は下記(7)〜(9)の構成とした点に特徴を有す
る。
【0020】(7)、液晶表示装置の液晶パネルを構成
する一方の基板上に、ゲート配線およびゲート電極、コ
モン配線およびコモン電極、ドレイン配線およびドレイ
ン電極、ソース配線およびソース電極を、透明導電膜を
上層とし金属膜を下層とした積層構造膜のパターニング
で形成する液晶表示装置の製造方法であって、前記基板
上に、ゲート配線およびゲート電極、コモン配線および
コモン電極を形成した後、これらを覆ってゲート絶縁膜
を成膜し、前記ドレイン配線およびドレイン電極、およ
び前記ゲート配線およびゲート電極の所要部の上層にア
モルファスシリコン半導体層を形成し、アモルファスシ
リコン半導体層上にコンタクト層としてN(+)アモル
ファスシリコン半導体層を形成し、前記N(+)アモル
ファスシリコン半導体層上に、シリサイド形成傾向が大
きい金属薄膜を成膜し、エッチングしてシリサイド層を
形成し、前記シリサイド層の上に透明導電膜を成膜し、
パターニングしてドレイン電極とソース電極を形成し、
最後に、保護膜としてのパッシベーション層を成膜して
アクティブマトリクス基板を得る。
【0021】(8)、液晶表示装置の液晶パネルを構成
する一方の基板上に、ゲート配線およびゲート電極、コ
モン配線、ドレイン配線およびドレイン電極、ソース配
線およびソース電極を、透明導電膜を上層とし金属膜を
下層とした積層構造膜のパターニングで形成し、前記コ
モン電極を前記積層構造膜の上層と同一の透明導電膜単
層のパターニングで形成する液晶表示装置の製造方法で
あって、前記基板上に、ゲート配線およびゲート電極、
コモン配線およびコモン電極を形成した後、これらを覆
ってゲート絶縁膜を成膜し、前記ドレイン配線およびド
レイン電極、および前記ゲート配線およびゲート電極の
所要部の上層にアモルファスシリコン半導体層を形成
し、アモルファスシリコン半導体層上にコンタクト層と
してN(+)アモルファスシリコン半導体層を形成し、
前記N(+)アモルファスシリコン半導体層上に、シリ
サイド形成傾向が大きい金属薄膜を成膜し、エッチング
してシリサイド層を形成し、前記シリサイド層の上に透
明導電膜を成膜し、パターニングしてドレイン電極とソ
ース電極を形成し、最後に、保護膜としてのパッシベー
ション層を成膜してアクティブマトリクス基板を得る。
【0022】(9)、(7)または(8)における前記
積層構造膜の下層を構成する金属膜を、クロム、モリブ
デン、クロム−モリブデン合金の何れかまたはそれらの
積層膜とし、前記シリサイド層を形成する金属層を、モ
リブデン、タングステン、チタン、クロム、タンタル等
の1つまたはそれらの合金とした。
【0023】上記の各構成によって、前記した本発明の
目的が達成される理由について説明する。
【0024】横電界方式の液晶表示装置を構成する液晶
パネルの一方の基板上にアクティブマトリクス素子を形
成する際、ゲート配線およびゲート電極、ドレイン配線
およびドレイン電極、ソース電極、コモン配線およびコ
モン電極を形成する。
【0025】これらの配線と電極の内、低配線抵抗が必
要なゲート配線およびコモン配線は上層が酸化物からな
る透明導電膜、下層が金属膜からなる2層以上の積層構
造膜で構成する。
【0026】一方、小型の表示装置では、さほど低抵抗
化する必要の無いソース配線およびドレイン配線を透明
導電膜の単層で形成することにより、横電界方式の液晶
パネルで櫛歯状の電極を構成するソース電極の近傍にお
いて、透明電極の内側への光の回り込みにより、画素内
での光の透過率を向上させることができる。
【0027】端子部を構成するゲート電極、コモン電
極、ドレイン電極は、全てその表面が透明導電膜である
ため、その配線端子部において端子の酸化によるプリン
ト基板や駆動回路の配線との接続信頼性を確保できる。
これにより、端子保護のためだけにホトリソグラフィ工
程を増加させる必要は無くなる。
【0028】また、薄膜トランジスタはゲート電極上に
絶縁層を介して半導体層を有している。酸化物からなる
透明導電膜を単層膜で半導体層とコンタクトさせるため
には、その間に酸化に対して安定なシリサイドを形成さ
せることが有効である。
【0029】酸化物からなる透明導電膜の酸素はシリサ
イドと接触し、半導体層と接触することはないため、半
導体層とソース電極およびドレイン電極のコンタクト抵
抗が増加することはない。
【0030】さらに、ドレイン配線に沿って半導体層と
シリサイド層を連続して形成することにより、透明導電
膜単層での配線抵抗を単独の場合に比較して低下させる
ことができる。またさらに、密着性を向上させることに
より透明導電膜のエッチング時の薬液の染みこみによる
断線を防止できる。
【0031】ゲート配線およびゲート電極とコモン配線
およびコモン電極を透明導電膜と金属膜の積層構造膜と
同時、同層にパターニングすることで製造工程を簡略化
できる。透明導電層と金属層とを別工程で加工した場
合、工程数は増加する。しかし、画素内の部分の櫛歯電
極を形成するコモン電極を透明導電層のみで形成し、ゲ
ート配線およびゲート電極とコモン配線(コモンバスラ
イン)を透明導電層と金属層との積層構造膜で構成する
ことにより、低配線抵抗を確保しつつ、コモン電極が透
明化でき、光透過率の向上が実現できる。
【0032】なお、本発明は上記の構成および後述する
実施例の構成に限定されるものではなく、本発明の技術
思想を逸脱することなく種々の変更が可能である。
【0033】
【発明の実施の形態】以下、本発明の実施の形態につい
て、実施例の図面を参照して詳細に説明する。
【0034】図1は本発明による液晶表示装置の第1実
施例を説明する要部断面図である。また、図2は本発明
による液晶表示装置の一画素付近の構成を説明する平面
図である。以下の説明では、理解し易いように主要な構
成には、その機能を表す記号も併せて示し、製造工程の
説明で構造を説明する。
【0035】ガラス基板SUB1上に金属膜2としてク
ロム(Cr)、モリブデン(Mo)、クロム−モリブデ
ン合金(Cr−Mo)の何れかの膜を成膜する。本実施
例ではクロム(Cr)を用いている。
【0036】この上に透明導電膜3としてインジウムス
ズオキサイドITO(In−Sn−O)、やインジウム
亜鉛オキサイドIZO(In−Zn−O)を連続して成
膜する。本実施例ではIZOを用いている。
【0037】次いで、上記透明導電膜3の上にホトリソ
グラフィー工程で形成した感光性レジストをマスクとし
て、エッチング加工でゲート配線4(GL)とコモン配
線(CL)5とを同時に加工する。なお、図1では、ゲ
ート配線4(GL)はゲート電極GTを構成し、コモン
配線(CT)5にはコモン電極CTがつながっている。
また、ソース電極11(SD2)につながる画素電極2
6(PX)は透明電極IZOの単層で形成されている。
図示しないが、ゲート配線4(GL)の端子部はIZO
の単層で形成されている。
【0038】このエッチング加工には、結晶性の透明導
電膜を用いる場合にはドライエッチで行い、非晶質(ア
モルファス)透明導電膜を用いる場合にはウエットエッ
チングを用いる。透明導電膜3にIZO膜を用いると、
下層の金属膜2と同じエッチング液で一括エッチングで
きる。
【0039】その上にゲート絶縁層6(GI)として窒
化シリコン(SiN)膜、半導体層7としてa−Si層
7(AS)、コンタクト層8としてホスフィンをドーピ
ングしたN(+)a−Si(以下n+ a−Siと表記す
る)膜(N+ AS)をCVD法で連続成膜する。
【0040】次に、シリサイド層10(SSD)を形成
するため、シリサイド形成元素であるモリブデンMo、
クロムCr、タングステンW、チタンTi等の内少なく
とも1つをスパッタリング法で形成する。本実施例で
は、モリブデンを用いた。
【0041】このシリサイド形成元素のスパッタリング
中に半導体膜(a−Si膜)7(AS)上の金属膜(モ
リブデン)とa−Si膜7との界面で金属膜と金属元素
がSi元素と結合し、シリサイド層10(SSD)が形
成される。その後、この金属膜を全面エッチングする
と、金属部分はエッチング除去され、界面に形成された
薄いシリサイド層SSDのみがa−Si膜7(AS)上
に残る。
【0042】次に、a−Siアイランドパターン9(A
SL)を形成する。エッチングにはHClガスを用いた
ドライエッチングを用いる。
【0043】そして、透明導電膜11として多結晶(ア
モルファス)IZO膜をスパッタリング法で形成する。
ホトリソグラフィ工程にてドレイン電極12(SD1)
とソース電極13(SD2)を形成する。このエッチン
グにはウエットエッチング法を用い、エッチング液とし
ては臭化水素酸(HBr)または王水を用いる。
【0044】ソース電極13(SD2)は櫛歯状電極と
して寸法精度良く加工する必要があるため、エッチング
後退量の少ないHBrの方が本発明には適している。
【0045】透明導電層11(IZO)とコンタクト層
8(n+ a−Si膜(N+ AS))との界面には酸化物
からの酸素の拡散に対してシリサイド層10(SSD)
がブロッキング層として働くことで、コンタクト抵抗が
増加することがない。
【0046】コンタクト層8(n+ a−Si膜(N+
S))上にブロッキング層としてシリサイド層10(S
SD)を形成する以外に、n+ a−Si膜(N+ AS)
のコンタクト層8のコンタクト抵抗を大幅に低減し、コ
ンタクト抵抗のマージンを大きく取ってもよい。そのた
めには、コンタクト層の材料をアモルファスn+ a−S
i膜8(N+ AS)から微結晶シリコン膜(μc−S
i)に変更しても良い。
【0047】μc−Si膜をコンタクト層として用いた
場合は、その比抵抗が同じホスフィン濃度で添加したア
モルファスSi(102 S/cm)に比べ,10-2S/
cmと、その比抵抗は約4桁小さくなる。この低いコン
タクト抵抗において、ソース、ドレイン電極でのコンタ
クト特性は低抵抗となる。さらに、透明導電膜からの酸
素の拡散があっても、画質に影響を及ぼすようなコンタ
クト特性の増加は見られない。
【0048】最後に、パッシベーション層14(PA
S)としてSiN膜をプラズマCVD法で成膜する。
【0049】図3は本実施例におけるゲート端子部とコ
モン端子部を説明図する模式図であり、(a)は要部平
面図、(b)は(a)のA−A線に沿った断面図を示
す。
【0050】このゲート端子部GTM(とコモン端子部
CTM)は、前記したゲート配線GL(コモン配線C
L)の引出し線であり、上層に透明導電膜IZOと下層
に金属膜Crを配した積層構造膜に上にゲート絶縁層G
Iと保護膜PASを被覆してある。なお、SUB2はカ
ラーフィルタ基板を示す。
【0051】ゲート端子GTM(コモン端子CTM)の
ゲート絶縁層GIと保護膜PASにスルーホール15を
形成してゲート配線GL(コモン配線CL)を露出させ
る。ゲート端子GTM(コモン端子CTM)はゲート絶
縁層6(GI)と保護膜であるパッシベーション層14
(PAS)の下にあるので、スルーホール15の形成時
には、この両者を一括エッチングする。
【0052】このエッチングにはSF6 ガスを用いたド
ライエッチング法を用いる。ドライエッチング終了時に
は、ドライエッチングプラズマに透明導電層(IZO
層)が曝されるが、IZO層は酸化物でエッチングガス
に対して安定であるため、プラズマダメージはない。
【0053】これらの端子部の露出部に全て透明導電膜
IZOが存在するようにスルーホール15を形成するこ
とで、端子部の金属層(下層であるCr層)がプラズマ
及びスルーホール形成後も空気にさらされることがない
ため、安定な端子接続が可能となる。
【0054】図4は本実施例におけるドレイン端子部を
説明図する模式図であり、(a)は要部平面図、(b)
は(a)のB−B線に沿った断面図を示す。ドレイン端
子DTMは透明導電層単層であるため、端子部には保護
膜であるパッシベーション層PASが被覆されているの
で、ドレイン端子DTMの部分のみのパッシベーション
層PASを除去してもよく、また端子部のパッシベーシ
ョン層PASの全てをエッチング除去しても良い。本例
は後者を示す。
【0055】ドレイン端子はIZOで形成されているた
め、プラズマ及びスルーホール形成後も空気にさらされ
ることがないため、安定な端子接続が可能となる。
【0056】本実施例により、ソース電極につながる櫛
歯電極である画素電極26(PX)を透明導電膜で形成
するため、横電界方式の液晶パネルを構成するアクティ
ブマトリクス基板(SUB1)を4回のホトリソグラフ
ィー工程で作成することができる。
【0057】このようにして作成したアクティブマトリ
クス基板と別途制作したカラーフィルタ基板(SUB
2)とを貼り合わせ、その間隙に液晶組成物を封入して
液晶パネルを構成し、その光透過率を測定した。その結
果、画素電極とコモン電極を共に金属膜で構成したアク
ティブマトリクス基板を用いた液晶パネルと比べ、画素
電極PXの画素内に占める面積に対応して、光透過率が
約10%向上していた。
【0058】本実施例により、製造工程が簡略化され、
光透過率が高く、明るい液晶表示装置を得ることができ
る。
【0059】図5は本発明による液晶表示装置の第2実
施例を説明する要部断面図である。また、図6は本発明
による液晶表示装置の一画素付近の構成を説明する平面
図である。以下の説明では、前記した第1実施例と同様
に、理解し易いように主要な構成には、その機能を表す
記号も併せて図面に示してある。
【0060】まず、ガラス基板SUB1上に金属膜とし
てクロム膜2(Cr)を成膜し、ホトエッチングにより
ゲート配線4(GL/ゲート電極GT)およびコモン配
線CLを加工する。次に、透明導電膜3としてITO膜
を成膜し、ホトエッチングによりゲート配線4(GL/
ゲート電極GT)とコモン配線5(CL)の表面を覆う
ように、かつコモン電極5(CT)部分に単層となるよ
うに透明導電膜ITOを加工する。
【0061】すなわち、本実施例では、ゲート配線4
(GL)はゲート電極GTを構成し、コモン配線(C
L)5はゲート配線4(GL)とゲート電極GTと同様
の積層構造膜であり、コモン配線5(CL)につながる
コモン電極CTはITO単層で形成される。
【0062】また、ソース電極11(SD2)につなが
る画素電極26(PX)は透明電極IZOの単層で形成
されている。図示しないが、ゲート配線4(GL)の端
子部はIZOの単層で形成されている。
【0063】このエッチング加工には、結晶性の透明導
電膜を用いる場合にはドライエッチで行い、非晶質(ア
モルファス)透明導電膜を用いる場合にはウエットエッ
チングを用いる。
【0064】その上にゲート絶縁層6(GI)として窒
化シリコン(SiN)膜、半導体層7としてa−Si層
7(AS)、コンタクト層8としてホスフィンをドーピ
ングしたN(+)a−Si(以下n+ a−Siと表記す
る)膜(N+ AS)をCVD法で連続成膜する。
【0065】次に、シリサイド層10(SSD)を形成
するため、シリサイド形成元素であるモリブデンMo、
クロムCr、タングステンW、チタンTi等の内少なく
とも1つをスパッタリング法で形成する。本実施例で
は、モリブデンを用いた。
【0066】シリサイド層10(SSD)の形成は前記
第1実施例と同様に行われ、a−Si膜7(AS)上に
このシリサイド層10(SSD)が形成される。
【0067】次に、a−Si層7(AS)をHClガス
を用いたドライエッチングでa−Siアイランドパター
ン9(ASL)を形成する。
【0068】そして、透明導電膜11として多結晶(ア
モルファス)IZO膜をスパッタリング法で形成し、臭
化水素酸(HBr)または王水を用いたエッチングでド
レイン電極12(SD1)とソース電極13(SD2)
を形成する。
【0069】この構成でも、透明導電層11(ITO)
とコンタクト層8(n+ a−Si膜(N+ AS))との
界面には酸化物からの酸素の拡散に対してシリサイド層
10(SSD)がブロッキング層として働くことで、コ
ンタクト抵抗が増加することがない。
【0070】コンタクト層8(n+ a−Si膜(N+
S))上にブロッキング層としてシリサイド層10(S
SD)は、n+ a−Si膜(N+ AS)に代えて微結晶
シリコン膜(μc−Si)を用いても良い。μc−Si
膜をコンタクト層として用いた場合の比抵抗が同じホス
フィン濃度で添加したアモルファスSi(102 S/c
m)に比べ、10-2S/cmとなり、その比抵抗は約4
桁小さくなる。この低いコンタクト抵抗でソース電極、
ドレイン電極でのコンタクト特性は低抵抗となる。さら
に、透明導電膜からの酸素の拡散があっても、画質に影
響を及ぼすようなコンタクト特性の増加は見られない。
【0071】最後に、パッシベーション層14(PA
S)としてSiN膜をプラズマCVD法で成膜する。
【0072】本実施例の構成により、その結果、横電界
方式の櫛歯電極は、コモン電極CTと画素電極PXは共
に透明電極化できる。その結果、コモン電極CTも光が
透過し、画素電極PXとコモン電極CTを金属電極とし
たものに比較して、画素内に占めるコモン電極の面積に
相当した約10%増加する。
【0073】このように、本実施例では、画素電極の透
明導電膜化と合わせることにより、5回のホトリソグラ
フィ工程で、金属櫛歯電極に比較して合計約20%の光
透過率の向上が得られる。また、本実施例における端子
部の構成は前記図3および図4で説明したものと同様で
ある。
【0074】本実施例によっても、製造工程が簡略化さ
れ、光透過率が高く、明るい液晶表示装置を得ることが
できる。
【0075】次に、本発明の液晶表示装置の駆動回路と
駆動方法および全体構成について、図7〜図9を参照し
て説明する。
【0076】図7は本発明による液晶表示装置の駆動回
路の概念図であって、CONT/PWSはコントロール
回路/電源回路、GDRはゲート電極駆動回路(走査電
極駆動回路)、DDRはドレイン電極駆動回路(信号電
極駆動回路)、CDRはコモン電極駆動回路(共通電極
駆動回路)、PNLは液晶パネル(有効表示領域)であ
る。なお、CLCは液晶の容量成分、CS は保持容量を示
す。
【0077】液晶パネルPNLの各画素をスイッチング
する薄膜トランジスタTFTは、ゲート電極駆動回路G
DR、ドレイン電極駆動回路DDRおよびコモン電極駆
動回路CDRにより選択的にオン/オフされる。このオ
ン/オフはコントロール回路CONTによって制御され
る。
【0078】図8は本発明による液晶表示装置の駆動波
形の一例の説明図である。同図では、対向電圧をVCH
とVCLの2値の交流矩形波にし、それに同期させて走
査信号VG(i−1)、VG(i)の非選択電圧を1走
査期間毎に、VCHとVCLの2値で変化させる。対向
電圧の振幅幅と非選択電圧の振幅値は同一にする。
【0079】映像信号電圧は、液晶層に印加したい電圧
から対向電圧の振幅の1/2を差し引いた電圧である。
【0080】対向電圧は直流でも良いが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路(信号側ドライバ)に耐圧の低いものを用いること
が可能になる。
【0081】図9は本発明による液晶表示装置の全体構
成を説明する展開斜視図であり、液晶表示装置(以下、
2枚の基板SUB1,SUB2を貼り合わせてなる液晶
パネル、駆動手段、バックライト、その他の構成部材を
一体化した液晶表示モジュール:MDLと称する)の具
体的構造を説明するものである。
【0082】SHDは金属板からなるシールドケース
(メタルフレームとも言う)、WDは表示窓、INS1
〜3は絶縁シート、PCB1〜3は駆動手段を構成する
回路基板(PCB1はドレイン側回路基板(ドレイン線
駆動回路:映像信号線駆動用回路基板)、PCB2はゲ
ート側回路基板(ゲート線駆動回路:走査線駆動回
路)、PCB3はインターフェース回路基板(コントロ
ール回路基板)、JN1〜3は回路基板PCB1〜3同
士を電気的に接続するジョイナ、TCP1,TCP2は
テープキャリアパッケージ、PNLは液晶パネル、GC
はゴムクッション、ILSは遮光スペーサ、PRSはプ
リズムシート、SPSは拡散シート、GLBは導光板、
RFSは反射シート、MCAは一体化成形により形成さ
れた下側ケース(モールドフレーム)、MOはMCAの
開口、LPは蛍光管、LPCはランプケーブル、GBは
蛍光管LPを支持するゴムブッシュ、BATは両面粘着
テープ、BLは蛍光管や導光板等からなるバックライト
を示し、図示の配置関係で拡散板部材を積み重ねて液晶
表示モジュールMDLが組立てられる。
【0083】液晶表示モジュールMDLは、下側ケース
MCAとシールドケースSHDの2種の収納・保持部材
を有し、絶縁シートINS1〜3、回路基板PCB1〜
3、液晶パネルPNLを収納固定した金属製のシールド
ケースSHDと、蛍光管LP、導光板GLB、プリズム
シートPRS等からなるバックライトBLを収納した下
側ケースMCAとを合体させてなる。
【0084】ドレイン側回路基板PCB1には液晶パネ
ルPNLの各画素を駆動するための集積回路チップが搭
載され、またコントロール回路基板PCB3には外部ホ
ストからの映像信号の受入れ、タイミング信号等の制御
信号を受け入れる集積回路チップ、およびタイミングを
加工してクロック信号を生成するタイミングコンバータ
TCON等が搭載される。
【0085】上記タイミングコンバータで生成されたク
ロック信号はインターフェース回路基板PCB3および
ドレイン側回路基板PCB1に敷設されたクロック信号
ラインCLLを介してドレイン側回路基板PCB1に搭
載された集積回路チップに供給される。
【0086】コントロール回路基板PCB3およびドレ
イン側回路基板PCB1は多層配線基板であり、上記ク
ロック信号ラインCLLはコントロール回路基板PCB
3およびドレイン側回路基板PCB1の内層配線として
形成される。
【0087】なお、液晶パネルPNLとドレイン側回路
基板PCB1、ゲート側回路基板PCB2およびコント
ロール回路基板PCB3はテープキャリアパッケージT
CP1,TCP2で接続され、各回路基板間はジョイナ
JN1,2,3で接続されている。また、各駆動回路を
液晶パネルPNLの一方の基板(通常は、アクティブマ
トリクス基板SUB1)の周辺部に直接作り込んだ構成
としてもよい。
【0088】このような液晶表示装置を構成するアクテ
ィブマトリクス基板上に形成する薄膜トランジスタ、各
種の配線および電極に前記した本発明の各実施例の構造
および製造方法を適用することで、薄膜トランジスタを
構成する半導体層とドレイン電極およびソース電極とな
る酸化物の透明電極とのコンタクト性と低抵抗化、およ
び上記透明電極のエッチング加工時の薬液滲み込みを抑
制し、また横電界方式の液晶表示装置における開口率を
向上すると共に、配線の端子部での接続安定性が確保で
き、信頼性の高い液晶表示装置を得ることはできる。
【0089】
【発明の効果】以上説明したように、本発明によれば、
ゲート配線およびゲート電極、コモン配線およびコモン
電極またはコモン配線を透明導電膜と金属膜との積層構
造とし、ソース電極およびソース電極につながる画素電
極、ドレイン配線を透明導電層単層とすることにより、
高視野角の液晶表示装置の光透過率を向上させるととも
に端子部の信頼性を向上でき、かつ製造工程を簡略化し
て製造コストの低い液晶表示装置を提供することができ
る。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の第1実施例を説明
する要部断面図である。
【図2】本発明による液晶表示装置の一画素付近の構成
を説明する平面図である。
【図3】本発明による液晶表示装置の第1実施例におけ
るゲート端子部とコモン端子部を説明する模式図であ
る。
【図4】本発明による液晶表示装置の第1実施例におけ
るドレイン端子部を説明する模式図である。
【図5】本発明による液晶表示装置の第2実施例を説明
する要部断面図である。
【図6】本発明による液晶表示装置の一画素付近の構成
を説明する平面図である。
【図7】本発明による液晶表示装置の駆動回路の概念図
である。
【図8】本発明による液晶表示装置の駆動波形の一例の
説明図である。
【図9】本発明による液晶表示装置の全体構成を説明す
る展開斜視図である。
【符号の説明】
1 一方の基板(ガラス基板) 2 金属配線層 3 透明導電層 4 ゲート配線/ゲート電極 5 コモン配線/コモン電極 6 ゲート絶縁層 7 a−Si半導体層 8 コンタクト層 9 a−Siアイランド 10 シリサイド層 11 透明導電層 12 ドレイン電極 13 ソース電極 14 パッシベーション層 15 スルーホール 20 他方の基板(ガラス基板) 21 ブラックマトリクス 22 カラーフィルタ 23 オーバーコート層 25 ドレイン配線 26 画素電極。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H092 GA14 JA26 JA29 JA33 JA35 JA38 JA39 JA42 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB51 JB57 JB63 JB69 KA05 KA07 MA05 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA33 MA35 MA37 MA41 NA15 NA25 NA27 NA28 NA29 PA05 PA08

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板の内面に薄膜トランジスタを形成
    したアクティブマトリックス基板を有する液晶パネル
    と、薄膜トランジスタの駆動で画素を点灯させるための
    駆動信号電圧を印加する駆動回路とを具備した液晶表示
    装置であって、 前記薄膜トランジスタが、前記絶縁基板の内面にゲート
    電極、ゲート絶縁膜、半導体層としてA−Si層、コン
    タクト層としてN(+)a−Si層、透明導電層をこの
    順で形成してなり、前記N(+)a−Si層と透明導電
    層の間にシリサイド層を介挿したことを特徴とする液晶
    表示装置。
  2. 【請求項2】一方の絶縁基板の内面にゲート配線および
    ゲート電極と、コモン配線およびコモン電極と、画素電
    極と、半導体層、ドレイン配線およびソース電極とドレ
    イン電極、画素電極、ゲート絶縁層、半導体層、コンタ
    クト層、パッシベーション層を形成した薄膜トランジス
    タを有するアクティブマトリックス基板と、他方の絶縁
    基板の内面にブラックマトリクスと、カラーフィルタ層
    と、平滑層を形成したカラーフィルタ基板との対向間隙
    に液晶組成物を封入した液晶パネルと、前記ゲート配線
    とドレイン配線および前記コモン配線に薄膜トランジス
    タの駆動で画素を点灯させるための駆動信号電圧を印加
    する駆動回路とを具備し、 前記ゲート配線およびゲート電極とコモン配線およびコ
    モン電極が透明導電膜と金属膜との積層膜を同層に形成
    されていることを特徴とする液晶表示装置。
  3. 【請求項3】一方の絶縁基板の内面にゲート配線および
    ゲート電極と、コモン配線およびコモン電極と、画素電
    極と、半導体層、ドレイン配線およびソース電極とドレ
    イン電極、画素電極、ゲート絶縁層、半導体層、コンタ
    クト層、パッシベーション層を形成した薄膜トランジス
    タを有するアクティブマトリックス基板と、他方の絶縁
    基板の内面にブラックマトリクスと、カラーフィルタ層
    と、平滑層を形成したカラーフィルタ基板との対向間隙
    に液晶組成物を封入した液晶パネルと、前記ゲート配線
    とドレイン配線および前記コモン配線に薄膜トランジス
    タの駆動で画素を点灯させるための駆動信号電圧を印加
    する駆動回路とを具備し、 前記ゲート配線およびゲート電極とコモン配線が透明導
    電膜と金属膜との積層膜で形成され、前記コモン電極が
    透明導電膜の単層で形成され、前記ゲート配線およびゲ
    ート電極と前記コモン配線およびコモン電極のそれぞれ
    が同層に形成されていることを特徴とする液晶表示装
    置。
  4. 【請求項4】前記画素電極が透明導電膜で形成され、前
    記コモン電極と共に交互に櫛歯状に配置したことを特徴
    とする請求項2または3の何れかに記載の液晶表示装
    置。
  5. 【請求項5】前記透明導電膜がアモルファス透明導電膜
    であることを特徴とする請求項1〜4の何れかに記載の
    液晶表示装置。
  6. 【請求項6】前記半導体層と前記透明導電層の間にシリ
    サイド層を有することを特徴とする請求項2〜5の何れ
    かに記載の液晶表示装置。
  7. 【請求項7】液晶表示装置の液晶パネルを構成する一方
    の基板上に、ゲート配線およびゲート電極、コモン配線
    およびコモン電極、ドレイン配線およびドレイン電極、
    ソース配線およびソース電極を、透明導電膜を上層とし
    金属膜を下層とした積層構造膜のパターニングで形成す
    る液晶表示装置の製造方法であって、 前記基板上に、ゲート配線およびゲート電極、コモン配
    線およびコモン電極を形成した後、これらを覆ってゲー
    ト絶縁膜を成膜し、 前記ドレイン配線およびドレイン電極、および前記ゲー
    ト配線およびゲート電極の所要部の上層にアモルファス
    シリコン半導体層を形成し、アモルファスシリコン半導
    体層上にコンタクト層としてN(+)アモルファスシリ
    コン半導体層を形成し、 前記N(+)アモルファスシリコン半導体層上に、シリ
    サイド形成傾向が大きい金属薄膜を成膜し、エッチング
    してシリサイド層を形成し、 前記シリサイド層の上に透明導電膜を成膜し、パターニ
    ングしてドレイン電極とソース電極を形成し、 最後に、保護膜としてのパッシベーション層を成膜して
    アクティブマトリクス基板を得ることを特徴とする液晶
    表示装置の製造方法。
  8. 【請求項8】液晶表示装置の液晶パネルを構成する一方
    の基板上に、ゲート配線およびゲート電極、コモン配
    線、ドレイン配線およびドレイン電極、ソース配線およ
    びソース電極を、透明導電膜を上層とし金属膜を下層と
    した積層構造膜のパターニングで形成し、前記コモン電
    極を前記積層構造膜の上層と同一の透明導電膜単層のパ
    ターニングで形成する液晶表示装置の製造方法であっ
    て、 前記基板上に、ゲート配線およびゲート電極、コモン配
    線およびコモン電極を形成した後、これらを覆ってゲー
    ト絶縁膜を成膜し、 前記ドレイン配線およびドレイン電極、および前記ゲー
    ト配線およびゲート電極の所要部の上層にアモルファス
    シリコン半導体層を形成し、アモルファスシリコン半導
    体層上にコンタクト層としてN(+)アモルファスシリ
    コン半導体層を形成し、 前記N(+)アモルファスシリコン半導体層上に、シリ
    サイド形成傾向が大きい金属薄膜を成膜し、エッチング
    してシリサイド層を形成し、 前記シリサイド層の上に透明導電膜を成膜し、パターニ
    ングしてドレイン電極とソース電極を形成し、 最後に、保護膜としてのパッシベーション層を成膜して
    アクティブマトリクス基板を得ることを特徴とする液晶
    表示装置の製造方法。
  9. 【請求項9】前記積層構造膜の下層を構成する金属膜
    が、クロム、モリブデン、クロム−モリブデン合金の何
    れかまたはそれらの積層膜であり、前記シリサイド層を
    形成する金属層が、モリブデン、タングステン、チタ
    ン、クロム、タンタル等の1つまたはそれらの合金であ
    ることを特徴とする請求項7または8の何れかに記載の
    液晶表示装置の製造方法。
JP31956599A 1999-11-10 1999-11-10 液晶表示装置とその製造方法 Pending JP2001142092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31956599A JP2001142092A (ja) 1999-11-10 1999-11-10 液晶表示装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31956599A JP2001142092A (ja) 1999-11-10 1999-11-10 液晶表示装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2001142092A true JP2001142092A (ja) 2001-05-25

Family

ID=18111696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31956599A Pending JP2001142092A (ja) 1999-11-10 1999-11-10 液晶表示装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2001142092A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015146A (ja) * 2001-07-04 2003-01-15 Hitachi Ltd 液晶表示装置
JP2003216068A (ja) * 2002-01-28 2003-07-30 Matsushita Electric Ind Co Ltd 表示装置と表示装置用基板及びその製造方法
JP2003228081A (ja) * 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
JP2004191958A (ja) * 2002-11-27 2004-07-08 Sharp Corp 導電素子の形成方法および液晶表示装置の反射電極部形成方法
JP2009003187A (ja) * 2007-06-21 2009-01-08 Hitachi Displays Ltd 液晶表示装置
JP2009058225A (ja) * 2007-08-29 2009-03-19 Iinuma Gauge Seisakusho:Kk 薄膜形成装置の振動計測および検査方法
JP2009086114A (ja) * 2007-09-28 2009-04-23 Epson Imaging Devices Corp 液晶表示装置、その製造方法及び電子機器
JP2009251070A (ja) * 2008-04-02 2009-10-29 Epson Imaging Devices Corp 横電界方式の液晶表示パネル
JP2010230780A (ja) * 2009-03-26 2010-10-14 Sony Corp 液晶表示装置及びその製造方法
JP2010230781A (ja) * 2009-03-26 2010-10-14 Sony Corp 液晶表示装置及びその製造方法
US8773627B2 (en) 2011-10-07 2014-07-08 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
KR20150146370A (ko) * 2014-06-23 2015-12-31 에버디스플레이 옵트로닉스 (상하이) 리미티드 유기 발광 표시장치 및 그 박막 트랜지스터
JP2018120045A (ja) * 2017-01-24 2018-08-02 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003015146A (ja) * 2001-07-04 2003-01-15 Hitachi Ltd 液晶表示装置
JP2003216068A (ja) * 2002-01-28 2003-07-30 Matsushita Electric Ind Co Ltd 表示装置と表示装置用基板及びその製造方法
JP2003228081A (ja) * 2002-01-31 2003-08-15 Nec Corp 液晶表示装置及びその製造方法
US7012665B2 (en) 2002-01-31 2006-03-14 Nec Lcd Technologies, Ltd. Liquid crystal display device and method for manufacturing the same
US7518667B2 (en) 2002-01-31 2009-04-14 Nec Lcd Technologies, Ltd. Method for manufacturing a liquid crystal display device
JP2004191958A (ja) * 2002-11-27 2004-07-08 Sharp Corp 導電素子の形成方法および液晶表示装置の反射電極部形成方法
JP2009003187A (ja) * 2007-06-21 2009-01-08 Hitachi Displays Ltd 液晶表示装置
JP2009058225A (ja) * 2007-08-29 2009-03-19 Iinuma Gauge Seisakusho:Kk 薄膜形成装置の振動計測および検査方法
JP2009086114A (ja) * 2007-09-28 2009-04-23 Epson Imaging Devices Corp 液晶表示装置、その製造方法及び電子機器
JP4650471B2 (ja) * 2007-09-28 2011-03-16 ソニー株式会社 液晶表示装置、その製造方法及び電子機器
US8243242B2 (en) 2007-09-28 2012-08-14 Sony Corporation Liquid crystal display device, method for producing same, and electronic apparatus
JP2009251070A (ja) * 2008-04-02 2009-10-29 Epson Imaging Devices Corp 横電界方式の液晶表示パネル
JP2010230780A (ja) * 2009-03-26 2010-10-14 Sony Corp 液晶表示装置及びその製造方法
JP2010230781A (ja) * 2009-03-26 2010-10-14 Sony Corp 液晶表示装置及びその製造方法
US8773627B2 (en) 2011-10-07 2014-07-08 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
US8988641B2 (en) 2011-10-07 2015-03-24 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
KR20150146370A (ko) * 2014-06-23 2015-12-31 에버디스플레이 옵트로닉스 (상하이) 리미티드 유기 발광 표시장치 및 그 박막 트랜지스터
KR101602793B1 (ko) 2014-06-23 2016-03-11 에버디스플레이 옵트로닉스 (상하이) 리미티드 유기 발광 표시장치 및 그 박막 트랜지스터
JP2018120045A (ja) * 2017-01-24 2018-08-02 パナソニック液晶ディスプレイ株式会社 液晶表示装置

Similar Documents

Publication Publication Date Title
KR100698988B1 (ko) 액정 표시 장치와 그 제조 방법
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US6567145B1 (en) Liquid crystal display device having conductive lines formed with amorphous oxide conductive layer on metal layer and method of fabrication thereof
US20020067455A1 (en) In-plane switching mode liquid crystal display device
US20060192907A1 (en) Method of fabricating array substrate having double-layered patterns
JP2985124B2 (ja) 液晶表示装置
US20040189919A1 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
US20070034879A1 (en) Liquid crystal display
US8350268B2 (en) Thin film transistor substrate
US9389473B2 (en) Liquid crystal display device
KR20010056590A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
JP2009180981A (ja) アクティブマトリックス基板及びその製造方法
JP2000284326A (ja) 液晶表示装置とその製造方法
US20030112382A1 (en) Liquid crystal display device
US20010020994A1 (en) Liquid crystal display device
JP2001142092A (ja) 液晶表示装置とその製造方法
JP4884864B2 (ja) Tftアレイ基板及びその製造方法、並びにこれを用いた表示装置
KR20080050679A (ko) 박막 트랜지스터 기판의 제조 방법
JP2000171834A (ja) 液晶表示装置とその製造方法
KR20070025528A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
KR101687227B1 (ko) 씨오지 타입 어레이 기판
KR100348994B1 (ko) 인 플레인 스위칭 모드의 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20040021987A (ko) 액정표시장치의 입력배선 및 그 형성방법
JP2001005028A (ja) 液晶表示装置とその製造方法
JP2000275662A (ja) 液晶表示装置