JP5197193B2 - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
JP5197193B2
JP5197193B2 JP2008173103A JP2008173103A JP5197193B2 JP 5197193 B2 JP5197193 B2 JP 5197193B2 JP 2008173103 A JP2008173103 A JP 2008173103A JP 2008173103 A JP2008173103 A JP 2008173103A JP 5197193 B2 JP5197193 B2 JP 5197193B2
Authority
JP
Japan
Prior art keywords
insulating film
liquid crystal
display panel
crystal display
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008173103A
Other languages
English (en)
Other versions
JP2010014846A (ja
Inventor
隆幸 加藤
瑞穂 三谷
Original Assignee
株式会社ジャパンディスプレイウェスト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ジャパンディスプレイウェスト filed Critical 株式会社ジャパンディスプレイウェスト
Priority to JP2008173103A priority Critical patent/JP5197193B2/ja
Publication of JP2010014846A publication Critical patent/JP2010014846A/ja
Priority to US13/010,423 priority patent/US20120113372A1/en
Application granted granted Critical
Publication of JP5197193B2 publication Critical patent/JP5197193B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Description

本発明はFFS(Fringe Field Switching)モードの液晶表示パネルに関する。詳しく
は、本発明は、ガラス基板に生じていた傷等によるゲート配線の断線を抑制することがで
き、しかも、ゲート配線及びコモン配線の形成時に下電極の表面が荒らされることがない
構成のFFSモードの液晶表示パネルに関する。
液晶表示パネルはCRT(陰極線管)と比較して軽量、薄型、低消費電力という特徴が
あるため、表示用として多くの電子機器に使用されている。液晶表示パネルは、配向膜を
ラビング処理することにより、液晶分子を所定方向に整列させ、これらの液晶分子の向き
を電界により変えて、光の透過量ないし反射量を変化させて画像を表示させるものである
液晶表示パネルの液晶層に電界を印加する方法として、縦電界方式のもの及び横電界方
式のものとが知られている。縦電界方式の液晶表示パネルは、液晶層を挟んで配置される
一対の電極により、概ね縦方向の電界を液晶分子に印加するものである。この縦電界方式
の液晶表示パネルとしては、TN(Twisted Nematic)モード、VA(Vertical Alignmen
t)モード、MVA(Multi-domain Vertical Alignment)モード等のものが知られている
。横電界方式の液晶表示パネルは、液晶層を挟んで配設される一対の基板のうちの一方の
内面側に一対の電極を互いに絶縁して設け、概ね横方向の電界を液晶分子に対して印加す
るものである。この横電界方式の液晶表示パネルとしては、一対の電極が平面視で重なら
ないIPS(In-Plane Switching)モードのものと、一対の電極が平面視で重なるFFS
モードのものとが知られている。
このうち、FFSモードの液晶表示パネルは、絶縁膜を介して共通電極と画素電極とか
らなる一対の電極をそれぞれ異なる層に配置し、液晶層側の共通電極又は画素電極にスリ
ット状の開口を設け、このスリット状の開口を通る概ね横方向の電界を液晶層に印加する
ものである。このFFSモードの液晶表示パネルは、広い視野角を得ることができると共
に画像コントラストを改善できるという効果があるので、近年、多く用いられるようにな
ってきている。このFFSモードの液晶表示パネルには、画素電極がスイッチング素子と
してのTFT(Thin Film Transistor)と同じ平面に形成されたものと、共通電極及び画
素電極が共にTFTの上方に配置されたものとが知られている。このうち、画素電極がT
FTと同じ平面に形成されたものの一例を、図6を用いて説明する。
図6は従来例のFFSモードの液晶表示パネルのアレイ基板の1サブ画素分の縦断面図
である。
この従来例のFFSモードの液晶表示パネル60のアレイ基板においては、ガラス基板
等の透明基板61上にゲート電極G部分を有するゲート配線62及びコモン配線63が互
いに平行に形成されている。また、透明基板61上には直接透明導電性材料からなる下電
極64が形成され、下電極64はコモン配線63と電気的に接続されている。そのため、
この下電極64が共通電極として作動する。そして、ゲート配線62のゲート電極G部分
には画素毎にTFT(Thin Film Transistor)が形成され、下電極64の表面にはゲート
絶縁膜65及びパッシベーション膜66を介して、透明導電性材料からなる複数のスリッ
ト67を有する上電極68が形成されている。この上電極68はコンタクトホール69を
介してTFTのドレイン電極Dと電気的に接続されている。そのため、この上電極68は
画素電極として作動する。このような構成の従来例のFFSモードの液晶表示パネル60
によれば、透明基板61上に下電極64、とゲート配線62及びコモン配線63が直接形
成されているため、製造工数を削減して安価なFFSモードの液晶表示パネルが得られる
という利点を有する。
しかしながら、上述の従来例のFFSモードの液晶表示パネル透明基板61に元々傷が
ついていたような場合、その傷によってゲート配線62やコモン配線63が断線してしま
う可能性がある。コモン配線63側の断線は、コモン配線63の表面が下電極64によっ
て被覆されているために導電性が維持されるので、問題となることは少ない。しかしなが
ら、ゲート配線62側の断線は表示不良等の重大な欠陥を引き起こす。
一方、下記特許文献1には、このような従来のFFSモードの液晶表示パネル60にお
ける透明基板61に元々生じていた傷等によるゲート配線62の断線を抑制するための構
成が示されている。ここで、下記特許文献1に開示されているFFSモードの液晶表示パ
ネル70のアレイ基板の構成を、図7を用いて説明する。
図7は下記特許文献1に開示されているFFSモードの液晶表示パネルのアレイ基板の
1サブ画素分の縦断面図である。
下記特許文献1に開示されている液晶表示パネル70は、ガラス基板等の透明基板71
上にゲート電極G部分を有するゲート配線72及びコモン配線73が互いに平行に形成さ
れた構成を備えている点では、上述した従来例の液晶表示パネル60の場合と同様である
。しかしながら、液晶表示パネル70においては、ゲート電極G部分を有するゲート配線
72の部分に下電極74と同じ材料からなる配線部分72aが形成されていると共に、コ
モン配線73が下電極74の表面に形成されている点で、上述した従来例の液晶表示パネ
ル60の場合と構成が相違している。なお、液晶表示パネル70においては、その他の構
成部分は全て上述した従来例の液晶表示パネル60の場合と同様であるので、その詳細な
説明は省略する。このような構成の液晶表示パネル70によれば、ゲート電極G部分を有
するゲート配線72は透明基板71上に直接形成されていないので、透明基板71に元々
生じていた傷等によるゲート配線72の断線が抑制されるという効果を奏するものである

特開2001−235763号公報
しかしながら、上記特許文献1に開示されている液晶表示パネル70の場合、下電極7
4の表面にゲート電極G部分を有するゲート配線72及びコモン配線73はフォトリソグ
ラフィー法及びエッチング法によって形成される。すなわち、透明基板71上に例えばI
TO膜とMoW膜を順次積層した後、フォトリソグラフィー法及びエッチング法によって
ゲート電極G部分を有するゲート配線72、コモン配線73及び下電極74が形成される
。しかしながら、ゲート電極G部分を有するゲート配線72及びコモン配線73を形成す
る際に、MoW膜のエッチングの進行に伴って下電極74の表面が露出するので、下電極
74の表面がエッチング雰囲気に曝されてしまうため、下電極74の抵抗値が高くなると
いう問題点があった。しかも、上電極75に対応する位置に形成された下電極74の領域
は、コモン配線73が存在しているために、開口率に限界が生じてしまい、しかも、この
構成を維持したままで開口率を向上させようとすると、ゲート電極Gとコモン配線73が
近接してしまうので、短絡するおそれが生じていた。
本発明は上記のような従来技術の問題点に鑑みてなされたものである。すなわち、本発
明の目的は、ガラス基板に元々生じていた傷等によるゲート配線の断線を抑制することが
でき、しかも、ゲート配線及びコモン配線の形成時に下電極の表面が荒らされることがな
い構成のFFSモードの液晶表示パネルを提供することにある。
上記目的を達成するため、本発明の液晶表示パネルは、液晶層を挟持して対向配置される一対の基板を有し、前記一対の基板のうちの一方の基板には、複数の互いに平行に配置されたゲート配線及びコモン配線と、前記ゲート配線及びコモン配線と交差する方向に形成されたソース配線と、前記ゲート配線及びソース配線の交差部近傍に形成されたスイッチング素子と、が形成されているとともに、前記ゲート配線及びソース配線で区画された領域毎に絶縁膜を介して透明導電性材料からなる下電極と複数のスリットが形成された上電極とが互いに積層配置され、前記上電極が前記スイッチング素子に電気的に接続されているとともに、前記下電極が前記一方の基板の表示領域全面に亘って形成され、かつ前記コモン配線に電気的に接続されている液晶表示パネルであって、前記絶縁膜は少なくとも前記基板側の第1絶縁膜及び前記液晶層側の第2絶縁膜の複層構造からなり、前記下電極は、平面視で前記ゲート配線と重畳する位置に開口が形成されるとともに前記下電極の表面は前記第1絶縁膜で被覆され、さらに、前記第2絶縁膜はその表面を覆う第3絶縁膜を備えた複層構造を有し、前記ソース配線は、前記スイッチング素子のドレイン電極とともに前記第3絶縁膜と前記第2絶縁膜の間に形成され、前記ゲート配線及びコモン配線は前記第1絶縁膜の表面に形成され、前記コモン配線は前記第1絶縁膜に形成されたコンタクトホールを経て前記下電極と電気的に接続されている。
本発明の液晶表示パネルにおいては、前記ゲート配線及びソース配線で区画された領域
毎に絶縁膜を介して透明導電性材料からなる下電極と複数のスリットが形成された上電極
とが互いに積層配置され、前記上電極が前記スイッチング素子に電気的に接続されている
と共に、前記下電極が前記コモン配線に電気的に接続された構成を備えている。かかる構
成によって、本発明の液晶表示パネルはFFSモードで動作するものとなる。なお、本発
明の液晶表示パネルにおいては、絶縁膜としては酸化ケイ素ないし窒化ケイ素等の無機絶
縁膜を、上電極及び下電極としてはITO(Indium Tin Oxide)ないしIZO(Indium Z
inc Oxide)等の透明導電性材料を、それぞれ使用することができる。また本発明の液晶
表示パネルにおいて使用し得るスイッチング素子としては、半導体材料としてアモルファ
スシリコンを使用したTFT、ポリシリコンを使用したTFT、低温ポリシリコン(LT
PS:Low Temperature Poly Silicon)TFT、薄膜ダイオードTFD(Thin Film Diod
e)等を使用することができる。
また、本発明の液晶表示パネルにおいては、前記絶縁膜は少なくとも前記基板側の第1
絶縁膜及び前記液晶層側の第2絶縁膜の複層構造からなり、前記下電極の表面は前記第1
絶縁膜で被覆され、前記ゲート配線及びコモン配線は前記第1絶縁膜の表面に形成され、
前記コモン配線は前記第1絶縁膜に形成されたコンタクトホールを経て前記下電極と電気
的に接続された構成を備えている。すなわち、本発明の液晶表示パネルにおいては、下電
極の表面は第1絶縁膜で被覆されているので、第1絶縁膜の表面に形成されているスイッ
チング素子、ゲート配線及びコモン配線のエッチング法による形成時に下電極の表面がエ
ッチング雰囲気に露出することがない。そのため、本発明の液晶表示パネルによれば、ゲ
ート配線及びコモン配線の形成時に下電極の表面が荒らされることがなく、下電極の抵抗
値が上昇するおそれが少なくなるので、表示画質が良好な液晶表示パネルが得られる。
加えて、本発明の液晶表示パネルにおいては、ゲート配線及びコモン配線は第1絶縁膜
の表面に形成されているので、ゲート配線及びコモン配線は直接基板の表面に触れていな
い。そのため、本発明の液晶表示パネルによれば、基板の表面に元々傷等があっても、こ
の傷は第1絶縁膜で埋められるため、ゲート配線及びコモン配線が断線し難くなるので、
信頼性の高い液晶表示パネルが得られる。なお、本発明の液晶表示パネルにおいては下電
極とコモン配線との間には第1絶縁膜が存在しているが、下電極とコモン配線との間の電
気的導通は第1絶縁膜に形成したコンタクトホールによって容易に行うことができる。
また、本発明の液晶表示パネルにおいては、前記下電極は前記一方の基板の表示領域全面に亘って形成されている。
係る態様の液晶表示パネルによれば、特に下電極の形成に微細なエッチングが必要ない
ため、上記本発明の効果を奏する液晶表示パネルを作製することができるようになる。
また、本発明の液晶表示パネルにおいては、前記下電極は平面視で前記ゲート配線と重畳する位置に開口が形成されている。

下電極とゲート配線が平面視で重畳している箇所では第1絶縁膜を挟んで容量を形成す
るが、この容量は寄生容量となって液晶表示パネルの作動に悪影響を与える。しかしなが
ら、係る態様の液晶表示パネルによれば、下電極がゲート配線と平面視で重畳する位置に
開口を形成したため、寄生容量が大幅に減少するためにフリッカやクロストークが生じ難
くなり、上記本発明の液晶表示パネルの効果を奏しながらもより表示画質が良好な液晶表
示パネルとなる。
また、本発明の液晶表示パネルにおいては、前記第2絶縁膜は複層構造を有し、前記ソース配線は前記複層構造の第2絶縁膜の間に形成されている。
係る態様の液晶表示パネルにおいては、ソース配線の表面が絶縁膜によって被覆される
ことになり、また、ソース配線とスイッチング素子とが同層に配置されているため、スイ
ッチング素子の表面も絶縁膜によって被覆される。そのため、係る態様の液晶表示パネル
によれば、スイッチング素子及びソース配線共に絶縁膜によって被覆されているため、外
部雰囲気の液晶を受け難くなり、特性変動が少ない液晶表示パネルとなる。
また、本発明の液晶表示パネルにおいては、前記第1絶縁膜の厚さは500〜2000
Åであることが好ましい。
第1絶縁膜の厚さが500Å未満であると、薄すぎて基板の表面に元々傷等があった場
合にそのまま第1絶縁膜に転写されてしまうため、第1絶縁膜を形成したことによる上記
効果が奏されなくなる。また、第1絶縁膜の厚さが2000Åを超えると、基板の表面に
元傷等が合っても実質的に完全に元傷等を埋めることができるが、第1絶縁膜を形成する
のに時間が掛かるようになるので好ましくない。
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態
は、本発明の技術思想を具体化するためにFFSモードの液晶表示パネルを例示したもの
であって、本発明をこの液晶表示パネルに特定することを意図するものではなく、特許請
求の範囲に含まれるその他の実施形態にも等しく適応し得るものである。なお、この明細
書における説明のために用いられた各図面においては、各層や各部材を図面上で認識可能
な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示しており、必ずしも
実際の寸法に比例して表示されているものではない。
図1は第1実施形態に係る液晶表示パネルのアレイ基板の1サブ画素分の斜視図である
。図2は図1のII−II線に沿った断面図である。図3は図1のIII−III線に沿った断面図
である。図4は第2実施形態の液晶表示パネルにおける図1のII−II線に沿った部分に対
応する断面図である。図5は第2実施形態の液晶表示パネルにおける図1のIII−III線に
沿った部分に対応する断面図である。
[第1実施形態]
第1実施形態に係る液晶表示パネル10Aを図1〜図3を用いて説明する。この第1実
施形態の液晶表示パネル10Aは、図2及び図3に示すように、液晶層11がアレイ基板
12とカラーフィルタ基板13によって挟持されている。アレイ基板12の背面及びカラ
ーフィルタ基板13の前面にはそれぞれ偏光板(図示省略)が形成されており、また、ア
レイ基板12の背面側からバックライト(図示省略)により光が照射されるようになって
いる。
まず、アレイ基板12の構成について説明する。アレイ基板12は、ガラスや石英、プ
ラスチック等からなる第1透明基板16を基体としている。そして、第1透明基板16上
にITOないしIZO等の透明導電性材料からなる下電極17が形成されている。下電極
17を覆って酸化ケイ素ないし窒化ケイ素等の無機絶縁性材料からなる第1絶縁膜18が
形成されている。この第1絶縁膜18上には、ゲート電極G部分を有するゲート配線(走
査線)19及びコモン配線20が互いに平行になるように形成されている。このゲート配
線19及びコモン配線20は、アルミニウム金属、アルミニウム合金、モリブデン等の不
透明な金属で形成されている。
更に、ゲート配線19及びコモン配線20を覆うように、酸化ケイ素ないし窒化ケイ素等の無機絶縁性材料からなる第2絶縁膜21が形成されている。図3に示すように、第1絶縁膜18を貫通して下電極17に達する第1コンタクトホール22が形成されており、この第1コンタクトホール22を介してコモン配線20と下電極17とが電気的に接続されている。そのため、下電極17は共通電極として作動する。
また、第2絶縁膜21上に、アモルファスシリコン等からなる半導体層23が形成されており、半導体層23に一部乗り上げるようにしてソース電極Sと、ドレイン電極Dとが形成されている。半導体層23は、第2絶縁膜21を介してゲート配線19から分岐している部分と対向配置されており、このゲート配線19から分岐されている部分がTFTのゲート電極Gを構成する。これらの半導体層23、ソース電極S、ドレイン電極D及びゲート電極Gによってスイッチング素子としてのTFTが構成される。ソース電極Sはソース配線(信号線)24から分岐しており、図1において、ソース配線24はY軸方向に延在し、ゲート配線19とコモン配線20はX軸方向に延在している。なお、ソース配線24及びドレイン電極Dは、それぞれアルミニウム金属、アルミニウム合金、モリブデン等の不透明な金属で形成されている。また、ソース配線24、ドレイン電極D及び露出している第2絶縁膜21の表面は、酸化ケイ素ないし窒化ケイ素等の無機絶縁性材料からなる第3絶縁膜25が形成されている。
そして、第3絶縁膜25を覆うように、ITO、IZO等の透明導電材料からなる上電
極26が形成されている。また、第3絶縁膜25には、第3絶縁膜25を貫通してドレイ
ン電極Dに達する第2コンタクトホール27が形成されており、上電極25は第2コンタ
クトホール27を介してドレイン電極Dと電気的に接続されている。そのため、上電極2
6は画素電極として作動する。
上電極26は、図1に示すように、例えばX軸方向に延びる複数本のスリット状の開口
(以下、「スリット」と称する。)28によって形成された帯状電極部分29を備えてい
る。第1実施形態の液晶表示パネル10Aでは、下電極17と上電極26を二つの電極と
し、これらの両電極間に挟持される第1〜第3絶縁膜18、21、25を誘電体膜として
、補助容量が形成される。これらのスリット28は上電極26をフォトリソグラフィー法
によって、露光及びエッチングすることによって形成される。そして、上電極26の帯状
電極部分29及びスリット28の内部は、例えばポリイミドからなり、所定の方向にラビ
ング処理された配向膜(図示せず)が形成されている。ラビング処理の方向は上電極26
のスリット28の方向に対して約3度〜約25度傾いている。
次に、カラーフィルタ基板13について説明する。カラーフィルタ基板13は、ガラス
や石英、プラスチック等からなる第2透明基板30を基体としており、第2透明基板30
には、サブ画素毎に異なる色光(R、G、Bあるいは無色)を透過するカラーフィルタ層
31と遮光材からなるブラックマトリクス層32が形成されている。カラーフィルタ層3
1とブラックマトリクス層32を覆うようにして透明樹脂からなるオーバーコート層33
が形成され、オーバーコート層33を覆うようにして、例えばポリイミド等からなり、所
定の方向にラビング処理された配向膜(図示省略)が形成されている。このカラーフィル
タ基板13における配向膜のラビング方向は、アレイ基板12におけるラビング方向とは
180°相違している。
そして、上述のように形成されたアレイ基板12とカラーフィルタ基板13とを対向配
置させ、周縁部をシール材(図示せず)によってシールし、液晶層11をアレイ基板12
とカラーフィルタ基板13の間に形成された密封エリア内に封入することにより第1実施
形態の液晶表示パネル10Aが得られる。この第1実施形態の液晶表示パネル10Aにお
いては、アレイ基板12側の偏光板の透過軸とカラーフィルタ基板13側の偏光板の透過
軸とは互いに直交するように配置されており、アレイ基板12側の偏光板の透過軸は、配
向膜のラビング方向と直交する方向となるように配置されている。このような構成を備え
ていると、アレイ基板側の配向膜のラビング方向は下電極17と上電極26との間に生じ
る電界の主方向と交差する方向となる。そして、初期状態ではラビング方向に沿って平行
に配向している液晶は、下電極17と上電極26との間に印加された電圧によって、上記
電界の主方向側へ回転して再配向する。この初期配向状態と電圧印加時の配向状態との差
異に基づいて各サブ画素の明暗表示が行われる。
上述したように、第1実施形態の液晶表示パネル10Aでは、ゲート電極G、ゲート配
線19及びコモン配線20は第1絶縁膜18上に形成されており、直接第1透明基板16
上には形成されていない。そのため、第1実施形態の液晶表示パネル10Aによれば、第
1透明基板16の表面に元々傷等があっても、この傷は第1絶縁膜18によって埋められ
るため、ゲート配線19及びコモン配線20が断線し難くなる。加えて、下電極17の表
面は第1絶縁膜18で被覆されているので、第1絶縁膜18の表面に形成されているTF
T、ゲート配線19及びコモン配線20のエッチング法による形成時に下電極17の表面
がエッチング雰囲気に露出することがない。そのため、第1実施形態の液晶表示パネル1
0Aによれば、ゲート配線19及びコモン配線20の形成時に下電極17の表面が荒らさ
れることがなく、下電極17の抵抗値が上昇するおそれが少なくなるので、表示画質が良
好な液晶表示パネル10Aが得られる。
なお、第1絶縁膜の厚さは500〜2000Åとするとよい。第1絶縁膜18の厚さが
500Å未満であると、第1透明基板16の表面に元々傷等があった場合、そのまま第1
絶縁膜18に転写されてしまうため、第1絶縁膜18を形成したことによる上記効果が奏
されなくなる。また、第1絶縁膜18の厚さが2000Åを超えると、第1透明基板16
の表面に元々傷等がある場合でも実質的に完全にこれらの傷等を埋めることができるが、
第1絶縁膜18を形成するのに時間が掛かるようになる。
[第2実施形態]
第1実施形態の液晶表示パネル10Aにおいては、下電極17を実質的に第1透明基板16の表面全体に形成し、この下電極17の表面に第1絶縁膜18を介してゲート電極G部分を含むゲート配線19及びコモン配線20を形成した例を示した。このような構成であると、ゲート配線19と下電極17とが平面視で重畳しているため、ゲート配線19と下電極17との間に寄生容量が形成される。この寄生容量は、フリッカやクロストークなどの要因となるため、可能な限り減少させることが望ましい。そこで、ゲート配線19と下電極17との間に寄生容量が生じ難くした第2実施形態の液晶表示パネル10Bを図4〜図5を用いて説明する、ただし、図4〜図5においては、第1実施形態の液晶表示パネル10Bと同一の構成部分には同一の参照符号を付与してその詳細な説明は省略する。
第2実施形態の液晶表示パネル10Bは、ゲート電極G部分を含むゲート配線19と平
面視で重畳する部分の下電極17に開口17aが形成されている以外は、第1実施形態の
液晶表パネル10Aの構成と同一である。この第2実施形態の液晶表示パネル10Bにお
いては、ゲート電極G部分を含むゲート配線19の下部には下電極17が存在していない
ので、ゲート電極G部分を含むゲート配線19と下電極17との間の寄生容量が第1実施
形態の液晶表示パネル10Aの場合と比すると、大幅に減少している。そのため、第2実
施形態の液晶表示パネル10Bは、第1実施形態の液晶表示パネル10Aよりもフリッカ
やクロストークが生じ難くなり、良好な表示画質が得られるようになる。
なお、下電極17に形成した開口17a部分は、そのままでもよいが、下電極17のエ
ッジによる段差が生じること及び第1絶縁膜18の厚さが500Å〜2000Åと薄いた
めに、開口17a部分を埋めたとしても、第1絶縁膜18の表面を完全に平らにはできな
い可能性があるため、樹脂材料等で埋めるようにしてもよい。
第1実施形態に係る液晶表示パネルのアレイ基板の1サブ画素分の斜視図である。 図1のII−II線に沿った断面図である。 図1のIII−III線に沿った断面図である。 第2実施形態の液晶表示パネルにおける図1のII−II線に沿った部分に対応する断面図である。 第2実施形態の液晶表示パネルにおける図1のIII−III線に沿った部分に対応する断面図である。 従来例のFFSモードの液晶表示パネルのアレイ基板の1サブ画素分の縦断面図である。 別の従来例のFFSモードの液晶表示パネルのアレイ基板の1サブ画素分の縦断面図である。
符号の説明
10A、10B:液晶表示パネル 11:液晶層 12:アレイ基板 13:カラーフ
ィルタ基板 16:第1透明基板 17:下電極 17a:(下電極の)開口 18:第
1絶縁膜 19:ゲート配線(走査線) 20:コモン配線 21:第2絶縁膜 22:
第1コンタクトホール 23:半導体層 24:ソース配線(信号線) 25:第3絶縁
膜 26:上電極 27:第2コンタクトホール 28:スリット 29:帯状電極部分
30:第2透明基板 31:カラーフィルタ層 32:ブラックマトリクス 33:オ
ーバーコート層

Claims (2)

  1. 液晶層を挟持して対向配置される一対の基板を有し、前記一対の基板のうちの一方の基板には、
    複数の互いに平行に配置されたゲート配線及びコモン配線と、
    前記ゲート配線及びコモン配線と交差する方向に形成されたソース配線と、
    前記ゲート配線及びソース配線の交差部近傍に形成されたスイッチング素子と、が形成されているとともに、
    前記ゲート配線及びソース配線で区画された領域毎に絶縁膜を介して透明導電性材料からなる下電極と複数のスリットが形成された上電極とが互いに積層配置され、
    前記上電極が前記スイッチング素子に電気的に接続されているとともに、前記下電極が前記一方の基板の表示領域全面に亘って形成され、かつ前記コモン配線に電気的に接続されている液晶表示パネルであって、
    前記絶縁膜は少なくとも前記基板側の第1絶縁膜及び前記液晶層側の第2絶縁膜の複層構造からなり、
    前記下電極は、平面視で前記ゲート配線と重畳する位置に開口が形成されるとともに前記下電極の表面は前記第1絶縁膜で被覆され、
    さらに、前記第2絶縁膜はその表面を覆う第3絶縁膜を備えた複層構造を有し、
    前記ソース配線は、前記スイッチング素子のドレイン電極とともに前記第3絶縁膜と前記第2絶縁膜の間に形成され、
    前記ゲート配線及びコモン配線は前記第1絶縁膜の表面に形成され、
    前記コモン配線は前記第1絶縁膜に形成されたコンタクトホールを経て前記下電極と電気的に接続されている液晶表示パネル。
  2. 前記第1絶縁膜の厚さは500〜2000Åである請求項1記載の液晶表示パネル。
JP2008173103A 2008-07-02 2008-07-02 液晶表示パネル Expired - Fee Related JP5197193B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008173103A JP5197193B2 (ja) 2008-07-02 2008-07-02 液晶表示パネル
US13/010,423 US20120113372A1 (en) 2008-07-02 2011-01-20 Liquid crystal display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008173103A JP5197193B2 (ja) 2008-07-02 2008-07-02 液晶表示パネル

Publications (2)

Publication Number Publication Date
JP2010014846A JP2010014846A (ja) 2010-01-21
JP5197193B2 true JP5197193B2 (ja) 2013-05-15

Family

ID=41701031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008173103A Expired - Fee Related JP5197193B2 (ja) 2008-07-02 2008-07-02 液晶表示パネル

Country Status (2)

Country Link
US (1) US20120113372A1 (ja)
JP (1) JP5197193B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5216204B2 (ja) 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
CN102629044A (zh) * 2011-06-15 2012-08-08 京东方科技集团股份有限公司 一种液晶显示器及其制作方法
US8773627B2 (en) * 2011-10-07 2014-07-08 Japan Display West Inc. Liquid crystal display device and method for manufacturing liquid crystal display device
CN102830534A (zh) * 2012-08-23 2012-12-19 京东方科技集团股份有限公司 彩膜基板、阵列基板、液晶显示装置及其制作方法
JP5913419B2 (ja) * 2014-04-11 2016-04-27 株式会社半導体エネルギー研究所 液晶表示装置
KR102563686B1 (ko) * 2016-11-30 2023-08-07 엘지디스플레이 주식회사 어레이 기판 및 이를 포함하는 액정표시장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4305811B2 (ja) * 2001-10-15 2009-07-29 株式会社日立製作所 液晶表示装置、画像表示装置およびその製造方法
JP4019697B2 (ja) * 2001-11-15 2007-12-12 株式会社日立製作所 液晶表示装置
TWI617869B (zh) * 2006-05-16 2018-03-11 半導體能源研究所股份有限公司 液晶顯示裝置和半導體裝置
JP5216204B2 (ja) * 2006-10-31 2013-06-19 株式会社半導体エネルギー研究所 液晶表示装置及びその作製方法
US7623211B2 (en) * 2007-04-17 2009-11-24 Epson Imaging Devices Corporation Liquid crystal display
JP5348521B2 (ja) * 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル

Also Published As

Publication number Publication date
JP2010014846A (ja) 2010-01-21
US20120113372A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
JP5348521B2 (ja) 液晶表示パネル
JP4356750B2 (ja) 液晶表示装置及びその製造方法
US9618817B2 (en) Array substrate and narrow bezel-type liquid crystal display device including the same
US8964153B2 (en) In-plane switching mode liquid crystal display device and fabricating method thereof
US7440040B2 (en) Liquid crystal display device with storage electrode extension
US20080266480A1 (en) Multi-domain vertical alignment liquid crystal display
US20090135342A1 (en) Wide viewing angle liquid crystal display
US20060203151A1 (en) In-plane switching mode liquid crystal display device and fabrication method thereof
JP2010014847A (ja) 液晶表示パネル
TWI420208B (zh) 液晶顯示裝置
JP5197193B2 (ja) 液晶表示パネル
JP5586753B2 (ja) 液晶表示パネル
KR20160110671A (ko) 액정 표시장치
KR20070112955A (ko) 액정 표시 장치
KR20070020868A (ko) 박막 트랜지스터 표시판
KR101046923B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US8218116B2 (en) Liquid crystal display panel and manufacturing method thereof
KR20090010528A (ko) 표시 패널용 기판 및 이를 갖는 액정 표시 패널
US8953134B2 (en) Liquid crystal display panel
JP5909261B2 (ja) 液晶表示パネル
JP2007093859A (ja) 液晶装置および電子機器
KR101133757B1 (ko) 액정 표시 장치
JP5247312B2 (ja) 液晶表示装置
KR20150109544A (ko) 표시 장치 및 이의 제조 방법
JP5246758B2 (ja) 液晶表示パネル

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110516

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees