JP5547154B2 - メモリ・デバイス - Google Patents
メモリ・デバイス Download PDFInfo
- Publication number
- JP5547154B2 JP5547154B2 JP2011206227A JP2011206227A JP5547154B2 JP 5547154 B2 JP5547154 B2 JP 5547154B2 JP 2011206227 A JP2011206227 A JP 2011206227A JP 2011206227 A JP2011206227 A JP 2011206227A JP 5547154 B2 JP5547154 B2 JP 5547154B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- write
- memory device
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0688—Non-volatile semiconductor memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
Description
実施形態の説明に先立ち、参考例について簡単に説明する。参考例として、クライアント・サーバ・モデルに基づくメモリ・システムおよび基づかないメモリ・システムについて説明する。クライアント・サーバ・モデルに基づかないメモリ・デバイスとして、SDTMカードおよびeMMCを例に取る。
次に、図3を用い、ホスト・デバイスとメモリ・デバイスとの関係について簡単に説明する。
図4は、第1実施形態に係るメモリ・デバイスを概略的に示している。図4は、メモリ・デバイスのハードウェア上の構成を示している。図4に示されているように、メモリ・デバイス1は、ホスト・デバイス(以下、単にホストと称する場合がある)2と通信できるように構成されている。メモリ・デバイス1とホスト2は、少なくとも、ホスト2からの書き込み要求に対して、メモリ・デバイス1が書き込みデータの部分のサイズおよび位置を指定できる方式でホスト2と通信する。より具体的には、メモリ・デバイス1とホスト2、クライアント・サーバ・モデルに基づいて通信する。メモリ・デバイス1は、ターゲットとして動作し、ホスト2はイニシエータとして動作する。さらに具体的な例として、メモリ・デバイス1はUFSメモリ・デバイスであり、ホスト2はUFSメモリ・デバイスをサポートするホストである。
次に、図14のフローに則して、第1実施形態に係るデータ分割判断動作について、説明する。第1実施形態に係るメモリ・デバイスは、図示するフローに則して、データ分割判断を行う。
1.キューイングされているWriteコマンドが2つ以上ある場合
2.各々のWriteコマンドによる書き込みサイズが、1ページ以上ある場合
このような上記2つの条件を満たす場合、メモリ・デバイス1は、書き込みデータを分割し、データ書き込みを行う。ここで、詳細については後述するが、本例の場合、分割して書き込むデータ・サイズは、ページ単位である。なお、図15に示すように、1つのロジカルユニット(LU)に対するホスト・デバイス2からの書き込みコマンドは1つである。
次に、より具体的に、図15を用いて、上記第1実施形態に係るデータ分割判断動作について説明する。ここでは、ロジカル・ユニット67−1(LUN=1)とロジカル・ユニット67−2(LUN=2)に対して、ホスト1から2つのwriteコマンドが発行され、上記ステップS13の際としてwriteコマンドを2つに分割する場合を一例に示す。
第1の実施形態に係るメモリ・デバイスによれば、少なくとも下記(1)の効果が得られる。
上記のように、本例に係るメモリ・コントローラ12は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリ・コントローラ12は、各Logical Unit(67)のコマンドキューにキューイングされているコマンドのうち書き込み(write)コマンドの数を調べ、その数によってデータ書き込み処理の分割を判定する。データ書き込み処理の分割の条件を満たす場合、メモリ・コントローラ12は、受信した書き込みデータを分割し、データ書き込みを行う。
ここで、UFS規格は、不揮発性メモリに対応するインターフェース規格である。UFSメモリ・デバイスとしては、例えば、本例で説明したNAND型フラッシュメモリ11とコントローラ12とで構成されることを想定されている。
次に、第2実施形態に係るメモリ・デバイスについて、図17を用いて説明する。第2実施形態は、更にReadコマンドに関するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。
図17のフローに則して、第2実施形態に係るデータ分割判断動作について、説明する。
1.キューイングされているWriteコマンドとReadコマンドの合計が2つ以上ある場合
2.各々のWriteコマンド、Readコマンドによる書き込みサイズ、読み込みサイズが、1ページ以上ある場合
このような上記2つの条件を満たす場合、メモリ・デバイス1は、Writeコマンド/Readコマンドを分割して、書き込みデータ/読み出しデータを分割し、データ書き込み/データ読み出しを行う。ここで、同様に、分割して書き込む/読み出すデータ・サイズは、ページ単位である。
上記のように、第2実施形態に係るメモリ・デバイスによれば、少なくとも上記(1)乃至(2)と同様の効果が得られる。さらに、第2実施形態に説明したように、必要に応じて、データ読み出しの場合にも同様に適用でき、同様の効果を得ることが可能である。
次に、第3実施形態に係るメモリ・デバイスについて説明する。第3実施形態は、更にクエリーリクエストを判断基準に入れて判定するものである。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。
図示は省略するが、上記ステップS13等の際、メモリ・デバイス1は、データ処理の分割が必要であるか否かを判定する。具体的には、メモリ・デバイス1は、各Logical Unit(67)のコマンドキューにキューイングされているコマンドのうちwriteコマンドとreadコマンドの数を調べ、その数によって書き込み処理の分割を決める。本例の場合、分割する否かの判定基準は、例えば、クエリーリクエスト(Query Request)を加えた、次の通りである点で、相違する:
1.キューイングされているWriteコマンド、Readコマンド合計が1つ以上ある場合
2.キューイングされているQuery Request(READ DESCRIPTOR/WRITE DESCRIPTOR)コマンドが1つ以上ある場合
3.各々のWriteコマンド、Readコマンドによる書き込みサイズ、読み込みサイズが、1ページ以上ある場合
ここで、クエリーリクエスト(Query Request)とは、主にメモリ・デバイス1の情報の取得のために用いられるものである。例えば、ホスト2からのメモリ・デバイス1のコンフィギュレーション情報の変更および出力要求等をいう。クエリーリクエストと上記データ転送要求との関係については、クエリーリクエストの方の処理が問い合わせの処理で処理時間も短いので、優先的に処理をされる。また、データを分割したライト/リード動作においてクエリーリクエストがいつ実行されるのかについては、仕掛中のwrite/ read処理が終わり次第、クエリーの処理を行う。
上記のように、第3実施形態に係るメモリ・デバイスによれば、少なくとも上記(1)乃至(2)と同様の効果が得られる。さらに、第3実施形態に説明したように、必要に応じて、クエリーリクエストを判断に加え、同様に適用でき、同様の効果を得ることが可能である。
次に、第4実施形態に係るメモリ・デバイスについて説明する。この説明において、上記第1の実施形態と重複する部分の詳細な説明を省略する。
ここで、ロジカル・ユニット67にはアクセスの優先度が設定できる。
上記のように、第4実施形態に係るメモリ・デバイスによれば、少なくとも上記(1)乃至(2)と同様の効果が得られる。さらに、必要に応じて、第4実施形態を適用することが可能である。
Claims (7)
- 複数のセルを単位としてデータ書き込みまたはデータ読み出しがされる不揮発性のメモリと、
前記メモリを制御し、前記メモリのメモリ空間を、少なくとも第1パーティション及び第2パーティションに区切って管理するコントローラとを具備し、
前記コントローラは、
前記第1パーティション及び前記第2パーティションに対して互いに独立してデータ書き込み要求を受信させ、
データ書き込み要求を受信した場合、前記データ書き込み要求に係る書き込みデータのデータサイズの分割が必要であるか否かを判定し、
前記データサイズの分割が必要であると判定する場合は、前記書き込みデータのデータサイズを分割し、
前記第1パーティションのデータ書き込みを行う期間に、前記第2パーティションの書き込みデータのデータ要求を行って前記書き込みデータの受信を行う
メモリ・デバイス。 - 前記コントローラは、
データ読み出し要求を受信した場合、読み出しデータのデータサイズを分割して、前記メモリからデータ読み出しを行う
請求項1に記載のメモリ・デバイス。 - 前記コントローラは、前記データサイズの分割が必要でないと判断する場合、書き込みデータまたは読み出しデータのデータサイズを最大化した前記複数のセルを単位としてデータ書き込みまたはデータ読み出しを行う
請求項1または2に記載のメモリ・デバイス。 - 前記データサイズを分割する単位は、前記データ書き込みまたはデータ読み出しが行われる複数のセルの単位である
請求項1乃至3のいずれか1項に記載のメモリ・デバイス。 - 前記コントローラが前記データサイズの分割が必要であるか否かを判定する基準は、以下の2つの条件を満たす場合である:
1.少なくとも前記第1及び第2パーティションにデータ書き込みまたはデータ読み出しが要求されている場合
2.前記データ書き込み要求または前記データ読み出し要求の各々のデータサイズが、前記複数のセルの単位以上ある場合
請求項1乃至4のいずれか1項に記載のメモリ・デバイス。 - 前記コントローラが前記データサイズ分割が必要であるか否かを判定する基準は、以下の3つの条件を満たす場合である:
1.少なくとも前記第1または第2パーティションにデータ書き込みまたはデータ読み出しが要求されている場合
2.少なくとも1つ以上のクエリー要求がある場合
3.前記データ書き込み要求または前記データ読み出し要求の各々のデータサイズが、前記複数のセルの単位以上ある場合
請求項1乃至4のいずれか1項に記載のメモリ・デバイス。 - 前記データ書き込み要求またはデータ読み出し要求は、SCSI(small computer system interface)コマンドであることを特徴とする請求項1乃至6の何れか1項に記載のメモリ・デバイス。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206227A JP5547154B2 (ja) | 2011-09-21 | 2011-09-21 | メモリ・デバイス |
TW101107523A TWI463317B (zh) | 2011-09-21 | 2012-03-06 | Memory device and control method thereof |
CN201210069386.2A CN103019970B (zh) | 2011-09-21 | 2012-03-15 | 存储装置及其控制方法 |
US13/427,252 US8843696B2 (en) | 2011-09-21 | 2012-03-22 | Memory device and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206227A JP5547154B2 (ja) | 2011-09-21 | 2011-09-21 | メモリ・デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013069059A JP2013069059A (ja) | 2013-04-18 |
JP5547154B2 true JP5547154B2 (ja) | 2014-07-09 |
Family
ID=47881750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206227A Expired - Fee Related JP5547154B2 (ja) | 2011-09-21 | 2011-09-21 | メモリ・デバイス |
Country Status (4)
Country | Link |
---|---|
US (1) | US8843696B2 (ja) |
JP (1) | JP5547154B2 (ja) |
CN (1) | CN103019970B (ja) |
TW (1) | TWI463317B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10146475B2 (en) | 2014-09-09 | 2018-12-04 | Toshiba Memory Corporation | Memory device performing control of discarding packet |
US11042321B2 (en) | 2019-03-04 | 2021-06-22 | Toshiba Memory Corporation | Memory controller |
RU2789954C1 (ru) * | 2022-07-20 | 2023-02-14 | Общество с ограниченной ответственностью "Башкирская генерирующая компания" (ООО "БГК") | Система очистки сопловых решеток водоструйных эжекторов |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI526838B (zh) * | 2013-02-27 | 2016-03-21 | 東芝股份有限公司 | 記憶體裝置 |
KR20140113176A (ko) * | 2013-03-15 | 2014-09-24 | 삼성전자주식회사 | 매핑 정보 업데이트 방법 및 이를 이용한 메모리 시스템 |
WO2015011835A1 (ja) * | 2013-07-26 | 2015-01-29 | 株式会社日立製作所 | コンピュータシステム |
WO2015011516A1 (en) * | 2013-07-26 | 2015-01-29 | Intel Corporation | Non-volatile memory interface |
US9519440B2 (en) * | 2013-09-10 | 2016-12-13 | Qualcomm Incorporated | Providing command queuing in embedded memories |
US9824004B2 (en) | 2013-10-04 | 2017-11-21 | Micron Technology, Inc. | Methods and apparatuses for requesting ready status information from a memory |
US10108372B2 (en) | 2014-01-27 | 2018-10-23 | Micron Technology, Inc. | Methods and apparatuses for executing a plurality of queued tasks in a memory |
US9454310B2 (en) * | 2014-02-14 | 2016-09-27 | Micron Technology, Inc. | Command queuing |
KR20150112075A (ko) * | 2014-03-26 | 2015-10-07 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 장치의 동작 방법 |
CN105745628B (zh) * | 2014-06-27 | 2017-09-05 | 华为技术有限公司 | 一种将数据写入闪存装置的方法、闪存装置和存储*** |
US20160124876A1 (en) * | 2014-08-22 | 2016-05-05 | HGST Netherlands B.V. | Methods and systems for noticing completion of read requests in solid state drives |
US20160070656A1 (en) * | 2014-09-05 | 2016-03-10 | Qualcomm Incorporated | Write protection management systems |
US10061515B2 (en) * | 2014-09-11 | 2018-08-28 | Toshiba Memory Corporation | Information processing apparatus and memory system |
US10067688B2 (en) | 2015-01-23 | 2018-09-04 | Qualcomm Incorporated | Storage resource management in virtualized environments |
CN104955104B (zh) * | 2015-05-27 | 2018-07-24 | 北京邮电大学 | 一种数据的传输方法和装置 |
US20170060460A1 (en) * | 2015-08-31 | 2017-03-02 | Megachips Corporation | Memory controller |
KR102427262B1 (ko) * | 2015-09-11 | 2022-08-01 | 삼성전자주식회사 | 랜덤 액세스 메모리 장치들 및 불휘발성 메모리 장치들을 포함하는 저장 장치 |
KR102498223B1 (ko) * | 2015-10-13 | 2023-02-09 | 삼성전자주식회사 | Ufs 장치의 작동 방법, ufs 호스트의 작동 방법, 및 이들을 포함하는 시스템의 작동 방법 |
US10425484B2 (en) * | 2015-12-16 | 2019-09-24 | Toshiba Memory Corporation | Just a bunch of flash (JBOF) appliance with physical access application program interface (API) |
US10444999B2 (en) * | 2016-10-13 | 2019-10-15 | Qualcomm Incorporated | Universal flash storage (UFS) host design for supporting embedded UFS and UFS card |
KR102665270B1 (ko) * | 2016-11-09 | 2024-05-13 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
US10802736B2 (en) | 2017-07-27 | 2020-10-13 | Qualcomm Incorporated | Power down mode for universal flash storage (UFS) |
JP6967959B2 (ja) | 2017-12-08 | 2021-11-17 | キオクシア株式会社 | メモリシステムおよび制御方法 |
JP7167291B2 (ja) | 2017-12-08 | 2022-11-08 | キオクシア株式会社 | メモリシステムおよび制御方法 |
US10878859B2 (en) * | 2017-12-20 | 2020-12-29 | Micron Technology, Inc. | Utilizing write stream attributes in storage write commands |
KR102545229B1 (ko) * | 2018-05-04 | 2023-06-21 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
KR20200088713A (ko) * | 2019-01-15 | 2020-07-23 | 에스케이하이닉스 주식회사 | 메모리 컨트롤러 및 그 동작 방법 |
JP7213712B2 (ja) | 2019-02-14 | 2023-01-27 | キオクシア株式会社 | 不揮発性半導体記憶装置 |
KR20210016938A (ko) * | 2019-08-06 | 2021-02-17 | 에스케이하이닉스 주식회사 | 데이터 처리 시스템 및 그것의 동작방법 |
CN114489488A (zh) * | 2021-12-29 | 2022-05-13 | 山东云海国创云计算装备产业创新中心有限公司 | 数据读写方法、nand控制器及计算机可读存储介质 |
CN114627938A (zh) * | 2022-03-16 | 2022-06-14 | 英韧科技(上海)有限公司 | 数据写入方法和装置以及存储介质 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07105071A (ja) * | 1993-09-30 | 1995-04-21 | Sony Corp | 情報転送装置及び情報記録装置 |
JP3330187B2 (ja) * | 1993-05-13 | 2002-09-30 | 株式会社リコー | メモリカード |
US7093059B2 (en) * | 2002-12-31 | 2006-08-15 | Intel Corporation | Read-write switching method for a memory controller |
US7427027B2 (en) | 2004-07-28 | 2008-09-23 | Sandisk Corporation | Optimized non-volatile storage systems |
WO2007116476A1 (ja) | 2006-03-31 | 2007-10-18 | Hitachi Ulsi Systems Co., Ltd. | メモリカードおよびデータの書き込み方法 |
US8266334B2 (en) * | 2010-02-12 | 2012-09-11 | Phison Electronics Corp. | Data writing method for non-volatile memory, and controller and storage system using the same |
US9311969B2 (en) * | 2011-07-22 | 2016-04-12 | Sandisk Technologies Inc. | Systems and methods of storing data |
JP5677336B2 (ja) * | 2011-08-01 | 2015-02-25 | 株式会社東芝 | メモリ・デバイス |
JP2013077278A (ja) * | 2011-09-16 | 2013-04-25 | Toshiba Corp | メモリ・デバイス |
JP5694101B2 (ja) * | 2011-09-20 | 2015-04-01 | 株式会社東芝 | メモリ・デバイス、ホスト・デバイス |
-
2011
- 2011-09-21 JP JP2011206227A patent/JP5547154B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-06 TW TW101107523A patent/TWI463317B/zh not_active IP Right Cessation
- 2012-03-15 CN CN201210069386.2A patent/CN103019970B/zh not_active Expired - Fee Related
- 2012-03-22 US US13/427,252 patent/US8843696B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10146475B2 (en) | 2014-09-09 | 2018-12-04 | Toshiba Memory Corporation | Memory device performing control of discarding packet |
US11042321B2 (en) | 2019-03-04 | 2021-06-22 | Toshiba Memory Corporation | Memory controller |
US11726700B2 (en) | 2019-03-04 | 2023-08-15 | Kioxia Corporation | Memory controller |
US11989444B2 (en) | 2019-03-04 | 2024-05-21 | Kioxia Corporation | Memory controller |
RU2789954C1 (ru) * | 2022-07-20 | 2023-02-14 | Общество с ограниченной ответственностью "Башкирская генерирующая компания" (ООО "БГК") | Система очистки сопловых решеток водоструйных эжекторов |
Also Published As
Publication number | Publication date |
---|---|
TWI463317B (zh) | 2014-12-01 |
TW201314451A (zh) | 2013-04-01 |
JP2013069059A (ja) | 2013-04-18 |
CN103019970A (zh) | 2013-04-03 |
US20130073795A1 (en) | 2013-03-21 |
CN103019970B (zh) | 2015-10-14 |
US8843696B2 (en) | 2014-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5547154B2 (ja) | メモリ・デバイス | |
JP5677336B2 (ja) | メモリ・デバイス | |
JP5694101B2 (ja) | メモリ・デバイス、ホスト・デバイス | |
JP5481453B2 (ja) | メモリデバイス | |
JP5547148B2 (ja) | メモリデバイス | |
US8909854B2 (en) | Memory device with specified write data size | |
JP4406339B2 (ja) | コントローラ、メモリカード及びその制御方法 | |
US8131912B2 (en) | Memory system | |
JP4059002B2 (ja) | メモリ装置 | |
US11709632B2 (en) | Input/output size control between a host system and a memory sub-system | |
US20210133096A1 (en) | Memory system and operating method thereof | |
KR102527265B1 (ko) | 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 | |
JPWO2005083573A1 (ja) | 半導体メモリ装置 | |
CN113760185A (zh) | 内存块回收方法和装置 | |
US20240036768A1 (en) | Partial Execution of a Write Command from a Host System | |
TWI644215B (zh) | 用來控制一資料儲存裝置的運作之方法以及資料儲存裝置及其控制器 | |
JP2011070470A (ja) | 半導体記憶装置 | |
JP2007317078A (ja) | 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130904 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140514 |
|
LAPS | Cancellation because of no payment of annual fees |