KR102527265B1 - 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 - Google Patents

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 Download PDF

Info

Publication number
KR102527265B1
KR102527265B1 KR1020180098485A KR20180098485A KR102527265B1 KR 102527265 B1 KR102527265 B1 KR 102527265B1 KR 1020180098485 A KR1020180098485 A KR 1020180098485A KR 20180098485 A KR20180098485 A KR 20180098485A KR 102527265 B1 KR102527265 B1 KR 102527265B1
Authority
KR
South Korea
Prior art keywords
read
option
request
pairing
controller
Prior art date
Application number
KR1020180098485A
Other languages
English (en)
Other versions
KR20200022641A (ko
Inventor
박진
김정애
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180098485A priority Critical patent/KR102527265B1/ko
Priority to US16/217,575 priority patent/US10719262B2/en
Priority to CN201811615096.7A priority patent/CN110858126B/zh
Publication of KR20200022641A publication Critical patent/KR20200022641A/ko
Application granted granted Critical
Publication of KR102527265B1 publication Critical patent/KR102527265B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술의 일 실시예에 의한 데이터 저장 장치는 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하며, 복수의 플래인 각각이 복수의 메모리 셀로 구성되는 복수의 페이지를 포함하는 복수의 메모리 블럭의 집합인 저장부 및 호스트 장치로부터 전송되는 요청에 따라 저장부에 대한 데이터 입출력을 제어하며, 호스트 장치로부터 액세스 어드레스 및 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하여, 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하고, 페어링 리드 요청 각각에 대한 리드 옵션을 결정하도록 구성되는 컨트롤러를 포함하도록 구성될 수 있다.

Description

데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템{Data Storage Device and Operation Method Thereof, Storage System Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템에 관한 것이다.
저장 장치는 호스트 장치와 연결되어 호스트의 요청에 따라 데이터 입출력 동작을 수행한다. 저장 장치는 데이터를 저장하기 위해 다양한 저장 매체를 사용할 수 있다.
저장 장치는 하드 디스크 드라이브(HDD, Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치, 솔리드 스테이트 드라이브(SSD, Solid State Drive), 메모리 카드 등과 같이 반도체 메모리 장치, 특히 비휘발성 메모리에 데이터를 저장하는 장치를 포함할 수 있다.
플래시 메모리를 사용한 저장 매체는 대용량, 비휘발성, 낮은 단가 및 적은 전력 소모, 고속 데이터 처리 속도를 제공하는 등의 장점이 있다.
저장 매체의 성능은 고용량을 제공하면서도 데이터를 고속으로 처리하는 것에 의해 결정될 수 있다.
본 기술의 실시예는 처리 속도가 향상된 데이터 저장 장치 및 동작 방법과 이를 포함하는 스토리지 시스템을 제공할 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하며, 상기 복수의 플래인 각각이 복수의 메모리 셀로 구성되는 복수의 페이지를 포함하는 복수의 메모리 블럭의 집합인 저장부; 및 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 호스트 장치로부터 액세스 어드레스 및 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하여, 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하고, 상기 페어링 리드 요청 각각에 대한 리드 옵션을 결정하도록 구성되는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치는 복수의 플래인을 포함하는 저장부; 및 호스트 장치의 리드 요청에 응답하여 복수의 플래인 각각에 포함된 복수의 페이지로부터 동시에 데이터를 리드하며, 상기 리드 요청은 액세스 어드레스 및 액세스 사이즈를 포함하고, 한 번의 리드 동작시 액세스되는 영역의 사이즈에 따라 제 1 리드 옵션, 제 2 리드 옵션 및 제 3 리드 옵션으로 구분되는 리드 옵션 중 어느 하나의 리드 옵션에 따라 한 번의 리드 동작시 접근되는 영역의 사이즈가 최소가 되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하는 컨트롤러;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 데이터 저장 장치의 동작 방법은 복수의 플래인을 포함하도록 구성되는 저장부와, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서, 상기 컨트롤러가, 호스트 장치로부터 액세스 어드레스 및 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하는 단계; 상기 컨트롤러가 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하는 단계; 및 상기 컨트롤러가 상기 페어링 리드 요청 각각에 대한 리드 옵션을 결정하는 단계;를 포함하도록 구성될 수 있다.
본 기술의 일 실시예에 의한 스토리지 시스템은 호스트 장치; 및 복수의 플래인을 포함하도록 구성되는 저장부와, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고, 상기 컨트롤러는, 상기 호스트 장치로부터 액세스 어드레스 및 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하여, 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하고, 상기 페어링 리드 요청 각각에 대한 리드 옵션을 결정하도록 구성될 수 있다.
본 기술에 의하면 복수의 플래인에 동시에 접근하여 데이터를 처리할 수 있다. 나아가, 플래인 인터리빙 동작시 처리 요청되는 데이터의 사이즈에 기초하여 최소한의 영역에 접근하여 데이터를 처리할 수 있어 데이터 처리 속도를 향상시킬 수 있다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 2는 일 실시예에 의한 저장부의 구성도이다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 4는 일 실시예에 의한 읽기 제어부의 구성도이다.
도 5a 및 도 5b는 일 실시예에 의한 플래인 인터리빙 동작을 설명하기 위한 도면이다.
도 6은 일 실시예에 의한 요청 페어링 방법을 설명하기 위한 도면이다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 8은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 9 및 도 10은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 11은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 12는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
이하, 첨부된 도면을 참조하여 본 기술의 실시예를 보다 구체적으로 설명한다.
도 1은 일 실시예에 의한 데이터 저장 장치의 구성도이다.
도 1을 참조하면, 일 실시예에 의한 데이터 저장 장치(10)는 컨트롤러(110) 및 저장부(120; 120-1~120-n)를 포함할 수 있다.
컨트롤러(110)는 호스트 장치의 요청에 응답하여 저장부(120)를 제어할 수 있다. 예를 들어, 컨트롤러(110)는 호스트 장치의 프로그램(라이트) 요청에 따라 저장부(120)에 데이터가 프로그램되도록 할 수 있다. 그리고, 호스트 장치의 읽기 요청에 응답하여 저장부(120)에 기록되어 있는 데이터를 호스트 장치로 제공할 수 있다. 일 실시예에서, 컨트롤러(110)는 호스트 장치로부터 전송되는 커맨드 또는 요청(request)을 큐에 저장해 두고, 커맨드를 스케쥴링한 결과에 따라 커맨드를 처리할 수 있다.
저장부(120)는 복수의 다이(120-1~120-n)를 포함하여, 컨트롤러(110)의 제어에 따라 데이터를 기록하거나 기록된 데이터를 출력할 수 있다. 저장부(120)는 휘발성 또는 비휘발성 메모리 장치로 구성될 수 있다. 일 실시예에서, 저장부(120)는 EEPROM(Electrically Erasable and Programmable ROM), 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase-Change RAM), ReRAM(Resistive RAM) FRAM(Ferroelectric RAM), STT-MRAM(Spin Torque Transfer Magnetic RAM) 등과 같은 다양한 비휘발성 메모리 소자 중에서 선택된 메모리 소자를 이용하여 구현될 수 있다. 저장부(120)는 적어도 하나의 다이(120-1 ~120-n)를 포함할 수 있다. 각각의 다이(120-1 ~120-n)는 복수의 플래인(PL)을 포함할 수 있다. 각각의 플래인(PL)은 적어도 하나의 메모리 블럭을 포함할 수 있고, 각각의 메모리 블럭은 복수의 메모리 셀을 포함하는 적어도 하나의 페이지를 포함하는 계층 구조를 가질 수 있다. 리드 및 라이트(프로그램) 동작은 예를 들어 페이지 단위로 수행될 수 있고, 소거 동작은 예를 들어 블럭 단위로 수행될 수 있다. 데이터 입출력 속도를 향상시키기 위해 리드 또는 라이트되는 데이터의 처리 단위는 데이터 저장 장치(10)의 제조 목적 등에 따라 결정될 수 있다. 나아가 저장부(120)는 하나의 메모리 셀에 한 비트의 데이터를 저장하는 싱글 레벨 셀(Single-Level Cell), 또는 하나의 메모리 셀에 복수 비트의 데이터를 저장하는 멀티 레벨 셀(Multi-Level Cell)로 이루어질 수 있다.
컨트롤러(110)는 플래인 인터리빙 방식으로 저장부(120)를 동작시킬 수 있다. 플래인 인터리빙 방식이란 호스트 장치의 요청들을 동일한 다이 내의 상이한 플래인에서 나누어 동시에 처리(리드 또는 라이트)하는 동작일 수 있다. 일 실시예에서, 컨트롤러(110)는 플래인 인터리빙 동작시 동일한 다이 내의 유휴 상태에 있는 복수의 플래인 각각으로부터 선택되는 블럭에 대하여 동일하거나 상이한 오프셋을 갖는 페이지에 동시에 액세스하여 동일한 사이즈의 데이터를 처리하는 동기식 플래인 인터리빙 방식으로 저장부(120)를 제어할 수 있다. 동기식 플래인 인터리빙 방식에서, 유휴 또는 대기 상태인, 다른 관점에서는 비지(busy) 상태가 아닌 복수의 플래인들이 집합을 이루어 동시에 동일 시점에 커맨드를 제공받아 동일한 사이즈의 데이터를 병렬로 처리할 수 있다.
컨트롤러(110)는 읽기 제어부(20)를 포함할 수 있다. 읽기 제어부(20)는 동기식 플래인 인터리빙 방식으로 데이터를 처리하기 위하여, 호스트 장치로부터 저장부(120) 내의 액세스할 영역의 어드레스 및 액세스할 영역의 사이즈를 포함하는 리드 요청(request)을 제공받아 호스트 장치의 리드 요청을 페어링(pairing)할 수 있다. 일 실시예에서, 읽기 제어부(20)는 호스트 장치의 리드 요청에 포함된 사이즈에 기초하여 리드 요청을 페어링할 수 있다. 아울러, 읽기 제어부(20)는 페어링한 리드 요청 각각에 대한 리드 옵션을 결정할 수 있다.
일 실시예에서, 리드 옵션은 한 번의 리드 동작시 액세스되는 영역의 사이즈에 따라 액세스되는 사이즈가 가장 큰 제 1 리드 옵션(FULL), 액세스되는 사이즈가 중간인 제 2 리드 옵션(HALF) 및 액세스되는 사이즈가 가장 작은 제 3 리드 옵션(QUARTER)으로 구분될 수 있다. 따라서, 리드 옵션은 액세스되는 영역의 사이즈가 클수록 "높은" 옵션을 갖는다고 설명될 수 있다.
일 실시예에서, 제 1 리드 옵션은 컨트롤러(110)에 의해 기본값(Default)으로 설정된 액세스 사이즈로 데이터를 리드하는 동작모드일 수 있다. 제 2 리드 옵션 및 제 3 리드 옵션은 각각 기본값의 1/2 및 1/4에 해당하는 액세스 사이즈로 데이터를 리드하는 모드일 수 있다.
읽기 제어부(20)는 상이한 플래인에 대한 동일한 리드 옵션을 갖는 리드 요청을 페어링할 수 있다. 또는, 상이한 플래인에 대한 상이한 리드 옵션을 갖는 리드 요청을 페어링할 수 있다. 상이한 리드 옵션을 갖는 리드 요청을 페어링하는 경우, 액세스되는 영역의 사이즈가 최소가 되도록 페어링하고, 페어링된 리드 요청들의 리드 옵션 중 가장 높은 리드 옵션을 이용하여 리드 동작을 수행할 수 있다.
다른 관점에서, 읽기 제어부(20)는 액세스되는 영역이 최소가 되도록 리드 요청을 페어링하고, 한 세트로 페어링된 리드요청들에 의한 액세스 사이즈 중 최대 액세스 사이즈에 기초하여 리드 옵션을 결정할 수 있다.
도 2는 일 실시예에 의한 저장부의 구성도이다.
도 2를 참조하면, 일 실시예에 의한 저장부(120)는 메모리 제어부(121), 복수의 플래인(PL1~PLk) 및 복수의 페이지 버퍼(PB1~PBk)를 포함할 수 있다. 각각의 플래인(PL1~PLk)은 복수의 블럭(BLK1~BLKj)을 포함할 수 있다. 각각의 블럭(BLK1~BLKj)은 복수의 페이지(PGx1~PGxm)을 포함할 수 있다.
페이지 버퍼(PB1~PBk)는 각 플래인(PL~PLk)에 대응하여 구비될 수 있다. 페이지 버퍼(PDB1~PBk) 각각은 대응하는 플래인(PL1~PLk)에 포함된 복수의 메모리 블록들(BLK1~BLKj)에 의해 공유될 수 있다. 예를 들어, 페이지 버퍼(PB1)는 대응하는 플래인(PL1)에 포함된 메모리 블록들(BLK1~BLKj)에 의해 공유되고 컨트롤러(110)와 메모리 블록들(BLK1~BLKj) 사이에 전송되는 데이터를 임시로 저장할 수 있다.
메모리 제어부(121)는 컨트롤러(110)로부터 제공되는 요청에 응답하여 데이터의 리드 또는 라이트를 수행할 수 있다. 데이터 리드 동작시, 메모리 제어부(121)는 컨트롤러(110)로부터 제공되는 리드 요청에 응답하여 해당하는 메모리 영역의 데이터를 페이지 버퍼(PBx)를 통해 저장부(120) 외부로 출력할 수 있다. 데이터 라이트 동작시, 메모리 제어부(121)는 컨트롤러(110)로부터 제공되는 라이트 요청에 응답하여 페이지 버퍼(PBk)에 라이트 데이터를 임시 저장한 후, 페이지 버퍼(PBk)의 데이터를 해당하는 메모리 영역에 전달하여 저장할 수 있다.
플래인 인터리빙 방식으로 리드 또는 라이트를 수행하기 위해 메모리 제어부(121)는 컨트롤러(110)의 제어에 따라 복수의 타겟 플래인들을 동시에 선택하고, 선택된 타겟 플래인들 각각에서 호스트 장치에 의해 지정되고 컨트롤러(110)에 의해 주소 변환된 구체적인 위치, 즉, 타겟 페이지를 액세스할 수 있다. 동기식 플래인 인터리빙 방식으로 리드 또는 라이트를 수행하기 위해 메모리 제어부(121)는 컨트롤러(110)의 제어에 따라 유휴 상태에 있는 복수의 타겟 플래인들을 동시에 선택하고, 선택된 타겟 플래인들 각각의 타겟 메모리 블럭 내의 타겟 페이지를 액세스하여 동일한 사이즈의 데이터를 동시에 리드 또는 라이트할 수 있다.
각각의 메모리 블록들(BLK1~BLKj)은 실질적으로 서로 동일하게 구성될 수 있다. 메모리 블록(BLK1)을 예로 들어 설명하면, 메모리 블록(BLK1)은 복수의 페이지들(PG11~PG1m)을 포함할 수 있다.
페이지(PGx1~PGxm)는 플래인들(PL1~PLk) 각각에서 리드 또는 라이트 동작이 수행되는 메모리 단위일 수 있다. 컨트롤러(110)는 리드 동작을 수행할 때, 플래인들(PL1~PLk) 중 하나 이상의 타겟 플래인들을 선택하고, 선택된 타겟 플래인들 각각의 타겟 페이지에 저장된 데이터를 리드할 수 있다. 저장부(120)는 멀티 플래인 리드 동작을 통해 둘 이상의 타겟 플래인들 내 각 블럭의 타겟 페이지들로부터 데이터를 동시에 리드할 수 있다. 타겟 페이지들로부터 리드된 데이터는 대응하는 페이지 버퍼들을 거쳐 저장부(120) 외부로 출력될 수 있다.
메모리 블록들(BLK1~BLKj) 각각은 소정 오프셋의 페이지들을 포함할 수 있다. 예를 들어, 메모리 블록 당 "m"개의 페이지들이 포함될 때, 메모리 블록들(BLK1~BLKj) 각각은 "1"부터 "m"까지의 오프셋에 대응하는 페이지들을 포함할 수 있다. 따라서, 페이지의 오프셋은 각 페이지의 어드레스가 될 수 있다. 오프셋은 메모리 블럭에서 각 페이지의 위치를 정의할 수 있다. 서로 다른 메모리 블록들에서 동일한 오프셋을 갖는 페이지들은 해당 메모리 블록들 각각에서 동일한 위치에 존재할 수 있다. 서로 다른 메모리 블록들에서 동일한 오프셋을 갖는 페이지들은 해당 메모리 블록들 각각에서 동일한 차수의 워드라인에 연결될 수 있다.
그러므로, 컨트롤러(110)는 플래인 어드레스, 메모리 블록 어드레스 및 오프셋을 지정함으로써 타겟 페이지를 특정하고 액세스할 수 있다.
도 3은 일 실시예에 의한 컨트롤러의 구성도이다.
도 3을 참조하면, 일 실시예에 의한 컨트롤러(110)는 중앙처리장치(111), 호스트 인터페이스(113), ROM(1151), RAM(1153), 메모리 인터페이스(117) 및 읽기 제어부(20)를 포함할 수 있다.
중앙처리장치(111)는 저장부(120)에 대한 데이터의 읽기 또는 라이트 동작에 필요한 다양한 제어정보를 호스트 인터페이스(113), RAM(1151), 메모리 인터페이스(117)에 전달하도록 구성될 수 있다. 일 실시예에서, 중앙처리장치(111)는 데이터 저장 장치(10)의 다양한 동작을 위해 제공되는 펌웨어에 따라 동작할 수 있다. 일 실시예에서, 중앙처리장치(111)는 저장부(120)를 관리하기 위한 가비지 콜렉션, 주소맵핑, 웨어레벨링 등을 수행하기 위한 플래시 변환계층(FTL)의 기능, 저장부(120)로부터 독출된 데이터의 에러를 검출하고 정정하는 기능 등을 수행할 수 있다.
호스트 인터페이스(113)는 중앙처리장치(111)의 제어에 따라 호스트 장치로부터 커맨드 및 클럭신호를 수신하고 데이터의 입출력을 제어하기 위한 통신 채널을 제공할 수 있다. 특히, 호스트 인터페이스(113)는 호스트 장치와 데이터 저장 장치(10) 간의 물리적 연결을 제공할 수 있다. 그리고 호스트 장치의 버스 포맷에 대응하여 데이터 저장 장치(10)와의 인터페이싱을 제공할 수 있다. 호스트 장치의 버스 포맷은 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage)와 같은 표준 인터페이스 프로토콜들 중 적어도 어느 하나를 포함할 수 있다.
ROM(1151)은 컨트롤러(110)의 동작에 필요한 프로그램 코드, 예를 들어 펌웨어 또는 소프트웨어가 저장되고, 프로그램 코드들이 이용하는 코드 데이터 등이 저장될 수 있다.
RAM(1153)은 컨트롤러(110)의 동작에 필요한 데이터 또는 컨트롤러(110)에 의해 생성된 데이터를 저장할 수 있다.
메모리 인터페이스(117)는 컨트롤러(110)와 저장부(120) 간의 신호 송수신을 위한 통신 채널을 제공할 수 있다. 메모리 인터페이스(117)는 중앙처리장치(111)의 제어에 따라 버퍼 메모리부에 일시 저장된 데이터를 저장부(120)에 기입할 수 있다. 그리고 저장부(120)로부터 독출되는 데이터를 버퍼 메모리부로 전달하여 일시 저장할 수 있다.
읽기 제어부(20)는 동기식 플래인 인터리빙 방식으로 데이터를 처리하기 위하여, 호스트 장치로부터 저장부(120) 내의 액세스할 어드레스 및 사이즈를 포함하는 리드 요청을 제공받아 저장하고, 호스트 장치의 리드 요청을 페어링(pairing)할 수 있다. 일 실시예에서, 읽기 제어부(20)는 호스트 장치의 리드 요청에 포함된 사이즈에 기초하여 최소한의 영역이 액세스되도록 리드 요청을 페어링할 수 있다. 아울러, 읽기 제어부(20)는 페어링한 리드 요청 각각에 대한 리드 옵션을 결정할 수 있다. 일 실시예에서, 읽기 제어부(20)는 한 세트로 페어링된 리드 요청들의 액세스 사이즈 중 최대 액세스 사이즈에 기초하여 리드 옵션을 결정할 수 있다.
일 실시예에서, 읽기 제어부(20)는 호스트 장치의 리드 요청에 응답하여 복수의 리드 요청을 페어링할 수 있고, 페어링된 요청들의 사이즈에 기초하여 리드 옵션을 결정할 수 있다. 상술하였듯이, 리드 옵션은 동시에 액세스할 페이지의 사이즈에 따라 기본값에 해당하는 액세스 사이즈를 갖는 제 1 리드 옵션(Full), 기본값의 1/2에 해당하는 영역에 액세스하는 제 2 리드 옵션(half), 기본값의 1/4에 해당하는 영역에 액세스하는 제 3 리드 옵션(quarter)으로 구분될 수 있다. 페어링된 리드 요청들에 포함된 리드 요청들 각각의 액세스 사이즈에 따라 액세스되는 영역이 최소화되도록, 리드 레이턴시가 최소화되도록 리드 요청들을 페어링하고 리드 옵션을 결정하여야 함은 물론이다.
즉, 읽기 제어부(20)는 호스트 장치의 리드 요청에 포함된 액세스 사이즈에 기초하여 리드 요청을 페어링할 수 있다. 그리고, 읽기 제어부(20)는 한 세트로 페어링된 리드 요청들의 액세스 사이즈 중 최대 액세스 사이즈에 기초하여 리드 옵션을 결정할 수 있다.
도 4는 일 실시예에 의한 읽기 제어부의 구성도이다.
도 4를 참조하면, 읽기 제어부(20)는 리퀘스트 관리부(210), 리퀘스트 큐(220), 페어링부(230), 디스크립터 큐(240), 모드 결정부(250) 및 리드 처리부(260)를 포함할 수 있다.
리퀘스트 관리부(210)는 호스트 장치로부터 수신된 리드 요청들을 입력된 순서에 따라 리퀘스트 큐(220)에 저장할 수 있다. 호스트 장치의 리드 요청은 논리 어드레스 및 액세스 사이즈를 포함할 수 있다. 호스트 장치의 리드 요청에 포함된 논리 어드레스는 컨트롤러(110)에 의해 물리 어드레스로 변환되어 리퀘스트 관리부(210)로 제공될 수 있다. 일 실시예에서, 물리 어드레스는 플래인 어드레스, 블럭 어드레스 및 오프셋을 포함할 수 있다. 리퀘스트 관리부(210)는 처리 완료된 요청을 리퀘스트 큐(330)로부터 삭제할 수 있다.
페어링부(230)는 저장부(120)의 동작 상태에 따라 리퀘스트 큐(220)에 포함된 리드 요청들을 검색하고, 동일한 다이의 상이한 플래인 어드레스에 대한 리드 요청들을 페어링할 수 있다. 일 실시 예에서, 페어링부(230)는 페어링한 리드 요청들을 디스크립터 큐(240)에 저장할 수 있다.
일 실시예에서, 페어링부(230)는 호스트 장치의 리드 요청에 포함된 액세스 사이즈에 기초하여 리드 요청을 페어링할 수 있다.
호스트 장치의 리드 요청에 포함되는 액세스 사이즈는 다음의 세 가지 경우 중 어느 하나에 포함될 수 있다.
케이스 1. 기본값으로 설정된 액세스 사이즈의 1/4보다 작은 경우
케이스 2. 기본값으로 설정된 액세스 사이즈의 1/4 이상이고 1/2보다 작은 경우
케이스 3. 기본값으로 설정된 동시 액세스 사이즈의 1/2 이상인 경우
그러므로, 호스트 장치의 리드 요청에 포함된 액세스 사이즈가 어떤 케이스에 포함되는지에 따라 페어링 대상 및 리드 옵션이 결정될 수 있다.
페어링부(230)는 페어링 대상 리드 요청들 각각의 액세스 사이즈에 따라 리드 요청들 각각의 리드 옵션을 구분하고, 리드 옵션이 동일한 리드 요청들을 페어링할 수 있다.
만약 리드 옵션이 동일한 리드 요청이 존재하지 않는다면, 페어링부(230)는 액세스 영역이 최소화되도록 리드 요청들을 페어링하여 불필요한 리드 동작이 일어나지 않도록 할 수 있다.
예를 들어, 케이스 1에 속하는 리드 요청은 제 3 리드 옵션으로, 케이스 2에 속하는 리드 요청은 제 2 리드 옵션으로, 케이스 3에 속하는 리드 요청은 제 1 리드 옵션으로 리드할 수 있으므로, 케이스 1에 속하는 리드 요청과 케이스 3에 속하는 리드 요청을 페어링하여 제 1 리드 옵션으로 리드하는 것보다, 케이스 1에 속하는 리드 요청과 케이스 2에 속하는 리드 요청을 페어링하여 제 2 리드 옵션으로 리드하는 것이 리드 레이턴시 관점에서 유리함은 자명하다.
그러므로, 페어링부(230)는 특정 리드 요청을 다른 리드 요청과 페어링하는 데 있어서, 동일한 리드 옵션으로 리드할 수 있는 리드 요청이 존재하지 않는 경우, 액세스되는 영역이 최소화되도록 리드 요청을 페어링할 수 있다.
모드 결정부(250)는 페어링부(230)에 의해 페어링된 리드 요청들 각각의 리드 옵션 중 가장 높은 리드 옵션을 최종 리드 옵션으로 결정하고 페어링된 리드 요청들에 대응시켜 디스크립터 큐(240)에 저장할 수 있다.
리드 처리부(260)는 디스크립터 큐(240)를 참조하여, 페어링된 리드 요청 및 리드 옵션을 저장부(120)의 메모리 제어부(121)로 전달하여 리드 동작을 수행하도록 할 수 있다. 이에 따라, 메모리 제어부(121)는 디스크립터 큐(430)에 저장된 페어링된 리드 요청들을 기 결정된 리드 옵션에 따라 순차적으로 수행할 수 있다.
일 실시예에서, 페어링된 리드 요청들은 동기식 플래인 인터리빙 방식으로 동작할 해당 플래인들이 모두 유휴 상태일 때 저장부(120)로 입력되어 리드 동작이 복수의 플래인에서 동시에 병렬로 수행될 수 있다.
도 5a 및 도 5b는 일 실시예에 의한 인터리빙 동작을 설명하기 위한 도면이다.
도 5a를 참조하면, 데이터 저장 장치(10)가 x개의 타겟 플래인들(PL1~PLx)에 대해 동시에 리드 동작을 수행할 수 있다.
타겟 플래인들(PL1~PLx)은 리드 동작의 타겟 페이지들(PG1, PG2, PGx)을 포함하는 타겟 메모리 블록들(BLK1, BLK2, BLKx)을 각각 포함할 수 있다. 즉, 플래인마다 하나의 메모리 블록(BLK1, BLK2, BLKx)이 타겟으로 선택되고, 해당 메모리 블록(BLK1, BLK2, BLKx)에서 특정 오프셋을 갖는 페이지(PG1, PG2, PGx)가 타겟 으로 선택될 수 있다. 타겟 페이지들(PG1, PG2, PGx)을 시작 페이지로 하여 호스트 장치의 요청에 포함된 액세스 사이즈에 대응하는 수의 페이지들이 동시에 액세스될 수 있다. 예를 들어, 리드 동작시 시작 오프셋 페이지들(PG1, PG2, PGx)로부터 요청된 액세스 사이즈에 대응하는 페이지들에 저장된 데이터는 동시에 리드되어 페이지 버퍼들(PB1~PBx)에 저장될 수 있다.
도 5a에 도시한 플래인 인터리빙 방식에서, 시작 오프셋 페이지들(PG1, PG2, PGx)은 동일한 오프셋을 가질 수 있다. 동일한 시작 오프셋을 갖는 페이지들 (PG1, PG2, PGx)은 타겟 메모리 블록들(BLK1, BLK2, BLKx)에서 동일한 위치에 존재할 수 있다. 동일한 시작 오프셋을 갖는 페이지들 (PG1, PG2, PGx)은 타겟 메모리 블록들(BLK1, BLK2, BLKx)에서 동일한 차수의 워드라인들에 연결될 수 있다.
도 5b는 플래인 인터리빙 방식의 다른 예를 설명하기 위한 도면이다.
도 5b를 참조하면, 도 5a와 달리, 타겟 플래인들(PL1~PLx)의 타겟 페이지들(PG11, PG12, PG13)이 서로 다른 오프셋을 가질 수 있다. 서로 다른 오프셋을 갖는 타겟 메모리 유닛들(PG11, PG12, PG13)은 타겟 메모리 블록들(BLK1, BLK2, BLKx)에서 서로 다른 위치에 존재할 수 있다. 데이터 저장 장치(10)는 유휴 상태에 있는 타겟 플래인(PL1~PLx)들의 타겟 페이지들(PG11, PG12, PG13)에 동시에 액세스할 수 있다. 즉, 리드 동작시 타겟 페이지들(PG11, PG12, PG13)에 저장된 데이터는 동시에 리드되고 페이지 버퍼들(PB1~PB4)을 통해 외부로 출력될 수 있다.
도 6은 일 실시예에 의한 요청 페어링 방법을 설명하기 위한 도면이다.
리퀘스트 관리부(210)는 호스트 장치로부터의 요청을 리퀘스트 큐(220)에 순차적으로 저장할 수 있다. 도 6에는 7개의 리드 요청이 리퀘스트 큐(220)에 저장된 상태를 도시하였다.
동시 동작할 플래인들(PL0, PL1)이 비지 상태일 때, 읽기 제어부(20)는 리드 요청들을 페어링하고 리드 옵션을 결정하여 디스크립터 큐(240)에 준비해둘 수 있다. 동시 동작할 플래인들(PL0, PL1)이 비지 상태에서 유휴 또는 대기 상태로 천이하면 디스크립터 큐(240)에 저장되어 있는 페어링된 리드 요청들이 리드 옵션에 따라 순차적으로 처리될 수 있다.
도 6을 참조하면, 리드요청(1)은 플래인0의 타겟 블록에 시작 페이지(0)~액세스 사이즈(8)만큼 접근하여 리드를 수행하도록 하는 요청일 수 있다. 일 실시예에서, 제 1 리드 옵션의 액세스 사이즈는 16Kbyte일 수 있고, 이 경우 리드 요청(1)의 리드 옵션은 제 2 리드 옵션으로 구분될 수 있다.
리드요청(1)과 페어링될 수 있는 리드 요청은 우선적으로 다른 플래인 즉, 플래인 1에 대한 리드요청이어야 함은 물론이다. 그리고, 플래인1에 대한 리드 요청(2, 5, 6, 7, 8) 중에서, 리드요청(1)과 동일한 리드 옵션을 갖는 리드 요청(6)이 존재하므로 리드요청(1)과 리드요청(6)을 페어링하고, 리드요청 (1) 및 리드요청(6)은 제 2 리드 옵션으로 동작시킬 수 있다.
유사하게, 리드요청(2)과 페어링될 수 있는 리드 요청은 플래인0에 대한 리드요청(3, 4) 이며, 이 중 리드요청(2)과 동일한 리드 옵션을 갖는 리드 요청(3)이 리드 요청(2)과 페어링되어 제 3 리드 옵션으로 동작시킬 수 있다.
한편, 리드 요청(4)와 페어링될 수 있는 리드 요청은 플래인 1(에 대한 리드요청(5, 7, 8)이다. 리드 요청(4)은 제 2 리드 옵션으로 동작할 수 있으며, 리드요청(5, 7, 8) 중 제 2 리드 옵션과 동일한 리드 옵션이 존재하지 않으므로, 제 2 리드 옵션보다 높은 리드 옵션을 갖는 리드 요청(5, 8) 중 어느 하나, 예를 들어 리드요청(5)을 리드요청(4)와 페어링하고 제 1 리드 옵션으로 동작할 수 있다.
리드 동작시 액세스 사이즈가 기본값보다 작은 리드 요청을 기본값에 대응하는 액세스 사이즈만큼 리드하게 되면 레이턴시가 저하된다. 본 기술에서는 최소한의 영역을 액세스하도록 리드 요청을 페어링하고 페어링된 리드 요청을 모두 만족할 수 있는 리드 옵션으로 리드 동작을 수행하므로 리드 속도를 향상시킬 수 있다.
도 7은 일 실시예에 의한 데이터 저장 장치의 동작 방법을 설명하기 위한 흐름도이다.
도 7을 참조하면, 호스트 장치로부터 리드 요청이 제공됨에 따라, 컨트롤러(110)가 리드 요청을 리퀘스트 큐(220)에 저장할 수 있다(S101).
호스트 장치의 리드 요청은 논리 어드레스 및 액세스 사이즈를 포함할 수 있다. 호스트 장치의 리드 요청에 포함된 논리 어드레스는 컨트롤러(110)에 의해 물리 어드레스로 변환되며, 물리 어드레스는 플래인 어드레스, 블럭 어드레스 및 오프셋을 포함할 수 있다.
컨트롤러(110)는 리퀘스트 큐(220)에 포함된 리드 요청들을 검색하고, 동일한 다이의 상이한 플래인 어드레스에 대한 리드 요청들을 페어링할 수 있다(S103). 일 실시 예에서, 컨트롤러(110)는 페어링한 리드 요청들을 디스크립터 큐(240)에 저장할 수 있다.
일 실시예에서, 컨트롤러(110)는 호스트 장치의 리드 요청에 포함된 액세스 사이즈에 기초하여 리드 요청을 페어링할 수 있다. 예를 들어, 컨트롤러(110)는 페어링 대상 리드 요청들 각각의 액세스 사이즈에 따라 리드 요청들 각각의 리드 옵션을 구분하고, 리드 옵션이 동일한 리드 요청들을 페어링할 수 있다. 만약 리드 옵션이 동일한 리드 요청이 존재하지 않는다면, 컨트롤러(110)는 액세스 영역이 최소화되도록 리드 요청들을 페어링하여 불필요한 리드 동작이 일어나지 않도록 할 수 있다.
다른 관점에서, 컨트롤러(110)는 특정 리드 요청을 다른 리드 요청과 페어링하는 데 있어서, 동일한 리드 옵션으로 리드할 수 있는 리드 요청이 존재하지 않는 경우, 액세스되는 영역이 최소화되도록 리드 요청을 페어링할 수 있다.
이후, 컨트롤러(110)는 페어링된 리드 요청들 각각의 리드 옵션 중 가장 높은 리드 옵션을 최종 리드 옵션으로 결정하고 페어링된 리드 요청들에 대응시켜 디스크립터 큐(240)에 저장할 수 있다(S105).
그리고, 컨트롤러(110)는 디스크립터 큐(240)를 참조하여, 페어링된 리드 요청 및 리드 옵션을 저장부(120)로 전달하여 리드 동작을 수행하도록 할 수 있다. 이에 따라, 메모리 제어부(121)는 디스크립터 큐(430)에 저장된 페어링된 리드 요청들을 기 결정된 리드 옵션에 따라 순차적으로 수행할 수 있다(S107).
일 실시예에서, 페어링된 리드 요청들은 동기식 플래인 인터리빙 방식으로 동작할 해당 플래인들이 모두 유휴 상태일 때 저장부(120)로 입력되어 리드 동작이 복수의 플래인에서 동시에 병렬로 수행될 수 있다.
도 8은 일 실시예에 의한 스토리지 시스템의 구성도이다.
도 8을 참조하면, 스토리지 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다. 일 실시예에서, 데이터 저장 장치(1200)는 솔리드 스테이트 드라이브(solid state drive)(SSD)로 구성될 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210), 비휘발성 메모리 장치들(1220-0 ~ 1220-n), 버퍼 메모리 장치(1230), 전원 공급기(1240), 신호 커넥터(1101) 및 전원 커넥터(1103)를 포함할 수 있다.
컨트롤러(1210)는 데이터 저장 장치(1200)의 제반 동작을 제어할 수 있다. 컨트롤러(1210)는 호스트 인터페이스 유닛, 컨트롤 유닛, 동작 메모리로서의 랜덤 액세스 메모리, 에러 정정 코드(ECC) 유닛 및 메모리 인터페이스 유닛을 포함할 수 있다. 예를 들어, 컨트롤러(1210)는 도 1 내지 도 4에 도시한 컨트롤러(110)로 구성될 수 있다.
호스트 장치(1100)와 데이터 저장 장치(1200)는 신호 커넥터(1101)를 통해 신호를 송수신할 수 있다. 여기에서, 신호란 명령어, 어드레스, 데이터를 포함할 수 있다.
컨트롤러(1210)는 호스트 장치(1100)로부터 입력된 신호를 분석하고 처리할 수 있다. 컨트롤러(1210)는 데이터 저장 장치(1200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 백그라운드 기능 블럭들의 동작을 제어할 수 있다
버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(1230)는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(1230)에 임시 저장된 데이터는 컨트롤러(1210)의 제어에 따라 호스트 장치(1100) 또는 비휘발성 메모리 장치들(1220-0 ~ 1220-n)로 전송될 수 있다.
비휘발성 메모리 장치들(1220-0 ~ 1220-n)은 데이터 저장 장치(1200)의 저장 매체로 사용될 수 있다. 비휘발성 메모리 장치들(1220-0 ~ 1220-n) 각각은 복수의 채널들(CH0~CHn)을 통해 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 비휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 비휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(1240)는 전원 커넥터(1103)를 통해 입력된 전원을 데이터 저장 장치(1200)에 제공할 수 있다. 전원 공급기(1240)는 보조 전원 공급기(1241)를 포함할 수 있다. 보조 전원 공급기(1241)는 서든 파워 오프(sudden power off)가 발생되는 경우, 데이터 저장 장치(1200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(1241)는 대용량 캐패시터들(capacitors)을 포함할 수 있으나 이에 한정되는 것은 아니다.
신호 커넥터(1101)는 호스트 장치(1100)와 데이터 저장 장치(1200)의 인터페이스 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 자명하다.
전원 커넥터(1103)는 호스트 장치(1100)의 전원 공급 방식에 따라서 다양한 형태의 커넥터로 구성될 수 있음은 물론이다.
도 9 및 도 10은 실시예들에 따른 데이터 처리 시스템의 구성도이다.
도 9를 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 메모리 시스템(3200)을 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 메모리 시스템(3200)은 접속 터미널(3110)에 마운트(mount)될 수 있다.
메모리 시스템(3200)은 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 메모리 시스템(3200)은 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 메모리 시스템(3200)은 컨트롤러(3210), 버퍼 메모리 장치(3220), 비휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 메모리 시스템(3200)의 제반 동작을 제어할 수 있다.
컨트롤러(3210)는 도 1 내지 도 4에 도시된 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 비휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 비휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
비휘발성 메모리 장치들(3231~3232)은 메모리 시스템(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 메모리 시스템(3200) 백그라운드에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 메모리 시스템(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 메모리 시스템(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 메모리 시스템(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 메모리 시스템(3200)의 어느 한 변에 배치될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템을 예시적으로 도시하는 도면이다.
도 10을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 메모리 시스템(4200)을 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 백그라운드 기능 블럭들을 포함할 수 있다.
메모리 시스템(4200)은 표면 실장형 패키지 형태로 구성될 수 있다. 메모리 시스템(4200)은 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 메모리 시스템(4200)은 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 비휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 메모리 시스템(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 1 내지 도 4에 도시한 컨트롤러(110)와 실질적으로 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 비휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 비휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 비휘발성 메모리 장치(4230)로 전송될 수 있다.
비휘발성 메모리 장치(4230)는 메모리 시스템(4200)의 저장 매체로 사용될 수 있다.
도 11은 일 실시예에 의한 데이터 저장 장치를 포함하는 네트워크 시스템의 구성도이다.
도 11을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 메모리 시스템(5200)을 포함할 수 있다. 메모리 시스템(5200)은 도 1의 데이터 저장 장치(10), 도 8의 데이터 저장 장치(1200), 도 9의 메모리 시스템(3200), 도 10의 메모리 시스템(4200)으로 구성될 수 있다.
도 12는 일 실시 예에 따른 데이터 저장 장치에 포함된 비휘발성 메모리 장치의 구성도이다.
도 12를 참조하면, 비휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
메모리 셀 어레이(310)는 3차원 메모리 어레이를 포함할 수 있다. 3차원 메모리 어레이는 반도체 기판의 평판면에 대해 수직의 방향성을 가지며, 적어도 하나의 메모리 셀이 다른 하나의 메모리 셀의 수직 상부에 위치하는 낸드(NAND) 스트링을 포함하는 구조를 의미한다. 하지만 3차원 메모리 어레이의 구조가 이에 한정되는 것은 아니며 수직의 방향성뿐 아니라 수평의 방향성을 가지고 고집적도로 형성된 메모리 어레이 구조라면 선택적으로 적용 가능함은 자명하다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 비휘발성 메모리 장치(300)의 백그라운드 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 비휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 비휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작을 제어할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 데이터 저장 장치
20 : 읽기 제어부
110 : 컨트롤러
120 : 저장부

Claims (23)

  1. 복수의 플래인을 포함하는 적어도 하나의 다이를 구비하며, 상기 복수의 플래인 각각이 복수의 메모리 셀로 구성되는 복수의 페이지를 포함하는 복수의 메모리 블럭의 집합인 저장부; 및
    호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하며, 호스트 장치로부터 액세스 어드레스 및 한 번의 리드 동작시 액세스되는 영역의 사이즈를 지시하는 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하여, 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하고, 상기 페어링 리드 요청 각각에 대한 리드 옵션을 결정하도록 구성되는 컨트롤러;
    를 포함하도록 구성되는 데이터 저장 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 리드 옵션은, 한 번의 리드 동작시 액세스되는 영역의 사이즈에 따라 제 1 리드 옵션, 제 2 리드 옵션 및 제 3 리드 옵션으로 구분되고,
    상기 컨트롤러는 상기 페어링 리드 요청 각각에 대하여, 액세스 사이즈가 가장 큰 리드 요청에 대응하는 리드 옵션을 상기 페어링 리드 요청에 대한 리드 옵션으로 결정하도록 구성되는 데이터 저장 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는 상이한 플래인에 대한 동일한 리드 옵션을 갖는 리드 요청을 페어링하여 상기 적어도 하나의 페어링 리드 요청을 생성하도록 구성되는 데이터 저장 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 페어링 리드 요청의 액세스 사이즈는 상기 페어링 리드 요청에 포함된 각 리드 요청의 액세스 사이즈의 최대값에 따라 결정되는 데이터 저장 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 4 항에 있어서,
    상기 컨트롤러는 상이한 플래인에 대한 상이한 리드 옵션을 갖는 리드 요청을 페어링하되, 상기 페어링 리드 요청의 액세스 사이즈가 최소가 되도록 페어링하고, 상기 페어링 리드 요청에 포함된 각 리드 요청들의 액세스 사이즈 중 최대 액세스 사이즈에 기초하여 상기 리드 옵션을 결정하도록 구성되는 데이터 저장 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 리드 옵션은 기본값으로 설정된 액세스 사이즈에 해당하는 영역으로부터 리드하는 제 1 리드 옵션, 상기 기본값의 1/2에 해당하는 영역으로부터 리드하는 제 2 리드 옵션 및 상기 기본값의 1/4에 해당하는 영역으로부터 리드하는 제 3 리드 옵션을 포함하도록 구성되는 데이터 저장 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는 동시 동작하는 플래인이 모두 유휴 상태일 때 상기 저장부로 상기 페어링 리드 요청을 제공하도록 구성되는 데이터 저장 장치.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 컨트롤러는, 유휴 상태에 있는 복수의 플래인 각각으로부터 선택되는 블럭에 대하여 동일하거나 상이한 오프셋을 갖는 페이지에 동시에 액세스하여 동일한 사이즈의 데이터를 입출력하도록 구성되는 데이터 저장 장치.
  9. 복수의 플래인을 포함하는 저장부; 및
    호스트 장치의 리드 요청에 응답하여 복수의 플래인 각각에 포함된 복수의 페이지로부터 동시에 데이터를 리드하며, 상기 리드 요청은 액세스 어드레스 및 한 번의 리드 동작시 액세스되는 영역의 사이즈를 지시하는 액세스 사이즈를 포함하고,
    한 번의 리드 동작시 액세스되는 영역의 사이즈에 따라 제 1 리드 옵션, 제 2 리드 옵션 및 제 3 리드 옵션으로 구분되는 리드 옵션 중 어느 하나의 리드 옵션에 따라 한 번의 리드 동작시 접근되는 영역의 사이즈가 최소가 되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하는 컨트롤러;
    를 포함하도록 구성되는 데이터 저장 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 컨트롤러는 상기 페어링 리드 요청 각각에 대하여, 액세스 사이즈가 가장 큰 리드 요청에 대응하는 리드 옵션을 상기 페어링 리드 요청에 대한 리드 옵션으로 결정하도록 구성되는 데이터 저장 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 컨트롤러는 동시 동작하는 플래인이 모두 유휴 상태일 때 상기 저장부로 상기 페어링 리드 요청을 제공하도록 구성되는 데이터 저장 장치.
  12. 복수의 플래인을 포함하도록 구성되는 저장부와, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치의 동작 방법으로서,
    상기 컨트롤러가, 호스트 장치로부터 액세스 어드레스 및 한 번의 리드 동작시 액세스되는 영역의 사이즈를 지시하는 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하는 단계;
    상기 컨트롤러가 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하는 단계; 및
    상기 컨트롤러가 상기 페어링 리드 요청 각각에 대한 리드 옵션을 결정하는 단계;
    를 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 리드 옵션은, 한 번의 리드 동작시 액세스되는 영역의 사이즈에 따라 제 1 리드 옵션, 제 2 리드 옵션 및 제 3 리드 옵션으로 구분되고,
    상기 리드 옵션을 결정하는 단계는 상기 페어링 리드 요청 각각에 대하여, 액세스 사이즈가 가장 큰 리드 요청에 대응하는 리드 옵션을 상기 페어링 리드 요청에 대한 리드 옵션으로 결정하는 단계인 데이터 저장 장치의 동작 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 페어링 리드 요청을 생성하는 단계는 상이한 플래인에 대한 동일한 리드 옵션을 갖는 리드 요청을 페어링하여 상기 적어도 하나의 페어링 리드 요청을 생성하는 단계인 데이터 저장 장치의 동작 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 페어링 리드 요청의 액세스 사이즈는 상기 페어링 리드 요청에 포함된 각 리드 요청의 액세스 사이즈의 최대값에 따라 결정되는 데이터 저장 장치의 동작 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 페어링 리드 요청을 생성하는 단계는 상이한 플래인에 대한 상이한 리드 옵션을 갖는 리드 요청을 페어링하되, 상기 페어링 리드 요청의 액세스 사이즈가 최소가 되도록 페어링하는 단계를 포함하고,
    상기 리드 옵션을 결정하는 단계는 상기 페어링 리드 요청에 포함된 각 리드 요청들의 액세스 사이즈 중 최대 액세스 사이즈에 기초하여 상기 리드 옵션을 결정하는 단계를 포함하는 데이터 저장 장치의 동작 방법.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 리드 옵션은 기본값으로 설정된 액세스 사이즈에 해당하는 영역으로부터 리드하는 제 1 리드 옵션, 상기 기본값의 1/2에 해당하는 영역으로부터 리드하는 제 2 리드 옵션 및 상기 기본값의 1/4에 해당하는 영역으로부터 리드하는 제 3 리드 옵션을 포함하도록 구성되는 데이터 저장 장치의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 컨트롤러가 동시 동작하는 플래인이 모두 유휴 상태일 때 상기 저장부로 상기 페어링 리드 요청을 제공하도록 구성되는 데이터 저장 장치의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 12 항에 있어서,
    상기 컨트롤러가 유휴 상태에 있는 복수의 플래인 각각으로부터 선택되는 블럭에 대하여 동일하거나 상이한 오프셋을 갖는 페이지에 동시에 액세스하여 동일한 사이즈의 데이터를 입출력하도록 구성되는 데이터 저장 장치의 동작 방법.
  20. 호스트 장치; 및
    복수의 플래인을 포함하도록 구성되는 저장부와, 호스트 장치로부터 전송되는 요청에 따라 상기 저장부에 대한 데이터 입출력을 제어하는 컨트롤러를 포함하는 데이터 저장 장치를 포함하고,
    상기 컨트롤러는, 상기 호스트 장치로부터 액세스 어드레스 및 한 번의 리드 동작시 액세스되는 영역의 사이즈를 지시하는 액세스 사이즈를 포함하는 복수의 리드 요청을 수신하여, 한 번의 리드 동작시 액세스되는 영역이 최소화되도록 복수의 리드 요청을 페어링하여 적어도 하나의 페어링 리드 요청을 생성하고, 상기 페어링 리드 요청 각각에 대한 리드 옵션을 결정하도록 구성되는 스토리지 시스템.
  21. ◈청구항 21은(는) 설정등록료 납부시 포기되었습니다.◈
    제 20 항에 있어서,
    상기 리드 옵션은, 한 번의 리드 동작시 액세스되는 영역의 사이즈에 따라 제 1 리드 옵션, 제 2 리드 옵션 및 제 3 리드 옵션으로 구분되고,
    상기 컨트롤러는 상기 페어링 리드 요청 각각에 대하여, 액세스 사이즈가 가장 큰 리드 요청에 대응하는 리드 옵션을 상기 페어링 리드 요청에 대한 리드 옵션으로 결정하도록 구성되는 스토리지 시스템.
  22. ◈청구항 22은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서,
    상기 컨트롤러는 동시 동작하는 플래인이 모두 유휴 상태일 때 상기 저장부로 상기 페어링 리드 요청을 제공하도록 구성되는 스토리지 시스템.
  23. ◈청구항 23은(는) 설정등록료 납부시 포기되었습니다.◈
    제 21 항에 있어서,
    상기 컨트롤러는, 유휴 상태에 있는 복수의 플래인 각각으로부터 선택되는 블럭에 대하여 동일하거나 상이한 오프셋을 갖는 페이지에 동시에 액세스하여 동일한 사이즈의 데이터를 입출력하도록 구성되는 스토리지 시스템.
KR1020180098485A 2018-08-23 2018-08-23 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템 KR102527265B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180098485A KR102527265B1 (ko) 2018-08-23 2018-08-23 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US16/217,575 US10719262B2 (en) 2018-08-23 2018-12-12 Data storage apparatus, operating method thereof, and storage system having the same
CN201811615096.7A CN110858126B (zh) 2018-08-23 2018-12-27 数据存储设备及其操作方法和具有该设备的存储***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180098485A KR102527265B1 (ko) 2018-08-23 2018-08-23 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Publications (2)

Publication Number Publication Date
KR20200022641A KR20200022641A (ko) 2020-03-04
KR102527265B1 true KR102527265B1 (ko) 2023-05-02

Family

ID=69586996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180098485A KR102527265B1 (ko) 2018-08-23 2018-08-23 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템

Country Status (3)

Country Link
US (1) US10719262B2 (ko)
KR (1) KR102527265B1 (ko)
CN (1) CN110858126B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691452B2 (en) 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
US9910594B2 (en) * 2015-11-05 2018-03-06 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US20220043588A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Localized memory traffic control for high-speed memory devices
KR20220056729A (ko) * 2020-10-28 2022-05-06 삼성전자주식회사 커맨드 스케줄링을 수행하는 컨트롤러, 컨트롤러를 포함하는 스토리지 장치 및 컨트롤러의 동작 방법
WO2022094901A1 (en) * 2020-11-06 2022-05-12 Yangtze Memory Technologies Co., Ltd. Pseudo asynchronous multi-plane independent read
CN112817534B (zh) * 2021-02-02 2023-07-04 深圳忆联信息***有限公司 提高ssd读写性能的方法、装置、计算机设备及存储介质
US11941290B2 (en) * 2021-09-01 2024-03-26 Micron Technology, Inc. Managing distribution of page addresses and partition numbers in a memory sub-system
US11941295B2 (en) * 2022-01-11 2024-03-26 Western Digital Technologies, Inc. Data storage device and method for providing an adaptive data path

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170060422A1 (en) * 2015-08-31 2017-03-02 Sandisk Technologies Inc. Out of Order Memory Command Fetching
US20180024779A1 (en) * 2016-07-25 2018-01-25 Toshiba Memory Corporation Storage device and storage control method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57172457A (en) * 1981-04-17 1982-10-23 Hitachi Ltd Secondary storage controller
KR101792870B1 (ko) 2011-06-21 2017-11-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US9195594B2 (en) * 2013-01-22 2015-11-24 Seagate Technology Llc Locating data in non-volatile memory
KR20150093004A (ko) * 2014-02-06 2015-08-17 삼성전자주식회사 불휘발성 저장 장치의 동작 방법 및 불휘발성 저장 장치를 액세스하는 컴퓨팅 장치의 동작 방법
WO2015162681A1 (ja) * 2014-04-22 2015-10-29 株式会社日立製作所 ストレージシステムおよび記憶デバイスの制御方法
US9691452B2 (en) * 2014-08-15 2017-06-27 Micron Technology, Inc. Apparatuses and methods for concurrently accessing different memory planes of a memory
KR20170078307A (ko) * 2015-12-29 2017-07-07 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102465321B1 (ko) * 2016-03-02 2022-11-11 에스케이하이닉스 주식회사 데이터 저장 장치
US10481799B2 (en) * 2016-03-25 2019-11-19 Samsung Electronics Co., Ltd. Data storage device and method including receiving an external multi-access command and generating first and second access commands for first and second nonvolatile memories
US9684461B1 (en) * 2016-10-31 2017-06-20 International Business Machines Corporation Dynamically adjusting read data return sizes based on memory interface bus utilization

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170060422A1 (en) * 2015-08-31 2017-03-02 Sandisk Technologies Inc. Out of Order Memory Command Fetching
US20180024779A1 (en) * 2016-07-25 2018-01-25 Toshiba Memory Corporation Storage device and storage control method

Also Published As

Publication number Publication date
US10719262B2 (en) 2020-07-21
CN110858126B (zh) 2023-03-17
US20200065024A1 (en) 2020-02-27
CN110858126A (zh) 2020-03-03
KR20200022641A (ko) 2020-03-04

Similar Documents

Publication Publication Date Title
KR102527265B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102533207B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
KR102532084B1 (ko) 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10902924B2 (en) Memory system varying pass voltage based on erase count of target memory block and operating method thereof
US10942681B2 (en) Memory system and operation method thereof
US11675699B2 (en) Data storage device, operation method thereof, and storage system including the same
KR20200121645A (ko) 컨트롤러 및 그것의 동작 방법과 메모리 시스템
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11635896B2 (en) Method and data storage apparatus for replacement of invalid data blocks due to data migration
US11782638B2 (en) Storage device with improved read latency and operating method thereof
KR102434840B1 (ko) 데이터 저장 장치
US11461238B2 (en) Storage device, memory controller, and method for fetching write commands from submission queues to perform full page writes
US11269528B2 (en) Data storage device with reduced memory access operation method thereof and controller therefor
KR102645786B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
US20200327069A1 (en) Data storage device and operation method thereof, controller using the same
US11921557B2 (en) Data processing system, operation method thereof, and storage device therefor
US20210397558A1 (en) Storage device and operating method thereof
US11036433B2 (en) Memory controller, data storage device, and storage system having the same
US11182109B2 (en) Data storage device operating based on virtual address, operating method thereof, and controller therefor
KR20210055448A (ko) 데이터 저장 장치 및 그 동작 방법
US11593006B2 (en) Data storage apparatus and method for managing valid data based on bitmap table
US11379133B2 (en) Electronic device, data storage device and method of operating therefor
US20230297253A1 (en) Memory system and method for operating the same
CN110196817B (zh) 数据存储装置及该数据存储装置的操作方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant