KR102665270B1 - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents

반도체 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102665270B1
KR102665270B1 KR1020160148988A KR20160148988A KR102665270B1 KR 102665270 B1 KR102665270 B1 KR 102665270B1 KR 1020160148988 A KR1020160148988 A KR 1020160148988A KR 20160148988 A KR20160148988 A KR 20160148988A KR 102665270 B1 KR102665270 B1 KR 102665270B1
Authority
KR
South Korea
Prior art keywords
reference voltage
semiconductor memory
input buffer
memory device
input
Prior art date
Application number
KR1020160148988A
Other languages
English (en)
Other versions
KR20180051984A (ko
Inventor
옥성화
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160148988A priority Critical patent/KR102665270B1/ko
Priority to US15/614,677 priority patent/US10170176B2/en
Publication of KR20180051984A publication Critical patent/KR20180051984A/ko
Application granted granted Critical
Publication of KR102665270B1 publication Critical patent/KR102665270B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다. 본 기술에 따른 입력용 버퍼에 대한 최적의 기준 전압을 사용하는 복수의 메모리 셀들을 포함하는 반도체 메모리 장치는 상기 복수의 메모리 셀들에 저장할 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼 및 상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 수신한 제어 신호에 따라 기 생성된 서로 다른 전압 레벨을 갖는 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나 이상의 입력 버퍼의 기준 전압으로 설정하는 입력 버퍼 기준 전압 제어부를 포함한다.

Description

반도체 메모리 장치 및 그것의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
특허문헌 1: 등록특허공보 제10-0728557호(2007.06.08.)
본 발명의 실시 예는 입력용 버퍼에 대한 최적의 기준 전압을 사용하는 반도체 메모리 장치 및 그것의 동작 방법을 제공하기 위한 것이다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 반도체 메모리 장치는, 상기 복수의 메모리 셀들에 저장할 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼 및 상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 수신한 제어 신호에 따라 기 생성된 서로 다른 전압 레벨을 갖는 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나 이상의 입력 버퍼의 기준 전압으로 설정하는 입력 버퍼 기준 전압 제어부를 포함한다.
본 발명의 일 실시 예에 따른 외부로부터 수신되는 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼를 포함하는 반도체 메모리 장치의 동작 방법은, 상기 적어도 하나 이상의 입력 버퍼의 기준 전압을 설정하기 위한 제어 신호를 상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 수신하는 단계 및 상기 제어 신호에 따라 서로 다른 전압 레벨을 갖는 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 기준 전압으로 설정하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 메모리 시스템은, 외부로부터 수신되는 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼를 각각 포함하는 복수의 반도체 메모리 장치들 및 상기 복수의 반도체 메모리 장치들 각각에 대응하는 상기 적어도 하나 이상의 입력 버퍼의 최적 기준 전압을 설정하는 제어 신호들을 상기 복수의 반도체 메모리 장치들로 각각 제공하는 컨트롤러를 포함한다.
본 발명의 실시 예에 따르면, 입력용 버퍼에 대한 최적의 기준 전압을 사용하는 반도체 메모리 장치와 그 동작방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1의 반도체 메모리 장치의 구조를 나타낸 블록도이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 4는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 5는 도 2의 메모리 셀 어레이의 다른 실시 예를 나타낸 것이다.
도 6은 반도체 메모리 장치의 핀 구성(pin configuration)을 설명하기 위한 도면이다.
도 7은 도 2의 입력 버퍼 기준 전압 제어부의 구조를 나타낸 블록도이다.
도 8은 본 발명의 실시 예에 따라 입력 버퍼 기준 전압을 제어하는 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 동작방법을 설명하기 위한 순서도이다.
도 10은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템(1000)을 보여주는 블록도이다.
도 11은 도 10의 메모리 시스템의 응용 예(2000)를 보여주는 블록도이다.
도 12는 도 11을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 보여주는 블록도이다.
도 1을 참조하면, 메모리 시스템(50)은 반도체 메모리 장치(100)와 컨트롤러(200)를 포함할 수 있다.
반도체 메모리 장치(100)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(resistive random access memory: RRAM), 상변화 메모리(phase-change memory: PRAM), 자기저항 메모리(magnetoresistive random access memory: MRAM), 강유전체 메모리(ferroelectric random access memory: FRAM), 스핀주입 자화반전 메모리(spin transfer torque random access memory: STT-RAM) 등이 될 수 있다. 또한, 본 발명의 반도체 메모리 장치(100)는 3차원 어레이 구조(three-dimensional array structure)로 구현될 수 있다. 본 발명은 전하 저장층이 전도성 부유 게이트(floating gate; FG)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(charge trap flash; CTF)에도 적용될 수 있다.
반도체 메모리 장치(100)는 컨트롤러(200)의 제어에 응답하여 동작한다. 반도체 메모리 장치(100)는 복수의 메모리 블록들을 갖는 메모리 셀 어레이를 포함한다. 실시 예로서, 반도체 메모리 장치(100)는 플래시 메모리 장치(Flash Memory Device) 일 수 있다.
반도체 메모리 장치(100)은 컨트롤러(200)로부터 채널(CH)을 통해 커맨드 및 어드레스를 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 내부 동작을 수행한다.
예를 들면, 반도체 메모리 장치(100)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행할 수 있다. 프로그램 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 데이터를 프로그램할 것이다. 읽기 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시에, 반도체 메모리 장치(100)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
반도체 메모리 장치(100)는 입력 버퍼 기준 전압 제어부(101)를 포함할 수 있다.
반도체 메모리 장치(100)는 컨트롤러(200)로부터 입력되는 데이터들을 수신하는 입력 버퍼들을 포함할 수 있다. 실시 예에서, 입력 버퍼들은 기준 전압과 입력되는 데이터 간의 차이를 이용하여 구동되는 차동 입력 버퍼(differential input buffer)들일 수 있다. 여기서 입력 버퍼들이 사용하는 기준 전압은 반도체 메모리 장치(100)마다 그 최적 전압이 상이할 수 있다.
본 발명의 실시 예에 따르면, 컨트롤러(200)는 반도체 메모리 장치(100)에 포함된 입력 버퍼가 사용하는 기준 전압을 설정할 수 있다. 구체적으로, 컨트롤러(200)는 채널을 통해서 반도체 메모리 장치(100)에 입력 버퍼의 기준 전압을 설정하기 위한 제어 신호를 전송할 수 있다. 반도체 메모리 장치(100)에 포함된 입력 버퍼 기준 전압 제어부(101)는 입력된 제어 신호를 기초로 입력 버퍼의 기준 전압을 설정할 수 있다. 제어 신호는 컨트롤러(200)가 반도체 메모리 장치(100)를 제어하기 위한 커맨드(명령어), 어드레스(주소) 및 데이터의 조합일 수 있다. 예를 들어 컨트롤러(200)는 반도체 메모리 장치(100)로 기준 전압 설정 커맨드(커맨드), 기준 전압 설정 어드레스(어드레스) 및 기준 전압 생성 코드(데이터)를 제어 신호로 제공할 수 있다. 실시 예에서, 기준 전압 설정 커맨드는 특징 설정(SET FEATURE) 동작에 대응하는 커맨드일 수 있다. 또한, 기준 전압 설정 어드레스는 특징 설정(SET FEATURE) 동작에 따라 기준 전압을 설정하기 위한 특징 어드레스(FEATURE ADDRESS)일 수 있다.
입력 버퍼 기준 전압 제어부(101)는 기준 전압 설정 커맨드가 입력되면, 입력되는 기준 전압 생성 코드에 따라 선택 신호를 생성할 수 있다. 구체적으로 입력 버퍼 기준 전압 제어부(101)는 입력되는 기준 전압 생성코드를 디코딩 하여, 선택 신호를 생성할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 서로 다른 전압 레벨을 갖는 기 생성된 복수의 내부 전압들 중 선택 신호에 대응하는 내부 전압을 입력 버퍼 기준 전압으로 결정할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 결정된 기준 전압을 입력 버퍼들에 제공할 수 있다.
실시 예에서, 하나의 컨트롤러(200)가 둘 이상의 반도체 메모리 장치(100)를 제어하는 경우, 각각의 반도체 메모리 장치(100) 별로 입력 버퍼 기준 전압을 상이하게 설정할 수 있다. 이를 위해, 컨트롤러(200)는 채널을 통해서 둘 이상의 반도체 메모리 장치(100)로 각각 제어 신호를 전송할 수 있다. 각각의 반도체 메모리 장치(100)에 포함된 입력 버퍼 기준 전압 제어부(101)는 수신된 제어 신호를 기초로 입력 버퍼의 기준 전압을 설정할 수 있다. 제어 신호는 컨트롤러(200)가 반도체 메모리 장치(100)를 제어하기 위한 커맨드(명령어), 어드레스(주소) 및 데이터의 조합일 수 있다.
각각의 반도체 메모리 장치(100)의 입력 버퍼 기준 전압의 레벨은 서로 다를 수 있다. 즉, 반도체 메모리 장치(100)별로 최적의 동작 성능을 나타내는 입력 버퍼 기준 전압의 레벨이 다를 수 있다. 컨트롤러(200)는 둘 이상의 반도체 메모리 장치(100)에 각각 기준 전압 설정 커맨드(커맨드), 논리 유닛 어드레스(또는 다이 어드레스), 기준 전압 설정 어드레스(특징 어드레스) 및 기준 전압 생성 코드(데이터)를 제어 신호로 전송할 수 있다. 실시 예에서, 기준 전압 설정 커맨드는 논리 유닛 특징 설정(LUN SET FEATURE) 동작에 대응하는 커맨드일 수 있다. 논리 유닛 어드레스(Logical Unit Number; LUN) 또는 다이(die) 어드레스는 각각의 반도체 메모리 장치(100)를 식별하기 위한 어드레스일 수 있다. 기준 전압 설정 어드레스는 논리 유닛 특징 설정(LUN SET FEATURE) 동작에 따라 기준 전압을 설정하기 위한 특징 어드레스(FEATURE ADDRESS)일 수 있다.
둘 이상의 반도체 메모리 장치(100)에 각각 포함된 입력 버퍼 기준 전압 제어부(101)는 기준 전압 설정 커맨드가 입력되면, 입력되는 기준 전압 생성 코드에 따라 선택 신호를 생성할 수 있다. 구체적으로 입력 버퍼 기준 전압 제어부(101)는 입력되는 기준 전압 생성코드를 디코딩 하여, 선택 신호를 생성할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 서로 다른 전압 레벨을 갖는 기 생성된 복수의 내부 전압들 중 선택 신호에 대응하는 내부 전압을 입력 버퍼용 기준 전압으로 결정할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 결정된 기준 전압을 입력 버퍼들에 제공할 수 있다.
다양한 실시 예에서, 입력 버퍼의 기준 전압은 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 상이하게 설정될 수 있다. 예를 들어 PVT변화 (Process, Voltage, Temperature Variation; PVT Variation)에 따라 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 입력 버퍼의 기준 전압이 상이하게 설정될 필요가 있으면, 일 실시 예에서 컨트롤러는 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 입력 버퍼의 최적 기준 전압을 측정할 수 있다. 컨트롤러는 측정된 최적 기준 전압에 대응 하는 기준 전압 설정 커맨드(커맨드), 기준 전압 설정 어드레스(어드레스) 및 기준 전압 생성 코드(데이터)를 반도체 메모리 장치에 제공할 수 있다.
실시 예에서, 반도체 메모리 장치(100)의 입력 버퍼 기준 전압 설정은 반도체 메모리 장치(100)에 전원이 공급된 뒤, 수행될 수 있다. 예를 들어, 반도체 메모리 장치(100)에 전원이 공급되면(Power-Up), 컨트롤러(200)는 반도체 메모리 장치(100)의 최적의 동작 전압을 결정하기 위한 초기 설정(calibration) 동작을 수행할 수 있다. 이를 통해 반도체 메모리 장치(100)의 입력 버퍼가 동작하는 최적의 기준 전압이 결정될 수 있다. 컨트롤러(200)는 초기 설정(calibration) 동작을 통해 결정된 최적의 기준 전압에 대응되는 기준 전압 생성 코드(데이터)를 반도체 메모리 장치(100)에 제어 신호에 포함시켜 전송할 수 있다.
실시 예에서, 반도체 메모리 장치(100)의 수명, 제조 공정, 동작 전압, 동작 온도의 변동 또는 기타 다양한 요인들에 따라 입력 버퍼가 최적으로 동작하기 위한 기준 전압의 레벨이 변경될 수 있다. 이 경우, 컨트롤러는 입력 버퍼 기준 전압을 설정하기 위한 제어 신호를 다시 전송함으로써, 기준 전압의 레벨을 변경할 수 있다.
컨트롤러(200)는 입력 버퍼 기준 전압을 설정하는 동작 이외에, 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 프로그램 동작 시, 컨트롤러(200)는 프로그램 커맨드, 어드레스 및 데이터를 채널(CH)을 통해 반도체 메모리 장치(100)에 제공할 것이다. 읽기 동작 시, 컨트롤러(200)는 읽기 커맨드 및 어드레스를 채널(CH)을 통해 반도체 메모리 장치(100)에 제공할 것이다. 소거 동작 시, 컨트롤러(200)는 소거 커맨드 및 어드레스를 채널(CH)을 통해 반도체 메모리 장치(100)에 제공할 것이다.
도면에는 도시되지 않았으나, 실시 예로서 컨트롤러(200)는 램(Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface) 및 메모리 인터페이스(memory interface)와 같은 구성 요소들을 포함할 수 있다.
램은 프로세싱 유닛의 동작 메모리, 반도체 메모리 장치(100) 및 호스트 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트 사이의 버퍼 메모리 중 적어도 하나로서 이용된다.
프로세싱 유닛은 컨트롤러(200)의 제반 동작을 제어한다. 프로세싱 유닛은 반도체 메모리 장치(100)의 읽기 동작, 프로그램 동작, 소거 동작, 그리고 배경(background) 동작을 제어하도록 구성된다. 프로세싱 유닛은 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 실시 예에서 프로세싱 유닛은 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세싱 유닛은 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세싱 유닛은 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛은 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 반도체 메모리 장치에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세싱 유닛은 리드 동작 시 반도체 메모리 장치(100)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛은 디랜더마이징 시드를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다. 실시 예로서, 프로세싱 유닛은 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
호스트 인터페이스는 호스트 및 컨트롤러(200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함할 것이다. 실시 예로서, 컨트롤러(200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트와 통신하도록 구성된다.
메모리 인터페이스는 반도체 메모리 장치(100)과 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
도 2는 도 1의 반도체 메모리 장치의 구조를 나타낸 블록도이다.
도 3은 도 2의 메모리 셀 어레이의 일 실시 예를 나타낸 도면이다.
도 2를 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다.
반도체 메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
도 3의 메모리 셀 어레이(110_1)는 도 2의 메모리 셀 어레이(110)의 일 실시 예를 나타낸다.
도 3을 참조하면, 메모리 셀 어레이(110_1)에 포함된 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)은 제 1 내지 제 m 비트 라인들(BL1~BLm)에 공통 연결된다. 도 3에서, 설명의 편의를 위해 복수의 메모리 블록들(BLK1~BLKz) 중 제 1 메모리 블록(BLK1)에 포함된 요소들이 도시되고, 나머지 메모리 블록들(BLK2~BLKz) 각각에 포함된 요소들은 생략된다. 나머지 메모리 블록들(BLK2~BLKz) 각각은 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
메모리 블록(BLK1)은 복수의 셀 스트링들(CS1_1~CS1_m)을 포함한다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다.
제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m) 각각은 드레인 선택 트랜지스터(DST), 직렬 연결된 복수의 메모리 셀들(MC1~MCn) 및 소스 선택 트랜지스터(SST)를 포함한다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL1)에 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL1)에 연결된다. 드레인 선택 트랜지스터(DST)의 드레인 측은 해당 비트 라인에 연결된다. 제 1 내지 제 m 셀 스트링들(CS1_1~CS1_m)의 드레인 선택 트랜지스터들은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)에 연결된다. 소스 선택 트랜지스터(SST)의 소스 측은 공통 소스 라인(CSL)에 연결된다. 실시 예로서, 공통 소스 라인(CSL)은 제 1 내지 제 z 메모리 블록들(BLK1~BLKz)에 공통 연결될 수 있다.
드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 도 2의 행 라인들(RL)에 포함된다. 드레인 선택 라인(DSL1), 제 1 내지 제 n 워드 라인들(WL1~WLn), 및 소스 선택 라인(SSL1)은 어드레스 디코더(121)에 의해 제어된다. 공통 소스 라인(CSL)은 제어 로직(130)에 의해 제어된다. 제 1 내지 제 m 비트 라인들(BL1~BLm)은 읽기 및 쓰기 회로(123)에 의해 제어된다.
다시 도 2를 참조하면, 주변 회로(120)는 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 읽기 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 반도체 메모리 장치(100) 내부의 입출력 버퍼들을 통해 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 행 어드레스에 따라 전압 발생기(122)로부터 제공받은 전압들을 적어도 하나의 워드 라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드 라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 프로그램 전압을 인가하고 비선택된 워드 라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 검증 전압을 인가하고 비선택된 워드 라인들에 검증 전압보다 높은 검증 패스 전압을 인가할 것이다.
읽기 동작 시에, 어드레스 디코더(121)는 선택된 워드 라인에 읽기 전압을 인가하고, 비선택된 워드 라인들에 읽기 전압보다 높은 패스 전압을 인가할 것이다.
실시 예에서, 반도체 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 반도체 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드 라인에 접지 전압을 인가할 수 있다.
실시 예에서, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 열 어드레스(DCA)는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 발생기(122)는 반도체 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 전압들을 발생하도록 구성된다. 전압 발생기(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 발생기(122)에서 생성된 내부 전원 전압은 반도체 메모리 장치(100)의 동작 전압으로서 사용된다.
실시 예로서, 전압 발생기(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 전압들을 생성할 수 있다. 전압 발생기(122)는 반도체 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 발생기(122)는 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
예를 들면, 전압 발생기(122)는 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 전압들을 생성할 것이다.
생성된 복수의 전압들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제 1 내지 제 m 비트 라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직 (130)의 제어에 응답하여 동작한다.
제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터를 통신한다. 프로그램 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드 라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트 라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램 된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트 라인과 연결된 메모리 셀은 상승된 문턱 전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트 라인과 연결된 메모리 셀의 문턱 전압은 유지될 것이다. 프로그램 검증 동작 시에, 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트 라인들(BL1~BLm)을 통해 페이지 데이터를 읽는다.
읽기 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트 라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 데이터 입출력 회로(124)로 출력한다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트 라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터를 수신하는 복수의 입력 버퍼들(INBUF)을 포함할 수 있다. 데이터 입출력 회로(124)는 데이터를 출력하는 복수의 출력 버퍼들(미도시)을 포함할 수 있다.
프로그램 시에, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 복수의 입력 버퍼들(INBUF)을 통해 수신한다. 데이터 입출력 회로(124)는 읽기 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제 1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터를 외부 컨트롤러로 출력한다.
실시 예에서, 입력 버퍼(INBUF)는 기준 전압과 입력되는 데이터 간의 차이를 이용하여 구동되는 차동 입력 버퍼(differential input buffer)들일 수 있다. 여기서 입력 버퍼(INBUF)들이 사용하는 기준 전압은 반도체 메모리 장치(100)마다 그 최적 전압이 상이할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 발생기(122), 읽기 및 쓰기 회로(123) 및 데이터 입출력 회로(124)에 연결될 수 있다. 제어 로직(130)은 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 입력 버퍼 기준 전압 제어부(101)를 더 포함할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 외부 컨트롤러로부터 입력되는 제어 신호를 통해 입력 버퍼의 기준 전압을 설정할 수 있다. 설정된 기준 전압을 이용하여 반도체 메모리 장치(100)는 외부 컨트롤러로부터 수신되는 데이터들을 입력 버퍼를 이용하여 입력 받을 수 있다.
외부 컨트롤러가 제공하는 제어 신호는 커맨드(명령어), 어드레스(주소) 및 데이터의 조합일 수 있다. 예를 들어 외부 컨트롤러는 입력 버퍼 기준 전압 제어부(101)에 기준 전압 설정 커맨드(커맨드), 기준 전압 설정 어드레스(어드레스) 및 기준 전압 생성 코드(데이터)를 제어 신호로 제공할 수 있다. 실시 예에서, 기준 전압 설정 커맨드는 특징 설정(SET FEATURE) 동작에 대응하는 커맨드일 수 있다. 또한, 기준 전압 설정 어드레스는 특징 설정(SET FEATURE) 동작에 따라 기준 전압을 설정하기 위한 특징 어드레스(FEATURE ADDRESS)일 수 있다.
입력 버퍼 기준 전압 제어부(101)는 기준 전압 설정 커맨드가 입력되면, 입력되는 기준 전압 생성 코드에 따라 선택 신호를 생성할 수 있다. 구체적으로 입력 버퍼 기준 전압 제어부(101)는 입력되는 기준 전압 생성코드를 디코딩 하여, 선택 신호를 생성할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 서로 다른 전압 레벨을 갖는 기 생성된 복수의 내부 전압들 중 선택 신호에 대응하는 내부 전압을 입력 버퍼 기준 전압으로 결정할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 결정된 기준 전압을 입력 버퍼들에 제공할 수 있다.
실시 예에서, 외부 컨트롤러는 둘 이상의 반도체 메모리 장치(100)의 입력 버퍼 기준 전압을 설정하기 위해 기준 전압 설정 커맨드(커맨드), 논리 유닛 어드레스(또는 다이 어드레스), 기준 전압 설정 어드레스(특징 어드레스) 및 기준 전압 생성 코드(데이터)를 제어 신호로 전송할 수 있다. 실시 예에서, 기준 전압 설정 커맨드는 논리 유닛 특징 설정(LUN SET FEATURE) 동작에 대응하는 커맨드일 수 있다. 논리 유닛 어드레스(Logical Unit Number; LUN) 또는 다이(die) 어드레스는 각각의 반도체 메모리 장치(100)를 식별하기 위한 어드레스일 수 있다. 기준 전압 설정 어드레스는 논리 유닛 특징 설정(LUN SET FEATURE) 동작에 따라 기준 전압을 설정하기 위한 특징 어드레스(FEATURE ADDRESS)일 수 있다.
실시 예에서, 반도체 메모리 장치(100)의 입력 버퍼 기준 전압 설정은 반도체 메모리 장치(100)에 전원이 공급된 뒤, 수행될 수 있다. 예를 들어, 반도체 메모리 장치(100)에 전원이 공급되면(Power-Up), 외부 컨트롤러는 반도체 메모리 장치(100)의 입력 버퍼의 최적의 동작 전압을 결정하기 위한 초기 설정(calibration) 동작을 수행할 수 있다. 이를 통해 반도체 메모리 장치(100)의 입력 버퍼가 동작하는 최적의 기준 전압이 결정될 수 있다. 외부 컨트롤러는 초기 설정(calibration) 동작을 통해 결정된 최적의 기준 전압에 대응되는 기준 전압 생성 코드(데이터)를 제어 신호에 포함시켜 입력 버퍼 기준 전압 제어부(101)로 전송할 수 있다.
실시 예에서, 반도체 메모리 장치(100)의 수명, 제조 공정, 동작 전압, 동작 온도의 변동 또는 기타 다양한 요인들에 따라 입력 버퍼가 최적으로 동작하기 위한 기준 전압의 레벨이 변경될 수 있다. 이 경우, 외부 컨트롤러는 입력 버퍼 기준 전압을 설정하기 위한 제어 신호를 다시 전송함으로써, 기준 전압의 레벨을 변경할 수 있다.
실시 예에서, 입력 버퍼의 기준 전압은 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 상이하게 설정될 수 있다. 예를 들어 PVT변화 (Process, Voltage, Temperature Variation; PVT Variation)에 따라 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 입력 버퍼의 기준 전압이 상이하게 설정될 필요가 있으면, 일 실시 예에서 컨트롤러는 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 입력 버퍼의 최적 기준 전압을 측정할 수 있다.
컨트롤러는 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 측정된 입력 버퍼의 최적 기준 전압에 대응하는 기준 전압 생성 코드를 반도체 메모리 장치(100)에 전달할 수 있다. 실시 예에서, 입력 버퍼 기준 전압 제어부(101)는 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별로 입력 버퍼의 최적 기준 전압에 대응하는 기준 전압 생성 코드를 별도의 레지스터에 저장할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 레지스터에 저장된 반도체 메모리 장치, 다이(die), 플레인(plane) 또는 메모리 블록 별 기준 전압 생성 코드에 따라 각 입력 버퍼의 대한 선택 신호를 생성할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 서로 다른 전압 레벨을 갖는 기 생성된 복수의 내부 전압들 중 선택 신호에 대응하는 내부 전압을 입력 버퍼 기준 전압으로 결정할 수 있다. 입력 버퍼 기준 전압 제어부(101)는 결정된 기준 전압을 입력 버퍼들에 제공할 수 있다.
도 4는 도 2의 메모리 셀 어레이(110)의 다른 실시 예를 나타낸 것이다.
도 4를 참조하면, 메모리 셀 어레이(110_2)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 도 4에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1)의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2~BLKz)의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2~BLKz)도 제 1 메모리 블록(BLK1)과 마찬가지로 구성됨이 이해될 것이다.
도 4를 참조하면 제 1 메모리 블록(BLK1)은 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m)을 포함한다. 실시 예로서, 복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 'U'자형으로 형성될 수 있다. 제 1 메모리 블록(BLK1) 내에서, 행 방향(즉 +X 방향)으로 m개의 셀 스트링들이 배열된다. 도 4에서, 열 방향(즉 +Y 방향)으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11~CS1m, CS21~CS2m) 각각은 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)을 포함한다.
선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 유사한 구조를 가질 수 있다. 실시 예로서, 선택 트랜지스터들(SST, DST) 및 메모리 셀들(MC1~MCn) 각각은 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막을 포함할 수 있다. 실시 예로서, 채널층을 제공하기 위한 필라(pillar)가 각 셀 스트링(each cell string)에 제공될 수 있다. 실시 예로서, 채널층, 터널링 절연막, 전하 저장막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 셀 스트링에 제공될 수 있다.
각 셀 스트링의 소스 선택 트랜지스터(SST)는 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCp) 사이에 연결된다.
실시 예로서, 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 행 방향으로 신장되는 소스 선택 라인에 연결되고, 상이한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 상이한 소스 선택 라인들에 연결된다. 도 4에서, 제 1 행의 셀 스트링들(CS11~CS1m)의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결되어 있다. 제 2 행의 셀 스트링들(CS21~CS2m)의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결되어 있다.
다른 실시 예로서, 셀 스트링들(CS11~CS1m, CS21~CS2m)의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에 연결된다.
제 1 내지 제 n 메모리 셀들(MC1~MCn)은 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)은 +Z 방향과 역방향으로 순차적으로 배열되며, 소스 선택 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 직렬 연결된다. 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 +Z 방향으로 순차적으로 배열되며, 파이프 트랜지스터(PT)와 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 p 메모리 셀들(MC1~MCp)과 제 p+1 내지 제 n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 연결된다. 각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라, 메모리 블록(BLK1)에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)은 해당 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11~CS1m)의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21~CS2m)의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
열 방향으로 배열되는 셀 스트링들은 열 방향으로 신장되는 비트 라인에 연결된다. 도 4에서, 제 1 열의 셀 스트링들(CS11, CS21)은 제 1 비트 라인(BL1)에 연결되어 있다. 제 m 열의 셀 스트링들(CS1m, CS2m)은 제 m 비트 라인(BLm)에 연결되어 있다.
행 방향으로 배열되는 셀 스트링들 내에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지를 구성한다. 예를 들면, 제 1 행의 셀 스트링들(CS11~CS1m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 하나의 페이지를 구성한다. 제 2 행의 셀 스트링들(CS21~CS2m) 중 제 1 워드 라인(WL1)과 연결된 메모리 셀들은 다른 하나의 페이지를 구성한다. 드레인 선택 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 셀 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 셀 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 도 2의 메모리 셀 어레이(110)의 다른 실시 예를 나타낸 것이다.
도 5를 참조하면, 메모리 셀 어레이(110_3)는 복수의 메모리 블록들(BLK1'~BLKz')을 포함한다. 도 5에서, 인식의 편의를 위해 제 1 메모리 블록(BLK1')의 내부 구성이 도시되고, 나머지 메모리 블록들(BLK2'~BLKz')의 내부 구성은 생략되어 있다. 제 2 내지 제 z 메모리 블록들(BLK2'~BLKz')도 제 1 메모리 블록(BLK1')과 마찬가지로 구성됨이 이해될 것이다.
제 1 메모리 블록(BLK1')은 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m')을 포함한다. 복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은 +Z 방향을 따라 신장된다. 제 1 메모리 블록(BLK1') 내에서, +X 방향으로 m개의 셀 스트링들이 배열된다. 도 5에서, +Y 방향으로 2개의 셀 스트링들이 배열되는 것으로 도시되었다. 하지만 이는 설명의 편의를 위한 것으로서 열 방향으로 3개 이상의 셀 스트링들이 배열될 수 있음이 이해될 것이다.
복수의 셀 스트링들(CS11'~CS1m', CS21'~CS2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함한다.
각 셀 스트링의 소스 선택 트랜지스터(SST)은 공통 소스 라인(CSL)과 메모리 셀들(MC1~MCn) 사이에 연결된다. 동일한 행에 배열된 셀 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결된다. 제 1 행에 배열된 셀 스트링들(CS11'~CS1m')의 소스 선택 트랜지스터들은 제 1 소스 선택 라인(SSL1)에 연결된다. 제 2 행에 배열된 셀 스트링들(CS21'~CS2m')의 소스 선택 트랜지스터들은 제 2 소스 선택 라인(SSL2)에 연결된다. 다른 실시 예로서, 셀 스트링들(CS11'~CS1m', CS21'~CS2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통 연결될 수 있다.
각 셀 스트링의 제 1 내지 제 n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)과 드레인 선택 트랜지스터(DST) 사이에서 직렬 연결된다. 제 1 내지 제 n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제 1 내지 제 n 워드 라인들(WL1~WLn)에 연결된다.
실시 예로서, 제 1 내지 제 n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 셀 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(BLK1')에 저장된 데이터의 신뢰성은 향상된다.
각 셀 스트링의 드레인 선택 트랜지스터(DST)는 해당 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결된다. 행 방향으로 배열되는 셀 스트링들의 드레인 선택 트랜지스터들은 행 방향으로 신장되는 드레인 선택 라인에 연결된다. 제 1 행의 셀 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들은 제 1 드레인 선택 라인(DSL1)에 연결된다. 제 2 행의 셀 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들은 제 2 드레인 선택 라인(DSL2)에 연결된다.
결과적으로, 각 셀 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(BLK1')은 도 4의 메모리 블록(BLK1)과 유사한 등가 회로를 갖는다.
도 6은 반도체 메모리 장치의 핀 구성(pin configuration)을 설명하기 위한 도면이다.
도 6을 참조하면, 반도체 메모리 장치(100)는 복수의 라인들을 통해 외부 컨트롤러와 통신한다.
반도체 메모리 장치(100)는 칩 인에이블(CE#) 라인, 커맨드 래치 인에이블(CLE) 라인, 어드레스 래치 인에이블(ALE) 라인, 라이트 인에이블(WE#) 라인, 리드 인에이블(RE#) 라인, 레디 비지(RB#) 라인 및 데이터 입출력(DQ0~DQ7) 라인들을 통해 컨트롤러와 통신한다.
칩 인에이블(CE#) 라인은 해당 반도체 메모리 장치(100)가 동작 가능하다는 신호를 나타낸다. 칩 인에이블(CE#) 라인의 신호는 동일한 채널에 연결된 저장 장치들에 선택적으로 인가될 수 있다. 칩 인에이블(CE#) 라인의 신호는 로우(low)로 떨어지면서 해당 칩 내의 모든 동작이 가능함을 나타내고, 칩 인에이블(CE#) 라인 신호가 하이(high)이면 해당 칩은 대기(standby) 상태일 수 있다.
레디 비지(RB#) 라인 신호는 칩 내부에서 동작이 수행되는 동안 로우(low)로 떨어져 칩이 외부와 다른 신호를 주고 받지 못하도록 하고, 하이(high) 이면 칩이 레디(ready) 상태임을 나타낸다.
커맨드 래치 인에이블 신호(CLE)는 커맨드(CMD)가 저장 장치에 입력되는 동안 하이(high)가 된다. 어드레스 래치 인에이블 신호(ALE)는 어드레스(ADD)가 저장 장치에 입력되는 동안 때 하이(high)가 된다.
라이트 인에이블 신호(WE#)는 커맨드 및 어드레스를 저장 장치에 로딩할 때 토글(toggle)되고, 리드 인에이블 신호(RE#)는 데이터를 컨트롤러로 로딩할 때 토글된다.
데이터 입출력(DQ0~DQ7) 라인들은 반도체 메모리 장치(100)로 커맨드, 어드레스 및 데이터를 입력하거나, 반도체 메모리 장치(100)로부터 컨트롤러로 데이터를 출력한다. 데이터가 8 비트로 구성되어 있으므로, 데이터 입출력(DQ0~DQ7) 라인들도 8개이다. 다만, 데이터 입출력 라인들의 수는 8개로 제한되지 않으며, 다양한 실시 예에서 16개 또는 32개로 확장될 수 있다.
본 발명의 실시 예에 따르면, 데이터 입출력 라인들(DQ0~DQ7)은 반도체 메모리 장치의 컨트롤러와 통신하기 위한 채널을 형성할 수 있다.
반도체 메모리 장치는 채널을 통해서 내부에 포함된 입력 버퍼들의 기준 전압을 설정하기 위한 제어 신호를 수신할 수 있다.
제어 신호는 커맨드(명령어), 어드레스(주소) 및 데이터의 조합일 수 있다. 예를 들면, 반도체 메모리 장치는 기준 전압 설정 커맨드(커맨드), 기준 전압 설정 어드레스(어드레스) 및 기준 전압 생성 코드(데이터)를 제어 신호로 수신할 수 있다. 실시 예에서, 기준 전압 설정 커맨드는 특징 설정(SET FEATURE) 동작에 대응하는 커맨드일 수 있다. 또한, 기준 전압 설정 어드레스는 특징 설정(SET FEATURE) 동작에 따라 기준 전압을 설정하기 위한 특징 어드레스(FEATURE ADDRESS)일 수 있다.
데이터 입출력(DQ0~DQ7) 라인들을 통해 기준 전압 설정 커맨드(커맨드)가 입력되는 동안 커맨드 래치 인에이블 신호(CLE)는 하이(high)가 될 것이다. 기준 전압 설정 어드레스(어드레스)가 데이터 입출력(DQ0~DQ7) 라인들을 통해 입력되는 동안 어드레스 래치 인에이블 신호(ALE)는 하이(high)가 될 것이다.
기준 전압 생성 코드(데이터)가 데이터 입출력(DQ0~DQ7) 라인들을 통해 입력되면, 반도체 메모리 장치는 기준 전압 생성 코드에 따라 선택 신호를 생성할 수 있다. 구체적으로 반도체 메모리 장치는 입력되는 기준 전압 생성코드를 디코딩 하여, 선택 신호를 생성할 수 있다. 반도체 메모리 장치는 서로 다른 전압 레벨을 갖는 기 생성된 복수의 내부 전압들 중 선택 신호에 대응하는 내부 전압을 입력 버퍼 기준 전압으로 결정할 수 있다. 반도체 메모리 장치는 결정된 기준 전압을 입력 버퍼들의 기준 전압으로 사용할 것이다.
실시 예에서, 반도체 메모리 장치는 기준 전압 설정 커맨드(커맨드), 논리 유닛 어드레스(또는 다이 어드레스), 기준 전압 설정 어드레스(특징 어드레스) 및 기준 전압 생성 코드(데이터)를 수신할 수 있다. 기준 전압 설정 커맨드는 논리 유닛 특징 설정(LUN SET FEATURE) 동작에 대응하는 커맨드일 수 있다. 논리 유닛 어드레스(Logical Unit Number; LUN Address) 또는 다이(die) 어드레스는 각각의 반도체 메모리 장치(100)를 식별하기 위한 어드레스일 수 있다. 기준 전압 설정 어드레스는 논리 유닛 특징 설정(LUN SET FEATURE) 동작에 따라 기준 전압을 설정하기 위한 특징 어드레스(FEATURE ADDRESS)일 수 있다.
논리 유닛 어드레스와 기준 전압 설정 어드레스(어드레스)가 데이터 입출력(DQ0~DQ7) 라인들을 통해 입력되는 동안 어드레스 래치 인에이블 신호(ALE)는 하이(high)가 될 것이다.
도 7은 도 2의 입력 버퍼 기준 전압 제어부의 구조를 나타낸 블록도이다.
도 7을 참조하면, 입력 버퍼 기준 전압 제어부(101)는 선택 신호 생성부(710), 내부 전압 생성부(720) 및 기준 전압 출력부(730)을 포함할 수 있다.
입력 버퍼 기준 전압 제어부(101)는 외부 컨트롤러로부터 입력된 기준 전압 생성코드(P0[n:0])에 대응하는 내부 전압을 반도체 메모리 장치의 입력 버퍼(124)의 기준 전압으로 설정할 수 있다.
구체적으로, 선택 신호 생성부(710)는 데이터 입출력 라인들(DQ0~DQ7)을 통해 입력되는 기준 전압 생성 코드(P0[n:0])를 입력 받을 수 있다. 선택 신호 생성부(710)는 입력되는 기준 전압 생성 코드(P0[n:0])를 디코딩 하여 선택 신호(Vint_SEL(k))를 생성할 수 있다. 실시 예에서, 선택 신호 생성부(710)는 디코더로 구현될 수 있다. 선택 신호 생성부(710)는 생성된 선택 신호(Vint_SEL(k))를 기준 전압 출력부(730)로 전달할 수 있다.
내부 전압 생성부(720)는 반도체 메모리 장치의 외부로부터 입력 버퍼용 전압(VCCQ)를 입력 받을 수 있다. 내부 전압 생성부(720)는 입력 버퍼용 전압(VCCQ)로부터 서로 다른 전압 레벨을 갖는 복수의 내부 전압들(Vint(0), Vint(1), Vint(2) 내지 Vint(2n-1))을 생성할 수 있다. 실시 예에서, 내부 전압 생성부(720)는 전압 분배 방식을 통해 서로 다른 전압 레벨을 갖는 복수의 내부 전압들을 생성할 수 있다. 내부 전압 생성부(720)는 생성된 복수의 내부 전압들(Vint(0), Vint(1), Vint(2) 내지 Vint(2n-1))을 기준 전압 출력부(730)로 전달할 수 있다.
기준 전압 출력부(730)는 선택 신호 생성부(710)로부터 입력되는 선택 신호(Vint_SEL(k))에 따라 내부 전압 생성부(720)로부터 전달 받은 복수의 내부 전압들(Vint(0), Vint(1), Vint(2) 내지 Vint(2n-1)) 중 어느 하나를 기준 전압(VREFQ_INT)으로 출력할 수 있다. 예를 들어, 선택 신호(Vint_SEL(k))는 서로 다른 전압 레벨을 갖는 복수의 내부 전압들(Vint(0), Vint(1), Vint(2) 내지 Vint(2n-1)) 중 어느 하나에 대응될 수 있다.
입력 버퍼(124)들은 실시 예에서, 기준 전압과 데이터 라인들(DQ0~DQ7)을 통해 입력되는 데이터 들간의 차이를 이용하여 동작하는 차동 입력 버퍼(differential input buffer)들일 수 있다. 기준 전압 출력부(730)가 출력한 기준 전압(VREFQ_INT)은 입력 버퍼(124)들의 기준 전압으로 사용될 수 있다. 한편, 기준 전압(VREFQ_INT)은 선택 신호 생성부(710)를 통해 새로운 기준 전압 생성 코드(P0[n:0])가 입력되면, 서로 다른 전압 레벨을 갖는 복수의 내부 전압들(Vint(0), Vint(1), Vint(2) 내지 Vint(2n-1)) 중 어느 하나로 변경될 수 있다.
도 8은 본 발명의 실시 예에 따라 입력 버퍼 기준 전압을 제어하는 방법을 설명하기 위한 도면이다.
도 8은 입력 버퍼 기준 전압을 설정하는 경우 도 6의 데이터 입출력 라인들(DQ0~DQ7) 및 레디 비지 라인(RB)의 신호를 설명하기 위한 도면이다.
반도체 메모리 장치는 데이터 입출력 라인들(DQ0~DQ7)를 통해 커맨드(CMD:D5h), 논리 유닛 어드레스(Logical Unit Number; LUN Address), 특징 어드레스(FEATURE ADDRESS) 및 기준 전압 생성 코드(P1, P2, P3, P4)를 입력 받을 수 있다. 도면상에는 나타나지 않았으나, 데이터 입출력(DQ0~DQ7) 라인들을 통해 커맨드(CMD:D5h)가 입력되는 동안 커맨드 래치 인에이블 신호(CLE)는 하이(high)가 될 것이다. 데이터 입출력(DQ0~DQ7) 라인들을 통해 논리 유닛 어드레스(Logical Unit Number; LUN Address)와 특징 어드레스(FEATURE ADDRESS, FA)가 입력되는 동안 어드레스 래치 인에이블 신호(ALE)는 하이(high)가 될 것이다.
커맨드(CMD:D5h)는 입력 버퍼 기준 전압을 설정하는 커맨드일 수 있다. 논리 유닛 어드레스(Logical Unit Number; LUN Address)는 해당 반도체 메모리 장치에 대한 커맨드임을 식별하는 어드레스일 수 있다. 특징 어드레스(FEATURE ADDRESS, FA)는 입력 버퍼 기준 전압을 설정하기 위함을 나타내는 어드레스일 수 있다.
데이터 입출력 라인들(DQ0~DQ7)를 통해 커맨드(CMD:D5h), 논리 유닛 어드레스(Logical Unit Number; LUN Address), 특징 어드레스(FEATURE ADDRESS) 및 기준 전압 생성 코드(P1, P2, P3, P4)가 입력되면, 반도체 메모리 장치의 입력 버퍼 기준 전압 제어부는 도 7의 실시 예를 참조하여 설명된 방법에 의해 입력 버퍼 기준 전압을 설정할 것이다. 기준 전압을 설정하는 동안(tFEAT) 반도체 메모리 장치는 내부 동작 즉, 입력 버퍼 기준 전압을 설정하는 동작을 수행하므로, 레디 비지 라인(RB)은 로우 인에이블 상태가 된다.
입력 버퍼 기준 전압을 설정하는 동작이 수행된 뒤, 즉 tFEAT가 경과하면, 반도체 메모리 장치는 설정된 입력 버퍼 기준 전압을 이용하여 동작할 것이다.
도 8의 실시 예에서 설명하는 입력 버퍼 기준 전압 설정 동작은 반도체 메모리 장치에 전원이 공급된 뒤(Power-up)에 수행될 수 있다.
이 후, 입력 버퍼 기준 전압을 변경하기 위한 새로운 커맨드(CMD:D5h), 논리 유닛 어드레스(Logical Unit Number; LUN Address), 특징 어드레스(FEATURE ADDRESS) 및 기준 전압 생성 코드(P1, P2, P3, P4)가 입력되면, 반도체 메모리 장치는 입력된 기준 전압 생성 코드에 따라 입력 버퍼 기준 전압을 설정할 것이다.
도 9는 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 동작방법을 설명하기 위한 순서도이다.
도 9를 참조하면, 반도체 메모리 장치는 901 단계에서, 입력 버퍼의 기준 전압을 설정하기 위한 커맨드를 입력 받을 수 있다. 도면에는 미도시 되었으나, 반도체 메모리 장치는 입력 버퍼의 기준 전압을 설정하기 위한 커맨드와 함께, 특징 어드레스(FEATURE ADDRESS) 및 기준 전압 생성 코드를 입력 받을 수 있다. 실시 예에서, 반도체 메모리 장치는 논리 유닛 어드레스(Logical Unit Number; LUN Address)을 더 수신할 수 있다.
903 단계에서, 반도체 메모리 장치는 입력된 기준 전압 생성 코드에 따라 선택 신호를 생성할 수 있다. 예를 들어 반도체 메모리 장치는 입출력 라인들(DQ0~DQ7)을 통해 입력된 기준 전압 생성 코드를 디코딩 하여 선택 신호를 생성할 수 있다.
905 단계에서, 반도체 메모리 장치는 기 생성된 복수의 내부 전압들 중 선택 신호에 대응되는 어느 한 내부 전압을 입력 버퍼용 기준 전압으로 사용할 수 있다.
도 10은 도 2의 반도체 메모리 장치를 포함하는 메모리 시스템(1000)을 보여주는 블록도이다.
도 10을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(1300) 및 컨트롤러(1200)를 포함한다.
반도체 메모리 장치(1300)는 도 2를 참조하여 설명된 반도체 메모리 장치(100)와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1200)는 호스트(Host) 및 반도체 메모리 장치(1300)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1200)는 반도체 메모리 장치(1300)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1200)는 반도체 메모리 장치(1300)의 리드, 프로그램, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 반도체 메모리 장치(1300)을 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1200)는 램(1210, Random Access Memory), 프로세싱 유닛(1220, processing unit), 호스트 인터페이스(1230, host interface), 메모리 인터페이스(1240, memory interface) 및 에러 정정 블록(1250)을 포함한다.
램(1210)은 프로세싱 유닛(1220)의 동작 메모리, 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(1300) 및 호스트(Host) 사이의 버퍼 메모리 중 어느 하나로서 이용된다.
프로세싱 유닛(1220)은 컨트롤러(1200)의 제반 동작을 제어한다. 프로세싱 유닛(1220)은 반도체 메모리 장치(1000)의 읽기 동작, 프로그램 동작, 소거 동작, 그리고 배경(background) 동작을 제어하도록 구성된다. 프로세싱 유닛(1220)은 반도체 메모리 장치(1000)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다. 프로세싱 유닛(1220)은 플래시 변환 계층(FTL)의 기능을 수행할 수 있다. 프로세싱 유닛(1220)은 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(logical block address, LBA)를 물리 블록 어드레스(physical block address, PBA)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다. 플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세싱 유닛(1220)은 호스트(Host)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 랜더마이징 시드(seed)를 이용하여 호스트(Host)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 반도체 메모리 장치(1300)에 제공되어 메모리 셀 어레이에 프로그램된다.
프로세싱 유닛(1220)은 리드 동작 시 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세싱 유닛(1220)은 디랜더마이징 시드를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(Host)로 출력될 것이다.
실시 예로서, 프로세싱 유닛(1220)은 소프트웨어(software) 또는 펌웨어(firmware)를 구동함으로써 랜더마이즈 및 디랜더마이즈를 수행할 수 있다.
호스트 인터페이스(1230)는 호스트(Host) 및 컨트롤러(1200) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1240)는 반도체 메모리 장치(1300)과 인터페이싱한다. 예를 들면, 메모리 인터페이스(1240)는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1250)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(1300)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 에러 정정 블록(1250)은 독출한 페이지 데이터에 대해 에러 정정 코드를 이용하여 오류를 정정할 수 있다. 에러 정정 블록(1250)은 LDPC(low density parity check) code, BCH (Bose, Chaudhri, Hocquenghem) Code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation), 해밍 코드(hamming code) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러를 정정할 수 있다.
읽기 동작 시, 에러 정정 블록(1250)은 독출된 페이지 데이터의 오류를 정정할 수 있다. 독출된 페이지 데이터에 정정 가능한 비트 수를 초과하는 에러 비트들이 포함된 경우 디코드는 실패할 수 있다. 페이지 데이터에 정정 가능한 비트 수보다 같거나 작은 에러 비트들이 포함된 경우 디코드는 성공할 수 있다. 디코드의 성공은 해당 읽기 커맨드가 패스(pass)되었음을 나타낸다. 디코드의 실패는 해당 읽기 커맨드가 실패(fail)하였음을 나타낸다. 디코드가 성공될 때 컨트롤러(1200)는 에러가 정정된 페이지 데이터를 호스트로 출력한다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 반도체 메모리 장치(1300)은 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(1300) 또는 메모리 시스템은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(1300) 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline integrated circuit (SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline Package(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi-Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 11은 도 10의 메모리 시스템의 응용 예(2000)를 보여주는 블록도이다.
도 11을 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 11에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 10을 참조하여 설명된 반도체 메모리 장치(1000) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 10을 참조하여 설명된 컨트롤러(1200)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 11에서, 하나의 채널에 복수의 반도체 메모리 칩들이 연결되는 것으로 설명되었다. 그러나, 하나의 채널에 하나의 반도체 메모리 칩이 연결되도록 메모리 시스템(2000)이 변형될 수 있음이 이해될 것이다.
도 12는 도 11을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 12를 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 12에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 12에서, 도 11을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 10을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 실시 예로서, 컴퓨팅 시스템(3000)은 도 10 및 도 11을 참조하여 설명된 메모리 시스템(1000, 2000)들을 모두 포함하도록 구성될 수 있다.
본 발명의 실시 예에 따르면, 외부에서 고정된 레벨의 기준 전압(예:0.5*VCCQ)을 입력 받던 기존 방법과는 달리 반도체 메모리 장치 내부에서 다양한 레벨의 내부 전압들을 생성하고, 이들 중 어느 하나의 전압을 컨트롤러로부터 수신한 기준 전압 생성 코드에 따라 선택적으로 사용함으로써, 입력 버퍼가 동작할 수 있는 최적의 기준 전압을 설정할 수 있다. 실시 예에서, 다수의 반도체 메모리 장치가 적층(stack)된 반도체 메모리 패키지에서 각각의 메모리 장치에 대해 개별적인 최적의 기준 전압을 제공할 수 있다. 본 발명의 실시 예에 따르면 저전압, 고속 동작이 요구되는 차세대 메모리 칩에서 입력 버퍼의 동작 마진이 확보될 수 있고, 고용량 패키지의 동작에 유리할 수 있으며, 별도의 고정된 레벨의 기준 전압을 입력 받지 않을 수 있으므로, 외부 입력 핀의 개수가 감소될 수 있다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
50: 메모리 시스템
100: 반도체 메모리 장치
101: 입력 버퍼 기준 전압 제어부
200: 컨트롤러

Claims (19)

  1. 복수의 메모리 셀들을 포함하는 반도체 메모리 장치에 있어서,
    상기 복수의 메모리 셀들에 저장할 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼; 및
    상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 수신한 제어 신호에 따라 기 생성된 서로 다른 전압 레벨을 갖는 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나 이상의 입력 버퍼의 기준 전압으로 설정하는 입력 버퍼 기준 전압 제어부;를 포함하고,
    상기 제어 신호는 상기 복수의 내부 전압들 중 어느 하나의 내부 전압에 대응되는 기준 전압 생성 코드를 포함하고,
    상기 기준 전압 제어부는,
    외부에서 입력되는 외부 전압을 이용하여 상기 복수의 내부 전압들을 생성하는 내부 전압 생성부; 및
    상기 기준 전압 생성 코드를 상기 컨트롤러로부터 수신하고, 상기 기준 전압 생성 코드를 디코딩하여 상기 복수의 내부 전압들 중 어느 하나의 내부 전압을 선택하는 선택 신호를 생성하는 선택 신호 생성부;를 포함하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 제어 신호는,
    커맨드, 상기 반도체 메모리 장치를 식별하기 위한 논리 유닛 어드레스, 상기 커맨드가 상기 적어도 하나 이상의 입력 버퍼의 기준 전압을 설정하기 위한 커맨드임을 나타내는 특징 어드레스를 더 포함하는 반도체 메모리 장치.
  3. 제 2항에 있어서, 상기 입력 버퍼 기준 전압 제어부는,
    상기 선택 신호에 따라 상기 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나의 입력 버퍼에 제공하는 기준 전압 출력부;를 더 포함하는 반도체 메모리 장치.
  4. 제 1항에 있어서, 상기 내부 전압 생성부는,
    상기 외부 전압을 분배하여 상기 복수의 내부 전압들을 생성하는 반도체 메모리 장치.
  5. 삭제
  6. 제 1항에 있어서, 상기 적어도 하나 이상의 입력 버퍼는,
    상기 기준 전압과 외부로부터 입력되는 데이터들의 차이를 이용하여 상기 복수의 메모리 셀들에 저장할 데이터를 입력 받는 차동 입력 버퍼인 반도체 메모리 장치.
  7. 외부로부터 수신되는 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼를 포함하는 반도체 메모리 장치의 동작 방법에 있어서,
    상기 적어도 하나 이상의 입력 버퍼의 기준 전압을 설정하기 위한 제어 신호를 상기 반도체 메모리 장치를 제어하는 컨트롤러로부터 수신하는 단계; 및
    상기 제어 신호에 따라 서로 다른 전압 레벨을 갖는 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 기준 전압으로 설정하는 단계;를 포함하고,
    상기 제어 신호는 상기 복수의 내부 전압들 중 어느 하나의 내부 전압에 대응되는 기준 전압 생성 코드를 포함하고,
    상기 기준 전압으로 설정하는 단계는,
    외부에서 입력되는 외부 전압을 이용하여 상기 복수의 내부 전압들을 생성하는 단계; 및
    상기 기준 전압 생성 코드를 디코딩하여 상기 복수의 내부 전압들 중 어느 하나의 내부 전압을 선택하는 선택 신호를 생성하는 단계;를 포함하는 반도체 메모리 장치의 동작 방법.
  8. 제 7항에 있어서, 상기 제어 신호는,
    커맨드, 상기 반도체 메모리 장치를 식별하기 위한 논리 유닛 어드레스, 상기 커맨드가 상기 적어도 하나 이상의 입력 버퍼의 기준 전압을 설정하기 위한 커맨드임을 나타내는 특징 어드레스를 더 포함하는 반도체 메모리 장치의 동작 방법.
  9. 제 8항에 있어서, 상기 기준 전압으로 설정하는 단계는,
    상기 선택 신호에 따라 상기 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나의 입력 버퍼에 제공하는 단계;를 더 포함하는 반도체 메모리 장치의 동작 방법.
  10. 제 9항에 있어서, 상기 복수의 내부 전압들을 생성하는 단계는,
    상기 외부 전압을 분배하여 상기 복수의 내부 전압들을 생성하는 반도체 메모리 장치의 동작 방법.
  11. 삭제
  12. 제 7항에 있어서, 상기 적어도 하나 이상의 입력 버퍼는,
    상기 기준 전압과 상기 외부로부터 수신되는 데이터들의 차이를 이용하여 상기 데이터를 입력 받는 차동 입력 버퍼인 반도체 메모리 장치의 동작 방법.
  13. 외부로부터 수신되는 데이터를 입력 받는 적어도 하나 이상의 입력 버퍼를 각각 포함하는 복수의 반도체 메모리 장치들; 및
    상기 복수의 반도체 메모리 장치들 각각에 대응하는 상기 적어도 하나 이상의 입력 버퍼의 최적 기준 전압을 설정하는 제어 신호들을 상기 복수의 반도체 메모리 장치들로 각각 제공하는 컨트롤러;를 포함하고,
    상기 제어 신호들은 상기 복수의 반도체 메모리 장치들 각각에 대응되는 상기 적어도 하나 이상의 입력 버퍼의 최적 기준 전압을 나타내는 기준 전압 생성 코드를 포함하고,
    상기 복수의 반도체 메모리 장치들은,
    입력된 제어 신호에 따라 기 생성된 서로 다른 전압 레벨을 갖는 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나 이상의 입력 버퍼의 기준 전압으로 설정하는 입력 버퍼 기준 전압 제어부;를 포함하고,
    상기 입력 버퍼 기준 전압 제어부는,
    외부에서 입력되는 외부 전압을 이용하여 상기 복수의 내부 전압들을 생성하는 내부 전압 생성부; 및
    상기 기준 전압 생성 코드를 상기 컨트롤러로부터 수신하고, 상기 기준 전압 생성 코드를 디코딩하여 상기 복수의 내부 전압들 중 어느 하나의 내부 전압을 선택하는 선택 신호를 생성하는 선택 신호 생성부;를 포함하는 메모리 시스템.
  14. 제 13항에 있어서, 상기 제어 신호들은,
    커맨드, 상기 복수의 반도체 메모리 장치들을 식별하기 위한 논리 유닛 어드레스, 상기 커맨드가 상기 적어도 하나 이상의 입력 버퍼의 최적 기준 전압을 설정하기 위한 커맨드임을 나타내는 특징 어드레스를 더 포함하는 메모리 시스템.
  15. 삭제
  16. 제 13항에 있어서, 상기 입력 버퍼 기준 전압 제어부는,
    상기 선택 신호에 따라 상기 복수의 내부 전압들 중 어느 하나의 내부 전압을 상기 적어도 하나의 입력 버퍼에 제공하는 기준 전압 출력부;를 포함하는 메모리 시스템.
  17. 제 16항에 있어서, 상기 내부 전압 생성부는,
    상기 외부 전압을 분배하여 상기 복수의 내부 전압들을 생성하는 메모리 시스템.
  18. 삭제
  19. 제 13항에 있어서, 상기 적어도 하나 이상의 입력 버퍼는,
    상기 적어도 하나 이상의 입력 버퍼의 최적 기준 전압과 외부로부터 입력되는 데이터들의 차이를 이용하여 상기 복수의 메모리 셀들에 저장할 데이터를 입력 받는 차동 입력 버퍼인 메모리 시스템.
KR1020160148988A 2016-11-09 2016-11-09 반도체 메모리 장치 및 그것의 동작 방법 KR102665270B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160148988A KR102665270B1 (ko) 2016-11-09 2016-11-09 반도체 메모리 장치 및 그것의 동작 방법
US15/614,677 US10170176B2 (en) 2016-11-09 2017-06-06 Apparatus and methods for generating reference voltages for input buffers of a memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160148988A KR102665270B1 (ko) 2016-11-09 2016-11-09 반도체 메모리 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180051984A KR20180051984A (ko) 2018-05-17
KR102665270B1 true KR102665270B1 (ko) 2024-05-13

Family

ID=62065726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148988A KR102665270B1 (ko) 2016-11-09 2016-11-09 반도체 메모리 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10170176B2 (ko)
KR (1) KR102665270B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111665393B (zh) * 2020-05-15 2021-07-13 上海交通大学 一种mmc子模块电容容值和esr值在线监测方法及装置
KR20220049653A (ko) * 2020-10-14 2022-04-22 삼성전자주식회사 비휘발성 메모리 장치
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911865B1 (ko) * 2007-06-27 2009-08-11 주식회사 하이닉스반도체 입력장치를 구비하는 반도체메모리소자
US20140153344A1 (en) * 2012-12-04 2014-06-05 SK Hynix Inc. Semiconductor memory device, system having the same and method for generating reference voltage for operating the same

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
KR100456597B1 (ko) * 2002-07-16 2004-11-09 삼성전자주식회사 외부 전압 레벨에 따라 내부 전압을 선택적으로 발생하는반도체 메모리 장치 및 그 내부 전압 발생 회로
US7036055B2 (en) * 2002-12-31 2006-04-25 Intel Corporation Arrangements for self-measurement of I/O specifications
JP2004265484A (ja) * 2003-02-28 2004-09-24 Renesas Technology Corp 半導体記憶装置
US7193920B2 (en) * 2004-11-15 2007-03-20 Hynix Semiconductor Inc. Semiconductor memory device
US8335115B2 (en) * 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
KR100586555B1 (ko) * 2005-01-17 2006-06-08 주식회사 하이닉스반도체 내부전압 생성 제어회로 및 이를 이용한 내부전압 생성회로
KR100597787B1 (ko) * 2005-03-21 2006-07-06 삼성전자주식회사 멀티 칩 패키지 디바이스
KR100728557B1 (ko) 2005-11-29 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼
KR100660907B1 (ko) * 2005-12-30 2006-12-26 삼성전자주식회사 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
KR20070074991A (ko) 2006-01-11 2007-07-18 삼성전자주식회사 동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부전압 발생 장치 및 발생 방법
JP5168799B2 (ja) * 2006-03-01 2013-03-27 日本電気株式会社 インタフェース回路
KR100799109B1 (ko) * 2006-06-30 2008-01-29 주식회사 하이닉스반도체 반도체 소자
KR100885489B1 (ko) * 2007-03-05 2009-02-24 주식회사 하이닉스반도체 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.
KR100907930B1 (ko) * 2007-07-03 2009-07-16 주식회사 하이닉스반도체 테스트 시간을 줄일 수 있는 반도체 메모리 장치
US8212544B2 (en) * 2007-08-13 2012-07-03 SK hynix, Inc. Semiconductor integrated circuit having level regulation for reference voltage
KR100902054B1 (ko) * 2007-11-12 2009-06-12 주식회사 하이닉스반도체 반도체 메모리 장치의 기준 전압 공급 회로 및 방법
KR100974222B1 (ko) * 2008-11-13 2010-08-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101634377B1 (ko) * 2009-10-26 2016-06-28 삼성전자주식회사 내부 전압 생성 회로, 그 방법, 및 이를 이용하는 반도체 장치
US8966208B2 (en) * 2010-02-25 2015-02-24 Conversant Ip Management Inc. Semiconductor memory device with plural memory die and controller die
KR20120033897A (ko) * 2010-09-30 2012-04-09 주식회사 하이닉스반도체 반도체 장치
KR101736985B1 (ko) * 2011-02-17 2017-05-17 삼성전자 주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
JP5547154B2 (ja) * 2011-09-21 2014-07-09 株式会社東芝 メモリ・デバイス
KR20130072085A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로의 기준전압 발생회로
KR20130098041A (ko) * 2012-02-27 2013-09-04 삼성전자주식회사 낮은 외부 전원 전압에 적합한 전압 발생부들
KR20140023749A (ko) 2012-08-17 2014-02-27 에스케이하이닉스 주식회사 반도체 장치의 기준 전압 발생 회로
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
KR102079829B1 (ko) * 2013-04-04 2020-02-21 에스케이하이닉스 주식회사 수신회로
KR102155042B1 (ko) * 2013-09-02 2020-09-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템
US9442670B2 (en) * 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
KR20160084100A (ko) * 2015-01-05 2016-07-13 에스케이하이닉스 주식회사 적층 메모리 장치 및 시스템
KR102491133B1 (ko) * 2016-03-21 2023-01-25 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
JP2017228325A (ja) * 2016-06-20 2017-12-28 ウィンボンド エレクトロニクス コーポレーション 不揮発性半導体記憶装置
KR102663261B1 (ko) * 2016-09-08 2024-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
KR102608815B1 (ko) * 2016-09-23 2023-12-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100911865B1 (ko) * 2007-06-27 2009-08-11 주식회사 하이닉스반도체 입력장치를 구비하는 반도체메모리소자
US20140153344A1 (en) * 2012-12-04 2014-06-05 SK Hynix Inc. Semiconductor memory device, system having the same and method for generating reference voltage for operating the same

Also Published As

Publication number Publication date
US10170176B2 (en) 2019-01-01
KR20180051984A (ko) 2018-05-17
US20180130517A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
KR102624612B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102663261B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102669909B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR102648779B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102429452B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102461738B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102643658B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102603243B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102595291B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102565888B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US9679660B1 (en) Semiconductor memory device and operating method thereof
KR102503169B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US20170220413A1 (en) Memory system, semiconductor memory device and operating method thereof
US10515704B2 (en) Semiconductor memory device and operating method thereof
KR102429456B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10199079B2 (en) Semiconductor memory device
KR102608815B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102665270B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20190012571A (ko) 메모리 장치 및 그 동작 방법
US10354702B2 (en) Semiconductor memory device with a control logic capable of controlling the ready busy output control unit to adjust an output current to be outputted to a ready/busy pad, and a method for operating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant