WO2007116476A1 - メモリカードおよびデータの書き込み方法 - Google Patents

メモリカードおよびデータの書き込み方法 Download PDF

Info

Publication number
WO2007116476A1
WO2007116476A1 PCT/JP2006/306871 JP2006306871W WO2007116476A1 WO 2007116476 A1 WO2007116476 A1 WO 2007116476A1 JP 2006306871 W JP2006306871 W JP 2006306871W WO 2007116476 A1 WO2007116476 A1 WO 2007116476A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
memory
memory card
host device
memory controller
Prior art date
Application number
PCT/JP2006/306871
Other languages
English (en)
French (fr)
Inventor
Satoru Takasuka
Kenzo Matsumura
Nobuyoshi Furihata
Yuichiro Onuki
Hideyuki Kainuma
Original Assignee
Hitachi Ulsi Systems Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ulsi Systems Co., Ltd. filed Critical Hitachi Ulsi Systems Co., Ltd.
Priority to JP2008509627A priority Critical patent/JPWO2007116476A1/ja
Priority to US12/280,011 priority patent/US20090307427A1/en
Priority to PCT/JP2006/306871 priority patent/WO2007116476A1/ja
Publication of WO2007116476A1 publication Critical patent/WO2007116476A1/ja

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement

Definitions

  • the present invention relates to a data writing technique in a memory card, and more particularly to a technique effective for shortening a data writing time in a memory card using a nonvolatile semiconductor memory.
  • memory cards such as SD (Secure Digital) card (registered trademark) and CF (Compact Flash) card (registered trademark) are widely used.
  • SD Secure Digital
  • CF Compact Flash
  • a host such as a personal computer or DSC sets a data capacity to be transferred and a transfer address of transfer data immediately before issuing a write command. Then, after issuing a write command to the memory card, data transfer of the set capacity is performed.
  • the memory controller provided in the memory card regards the write command and the subsequent data transfer as one unit, and writes the data capacity in accordance with the contents of the set command to the nonvolatile semiconductor memory To do.
  • data is managed in block units determined by a certain size (an erase unit that can erase a plurality of nonvolatile memory cells connected to a word line at once). Yes.
  • a page unit write instruction 1S is generated when a page in the order of addresses in the same block occurs multiple times in succession.
  • Patent Document 1 JP 2004-264912 A
  • the data is divided into data sizes set by the host, and data transfer is repeated along with the write command.
  • the host transfers the write command and the divided latter half data to the memory card.
  • the memory card writes the latter half of the data to another erased second block, and then copies the remaining data except the latter half of the first block. .
  • copy processing occurs in proportion to the number of times the write command is issued. While the memory card is performing the copy process, the host is in a copy process waiting state and cannot perform the data write process, which increases the data write time.
  • An object of the present invention is to provide a technique capable of greatly reducing the data writing time by greatly reducing the number of copies in the data writing process.
  • the present invention includes a non-volatile semiconductor memory having a plurality of non-volatile memory cells and capable of storing predetermined information, and a memory for instructing an operation of the non-volatile semiconductor memory based on a command issued from the outside.
  • the memory controller has a final address in the previous data transfer and a start address in the next data transfer in the data write process arbitrarily divided by the host device. Judgment of whether or not the power is continuous. If the data is continuous, the data write process by the next data transfer is performed after the data written in the previous data transfer without performing the copy process. Is performed continuously.
  • the present invention performs copy processing when the last address in the previous data transfer and the start address in the next data transfer are continuously different.
  • the copy processing is performed after the data write processing is completed.
  • the present invention includes a nonvolatile semiconductor memory having a plurality of nonvolatile memory cells and capable of storing predetermined information, and an operation instruction for the nonvolatile semiconductor memory based on a command issued from the outside.
  • the copy process is performed after the data write process is completed.
  • FIG. 1 is a block diagram showing a configuration of a memory card according to an embodiment of the present invention.
  • FIG. 2 is an explanatory diagram showing a sequence of the host device when data is written to the memory card of FIG.
  • FIG. 3 is a flowchart showing an operation when data is written to the memory card of FIG. 1.
  • FIG. 4 is an explanatory diagram of an operation sequence showing an example of data writing in the memory card of FIG. 1.
  • FIG. 5 is an explanatory diagram of an operation sequence illustrating an example when a host device read command is issued after data is written to the memory card of FIG. 1.
  • FIG. 6 is an explanatory diagram showing an operation sequence showing an example when there is no response from the host device after data is written to the memory card of FIG. 1.
  • FIG. 7 is an explanatory diagram of an operation sequence showing an example of data write operation in a memory card in which copy processing is performed every time data is written by a write command examined by the present inventors.
  • FIG. 8 is a block diagram showing a configuration of a memory card according to another embodiment of the present invention. BEST MODE FOR CARRYING OUT THE INVENTION
  • the memory card 1 is configured such that the host device 2 can be connected to the outside of the memory card 1, for example, a digital camera, a mobile phone, etc.
  • the memory card 1 includes a nonvolatile semiconductor memory 3 that can be electrically rewritten and erased as exemplified by a flash memory, and a memory controller 4.
  • the memory controller 4 is connected to the host device 2 and controls the non-volatile semiconductor memory 3, reads out programs and data stored in the non-volatile semiconductor memory 3, outputs them to the host device 2, Or instruct the program or data to be written from host device 2.
  • FIG. 2 is an explanatory diagram showing a sequence of the host device 2 when data of a certain capacity (data size A) is written into the memory card 1.
  • FIG. 2 shows an example in which data B of data size A is divided and transferred into data B1 to B4.
  • the host device 2 issues an initial write command, and transfers the write command and data B1 obtained by arbitrarily dividing the data size A to the memory card 1, respectively.
  • the memory controller 4 writes the data B1 into any erased block.
  • the copy process for copying the original data in the write target block is not performed.
  • the host device 2 transfers the second write command and the data B2 obtained by arbitrarily dividing the data size A, respectively.
  • the memory controller 4 determines whether or not the last address of the data B1 and the start address of the transfer data that is set by the second write command are consecutive, and the addresses are linked. If it continues, it will be erased! Write data B2 following data B1 to the block.
  • the transferred data B2 is written (continuous write) without performing the copy process of copying the original data in the write target block.
  • the host device 2 transfers the third write command and the data B3 obtained by arbitrarily dividing the data size A.
  • the memory controller 4 determines whether or not the last address of the data B2 and the start address of the data transfer set by the third write command are consecutive, and if the addresses are consecutive, Executes continuous writing of the transferred data B3 without performing copy processing.
  • the host device 2 transfers the fourth write command and the data B4 obtained by arbitrarily dividing the data size A, respectively.
  • the memory controller 4 determines whether or not the last address of the data B3 and the start address of the data transfer set by the fourth write command are continuous. If the addresses are continuous, the data B4 transferred after the data B3 is continuously written without performing the copy process in this case as well. Then, after the data B4 has been written, the copy process is performed.
  • FIG. 3 is a flowchart of the memory card 1 when writing a certain amount of data.
  • the memory controller 4 determines whether or not the command is a write command (step S101). In the case of a write command, the memory controller 4 determines whether or not data is being continuously written (FIG. 2) (step S102).
  • the memory controller 4 sets the continuous write flag (step S103), receives data transfer from the host device 2, and stores the data in a non-volatile manner. Writing into the emitting semiconductor memory 3 (step S104).
  • step S102 when continuous writing is being performed, the memory controller 4 continuously determines the last address in the previous data transfer and the start address of the set transfer data set by the current write command. Then, it is determined whether or not the force is sufficient (step S 1 05).
  • step S106 If the addresses are consecutive! /, NA! /, The memory controller 4 performs a copy process (step S106). Subsequently, when the copy process ends, the memory controller 4 clears the continuous write flag (step S107), and then executes the process of step S104.
  • step S105 if the addresses are continuous, the memory controller 4 receives the data transfer from the host device 2 and continuously writes additional data to the non-volatile semiconductor memory 3 (step S 108).
  • step S109 the memory controller 4 determines whether data is being continuously written. If the command is not being continuously written, the issued command is also executed by the host device 2 (step S110).
  • step S109 when data is being continuously written, the memory controller 4 executes a copy process (step S111), and when the copy process is completed, clears the continuous write flag (step S109). 112), the process of step S110 is executed.
  • FIG. 4 is an explanatory diagram of an operation sequence showing a normal data write operation example in the memory card 1 and the host device 2.
  • FIG. 4 shows an operation sequence in which the write data divided and transferred to the data Dl and D2 and the data D3, which is new write data different from the write data, are written to the memory card 1, respectively. Is.
  • FIG. 4 the sequence operation of the host device 2, the memory controller 4, and the nonvolatile semiconductor memory 3 is shown from the left side to the right side, and the elapsed time is shown from the upper side to the lower side. Yes.
  • the right side of the nonvolatile semiconductor memory 3 The images of blocks (erased block B and written (written object) block A) in the memory array of the conductive semiconductor memory 3 are shown.
  • the host device 2 issues a write command including data transfer information, and transfers the write command and data D1 to the memory controller 4 (sequence SelO, SI Do data transfer information is For example, it consists of setting information such as the transfer start address and transfer capacity.
  • the memory controller 4 writes the data D1 to the erased block B (sequence Sel2).
  • the memory controller 4 outputs an end command indicating that the writing process is completed to the host device 2 (sequence Sel3).
  • the host device 2 issues a write command including data transfer information to the memory controller 4 (sequence Se 14). From the data transfer information, the memory controller 4 determines whether or not it is continuous with the last address of the data D1 start address force data D1 (sequence Se15).
  • the memory controller 4 continuously writes the data D2 (sequence Sel6) transferred to the block B in which the data D1 is written (sequence Se 17).
  • the memory controller 4 After completing the writing of the data D2, the memory controller 4 outputs an end command to the host device 2 (sequence Sel8). In response to the end command, the host device 2 issues a write command including data transfer information to the memory controller 4 (sequence Sel9).
  • the memory controller 4 determines from the data transfer information whether or not it is continuous with the last address of the start address power data D2 of the data D3 (sequence Se20). As described above, data D3 is new data different from data Dl and D2.
  • the memory controller 4 starts the copy process (sequence Se21).
  • the original data of block A that has been written is copied to block B from the next address after the last address of data D2 to the address before the start address where data D3 is written.
  • the host device 2 transfers the data D3 to the memory controller 4 (sequence Se23).
  • the memory controller 4 writes the data D3 to the block B (sequence Se24), and outputs an end command to the host device 2 (sequence Se25) when the writing is completed.
  • FIG. 5 shows an operation sequence when the host device 2 issues a read command and reads the data D3 after writing the write data divided and transferred to the data Dl and D2. It is.
  • FIG. 5 also shows the sequence operations of the host device 2, the memory controller 4, and the non-volatile semiconductor memory 3 from the left side to the right side. Show.
  • the host device 2 issues a write command including data transfer information, and transfers the write command and data D1 to the memory controller 4 (sequence SelOl, Sel02).
  • the memory controller 4 writes the data D1 into the erased block (sequence Sel03). Thereafter, the memory controller 4 outputs an end command indicating that the writing process has ended to the host device 2 (sequence Sel04).
  • the host device 2 issues a write command including data transfer information to the memory controller 4 (sequence Sel05). From the data transfer information, the memory controller 4 determines whether or not it is consecutive with the last address of the data D1 start address force data D1 (sequence Sel06).
  • the transferred data D2 (sequence Sel07) is continuously written to the block in which the data D1 is written (sequence Sel08).
  • Memory controller 4 outputs an end command to host device 2 after writing data D2 (sequence Sel09).
  • the host device 2 issues a read command including data transfer information to the memory controller 4 (sequence Sel 10).
  • the memory controller 4 determines that the received command is not a write command (sequence Sel l 1), it starts the copy process (sequence Sel 12).
  • the memory controller 4 reads the data D3 from the nonvolatile semiconductor memory 3 based on the data transfer information (sequence Sel 14), and the read data Transfer D3 to host device 2 (sequence Sel 15)
  • FIG. 6 shows an operation sequence in the case where there is no response from the host device 2 even after an arbitrary period of time has elapsed after writing the write data divided and transferred to the data Dl and D2. is there.
  • FIG. 6 also shows the sequence operations of the host device 2, the memory controller 4, and the nonvolatile semiconductor memory 3 from the left side to the right side, and shows the passage of time from the upper side to the lower side. .
  • the host device 2 issues a write command including data transfer information, and transfers the write command and data D1 to the memory controller 4 (sequence Se201, Se202).
  • the memory controller 4 writes the data D1 into the erased block (sequence Se203). Thereafter, the memory controller 4 outputs an end command indicating that the writing process has ended to the host device 2 (sequence Se204).
  • the host device 2 issues a write command including data transfer information to the memory controller 4 (sequence Se205). From the data transfer information, the memory controller 4 determines whether or not it is continuous with the last address of the start address force data D1 of the data D2 (sequence Se206).
  • the transferred data D2 (sequence Se207) is continuously written to the block B in which the data D1 is written (sequence Se208).
  • the memory controller 4 After the data D2 has been written, the memory controller 4 outputs an end command to the host device 2 (sequence Se209).
  • FIG. 7 shows that copy processing is performed every time data is written by the write command examined by the present inventors. It is explanatory drawing of the operation
  • movement sequence which shows the example of data write operation in the memory card performed.
  • FIG. 7 the sequence operations of the host device, the memory controller, and the nonvolatile semiconductor memory are shown from the left side to the right side, and the passage of time is shown from the upper side to the lower side.
  • the right side of the nonvolatile semiconductor memory shows images of blocks (erased block B and written (write target) block A) in the memory array of the nonvolatile semiconductor memory! /.
  • the host device issues a write command including data transfer information, and transfers the write command and data D1 to the memory controller (sequence Se301, Se302).
  • the memory controller writes data D1 to erased block B (sequence Se303).
  • the memory controller copies the original data of block A that has been written from the next address of the last address of data D1 to the final address of block B to block B (sequence Se304).
  • the host device memory card cannot be accessed during this copy process.
  • the memory controller When the copy process ends (sequence Se305), the memory controller outputs an end command to the host device (sequence S306). In response, the host device transfers the write command including the data transfer information and data D to the memory controller (sequence Se307, Se308).
  • the memory controller writes the data D2 transferred to the newly erased block C from the data transfer information (sequence Se309), and after the data D2 has been written, starts the copy process in block C (sequence Se310). ). In this copying process, the original data of block B other than data D2 is copied to block C.
  • the memory controller When the copy process ends (sequence Se311), the memory controller outputs an end command to the host device (sequence Se312), and the writing is ended.
  • one copy process occurs in a write operation by one write command. For example, if the size of one block is 128KB and the host writes 2kB of data with one write command In this case, a copy process for 126 kB (128 kB-2 kB), which is a difference in data writing, occurs.
  • the write processing time will be very powerful.
  • the memory card 1 that performs the continuous writing process shown in the present embodiment even when the continuous data 128 kB is divided every 2 kB and data is written, the above-mentioned 8064 k is performed.
  • the data writing time of the memory card 1 can be significantly shortened, and the performance of the memory card 1 can be improved.
  • the host device 2 and the memory card 1 may be connected via a memory card reader / writer 5 that controls the reading and writing of the memory card 1.
  • the controller 6 provided in the memory card reader / writer 5 controls the continuous writing. This also makes it possible to greatly shorten the data writing time of the memory card 1.
  • the present invention is suitable for shortening the data writing time in the memory card.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

　メモリカード１にデータを書き込みする際、ホスト機器２からライトコマンド、およびデータが転送されると、メモリコントローラ４は、そのデータを、消去された任意のブロックに書き込む。書き込みが終了すると、ホスト機器２は、２回目のライトコマンドとデータとを転送する。メモリコントローラ４は、１回目に転送されたデータの最終アドレスと２回目のライトコマンドで設定されている転送データの先頭アドレスとが連続しているか否かを判断し、該アドレスが連続している場合には、１回目のデータに続いて２回目の転送データを連続して書き込む。そして、データの書き込みが終了した後、コピー処理を行う。

Description

明 細 書
メモリカードおよびデータの書き込み方法
技術分野
[0001] 本発明は、メモリカードにおけるデータの書き込み技術に関し、特に、不揮発性半 導体メモリを用いたメモリカードにおけるデータ書き込み時間の短縮ィ匕に有効な技術 に関する。
背景技術
[0002] パーソナルコンピュータや DSC (Digital Still Camera)などの記憶装置として、 たとえば、 SD (Secure Digital)カード（登録商標）や CF (Compact Flash)カー ド (登録商標)などのメモリカードが広く普及して 、る。
[0003] 近年の高性能化の要求に伴って、メモリカードに搭載される半導体メモリとして、た とえば、電気的に一括消去、書き換えが可能であり、大容量のデータを保持できるフ ラッシュメモリなどの不揮発性半導体メモリが用いられて 、る。
[0004] 一般に、メモリカードにデータを書き込む際には、パーソナルコンピュータや DSC などのホストは、ライトコマンドを発行する直前に、予め転送するデータ容量と転送デ ータの転送アドレスとを設定する。そして、メモリカードに対してライトコマンドを発行し た後、設定された容量のデータ転送が行われる。
[0005] メモリカードに設けられたメモリコントローラは、ライトコマンドとそれに続くデータ転 送とを 1つのまとまりとして捉えており、設定されたコマンドの内容に沿ったデータ容 量の書き込みを不揮発性半導体メモリに対して行う。
[0006] また、不揮発性半導体メモリでは、あるサイズで決められたブロック単位 (ワード線に 接続された複数の不揮発性メモリセルを一括消去することができる消去単位)でデー タの管理を行っている。
[0007] この種の不揮発性半導体メモリにお 、ては、たとえば、ページ単位の書き込み指示 1S 同一ブロック内のアドレス順のページについて、連続して複数回発生する場合に
、当該同一ブロック内において、ページ単位の書き込みされ、その後、当該ブロック の書き込みを終了することにより、書き込み処理速度を高速ィ匕する技術がある（特許 文献 1参照)。
特許文献 1：特開 2004 - 264912号公報
発明の開示
発明が解決しょうとする課題
[0008] ところが、上記のようなメモリカードのデータ書き込み技術では、次のような問題点が あることが本発明者により見い出された。
[0009] ホストが大容量のデータをメモリカードに書き込む場合には、該ホストが設定したデ ータサイズにデータを分割し、ライトコマンドとともにデータ転送が繰り返されることに なる。
[0010] たとえば、データ転送が 2回に分割された場合には、ライトコマンドと分割された前 半のデータとがメモリカードに転送される。メモリカードに用いられる不揮発性半導体 メモリは、データをオーバライトして更新することができな 、。
[0011] そのため、消去されている第 1のブロックに前半のデータを書き込んだ後、書き込み 対象ブロックにおける前半のデータを除く残りの元データのコピーを行っている。
[0012] コピー処理が終了すると、ホストは、ライトコマンドと分割された後半のデータとをメ モリカードに転送する。これを受けて、メモリカードは、他の消去されている第 2のプロ ックに後半のデータを書き込んだ後、第 1のブロックにおける後半のデータを除く残り のデータのコピーを行って 、る。
[0013] このように、メモリカードでは、ライトコマンドの発行回数に比例してコピー処理が発 生することになる。メモリカードがコピー処理を行っている間、ホストは、コピー処理待 ちの状態となってデータの書き込み処理を行うことができず、データの書き込み時間 が増大してしまう ヽぅ問題がある。
[0014] 特に、ホストがデータを転送する際に分割するデータサイズが小さい場合には、ライ トコマンドの発行回数が極端に多くなり、データの書き込み時間の増大が顕著になつ てしまう恐れがある。
[0015] 本発明の目的は、データの書き込み処理において、コピー回数を大幅に削減する ことにより、データの書き込み時間を大幅に短縮することのできる技術を提供すること にある。 [0016] 本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述 および添付図面から明らかになるであろう。
課題を解決するための手段
[0017] 本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。
本発明は、複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性 半導体メモリと、外部から発行されたコマンドに基づ 1ヽて該不揮発性半導体メモリの 動作指示を行うメモリコントローラとを有したメモリカードであって、該メモリコントローラ は、ホスト機器によって任意に分割されたデータの書き込み処理において、前回のデ ータ転送における最終アドレスと、次のデータ転送における先頭アドレスとが連続し ている力否かを判断し、連続している際には、コピー処理を行わずに、前回のデータ 転送において書き込み処理されたデータに続けて次のデータ転送によるデータの書 き込み処理を連続して行うものである。
[0018] また、本発明は、前記メモリコントローラ力 前回のデータ転送における最終アドレス と、次のデータ転送における先頭アドレスとが連続して ヽな 、場合にコピー処理を行 うものである。
[0019] さらに、本発明は、前記メモリコントローラ力 ライトコマンド以外のコマンドがホスト 機器力 発行された場合に、データの書き込み処理が終了した後、コピー処理を行う ものである。
[0020] また、本発明は、前記メモリコントローラ力 ホスト機器がライトコマンドを発行してか ら任意の期間が経過すると、データの書き込み処理が終了した後、コピー処理を行う ものである。
[0021] さらに、本願のその他の発明の概要を簡単に示す。
[0022] 本発明は、複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性 半導体メモリと、外部から発行されたコマンドに基づ 1ヽて該不揮発性半導体メモリの 動作指示を行うメモリコントローラとを有したメモリカードにおけるデータの書き込み方 法であって、ホスト機器力 転送された前回のデータ転送における最終アドレスと、次 のデータ転送における先頭アドレスとが連続している際に、該メモリコントローラは、コ ピー処理を行わずに、前回のデータ転送において書き込み処理されたデータに続け て次のデータ転送によるデータの書き込み処理を行うものである。
[0023] また、本発明は、前回のデータ転送の最終アドレスと、次のデータ転送の先頭アド レスとが連続して 、な 、場合、およびライトコマンド以外のコマンドがホスト機器力も発 行された場合に、データの書き込み処理が終了した後、コピー処理を行うものである
[0024] さらに、本発明は、ホスト機器がライトコマンドを発行してカゝら任意の期間が経過す ると、データの書き込み処理が終了した後、コピー処理を行うものである。
発明の効果
[0025] 本願において開示される発明のうち、代表的なものによって得られる効果を簡単に 説明すれば以下のとおりである。
[0026] (1)メモリカードにおけるデータ書き込み時間を大幅に短縮することができる。
[0027] (2)また、上記（1)により、メモリカードの性能を向上させることができる。
図面の簡単な説明
[0028] [図 1]本発明の一実施の形態によるメモリカードの構成を示すブロック図である。
[図 2]図 1のメモリカードに、データを書き込みする際のホスト機器のシーケンスを示す 説明図である。
[図 3]図 1のメモリカードにデータを書き込みする際の動作を示すフローチャートであ る。
[図 4]図 1のメモリカードにおけるデータ書き込みの一例を示す動作シーケンスの説 明図である。
[図 5]図 1のメモリカードにデータ書き込みを行った後、ホスト機器力 読み出しコマン ドが発行された際の一例を示す動作シーケンスの説明図である。
[図 6]図 1のメモリカードにデータ書き込みを行った後、ホスト機器力 の応答がない 場合の一例を示す動作シーケンスを示す説明図である。
[図 7]本発明者が検討したライトコマンドによるデータ書き込み毎にコピー処理が行わ れるメモリカードにおけるデータ書き込み動作例を示す動作シーケンスの説明図であ る。 [図 8]本発明の他の実施の形態によるメモリカードの構成を示すブロック図である。 発明を実施するための最良の形態
[0029] 以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態 を説明するための全図において、同一の部材には原則として同一の符号を付し、そ の繰り返しの説明は省略する。
[0030] 本実施の形態において、メモリカード 1は、図 1に示すように、該メモリカード 1の外 部にホスト機器 2が接続可能なようにされており、たとえば、デジタルカメラ、携帯電話
、携帯音楽プレーヤやパーソナルコンピュータなどのホスト機器 2の外部記憶メディア として用いられる。
[0031] メモリカード 1は、フラッシュメモリに例示される電気的にデータの書き換え、消去が 可能な不揮発性半導体メモリ 3、ならびにメモリコントローラ 4から構成されている。メ モリコントローラ 4は、ホスト機器 2と接続されており、不揮発性半導体メモリ 3の制御を 司り、該不揮発性半導体メモリ 3に格納されたプログラムやデータなどを読み出してホ スト機器 2へ出力し、またはホスト機器 2から入力されたプログラムやデータの書き込 み動作指示を行う。
[0032] 次に、本実施の形態によるメモリカード 1へのデータ書き込み動作について、図 2を 用いて説明する。
[0033] 図 2は、メモリカード 1に、ある容量（データサイズ A)のデータをメモリカード 1に書き 込みする際のホスト機器 2のシーケンスを示す説明図である。図 2では、データサイズ Aのデータ Bを、データ B1〜B4に分割して転送する場合の例を示している。
[0034] まず、ホスト機器 2は、最初のライトコマンドを発行し、メモリカード 1に対して、該ライ トコマンド、およびデータサイズ Aを任意に分割したデータ B1をそれぞれ転送する。
[0035] メモリコントローラ 4は、データ B1を、消去された任意のブロックに書き込む。ここで は、書き込み対象ブロックにおける元データをコピーするコピー処理は行われない。 メモリカード 1におけるデータ B1の書き込みが終了すると、ホスト機器 2は、 2回目のラ イトコマンドとデータサイズ Aを任意に分割したデータ B2とをそれぞれ転送する。
[0036] メモリコントローラ 4は、データ B1の最終アドレスと 2回目のライトコマンドで設定され て 、る転送データの先頭アドレスとが連続して 、る力否かを判断し、該アドレスが連 続して 、る場合には、消去されて!、るブロックにデータ B1に続 、てデータ B2を書き 込む。
[0037] この場合も、書き込み対象ブロックにおける元データをコピーするコピー処理を行わ ずに、転送されたデータ B2の書き込み (連続書き込み）を実行する。
[0038] その後、ホスト機器 2は、 3回目のライトコマンドとデータサイズ Aを任意に分割した データ B3とを転送する。同様に、メモリコントローラ 4は、データ B2の最終アドレスと 3 回目のライトコマンドで設定されているデータ転送の先頭アドレスが連続しているか 否かを判断し、該アドレスが連続している場合には、コピー処理を行わずに転送され たデータ B3の連続書き込みを実行する。
[0039] 続、て、メモリカード 1におけるデータ B3の書き込みが終了すると、ホスト機器 2は、 4回目のライトコマンドとデータサイズ Aを任意に分割したデータ B4とをそれぞれ転送 する。
[0040] メモリコントローラ 4は、データ B3の最終アドレスと 4回目のライトコマンドで設定され て 、るデータ転送の先頭アドレスとが連続して 、る力否かを判断する。アドレスが連 続していれば、この場合もコピー処理を行わずに、データ B3に続いて転送されたデ ータ B4の連続書き込みを実行する。そして、データ B4の書き込みが終了した後、コ ピー処理が行われる。
[0041] このように、データサイズ Aのデータを、データ B1〜B4に分割して転送する場合で あっても、メモリカード 1のコピー処理を 1回だけにすることができるので、書き込み動 作に力かる時間を大幅に短縮することができる。
[0042] 図 3は、ある容量のデータを書き込みする際のメモリカード 1のフローチャートである
[0043] まず、ホスト機器 2から、ライトコマンドが発行されると、メモリコントローラ 4は、そのコ マンドがライトコマンドである力否かを判断する（ステップ S101)。ライトコマンドの場 合、メモリコントローラ 4は、データの連続書き込み（図 2)中であるカゝ否かを判断する（ ステップ S 102)。
[0044] データの連続書き込み中でない場合、メモリコントローラ 4は、連続書き込みフラグ をセットし (ステップ S 103)、ホスト機器 2からのデータ転送を受けて、該データを不揮 発性半導体メモリ 3に書き込む (ステップ S 104)。
[0045] また、ステップ S102の処理において、連続書き込み中の場合、メモリコントローラ 4 は、前回のデータ転送における最終アドレスと、今回のライトコマンドで設定された設 定された転送データの先頭アドレスが連続して 、る力否かの判断を行う（ステップ S 1 05)。
[0046] アドレスが連続して!/、な!/、場合、メモリコントローラ 4は、コピー処理を行う（ステップ S106)。続いて、コピー処理が終了すると、メモリコントローラ 4は、連続書き込みフラ グをクリアした (ステップ S107)後、ステップ S104の処理を実行する。
[0047] ステップ S105の処理において、アドレスが連続している場合、メモリコントローラ 4は 、ホスト機器 2からのデータ転送を受けて、不揮発性半導体メモリ 3に連続して追記書 き込みを行う（ステップ S 108)。
[0048] また、ステップ S 101の処理において、ホスト機器 2から発行されたコマンド力 ライト コマンドでない場合、メモリコントローラ 4は、データの連続書き込み中であるか否かを 判断し (ステップ S109)、データの連続書き込み中でない場合には、該ホスト機器 2 力も発行されたコマンドを実行する (ステップ S 110)。
[0049] また、ステップ S109の処理において、データの連続書き込み中の場合、メモリコン トローラ 4は、コピー処理を実行し (ステップ S111)、該コピー処理が終了すると連続 書き込みフラグをクリアし (ステップ S 112)、ステップ S 110の処理を実行する。
[0050] 次に、メモリカード 1、およびホスト機器 2におけるデータ書き込み動作について、図 4〜図 6を用いて詳しく説明する。
[0051] 図 4は、メモリカード 1、およびホスト機器 2における通常のデータ書き込み動作例を 示す動作シーケンスの説明図である。この図 4では、データ Dl, D2に分割されて転 送される書き込みデータと、その書き込みデータとは異なる新たな書き込みデータで あるデータ D3とをメモリカード 1にそれぞれ書き込む場合の動作シーケンスを示した ものである。
[0052] 図 4においては、左側から右側にかけて、ホスト機器 2、メモリコントローラ 4、および 不揮発性半導体メモリ 3のシーケンス動作をそれぞれ示しており、上方から下方にか けては、時間経過を示している。また、不揮発性半導体メモリ 3の右側は、該不揮発 性半導体メモリ 3のメモリアレイにおけるブロック（消去済みのブロック B、および書き 込み済み（書き込み対象）のブロック A)のイメージを示して 、る。
[0053] まず、ホスト機器 2は、データ転送情報を含んだライトコマンドを発行し、該ライトコマ ンド、およびデータ D1をメモリコントローラ 4に対して転送する（シーケンス SelO, SI D oデータ転送情報は、たとえば、転送開始アドレス、ならびに転送容量などの設定 情報からなる。
[0054] これを受けて、メモリコントローラ 4は、データ D1を消去済みのブロック Bに書き込み する（シーケンス Sel2)。データ D1の書き込みが終了すると、メモリコントローラ 4は、 書き込み処理が終了したことを示す終了コマンドをホスト機器 2に対して出力する（シ 一ケンス Sel3)。
[0055] 続いて、ホスト機器 2は、データ転送情報を含んだライトコマンドをメモリコントローラ 4に対して発行する（シーケンス Se 14)。メモリコントローラ 4は、データ転送情報から 、データ D2の先頭アドレス力 データ D1の最終アドレスと連続しているか否かを判 断する（シーケンス Se 15)。
[0056] アドレスが連続していると判断すると、メモリコントローラ 4は、データ D1が書き込ま れたブロック Bに転送されたデータ D2 (シーケンス Sel6)を連続して書き込みする（ シーケンス Se 17)。
[0057] メモリコントローラ 4は、データ D2の書き込み終了後、終了コマンドをホスト機器 2に 対して出力する（シーケンス Sel8)。終了コマンドを受けて、ホスト機器 2は、データ 転送情報を含んだライトコマンドをメモリコントローラ 4に対して発行する（シーケンス S el9)。
[0058] メモリコントローラ 4は、そのデータ転送情報から、データ D3の先頭アドレス力 デ ータ D2の最終アドレスと連続しているか否かを判断する（シーケンス Se20)。前述し たようにデータ D3は、データ Dl, D2とは異なる新たなデータである。
[0059] よって、アドレスが連続していないので、メモリコントローラ 4は、コピー処理を開始す る（シーケンス Se21)。このコピー処理において、データ D2の最終アドレスの次アド レスから、データ D3が書き込まれる先頭アドレスの前アドレスまで書き込み済みのブ ロック Aの元データをブロック Bにコピーする。 [0060] コピー処理が終了すると（シーケンス Se22)、ホスト機器 2はデータ D3をメモリコント ローラ 4に転送する（シーケンス Se23)。メモリコントローラ 4は、ブロック Bにデータ D3 の書き込みを行い（シーケンス Se24)、書き込みが終了すると終了コマンドをホスト機 器 2に対して出力する（シーケンス Se25)。
[0061] 図 5は、データ Dl, D2に分割されて転送される書き込みデータを書き込んだ後、 ホスト機器 2から読み出しコマンドが発行され、データ D3の読み出しが行われる場合 の動作シーケンスを示したものである。
[0062] この図 5においても、左側から右側にかけて、ホスト機器 2、メモリコントローラ 4、お よび不揮発性半導体メモリ 3のシーケンス動作をそれぞれ示しており、上方から下方 に力けては、時間経過を示している。
[0063] まず、ホスト機器 2は、データ転送情報を含んだライトコマンドを発行し、該ライトコマ ンド、およびデータ D1をメモリコントローラ 4に対して転送する（シーケンス SelOl, S el02)。
[0064] これを受けて、メモリコントローラ 4は、データ D1を消去済みのブロックに書き込み する（シーケンス Sel03)。その後、メモリコントローラ 4は、書き込み処理が終了した ことを示す終了コマンドをホスト機器 2に対して出力する（シーケンス Sel04)。
[0065] 続いて、ホスト機器 2は、データ転送情報を含んだライトコマンドをメモリコントローラ 4に対して発行する（シーケンス Sel05)。メモリコントローラ 4は、データ転送情報か ら、データ D2の先頭アドレス力 データ D1の最終アドレスと連続しているか否かを判 断する（シーケンス Sel06)。
[0066] アドレスが連続していると、データ D1が書き込まれたブロックに、転送されたデータ D2 (シーケンス Sel07)を連続して書き込みする（シーケンス Sel08)。メモリコント口 ーラ 4は、データ D2の書き込み終了後、終了コマンドをホスト機器 2に対して出力す る（シーケンス Sel09)。
[0067] 次に、終了コマンドを受けると、ホスト機器 2は、データ転送情報を含んだリードコマ ンドをメモリコントローラ 4に対して発行する（シーケンス Sel 10)。メモリコントローラ 4 は、受け取ったコマンドがライトコマンドでないと判断すると（シーケンス Sel l 1)、コピ 一処理を開始する（シーケンス Sel 12)。 [0068] そして、コピー処理が終了すると（シーケンス Sel 13)、メモリコントローラ 4は、デー タ転送情報に基づいて、不揮発性半導体メモリ 3からデータ D3を読み出し (シーケン ス Sel 14)、その読み出したデータ D3をホスト機器 2に転送する（シーケンス Sel 15)
[0069] 図 6は、データ Dl, D2に分割されて転送される書き込みデータを書き込んだ後、 任意の期間が経過してもホスト機器 2からの応答がない場合の動作シーケンスを示し てものである。
[0070] この図 6も、左側から右側にかけて、ホスト機器 2、メモリコントローラ 4、および不揮 発性半導体メモリ 3のシーケンス動作をそれぞれ示しており、上方から下方にかけて は、時間経過を示している。
[0071] まず、ホスト機器 2は、データ転送情報を含んだライトコマンドを発行し、該ライトコマ ンド、およびデータ D1をメモリコントローラ 4に対して転送する（シーケンス Se201, S e202)。
[0072] これを受けて、メモリコントローラ 4は、データ D1を消去済みのブロックに書き込み する（シーケンス Se203)。その後、メモリコントローラ 4は、書き込み処理が終了した ことを示す終了コマンドをホスト機器 2に対して出力する（シーケンス Se204)。
[0073] 続いて、ホスト機器 2は、データ転送情報を含んだライトコマンドをメモリコントローラ 4に対して発行する（シーケンス Se205)。メモリコントローラ 4は、データ転送情報か ら、データ D2の先頭アドレス力 データ D1の最終アドレスと連続しているか否かを判 断する（シーケンス Se206)。
[0074] アドレスが連続していると、データ D1が書き込まれたブロック Bに、転送されたデー タ D2 (シーケンス Se207)を連続して書き込みする（シーケンス Se208)。データ D2 の書き込み終了後、メモリコントローラ 4は、終了コマンドをホスト機器 2に対して出力 する（シーケンス Se209)。
[0075] その後、ホスト機器 2からメモリカード 1に対して、予め設定された期間内にアクセス がない場合 (シーケンス Se210)、メモリコントローラ 4は、コピー処理を開始する（シ 一ケンス Se211)。コピー処理が終了となる（シーケンス Se212)。
[0076] 図 7は、本発明者が検討したライトコマンドによるデータ書き込み毎にコピー処理が 行われるメモリカードにおけるデータ書き込み動作例を示す動作シーケンスの説明 図である。
[0077] 図 7においても、左側から右側にかけて、ホスト機器、メモリコントローラ、および不 揮発性半導体メモリのシーケンス動作をそれぞれ示しており、上方から下方にかけて は、時間経過を示している。また、不揮発性半導体メモリの右側は、該不揮発性半導 体メモリのメモリアレイにおけるブロック（消去済みのブロック B、および書き込み済み（ 書き込み対象）のブロック A)のイメージを示して!/、る。
[0078] まず、ホスト機器は、データ転送情報を含んだライトコマンドを発行し、該ライトコマ ンド、およびデータ D1をメモリコントローラに対して転送する（シーケンス Se301, Se 302) o
[0079] これを受けて、メモリコントローラは、データ D1を消去済みのブロック Bに書き込む（ シーケンス Se303)。データ D1の書き込みが終了すると、メモリコントローラは、デー タ D1の最終アドレスの次アドレスから、ブロック Bの最終アドレスまで書き込み済みの ブロック Aの元データをブロック Bにコピーする（シーケンス Se304)。このコピー処理 の期間は、ホスト機器カ モリカードにアクセスすることができない。
[0080] コピー処理が終了すると（シーケンス Se305)、メモリコントローラは、終了コマンドを ホスト機器に対して出力する（シーケンス S306)。これを受けて、ホスト機器は、デー タ転送情報を含んだライトコマンド、およびデータ Dをメモリコントローラに対して転送 する（シーケンス Se307, Se308)。
[0081] メモリコントローラは、データ転送情報から、新たな消去済みのブロック Cに転送され たデータ D2を書き込み（シーケンス Se309)、データ D2の書き込み終了後、ブロック Cにおけるコピー処理を開始する（シーケンス Se310)。このコピー処理において、デ ータ D2以外のブロック Bの元データがブロック Cにコピーされる。
[0082] コピー処理が終了すると（シーケンス Se311)、メモリコントローラは、終了コマンドを ホスト機器に対して出力し (シーケンス Se312)、書き込みが終了となる。
[0083] このように、本発明の連続書き込みを行わない場合、 1回のライトコマンドによる書き 込み動作で 1回のコピー処理が発生してしまうことになる。たとえば、 1ブロックのサイ ズが 128KBで、ホストが 1回のライトコマンドにより 2kBのデータ書き込みを行う場合 には、データ書き込みの差分である 126kB ( 128kB - 2kB)分のコピー処理が発生 することなる。
[0084] ホスト機器が連続したデータ 128kBを 2kB毎に分割し、 64回のライトコマンドを発 行してデータを書き込む際には、 126kB X 64回 = 8064kBものコピー処理力 S行わ れることになり、書き込み処理時間が非常に力かってしまうことになる。
[0085] 一方、本実施の形態に示した連続書き込み処理を行うメモリカード 1では、連続した データ 128kBを 2kB毎に分割してデータ書き込みを行う場合でも、前述した 8064k
Bものコピー処理を不要にすることができる。
[0086] それにより、本実施の形態によれば、メモリカード 1のデータ書き込み時間を大幅に 短縮することができ、該メモリカード 1の性能を向上させることができる。
[0087] 以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが
、本発明は前記実施の形態に限定されるものではなぐその要旨を逸脱しない範囲 で種々変更可能であることは 、うまでもな!/、。
[0088] たとえば、前記実施の形態では、ホスト機器 2にメモリカード 1が接続された構成（図
1)としたが、図 8に示すように、ホスト機器 2とメモリカード 1とを該メモリカード 1の読み 書き制御を行うメモリカードリーダライタ 5を介して接続する構成としてもよい。
[0089] この場合には、メモリカードリーダライタ 5に設けられたコントローラ 6が、連続書き込 みの制御を行うことになる。それによつても、メモリカード 1のデータ書き込み時間を大 幅に短縮することが可能となる。
産業上の利用可能性
[0090] 本発明は、メモリカードにおけるデータの書き込み時間の短縮ィ匕に適している。

Claims

請求の範囲
[1] 複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモ リと、外部から発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示 を行うメモリコントローラとを有したメモリカードであって、
前記メモリコントローラは、
ホスト機器によって任意に分割されたデータの書き込み処理において、前回のデ ータ転送における最終アドレスと、次のデータ転送における先頭アドレスとが連続し ている力否かを判断し、連続している際には、コピー処理を行わずに、前回のデータ 転送において書き込み処理されたデータに続けて次のデータ転送によるデータの書 き込み処理を連続して行うことを特徴とするメモリカード。
[2] 請求項 1記載のメモリカードにおいて、
前記メモリコントローラは、
前回のデータ転送における最終アドレスと、次のデータ転送における先頭アドレス とが連続して 、な 、場合に、コピー処理を行うことを特徴とするメモリカード。
[3] 請求項 1または 2記載のメモリカードにおいて、
前記メモリコントローラは、
ライトコマンド以外のコマンドが前記ホスト機器力も発行された場合に、データの書 き込み処理が終了した後、コピー処理を行うことを特徴とするメモリカード。
[4] 請求項 1〜3の 、ずれか 1項に記載のメモリカードにお ヽて、
前記メモリコントローラは、
前記ホスト機器がライトコマンドを発行してから任意の期間が経過すると、データの 書き込み処理が終了した後、コピー処理を行うことを特徴とするメモリカード。
[5] 複数の不揮発性メモリセルを有し、所定の情報を格納可能な不揮発性半導体メモ リと、外部から発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示 を行うメモリコントローラとを有したメモリカードにおけるデータの書き込み方法であつ て、
ホスト機器力 転送された前回のデータ転送における最終アドレスと、次のデータ 転送における先頭アドレスとが連続している際に、前記メモリコントローラは、コピー処 理を行わずに、前回のデータ転送において書き込み処理されたデータに続けて次の データ転送によるデータの書き込み処理を行うことを特徴とするデータの書き込み方 法。
[6] 請求項 5記載のデータの書き込み方法にお 、て、
前回のデータ転送の最終アドレスと、次のデータ転送の先頭アドレスとが連続して V、な 、場合は、コピー処理を行うことを特徴とするデータの書き込み方法。
[7] 請求項 5または 6記載のデータの書き込み方法にぉ 、て、
ライトコマンド以外のコマンドが前記ホスト機器力も発行された場合に、データの書 き込み処理が終了した後、コピー処理を行うことを特徴とするデータの書き込み方法
[8] 請求項 5〜7の 、ずれか 1項に記載のメモリカードにお ヽて、
前記ホスト機器がライトコマンドを発行してから任意の期間が経過すると、データの 書き込み処理が終了した後、コピー処理を行うことを特徴とするデータの書き込み方 法。
PCT/JP2006/306871 2006-03-31 2006-03-31 メモリカードおよびデータの書き込み方法 WO2007116476A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008509627A JPWO2007116476A1 (ja) 2006-03-31 2006-03-31 メモリカードおよびデータの書き込み方法
US12/280,011 US20090307427A1 (en) 2006-03-31 2006-03-31 Memory card and method of writing data
PCT/JP2006/306871 WO2007116476A1 (ja) 2006-03-31 2006-03-31 メモリカードおよびデータの書き込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306871 WO2007116476A1 (ja) 2006-03-31 2006-03-31 メモリカードおよびデータの書き込み方法

Publications (1)

Publication Number Publication Date
WO2007116476A1 true WO2007116476A1 (ja) 2007-10-18

Family

ID=38580785

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306871 WO2007116476A1 (ja) 2006-03-31 2006-03-31 メモリカードおよびデータの書き込み方法

Country Status (3)

Country Link
US (1) US20090307427A1 (ja)
JP (1) JPWO2007116476A1 (ja)
WO (1) WO2007116476A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8688898B2 (en) 2010-11-30 2014-04-01 Kabushiki Kaisha Toshiba Memory device configured to execute plural access commands in parallel and memory access method therefor
US8799605B2 (en) 2011-09-20 2014-08-05 Kabushiki Kaisha Toshiba Initializing and writing to a nonvolatile storage device based on a client/server model
US8843696B2 (en) 2011-09-21 2014-09-23 Kabushiki Kaisha Toshiba Memory device and method of controlling the same
US9183143B2 (en) 2011-08-01 2015-11-10 Kabushiki Kaisha Toshiba Memory device that specifies a size of a segment of write data

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120297121A1 (en) * 2011-05-17 2012-11-22 Sergey Anatolievich Gorobets Non-Volatile Memory and Method with Small Logical Groups Distributed Among Active SLC and MLC Memory Partitions
US9141528B2 (en) 2011-05-17 2015-09-22 Sandisk Technologies Inc. Tracking and handling of super-hot data in non-volatile memory systems
US9176864B2 (en) 2011-05-17 2015-11-03 SanDisk Technologies, Inc. Non-volatile memory and method having block management with hot/cold data sorting
KR102498223B1 (ko) * 2015-10-13 2023-02-09 삼성전자주식회사 Ufs 장치의 작동 방법, ufs 호스트의 작동 방법, 및 이들을 포함하는 시스템의 작동 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171622A (ja) * 1994-12-19 1996-07-02 Mitsubishi Electric Corp Ｐｃカード
JP2002032256A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 端末装置
JP2002324008A (ja) * 2001-04-26 2002-11-08 Tdk Corp メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
WO2005041207A2 (en) * 2003-10-29 2005-05-06 Matsushita Electric Industrial Co.,Ltd. Drive device and related computer program
JP2005222228A (ja) * 2004-02-04 2005-08-18 Toshiba Corp メモリカード及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171622A (ja) * 1994-12-19 1996-07-02 Mitsubishi Electric Corp Ｐｃカード
JP2002032256A (ja) * 2000-07-19 2002-01-31 Matsushita Electric Ind Co Ltd 端末装置
JP2002324008A (ja) * 2001-04-26 2002-11-08 Tdk Corp メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
WO2005041207A2 (en) * 2003-10-29 2005-05-06 Matsushita Electric Industrial Co.,Ltd. Drive device and related computer program
JP2005222228A (ja) * 2004-02-04 2005-08-18 Toshiba Corp メモリカード及び半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8688898B2 (en) 2010-11-30 2014-04-01 Kabushiki Kaisha Toshiba Memory device configured to execute plural access commands in parallel and memory access method therefor
US9183143B2 (en) 2011-08-01 2015-11-10 Kabushiki Kaisha Toshiba Memory device that specifies a size of a segment of write data
US8799605B2 (en) 2011-09-20 2014-08-05 Kabushiki Kaisha Toshiba Initializing and writing to a nonvolatile storage device based on a client/server model
US8843696B2 (en) 2011-09-21 2014-09-23 Kabushiki Kaisha Toshiba Memory device and method of controlling the same

Also Published As

Publication number Publication date
US20090307427A1 (en) 2009-12-10
JPWO2007116476A1 (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP4406339B2 (ja) コントローラ、メモリカード及びその制御方法
JP3892851B2 (ja) メモリカード及び半導体装置
US7461199B2 (en) Pipelined parallel programming operation in a non-volatile memory system
US7937523B2 (en) Memory system with nonvolatile semiconductor memory
JP5547741B2 (ja) データをメモリ装置に再入力することなくページをプログラムするためのページバッファプログラムコマンド及び方法
TWI280585B (en) Memory card, semiconductor device, and method of controlling semiconductor memory
US5953737A (en) Method and apparatus for performing erase operations transparent to a solid state storage system
WO2007116476A1 (ja) メモリカードおよびデータの書き込み方法
TWI446349B (zh) 非揮發性記憶體存取方法、系統，與非揮發性記憶體控制器
JPWO2005083573A1 (ja) 半導体メモリ装置
JP2008041098A (ja) メモリーカード及び該データ格納方法
US7657697B2 (en) Method of controlling a semiconductor memory device applied to a memory card
CN109426627A (zh) 数据存储装置及其操作方法
JP2006003966A (ja) フラッシュメモリの書込方法
JP4661369B2 (ja) メモリコントローラ
JP2008027326A (ja) システムコントローラ、該システムコントローラを有するフラッシュメモリシステム、フラッシュメモリモジュールの制御方法
US9652378B2 (en) Writing method, memory controller and memory storage device
CN104008072B (zh) 控制方法、连接器与存储器存储装置
JP2005292925A (ja) メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法
JP2008108281A (ja) 半導体ディスク装置
JP2006277736A (ja) 不揮発性記憶装置の書込み方法
US20080013375A1 (en) Memory system
JP2008077468A (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4498341B2 (ja) メモリシステム
JP2004273117A (ja) 複合化フラッシュメモリを搭載した半導体装置及び携帯用機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06730819

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008509627

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12280011

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 06730819

Country of ref document: EP

Kind code of ref document: A1