JP5527056B2 - 差動増幅回路およびシリーズレギュレータ - Google Patents
差動増幅回路およびシリーズレギュレータ Download PDFInfo
- Publication number
- JP5527056B2 JP5527056B2 JP2010152568A JP2010152568A JP5527056B2 JP 5527056 B2 JP5527056 B2 JP 5527056B2 JP 2010152568 A JP2010152568 A JP 2010152568A JP 2010152568 A JP2010152568 A JP 2010152568A JP 5527056 B2 JP5527056 B2 JP 5527056B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- constant current
- voltage
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000004048 modification Effects 0.000 description 17
- 238000012986 modification Methods 0.000 description 17
- 230000004044 response Effects 0.000 description 16
- 230000001052 transient effect Effects 0.000 description 16
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Description
ソース共通接続された一対の差動MOSトランジスタと、該差動MOSトランジスタのドレイン端子に各々接続された一対の負荷素子と、前記一対の差動トランジスタの共通ソースに接続された第1定電流源と、を有する差動入力段と、
前記差動入力段の出力ノードの電位をゲート端子に受ける出力用MOSトランジスタと、該出力用MOSトランジスタと直列に接続された第2定電流源と、を有する出力段と、
前記第1定電流源または前記第2定電流源と並列に設けられた定電流用MOSトランジスタと、
前記出力用MOSトランジスタと前記第2定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用MOSトランジスタと、
前記出力用MOSトランジスタと前記第2定電流源との接続ノードの電位がゲート端子に印加される制御用MOSトランジスタと、
前記制御用MOSトランジスタのソースに接続された負荷が接続される出力端子と、
前記出力端子と接地点との間に直列に接続された分圧用の第1の抵抗と第2の抵抗と、を備え、
前記分圧用の前記第1の抵抗と前記第2の抵抗で分圧された電圧が、前記一対の差動MOSトランジスタの一方のゲート端子に帰還され、前記出力端子に接続される負荷の変動により、前記分圧された電圧が降下した際に前記ブースト電流制御用MOSトランジスタがオンされて、前記定電流用MOSトランジスタの電流が前記第1定電流源または前記第2定電流源に加算されて前記差動入力段または前記出力段に流れるように構成した。
上記構成によれば、負荷の変動に応じて定電流源に流す電流を変化させて過渡応答特性を高めることが可能な差動増幅回路を実現することができる。
前記第1定電流源と並列に設けられた第1定電流用MOSトランジスタと、
前記第2定電流源と並列に設けられた第2定電流用MOSトランジスタと、
前記第2定電流用MOSトランジスタと直列に接続された前記出力用MOSトランジスタとの接続ノードの電位がゲート端子に印加される前記制御用MOSトランジスタと、
前記出力用MOSトランジスタと前記第2定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用MOSトランジスタと、
前記制御用MOSトランジスタのソースに接続された負荷が接続される出力端子と、
前記出力端子と接地点との間に直列に接続された分圧用の第1の抵抗と第2の抵抗と、を備え、
前記分圧用の前記第1の抵抗と前記第2の抵抗で分圧された電圧が、前記一対の差動MOSトランジスタの一方のゲート端子に帰還され、前記出力端子に接続される負荷の変動により、前記分圧された電圧が降下した際に前記ブースト電流制御用MOSトランジスタがオンされて、前記第1定電流用MOSトランジスタと前記第2定電流用MOSトランジスタの電流が前記第1定電流源と前記第2定電流源にそれぞれ加算されて前記差動入力段と前記出力段に流れるように構成してもよい。
このように構成すれば、負荷の変動に応じて差動入力段と出力段の定電流源に流す電流を共に変化させて過渡応答特性を高めることが可能な差動増幅回路を実現することができる。
さらに、望ましくは、前記第2定電流源と直列形態をなすように接続された第1電流−電圧変換用MOSトランジスタと、該第1電流−電圧変換用MOSトランジスタとゲート共通接続されて第1のカレントミラー回路を構成するMOSトランジスタと、該MOSトランジスタと直列形態をなすように接続された第2電流−電圧変換用MOSトランジスタと、該第2電流−電圧変換用MOSトランジスタとゲート共通接続されて第2のカレントミラー回路を構成するMOSトランジスタとを備え、前記第1のカレントミラー回路と前記第2のカレントミラー回路により折り返された電流が、前記出力用MOSトランジスタにドレイン電流として流れるように構成する。これにより、出力段に流れる動作電流およびブースト電流を効率的に増加させることができる。
さらに、電圧入力端子と出力端子との間に接続された制御用のトランジスタと、上記のように構成された差動増幅回路とを備え、前記差動入力段の非反転入力端子に基準電圧が印加され、前記差動入力段の反転入力端子に前記出力端子の電圧もしくはそれを分圧した電圧が印加され、前記出力段の出力ノードの電圧によって前記制御用のトランジスタが制御されるようにシリーズレギュレータを構成する。これにより、過渡応答特性の良好なシリーズレギュレータを実現することができる。
以下、本発明の好適な実施形態を図面に基づいて説明する。図1は、本発明に係る電圧制御用差動増幅回路およびそれを用いたシリーズレギュレータの一実施例を示す。
この実施例のCMOS差動増幅回路は、差動入力段11と出力段12とからなる。差動入力段11は、ソース共通接続された一対の差動MOSトランジスタ(絶縁ゲート型電界効果トランジスタ)Mp1,Mp2と、そのドレインに各々接続されたアクティブ負荷MOSトランジスタMn1,Mn2と、Mp1,Mp2の共通ソースと電源電圧VDDと間に接続された定電流用MOSトランジスタMp0とを備え、CMOS差動増幅回路として構成されている。負荷MOSトランジスタMn1とMn2は、互いにのゲートが共通接続されてカレントミラー回路を構成している。MOSトランジスタMn1,Mn2の代わりに抵抗を用いても良い。なお、本実施例において、MOSトランジスタの素子記号に外向きの矢印が付されているトランジスタはPチャネルMOSトランジスタであり、内向きの矢印が付されているトランジスタはNチャネルMOSトランジスタである。
図2には、図1の差動増幅回路およびシリーズレギュレータの変形例が示されている。
図2の変形例は、図1の実施例の差動増幅回路における出力段12の定電流源を、定電流用MOSトランジスタMp3と、該Mp3と直列に接続されたNチャネルMOSトランジスタMn4および該Mn4とゲート共通接続されたMn5からなる第1カレントミラー回路と、Mn5と直列に接続されたPチャネルMOSトランジスタMp9および該Mp9とゲート共通接続されたMp10からなる第2カレントミラー回路とで構成し、第1と第2のカレントミラー回路で2回折り返した定電流を、出力段12のMOSトランジスタMn3に流すようにしたものである。
なお、この変形例の差動増幅回路において設けたNチャネルMOSトランジスタMn4は、図1の差動増幅回路においても適用することができ、それによって同様な作用効果を得ることができる。
図3には、図1の差動増幅回路およびシリーズレギュレータの第2の変形例が示されている。
図1の実施例は、差動MOSトランジスタMp1,Mp2にPチャネルMOSトランジスタを使用した差動増幅回路に適用したものであるのに対し、図3の変形例は差動MOSトランジスタM1,M2にNチャネルMOSトランジスタを使用した差動増幅回路に、本発明を適用したものである。
11 差動入力段
12 出力段
Mp0,Mp3 定電流用MOSトランジスタ(定電流源)
Mp1,Mp2 差動MOSトランジスタ
Mn1,Mn2 負荷MOSトランジスタ
Mn3 出力用MOSトランジスタ
Mp4 電圧制御用MOSトランジスタ
Mp6,Mp8 ブースト電流制御用MOSトランジスタ
Claims (8)
- ソース共通接続された一対の差動MOSトランジスタと、該差動MOSトランジスタのドレイン端子に各々接続された一対の負荷素子と、前記一対の差動トランジスタの共通ソースに接続された第1定電流源と、を有する差動入力段と、
前記差動入力段の出力ノードの電位をゲート端子に受ける出力用MOSトランジスタと、該出力用MOSトランジスタと直列に接続された第2定電流源と、を有する出力段と、
前記第1定電流源または前記第2定電流源と並列に設けられた定電流用MOSトランジスタと、
前記出力用MOSトランジスタと前記第2定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用MOSトランジスタと、
前記出力用MOSトランジスタと前記第2定電流源との接続ノードの電位がゲート端子に印加される制御用MOSトランジスタと、
前記制御用MOSトランジスタのソースに接続された負荷が接続される出力端子と、
前記出力端子と接地点との間に直列に接続された分圧用の第1の抵抗と第2の抵抗と、を備え、
前記分圧用の前記第1の抵抗と前記第2の抵抗で分圧された電圧が、前記一対の差動MOSトランジスタの一方のゲート端子に帰還され、前記出力端子に接続される負荷の変動により、前記分圧された電圧が降下した際に前記ブースト電流制御用MOSトランジスタがオンされて、前記定電流用MOSトランジスタの電流が前記第1定電流源または前記第2定電流源に加算されて前記差動入力段または前記出力段に流れるように構成されていることを特徴とする差動増幅回路。 - 前記第1定電流源または前記第2定電流源は、ゲート端子に所定のバイアス電圧が印加されたMOSトランジスタからなり、前記定電流用MOSトランジスタのゲート端子には前記バイアス電圧が印加され、該定電流用MOSトランジスタと前記ブースト電流制御用MOSトランジスタとが直列形態に接続されていることを特徴とする請求項1に記載の差動増幅回路。
- ソース共通接続された一対の差動MOSトランジスタと、該差動MOSトランジスタのドレイン端子に各々接続された一対の負荷素子と、前記一対の差動トランジスタの共通ソースに接続された第1定電流源と、を有する差動入力段と、
前記差動入力段の出力ノードの電位をゲート端子に受ける出力用MOSトランジスタと、該出力用MOSトランジスタと直列に接続された第2定電流源と、を有する出力段と、
前記第1定電流源と並列に設けられた第1定電流用MOSトランジスタと、
前記第2定電流源と並列に設けられた第2定電流用MOSトランジスタと、
前記第2定電流用MOSトランジスタと直列に接続された前記出力用MOSトランジスタとの接続ノードの電位がゲート端子に印加される前記制御用MOSトランジスタと、
前記出力用MOSトランジスタと前記第2定電流源との接続ノードの電位がゲート端子に印加されたブースト電流制御用MOSトランジスタと、
前記制御用MOSトランジスタのソースに接続された負荷が接続される出力端子と、
前記出力端子と接地点との間に直列に接続された分圧用の第1の抵抗と第2の抵抗と、を備え、
前記分圧用の前記第1の抵抗と前記第2の抵抗で分圧された電圧が、前記一対の差動MOSトランジスタの一方のゲート端子に帰還され、前記出力端子に接続される負荷の変動により、前記分圧された電圧が降下した際に前記ブースト電流制御用MOSトランジスタがオンされて、前記第1定電流用MOSトランジスタと前記第2定電流用MOSトランジスタの電流が前記第1定電流源と前記第2定電流源にそれぞれ加算されて前記差動入力段と前記出力段に流れるように構成されていることを特徴とする差動増幅回路。 - 前記第1定電流源および前記第2定電流源は、各々ゲート端子に所定のバイアス電圧が印加されたMOSトランジスタからなり、前記第1および第2定電流用MOSトランジスタのゲート端子には前記バイアス電圧が共通に印加され、
前記第1定電流用MOSトランジスタに対応して第1ブースト電流制御用MOSトランジスタが設けられ、前記第2定電流用MOSトランジスタに対応して第2ブースト電流制御用MOSトランジスタが設けられ、
前記第1定電流用MOSトランジスタと前記第1ブースト電流制御用MOSトランジスタ、前記第2定電流用MOSトランジスタと前記第2ブースト電流制御用MOSトランジスタが、それぞれ直列形態に接続されていることを特徴とする請求項3に記載の差動増幅回路。 - 前記第2定電流源と直列形態をなすように、前記出力用MOSトランジスタのゲート電圧と同一の電圧がゲート端子に印加された電流引抜き用のMOSトランジスタが接続されていることを特徴とする請求項4に記載の差動増幅回路。
- 前記第2定電流源と直列形態をなすように接続された第1電流−電圧変換用MOSトランジスタと、該第1電流−電圧変換用MOSトランジスタとゲート共通接続されて第1のカレントミラー回路を構成するMOSトランジスタと、該MOSトランジスタと直列形態をなすように接続された第2電流−電圧変換用MOSトランジスタと、該第2電流−電圧変換用MOSトランジスタとゲート共通接続されて第2のカレントミラー回路を構成するMOSトランジスタとを備え、前記第1のカレントミラー回路と前記第2のカレントミラー回路により折り返された電流が、前記出力用MOSトランジスタにドレイン電流として流れるように構成されていることを特徴とする請求項5に記載の差動増幅回路。
- 前記ブースト電流制御用MOSトランジスタと直列に所定のバイアス電圧が印加された電流用MOSトランジスタおよび電流−電圧変換用MOSトランジスタが接続され、前記第1定電流用MOSトランジスタと前記第2定電流用MOSトランジスタは該電流−電圧変換用MOSトランジスタとゲート共通接続されてカレントミラー回路を構成していることを特徴とする請求項3に記載の差動増幅回路。
- 請求項1〜7のいずれかに記載の差動増幅回路を備え、前記差動入力段の非反転入力端子に基準電圧が印加され、前記差動入力段の反転入力端子に前記第1の抵抗と前記第2の抵抗で分圧された電圧が印加され、前記出力段の出力ノードの電圧によって前記制御用MOSトランジスタが制御されるように構成されていることを特徴とするシリーズレギュレータ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010152568A JP5527056B2 (ja) | 2010-07-05 | 2010-07-05 | 差動増幅回路およびシリーズレギュレータ |
KR1020110045519A KR101739290B1 (ko) | 2010-07-05 | 2011-05-16 | 차동 증폭 회로 및 시리즈 레귤레이터 |
US13/175,512 US8665020B2 (en) | 2010-07-05 | 2011-07-01 | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same |
CN201110191028.4A CN102331806B (zh) | 2010-07-05 | 2011-07-04 | 差动放大电路以及串联稳压器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010152568A JP5527056B2 (ja) | 2010-07-05 | 2010-07-05 | 差動増幅回路およびシリーズレギュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012015927A JP2012015927A (ja) | 2012-01-19 |
JP5527056B2 true JP5527056B2 (ja) | 2014-06-18 |
Family
ID=45399214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010152568A Active JP5527056B2 (ja) | 2010-07-05 | 2010-07-05 | 差動増幅回路およびシリーズレギュレータ |
Country Status (4)
Country | Link |
---|---|
US (1) | US8665020B2 (ja) |
JP (1) | JP5527056B2 (ja) |
KR (1) | KR101739290B1 (ja) |
CN (1) | CN102331806B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10175708B2 (en) | 2017-02-08 | 2019-01-08 | Kabushiki Kaisha Toshiba | Power supply device |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5361614B2 (ja) * | 2009-08-28 | 2013-12-04 | ルネサスエレクトロニクス株式会社 | 降圧回路 |
CN103257665A (zh) * | 2012-02-17 | 2013-08-21 | 安凯(广州)微电子技术有限公司 | 无电容型低压差线性稳压***及其偏置电流调整电路 |
JP2014139743A (ja) * | 2013-01-21 | 2014-07-31 | Toshiba Corp | レギュレータ回路 |
JP6155111B2 (ja) * | 2013-06-25 | 2017-06-28 | サイプレス セミコンダクター コーポレーション | 制御回路、制御方法 |
US9496873B2 (en) | 2014-08-04 | 2016-11-15 | Qualcomm Incorporated | Fast low power level shifters |
US9910518B2 (en) * | 2014-10-01 | 2018-03-06 | Rockwell Automation Technologies, Inc. | Transparency augmented industrial automation display |
CN104579208A (zh) * | 2015-01-09 | 2015-04-29 | 湘潭大学 | 一种基于铁电场效应晶体管的差分放大电路 |
JP6807816B2 (ja) * | 2017-08-29 | 2021-01-06 | 三菱電機株式会社 | 電源回路 |
US10831222B2 (en) | 2018-04-03 | 2020-11-10 | Mitsumi Electric Co., Ltd. | Semiconductor apparatus for power supply control and output voltage variable power supply apparatus |
CN109274344B (zh) * | 2018-08-30 | 2019-07-26 | 华南理工大学 | 一种四输入运算放大器及其应用的采样电路和采样方法 |
JP7265140B2 (ja) | 2019-05-20 | 2023-04-26 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置並びに設計方法 |
JP2021022281A (ja) | 2019-07-30 | 2021-02-18 | ミツミ電機株式会社 | 電源制御用半導体装置および出力電圧可変電源装置 |
JP7391791B2 (ja) | 2020-08-12 | 2023-12-05 | 株式会社東芝 | 定電圧回路 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0260311A (ja) * | 1988-08-26 | 1990-02-28 | Nec Corp | 差動増幅回路 |
JP3302030B2 (ja) | 1990-10-09 | 2002-07-15 | 株式会社東芝 | バッファ回路 |
JPH05129844A (ja) | 1991-11-01 | 1993-05-25 | Citizen Watch Co Ltd | Cmos演算増幅器 |
US5510754A (en) * | 1994-11-18 | 1996-04-23 | National Semiconductor Corporation | Fast slewing amplifier using dynamic current mirrors |
US6437645B1 (en) * | 2001-02-15 | 2002-08-20 | Texas Instruments Incorporated | Slew rate boost circuitry and method |
JP3643043B2 (ja) * | 2001-03-08 | 2005-04-27 | 株式会社リコー | ボルテージレギュレータ及びそのボルテージレギュレータを有する携帯電話機器 |
JP3789763B2 (ja) | 2001-03-13 | 2006-06-28 | 株式会社リコー | 定電圧回路 |
JP4217497B2 (ja) | 2003-02-05 | 2009-02-04 | 株式会社リコー | 定電圧回路 |
KR100712500B1 (ko) * | 2004-11-05 | 2007-05-02 | 삼성전자주식회사 | 소비 전류를 감소시킬 수 있는 차동 증폭 회로 |
JP4834347B2 (ja) * | 2005-08-05 | 2011-12-14 | オンセミコンダクター・トレーディング・リミテッド | 定電流回路 |
JP4658868B2 (ja) | 2006-06-21 | 2011-03-23 | Okiセミコンダクタ株式会社 | 増幅回路 |
US7560988B2 (en) * | 2007-07-17 | 2009-07-14 | Micrel, Inc. | Integrated circuit system for line regulation of an amplifier |
JP4965375B2 (ja) * | 2007-07-31 | 2012-07-04 | 株式会社リコー | 演算増幅回路、その演算増幅回路を使用した定電圧回路及びその定電圧回路を使用した機器 |
JP2009302781A (ja) | 2008-06-11 | 2009-12-24 | Toshiba Corp | 負帰還増幅器 |
US7768351B2 (en) * | 2008-06-25 | 2010-08-03 | Texas Instruments Incorporated | Variable gain current input amplifier and method |
US8289302B2 (en) * | 2009-01-06 | 2012-10-16 | Himax Technologies Limited | Output buffer circuit with enhanced slew rate |
-
2010
- 2010-07-05 JP JP2010152568A patent/JP5527056B2/ja active Active
-
2011
- 2011-05-16 KR KR1020110045519A patent/KR101739290B1/ko active IP Right Grant
- 2011-07-01 US US13/175,512 patent/US8665020B2/en active Active
- 2011-07-04 CN CN201110191028.4A patent/CN102331806B/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10175708B2 (en) | 2017-02-08 | 2019-01-08 | Kabushiki Kaisha Toshiba | Power supply device |
Also Published As
Publication number | Publication date |
---|---|
JP2012015927A (ja) | 2012-01-19 |
KR20120003799A (ko) | 2012-01-11 |
CN102331806B (zh) | 2014-11-19 |
US20120001605A1 (en) | 2012-01-05 |
KR101739290B1 (ko) | 2017-05-24 |
CN102331806A (zh) | 2012-01-25 |
US8665020B2 (en) | 2014-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5527056B2 (ja) | 差動増幅回路およびシリーズレギュレータ | |
JP4834347B2 (ja) | 定電流回路 | |
TWI495262B (zh) | 多重電源域運算放大器及使用其之電壓產生器 | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
JP2007524944A (ja) | Cmos定電圧発生器 | |
JP5326648B2 (ja) | 基準信号発生回路 | |
CN110100219A (zh) | 稳压器以及电源 | |
CN212183486U (zh) | 误差放大器、电路和电压调节器 | |
WO2019150744A1 (ja) | 補正電流出力回路及び補正機能付き基準電圧回路 | |
JP2010056889A (ja) | 差動増幅器、基準電圧発生回路、差動増幅方法及び基準電圧発生方法 | |
JP6370126B2 (ja) | 電圧レギュレータ | |
JPWO2008032606A1 (ja) | 基準電流回路、基準電圧回路、およびスタートアップ回路 | |
TW201602750A (zh) | 用於穩壓器之電流源及其穩壓器 | |
KR20190071590A (ko) | 전류 생성 회로 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
TWI468894B (zh) | 具有改善暫態響應之低壓降穩壓器 | |
JP6393547B2 (ja) | シリーズレギュレータ | |
JP4259941B2 (ja) | 基準電圧発生回路 | |
JP2017167753A (ja) | ボルテージレギュレータ | |
JP2019033386A (ja) | 差動増幅回路 | |
JP2010141589A (ja) | 差動増幅回路 | |
JP2004274207A (ja) | バイアス電圧発生回路および差動増幅器 | |
JP5369749B2 (ja) | 定電圧回路 | |
JP2016015076A (ja) | レギュレータ回路 | |
JP4859389B2 (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130405 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5527056 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |