JP6155111B2 - 制御回路、制御方法 - Google Patents

Description

制御回路、制御方法に関する。

従来、直流入力電圧の供給に基づいて定電圧を出力する電源回路として、半導体のスイッチング素子を用いたスイッチング電源が電子機器に広く利用されている（例えば、特許文献１，２参照）。このようなスイッチング電源は、差動対により出力電圧と第１の基準電圧の差に応じた電流を生成し、その電流により容量素子を充電する。そして、容量素子の端子電圧と第２の基準電圧とを比較した結果に応じたパルス信号によりスイッチ回路を制御する。このようなスイッチング電源は、高周波動作、高速なスイッチング動作が可能である。

特開２０１２−１０５４４３号公報 米国特許第５７７０９４０号明細書

ところで、上記のようなスイッチング電源は、出力電圧と第１の基準電圧の差に応じた電流を生成する。つまり、スイッチング電源は、電流変換を行っており、一般的な電圧増幅やコンパレータ入力の方式に対して変換利得が低くなる。このため、出力電圧の設定精度が低く、出力電圧が安定したときに、その出力電圧と基準電圧との差（誤差）が大きくなる場合がある。

本発明の一観点によれば、入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御回路であって、第１の電流源と、前記出力電圧に応じた電圧と第１の基準電圧に応じて前記第１の電流源による電流を分流して出力電流を生成する差動対を含む差動回路と、前記出力電流に応じて前記スイッチ回路を制御する制御部と、前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成する検出回路と、を有し、前記制御電圧に応じて前記第１の電流源及び第２の電流源の電流をそれぞれ制御する。

本発明の一観点によれば、出力電圧の設定精度を向上することができる。

第一実施形態のＤＣ−ＤＣコンバータの回路図である。 ＤＣ−ＤＣコンバータの一部回路図である。 実施形態のＤＣ−ＤＣコンバータの動作波形図である。 比較例のＤＣ−ＤＣコンバータの回路図である。 比較例のＤＣ−ＤＣコンバータの動作波形図である。 変形例を示す回路図である。 変形例を示す回路図である。 第二実施形態のＤＣ−ＤＣコンバータの回路図である。 ＤＣ−ＤＣコンバータの一部回路図である。 実施形態のＤＣ−ＤＣコンバータの動作波形図である。 第三実施形態のＤＣ−ＤＣコンバータの回路図である。 実施形態のＤＣ−ＤＣコンバータの動作波形図である。 第四実施形態のＤＣ−ＤＣコンバータの回路図である。 実施形態のＤＣ−ＤＣコンバータの動作波形図である。 第五実施形態のＤＣ−ＤＣコンバータの回路図である。 実施形態のＤＣ−ＤＣコンバータの動作波形図である。 軽負荷時の動作波形図である。 比較例のＤＣ−ＤＣコンバータの回路図である。 比較例のＤＣ−ＤＣコンバータの動作波形図である。 別の形態のＤＣ−ＤＣコンバータの回路図である。 電子機器を示す概略構成図である。

（第一実施形態）
以下、第一実施形態を説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１０は、入力電圧Ｖｉ（同図左端）に基づいて出力電圧Ｖｏ（同図右端）を生成する。

ＤＣ−ＤＣコンバータ１０は、入力電圧Ｖｉが供給される配線（以下、配線Ｖｉ）に接続されたトランジスタＴ１を有している。トランジスタＴ１はスイッチ回路の一例である。トランジスタＴ１は例えばＰチャネルＭＯＳトランジスタである。トランジスタＴ１のソース端子は配線Ｖｉに接続され、トランジスタＴ１のドレイン端子はダイオードＤ１のカソードに接続されている。ダイオードＤ１のアノードは低電位電圧Ｖssレベルの配線（以下、配線Ｖss）に接続されている。低電位電圧Ｖssは例えば０［Ｖ］（ゼロボルト）である。

トランジスタＴ１とダイオードＤ１の間のノード（接続点）Ｎ１はインダクタＬ１の第１端子に接続されている。インダクタＬ１の第２端子はキャパシタＣ１の第１端子に接続され、キャパシタＣ１の第２端子は配線Ｖssに接続されている。インダクタＬ１とキャパシタＣ１の間のノードＮ２は図示しない負荷に接続されている。負荷は、例えば、マイクロプロセッサ等のデジタル回路、アナログ回路、発光素子、表示素子、センサなどである。ノードＮ２における出力電圧Ｖｏは負荷に供給される。負荷に供給される電流を出力電流Ｉｏとする。

出力電圧Ｖｏは、差動回路１１に供給される。
差動回路１１は、電流源２１と差動対２２を有している。電流源２１の第１端子は配線Ｖｉに接続され、電流源２１の第２端子は差動対２２に接続されている。電流源２１は第１の電流源の一例である。差動対２２は、一対のトランジスタＴ１１，Ｔ１２を有している。トランジスタＴ１１，Ｔ１２は例えばＰチャネルＭＯＳトランジスタである。トランジスタＴ１１，Ｔ１２のソース端子は互いに接続されている。トランジスタＴ１１とトランジスタＴ１２の間のノード（接続点）は電流源２１の第２端子に接続されている。トランジスタＴ１１のドレイン端子は配線Ｖssに接続されている。トランジスタＴ１１のゲート端子は電圧源Ｅ１の第１端子（プラス端子）に接続され、電圧源Ｅ１の第２端子（マイナス端子）は配線Ｖssに接続されている。電圧源Ｅ１は、所定の基準電圧Ｖｒ１を生成する。基準電圧Ｖｒ１は、第１の基準電圧の一例である。基準電圧Ｖｒ１は、トランジスタＴ１１のゲート端子に供給される。トランジスタＴ１２のドレイン端子はカレントミラー回路１２に接続されている。トランジスタＴ１２のゲート端子には出力電圧Ｖｏが供給される。

差動回路１１のトランジスタＴ１１，Ｔ１２は、電流源２１から供給される電流Ｉ１１を、それぞれのゲート端子に加わる電圧に応じて分流する。したがって、出力電圧Ｖｏが基準電圧Ｖｒ１と等しい状態（以下、「バランス状態」ともいう）のとき、トランジスタＴ１１とトランジスタＴ１２流れる電流は互いに等しい。すなわち、バランス状態のとき、トランジスタＴ１１が流す分流電流とトランジスタＴ１２が流す分流電流Ｉ１２とは共に電流Ｉ１１の１／２になる。

出力電圧Ｖｏが基準電圧Ｖｒ１よりも高いとき、分流電流Ｉ１２は上記バランス状態のときと比べて減少する。出力電圧Ｖｏが高いほど分流電流Ｉ１２は減少し、最小で０［Ａ］まで減少する。すなわち、差動回路１１によって分流される分流電流Ｉ１２は、出力電圧Ｖｏの上昇に伴って電流Ｉ１１の１／２から０［Ａ］まで減少する。

一方、出力電圧Ｖｏが基準電圧Ｖｒ１よりも低いとき、分流電流Ｉ１２は上記バランス状態のときと比べて増加する。出力電圧Ｖｏが低いほど分流電流Ｉ１２は増加し、最大で電流Ｉ１１まで増加する。すなわち、差動回路１１によって分流される分流電流Ｉ１２は、出力電圧Ｖｏの低下に伴って電流Ｉ１１の１／２から電流Ｉ１１まで増加する。

このように、差動回路１１は、出力電圧Ｖｏと基準電圧Ｖｒ１との比較結果に応じた分流電流Ｉ１２を生成する。差動回路１１は、出力電圧Ｖｏと基準電圧Ｖｒ１との差電圧を分流電流Ｉ１２に変換する電圧電流変換回路である。

カレントミラー回路１２は、トランジスタＴ１３，Ｔ１４を有している。トランジスタＴ１３，Ｔ１４はたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１３のソース端子は配線Ｖssに接続され、トランジスタＴ１３のドレイン端子は差動対２２のトランジスタＴ１２のドレイン端子に接続されている。そして、トランジスタＴ１３のゲート端子はトランジスタＴ１３のドレイン端子に接続されている。また、トランジスタＴ１３のゲート端子はトランジスタＴ１４のゲート端子に接続されている。トランジスタＴ１４のソース端子は配線Ｖssに接続され、トランジスタＴ１４のドレイン端子は充電回路１３に接続されている。トランジスタＴ１４の電気的特性は、トランジスタＴ１３の電気的特性と等しく設定されている。したがって、トランジスタＴ１４は、トランジスタＴ１３に流れる分流電流Ｉ１２と等しい充電電流Ｉｐ１を充電回路１３から配線Ｖssに向かって流す。すなわち、トランジスタＴ１４は、出力電圧Ｖｏと基準電圧Ｖｒ１との電圧差に応じた電流値を持つ充電電流Ｉｐ１を生成する。

充電回路１３は、キャパシタＣｐ１、スイッチＳｗ１、電流源２３を有している。キャパシタＣｐ１とスイッチＳｗ１と上記カレントミラー回路１２は、出力電圧Ｖｏと基準電圧Ｖｒ１との差電圧に基づく充電電流Ｉｐ１と電流源２３の出力電流Ｉ１３との差電流とキャパシタＣｐ１の容量に応じた傾きのランプ電圧Ｖｐ１を生成する。カレントミラー回路１２と充電回路１３はランプ電圧生成回路の一例である。

キャパシタＣｐ１の第１端子は配線Ｖｉに接続され、キャパシタＣｐ１の第２端子は上記トランジスタＴ１４のドレイン端子に接続されている。スイッチＳｗ１の第１端子はキャパシタＣｐ１の第１端子に接続され、スイッチＳｗ１の第２端子はキャパシタＣｐ１の第２端子に接続されている。すなわち、キャパシタＣｐ１とスイッチＳｗ１は互いに並列に接続されている。これらキャパシタＣｐ１及びスイッチＳｗ１とカレントミラー回路１２（トランジスタＴ１４）の間のノードＮ１１は比較器１４の非反転入力端子に接続されている。スイッチＳｗ１の制御端子には、後述する制御信号生成回路１８から制御信号ＳＫ１が供給される。スイッチＳｗ１は、制御信号ＳＫ１に応答してオンオフする。

例えば、Ｌレベル（低電位電圧Ｖssレベル。例えば、グランドレベル）のクロック信号ＣＬＫに応答してスイッチＳｗ１がオフすると、トランジスタＴ１４が流す充電電流Ｉｐ１によってキャパシタＣｐ１が充電される。このため、スイッチＳｗ１がオフしている期間では、キャパシタＣｐ１の容量値と充電電流Ｉｐ１の電流値とに基づく時定数に応じて、上記ランプ電圧Ｖｐ１（ノードＮ１１の電圧）の電圧値が徐々に低下する。一方、Ｈレベル（高電位電圧レベル。例えば、入力電圧Ｖｉレベル）のクロック信号ＣＬＫに応答してスイッチＳｗ１がオンすると、キャパシタＣｐ１の両端子が短絡され、キャパシタＣｐ１に蓄えられた電荷が放電されるため、ランプ電圧Ｖｐ１が入力電圧Ｖｉレベルに初期化（リセット）される。

電流源２３の第１端子は配線Ｖｉに接続され、電流源２３の第２端子はキャパシタＣｐ１の第２端子に接続されている。すなわち、電流源２３の第２端子はノードＮ１１に接続されている。電流源２３は、所定の電流Ｉ１３をノードＮ１１に対して供給する。電流源２３に流れる電流Ｉ１３は、差動回路１１の電流源２１における電流Ｉ１１に応じて設定されている。例えば、電流Ｉ１３は、電流Ｉ１１の１／４に設定される。

比較器１４の非反転入力端子にはランプ電圧Ｖｐ１が供給されている。比較器１４の反転入力端子は電圧源Ｅ２の第２端子（マイナス端子）に接続され、電圧源Ｅ２の第１端子（プラス端子）は配線Ｖｉに接続されている。電圧源Ｅ２は、第１端子と第２端子の間の電位差を入力電圧Ｖｉから減じた基準電圧Ｖｃ１を生成する。基準電圧Ｖｃ１は第２の基準電圧の一例である。

比較器１４は、ランプ電圧Ｖｐ１を基準電圧Ｖｃ１と比較した結果に応じた出力信号Ｓａを生成する。例えば、比較器１４は、ランプ電圧Ｖｐ１が基準電圧Ｖｃ１よりも高いときにＨレベルの出力信号Ｓａを生成する。また、比較器１４は、ランプ電圧Ｖｐ１が基準電圧Ｖｃ１よりも低いときにＬレベルの出力信号Ｓａを生成する。この出力信号Ｓａはインバータ回路１５と制御信号生成回路１８に供給される。

インバータ回路１５は、トランジスタＴ１５，Ｔ１６を有している。トランジスタＴ１５は例えばＰチャネルＭＯＳトランジスタであり、トランジスタＴ１６はＮチャネルＭＯＳトランジスタである。両トランジスタＴ１５，Ｔ１６のゲート端子に出力信号Ｓａが供給される。トランジスタＴ１５のソース端子は配線Ｖｉに接続され、トランジスタＴ１５のドレイン端子はトランジスタＴ１６のドレイン端子に接続され、トランジスタＴ１６のソース端子は配線Ｖssに接続されている。トランジスタＴ１５のドレイン端子とトランジスタＴ１６のドレイン端子の間のノードはフリップフロップ回路１６に接続されている。インバータ回路１５は、比較器１４の出力信号Ｓａのレベルを論理反転したレベルの制御信号Ｓａｘを出力する。

フリップフロップ回路１６は、例えばＲＳ−フリップフロップ回路である。上記インバータ回路１５からの制御信号Ｓａｘは、フリップフロップ回路１６のセット端子Ｓに供給される。フリップフロップ回路１６のリセット端子Ｒにはクロック信号ＣＬＫが供給される。フリップフロップ回路１６の反転出力端子ＸＱはオア回路１７に接続されている。このクロック信号ＣＬＫは、例えばＤＣ−ＤＣコンバータ１０に含まれる発振回路から供給される。なお、ＤＣ−ＤＣコンバータ１０を含む半導体装置の発振回路から供給されるクロック信号を用いてもよい。クロック信号ＣＬＫは、ＤＣ−ＤＣコンバータ１０に含まれる発振回路、又はＤＣ−ＤＣコンバータ１０を含む半導体装置の発振回路から供給される。フリップフロップ回路１６は、Ｈレベルのクロック信号ＣＬＫに応答して、反転出力端子ＸＱからＨレベルの出力信号Ｓｃ１を出力する。また、フリップフロップ回路１６は、Ｈレベルの制御信号Ｓａｘに応答してＬレベルの出力信号Ｓｃ１を出力する。出力信号Ｓｃ１は、オア回路１７に供給される。

オア回路１７にはクロック信号ＣＬＫとフリップフロップ回路１６の出力信号Ｓｃ１が供給される。オア回路１７の出力端子はトランジスタＴ１の制御端子（ゲート端子）に接続されている。オア回路１７は、クロック信号ＣＬＫと出力信号Ｓｃ１を互いに論理演算（論理和演算）した結果に応じたレベルの制御信号Ｓｃ２を出力する。オア回路１７は、クロック信号ＣＬＫがＨレベルである期間、トランジスタＴ１をオフするように制御信号Ｓｃ２を生成するためのものであり、オア回路１７を省略することも可能である。オア回路１７を省略した場合、フリップフロップ回路１６の出力信号Ｓｃ１がトランジスタＴ１のゲート端子に供給される。

制御信号生成回路１８には、比較器１４の出力信号Ｓａとクロック信号ＣＬＫが供給される。制御信号生成回路１８は、出力信号Ｓａとクロック信号ＣＬＫに基づいて、上記の充電回路１３に含まれるスイッチＳｗ１を制御するための制御信号ＳＫ１を生成する。例えば、制御信号生成回路１８は、Ｌレベルの出力信号Ｓａに応答してＨレベルの制御信号ＳＫ１を出力する。そして、制御信号生成回路１８は、クロック信号ＣＬＫの立ち下がりエッジのタイミング、つまりクロック信号ＣＬＫがＨレベルからＬレベルへと変化するときに、Ｌレベルの制御信号ＳＫ１を出力する。

フリップフロップ回路１６は、Ｈレベルの制御信号Ｓａｘに応答してＬレベルの出力信号Ｓｃ１を出力する。トランジスタＴ１は、Ｌレベルの出力信号Ｓｃ１に基づく制御信号Ｓｃ２に応答してオンする。また、フリップフロップ回路１６は、Ｈレベルのクロック信号ＣＬＫに応答してＨレベルの出力信号Ｓｃ１を出力し、トランジスタＴ１はＨレベルの出力信号Ｓｃ１に基づく制御信号Ｓｃ２に応答してオフする。制御信号生成回路１８は、トランジスタＴ１がオンしてから、クロック信号ＣＬＫがＬレベルへと遷移するまでの間、Ｈレベルの制御信号ＳＫ１を出力する。充電回路１３のスイッチＳｗ１はＨレベルの制御信号ＳＫ１に応答してオンし、Ｌレベルの制御信号ＳＫ１に応答してオフする。差動回路１１，カレントミラー回路１２，充電回路１３，比較器１４，インバータ回路１５，フリップフロップ回路１６，オア回路１７，制御信号生成回路１８，検出回路１９は、制御部の一例である。

このＤＣ−ＤＣコンバータ１０は、検出回路１９を有している。検出回路１９は、差動回路１１の状態を検出した結果に応じた制御電圧Ｖｂ１を生成する。制御電圧Ｖｂ１は、差動回路１１の電流源２１に供給される。電流源２１は、制御電圧に応じた電流を流す。差動回路１１は、電流源２１に流れる電流Ｉ１１と、出力電圧Ｖｏと基準電圧Ｖｒ１の差電圧とに応じた量の上記分流電流Ｉ１２を生成する。つまり、差動回路１１の電流源２１に、この差動回路１１の状態に応じた制御電圧Ｖｂ１が帰還される。

検出回路１９は、トランジスタＴ１７、電流源２４、増幅器２５を有している。トランジスタＴ１７は例えばＮチャネルＭＯＳトランジスタである。電流源２４の第１端子は配線Ｖｉに接続され、電流源２４の第２端子はトランジスタＴ１７のドレイン端子に接続されている。トランジスタＴ１７のソース端子は配線Ｖssに接続されている。トランジスタＴ１７のゲート端子は上記のカレントミラー回路１２に含まれるトランジスタＴ１３のゲート端子に接続されている。電流源２４とトランジスタＴ１７の間のノードＮ１３は増幅器２５の入力端子に接続されている。電流源２４は第２の電流源の一例である。

電流源２４に流れる電流Ｉ１５は、差動回路１１の電流源２１における電流Ｉ１１に応じて設定されている。例えば、電流Ｉ１５は、電流Ｉ１１の１／２に設定される。トランジスタＴ１７の電気的特性は、カレントミラー回路１２に含まれるトランジスタＴ１３の電気的特性と等しく設定されている。ノードＮ１３における電位は、電流源２４に流れる電流Ｉ１５と、トランジスタＴ１７に流れる電流Ｉ１４に応じた電位となる。

増幅器２５はノードＮ１３の電位に応じた電位の制御電圧Ｖｂ１を出力する。例えば、増幅器２５の利得は「１」に設定され、増幅器２５はノードＮ１３の電位と等しい電位の制御電圧Ｖｂ１を出力する。制御電圧Ｖｂ１は、差動回路１１の電流源２１に供給される。電流源２１は、制御電圧Ｖｂ１に応じて電流Ｉ１１の電流量を変更する。また、制御電圧Ｖｂ１は、電流源２３，２４に供給される。電流源２３，２４は、制御電圧Ｖｂ１に応じて電流Ｉ１３，Ｉ１５の電流量を変更する。

次に、図２にしたがって、差動回路１１、充電回路１３，検出回路１９の回路例を説明する。
差動回路１１の電流源２１はトランジスタＴ２１を含む。トランジスタＴ２１は、例えばＰチャネルＭＯＳトランジスタである。トランジスタＴ２１のソース端子は配線Ｖｉに接続され、トランジスタＴ２１のドレイン端子は差動対２２のトランジスタＴ１１，Ｔ１２に接続されている。トランジスタＴ２１のゲート端子には制御電圧Ｖｂ１が供給される。

充電回路１３の電流源２３はトランジスタＴ２３を含む。トランジスタＴ２３は、例えばＰチャネルＭＯＳトランジスタである。トランジスタＴ２３のソース端子は配線Ｖｉに接続され、トランジスタＴ２３のドレイン端子はノードＮ１１に接続されている。トランジスタＴ２３のゲート端子には制御電圧Ｖｂ１が供給される。

検出回路１９は、トランジスタＴ１７，Ｔ２４〜Ｔ２６、キャパシタＣｃ１、抵抗Ｒ１〜Ｒ３を有している。トランジスタＴ２４，Ｔ２５は例えばＰチャネルＭＯＳトランジスタであり、トランジスタＴ１７，Ｔ２６は例えばＮチャネルＭＯＳトランジスタである。図１に示す電流源２４はトランジスタＴ２４を含む。また、図１に示す増幅器２５は、トランジスタＴ２５，Ｔ２６、抵抗Ｒ１〜Ｒ３、キャパシタＣｃ１を含む。

トランジスタＴ２４，Ｔ２５のソース端子は配線Ｖｉに接続されている。トランジスタＴ２４のゲート端子とトランジスタＴ２５のゲート端子は互いに接続されている。また、トランジスタＴ２５のゲート端子は同トランジスタＴ２５のドレイン端子に接続されている。トランジスタＴ２５のドレイン端子は抵抗Ｒ１の第１端子に接続されている。抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、抵抗Ｒ２の第２端子は配線Ｖssに接続されている。トランジスタＴ２５には、ゲート端子電圧、つまりトランジスタＴ２５のドレイン端子電圧に応じた電流Ｉ１６が流れる。

そして、トランジスタＴ２５のゲート端子は、上記のトランジスタＴ２１のゲート端子とトランジスタＴ２３のゲート端子に接続されている。したがって、上記の制御電圧Ｖｂ１の電圧は、トランジスタＴ２５のゲート端子電圧である。

検出回路１９に含まれるトランジスタＴ２４，Ｔ２５の電気的特性は互いに等しく設定されている。充電回路１３に含まれるトランジスタＴ２３は、トランジスタＴ２４の１／２の電流を流すように設定されている。そして、トランジスタＴ２４，Ｔ２５の電気的特性は、差動回路１１に含まれるトランジスタＴ２１の電流Ｉ１１の１／２の電流を流すように設定されている。

トランジスタＴ２４のドレイン端子はトランジスタＴ１７のドレイン端子に接続されている。トランジスタＴ１７のソース端子は配線Ｖssに接続されている。トランジスタＴ２４とトランジスタＴ１７の間のノードＮ１３はキャパシタＣｃ１の第１端子に接続され、キャパシタＣｃ１の第２端子は配線Ｖssに接続されている。また、ノードＮ１３はトランジスタＴ２６のゲート端子に接続されている。トランジスタＴ２６のドレイン端子は配線Ｖｉに接続され、トランジスタＴ２６のソース端子は抵抗Ｒ３の第１端子に接続され、抵抗Ｒ３の第２端子は抵抗Ｒ１と抵抗Ｒ２の間のノードに接続されている。

キャパシタＣｃ１の第１端子は、トランジスタＴ２４のドレイン端子とトランジスタＴ１７のドレイン端子の間のノードＮ１３に接続され、キャパシタＣｃ１の第２端子は配線Ｖssに接続されている。したがって、キャパシタＣｃ１の第１端子には、トランジスタＴ２４に流れる電流Ｉ１５と、トランジスタＴ１７に流れる電流Ｉ１４の差に応じた電荷が蓄積される。トランジスタＴ２６のゲート端子電圧は、キャパシタＣｃ１に蓄積された電荷に応じた電圧となる。

トランジスタＴ２４とトランジスタＴ１７の間のノードＮ１３は、キャパシタＣｃ１の第１端子とトランジスタＴ２６ゲート端子に接続されている。したがって、ノードＮ１３は高インピーダンスとなり、トランジスタＴ２４に流れる電流Ｉ１５とトランジスタＴ１７に流れる電流Ｉ１４の差の電流は、高インピーダンスで出力される。

上記したように、トランジスタＴ１７に流れる電流Ｉ１４は、出力電圧Ｖｏと基準電圧Ｖｒ１の間の電位差に対応する。したがって、電流Ｉ１４の電圧値は、出力電圧Ｖｏ、つまりトランジスタＴ１のオンオフに応じて変化する。キャパシタＣｃ１は、変化する電流Ｉ１４によるノードＮ１３の電位を安定化する平滑用キャパシタとして働く。トランジスタＴ２６は、この平滑化されたノードＮ１３の電位に応じた電流を流す。したがって、検出回路１９は、キャパシタＣｃ１により平滑化した電圧に応じた制御電圧Ｖｄ１を生成する。

キャパシタＣｃ１の第１端子は、トランジスタＴ２４のドレイン端子とトランジスタＴ１７のドレイン端子の間のノードＮ１３に接続されている。トランジスタＴ２４は、差動回路１１のトランジスタＴ２１における電流Ｉ１１の１／２の電流Ｉ１５を流す。トランジスタＴ１７は、トランジスタＴ１３に流れる電流Ｉ１２と等しい電流Ｉ１４を流す。トランジスタＴ１３は差動対２２のトランジスタＴ１２に流れる電流と等しい電流Ｉ１２を流す。

トランジスタＴ１７のゲート端子は、トランジスタＴ１４のゲート端子に接続されている。そして、トランジスタＴ１７の電流特性は、トランジスタＴ１４の電流特性と等しい。従って、トランジスタＴ１７は、トランジスタＴ１４が流す電流、つまり充電回路１３のキャパシタＣｐ１に対する充電電流Ｉｐ１と等しい。

次に、図３にしたがって、上記のＤＣ−ＤＣコンバータ１０の作用を説明する。なお、図３は、各信号を判りやすくするため、各信号の波形を縦軸方向及び横軸方向に適宜拡大，縮小して示している。

図３に示すように、Ｈレベルのクロック信号に基づいてＨレベルの出力信号Ｓｃ１（制御信号Ｓｃ２）が生成される。トランジスタＴ１は、出力信号Ｓｃ１に基づくＨレベルの制御信号Ｓｃ２に応答してオフする。

充電回路１３において、Ｈレベルのクロック信号ＣＬＫに応答してスイッチＳｗ１がオンする。これにより、キャパシタＣｐ１の両端子が短絡され、ノードＮ１１の電位、すなわちランプ電圧Ｖｐ１は入力電圧Ｖｉレベルにリセットされる。

クロック信号ＣＬＫがＬレベルになると、そのＬレベルのクロック信号ＣＬＫに応答してスイッチＳｗ１がオフする。すると、充電電流Ｉｐ１に応じてノードＮ１１の電位、つまりランプ電圧Ｖｐ１が低下する。そして、ランプ電圧Ｖｐ１が基準電圧Ｖｃ１より低くなると、図１に示す比較器１４はＬレベルの出力信号Ｓａを出力し、インバータ回路１５はＨレベルの制御信号Ｓａｘを出力する。フリップフロップ回路１６は、そのＨレベルの制御信号Ｓａｘに応答してＬレベルの出力信号Ｓｃ１を出力する。したがって、トランジスタＴ１のゲート端子にＬレベルの制御信号Ｓｃ２が供給され、トランジスタＴ１がオンする。すると、入力電圧ＶｉがインダクタＬ１に供給され、インダクタＬ１に電磁エネルギーが蓄積される。

例えば、出力電流Ｉｏが減少する（負荷が軽くなる）と、それに応じて出力電圧Ｖｏが上昇する。出力電圧Ｖｏの上昇に応じて差動回路１１の出力電流Ｉ１２が減少する。カレントミラー回路１２は、差動回路１１の出力電流Ｉ１２と等しい充電電流Ｉｐ１を生成する。したがって、充電電流Ｉｐ１が減少し、ランプ電圧Ｖｐ１の変化する割合（ランプ電圧Ｖｐ１の傾き）が減少し、ランプ電圧Ｖｐ１が基準電圧Ｖｃ１より低くなるまでの時間が増加し、比較器１４の出力信号Ｓａの発生タイミングが遅れるため、制御信号Ｓｃ２がＬレベルとなる時間が短くなる。

検出回路１９のトランジスタＴ１７には、充電電流Ｉｐ１と等しい電流Ｉ１４が流れる。検出回路１９の電流源２４は、差動回路１１の電流源２１の電流Ｉ１１に応じた電流Ｉ１５（＝Ｉ１１／２）の電流を流す。検出回路１９は、電流Ｉ１４，Ｉ１５の差に応じて、両電流Ｉ１４，Ｉ１５を等しくするように制御電圧Ｖｂ１を生成する。この制御電圧Ｖｂ１により、差動回路１１の電流源２１は電流Ｉ１１を調整する。つまり、図３において、出力電流Ｉｏが減少すると、出力電圧Ｖｏが高くなり、差動回路１１の分流電流Ｉ１２が少なくなる。このため、トランジスタＴ１７に流れる電流Ｉ１４が減少し、ノードＮ１３の電位が上昇する。このため、抵抗Ｒ１，Ｒ２，Ｒ３の接続点の電位が上昇し、抵抗Ｒ１に印加される電圧が小さくなることにより、トランジスタＴ２５に流れる電流Ｉ１６が減少する。以上により、電流源２１における電流Ｉ１１は、負荷が高い場合よりも少なくなる。そして、電流Ｉ１１が充電電流Ｉｐ１の２倍になる（Ｉ１１＝２×Ｉｐ１＝Ｉ１２）と、差動回路１１がバランス状態となる。これにより、出力電圧Ｖｏは、基準電圧Ｖｒ１と等しく、または基準電圧Ｖｒ１とのずれが少なくなる。なお、図３では、基準電圧Ｖｒ１を判りやすくするため、出力電圧Ｖｏに対してずらして示している。

次に、図４にしたがって、比較例を説明する。なお、比較例において、図１に示すＤＣ−ＤＣコンバータ１０と同様の部材については同じ符号を用いてその説明を省略する。
このＤＣ−ＤＣコンバータ４０において、出力電圧Ｖｏは差動回路４１に供給される。差動回路４１は、定電流源５１と差動対２２を有している。定電流源５１は、差動対２２に対して一定の電流Ｉ２１を流すように設定されている。電流Ｉ２１は、所定の負荷に対して出力電流Ｉｏを供給するときに、出力電圧Ｖｏを基準電圧Ｖｒ１と等しくするように設定されている。

差動対２２は、トランジスタＴ１１のゲート端子に供給される基準電圧Ｖｒ１と、トランジスタＴ１２のゲート端子に供給される出力電圧Ｖｏの電圧差に応じて電流Ｉ２１を分流した電流Ｉ２２を出力する。

カレントミラー回路１２は、差動回路４１の出力電流Ｉ２２に応じた充電電流Ｉｐ１を生成する。
充電回路１３は、定電流源５２、キャパシタＣｐ１、スイッチＳｗ１を有している。定電流源５２は、差動回路１１の定電流源５１の電流Ｉ２１に応じた一定の電流Ｉ２３を流す。例えば、電流Ｉ２３は、電流Ｉ２１の１／４である。充電回路１３は、キャパシタＣｐ１とトランジスタＴ１４の間のノードＮ１１に、充電電流Ｉｐ１の電流値とキャパシタＣｐ１の容量値に基づく時定数に応じて変化するランプ電圧Ｖｐ１を生成する。比較器１４は、ランプ電圧Ｖｐ１を基準電圧Ｖｃ１と比較した結果に応じたレベルの出力信号Ｓａを出力する。この出力信号Ｓａとクロック信号ＣＬＫに基づいて、トランジスタＴ１に供給する制御信号Ｓｃ２が生成される。

図５に示すように、出力電流Ｉｏが減少する（負荷が軽くなる）と、それに応じて出力電圧Ｖｏが上昇する。出力電圧Ｖｏの上昇に応じて差動回路４１の出力電流Ｉ２２が減少する。カレントミラー回路１２は、差動回路４１の出力電流Ｉ２２と等しい充電電流Ｉｐ１を生成する。したがって、充電電流Ｉｐ１が減少し、ランプ電圧Ｖｐ１の変化する割合（ランプ電圧Ｖｐ１の傾き）が減少する。

差動対２２のトランジスタＴ１１，Ｔ１２は、ゲート端子における電圧とソース端子における電圧に応じた電流を流す。出力電圧Ｖｏと基準電圧Ｖｒ１が等しいとき、出力電流Ｉ２２は定電流源５１の電流Ｉ２１の１／２となる。ここで、定電流源５１の電流Ｉ２１が入力電圧Ｖｉの変動に対して理想的に追従できないための設定誤差や出力電流Ｉｏの変動による目標時定数の変化が生じると、充電電流Ｉｐ１の目標値すなわち出力電流Ｉ２２に、定電流源５１の電流Ｉ２１の１／２からずれを生じる。このずれは、帰還回路により、出力電圧Ｖｏと基準電圧Ｖｒ１の電圧差によって補償される。つまり、出力電圧Ｖｏが基準電圧Ｖｒ１に対してずれた電圧にて安定してしまう。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）検出回路１９は、差動回路１１の出力電流Ｉ１２に応じた電流Ｉ１４と、電流源２４の電流Ｉ１５を比較した結果に応じた制御電圧Ｖｂ１を生成する。差動回路の電流源２１は、制御電圧Ｖｂ１に応じた電流Ｉ１１を流す。差動回路１１は、電流源２１に流れる電流Ｉ１１を、出力電圧Ｖｏと基準電圧Ｖｒ１の差電圧とに応じて分流して出力電流Ｉ１２を生成する。つまり、差動回路１１の電流源２１に、この差動回路１１の状態に応じた制御電圧Ｖｂ１が帰還される。

カレントミラー回路１２は、差動回路１１の出力電流Ｉ１２に応じた充電電流Ｉｐ１を生成する。充電回路１３は、キャパシタＣｐ１を充電電流Ｉｐ１により充電する。キャパシタＣｐ１の充電により、出力電流Ｉ１２に応じた割合（時定数）で変化するランプ電圧Ｖｐ１が生成される。そして、このランプ電圧Ｖｐ１と基準電圧Ｖｃ１の比較結果によりトランジスタＴ１が制御される。

差動回路１１は、電流源２１の電流Ｉ１２を、差動対２２のトランジスタＴ１１，Ｔ１２により分流して出力電流Ｉ１２を生成する。出力電圧Ｖｏと基準電圧Ｖｒ１が等しいとき、この分流比が１／２となる。検出回路１９のトランジスタＴ１７は、出力電流Ｉ１２と等しい電流Ｉ１４を流す。このとき、電流源２４から流れる電流Ｉ１５は、差動回路１１の電流源２１の電流Ｉ１１の１／２に設定されている。そして、電流源２４の電流Ｉ１５が電流Ｉ１４と等しくなるようにノードＮ１３の電圧が変動し、その結果、検出回路１９からの制御電圧Ｖｂ１が変化する。この制御電圧Ｖｂ１の変化により、差動回路１１の出力電流Ｉ１２と電流源２４の電流Ｉ１５とが等しくなる。したがって、差動回路１１の出力電流Ｉ１２が差動回路１１の電流源２１の電流Ｉ１１の１／２となり、出力電圧Ｖｏと基準電圧Ｖｒ１を一致させる、または出力電圧Ｖｏと基準電圧Ｖｒ１の差を抑制することができる。

尚、上記実施形態は、以下の態様で実施してもよい。
・図６に示すように、検出回路１９ａは、トランジスタＴ２４，Ｔ１７，Ｔ３１，Ｔ３２、キャパシタＣｃ１、抵抗Ｒ１〜Ｒ３を有している。

トランジスタＴ３１は例えばＰチャネルＭＯＳトランジスタであり、トランジスタＴ３２はＮチャネルＭＯＳトランジスタである。トランジスタＴ３１のソース端子は配線Ｖｉに接続され、トランジスタＴ３１のドレイン端子はトランジスタＴ２４のソース端子に接続されている。トランジスタＴ３１のゲート端子には、トランジスタＴ２４と同様に、制御電圧Ｖｂ１が供給される。トランジスタＴ２４のドレイン端子はトランジスタＴ１７のドレインに接続されている。トランジスタＴ１７のソース端子はトランジスタＴ３２のドレイン端子に接続され、トランジスタＴ３２のソース端子は配線Ｖssに接続されている。トランジスタＴ３２のゲート端子は、トランジスタＴ１７と同様に、トランジスタＴ１３のゲート端子に接続されている。ノードＮ１３には抵抗Ｒ３の第１端子が接続され、抵抗Ｒ３の第２端子はキャパシタＣｃ１の第１端子と、抵抗Ｒ１と抵抗Ｒ２の間のノードに接続されている。抵抗Ｒ３とキャパシタＣｃ１は、ノードＮ１３の電位に対するフィルタ（ＬＰＦ）として働く。

したがって、検出回路１９ａは、ノードＮ１３と配線Ｖｉの間に、直列接続された２つのトランジスタＴ２４，Ｔ３１を含む。また、検出回路１９ａは、ノードＮ１３と配線Ｖssの間に、直列接続された２つのトランジスタＴ１７，Ｔ３２を含む。このように接続されたトランジスタＴ２４，Ｔ３１，Ｔ１７，Ｔ３２は、出力電流利得（ｇｍ）を下げ、目標帯域幅とするためのキャパシタＣｃ１の容量値を低減する。なお、直列接続された３段以上のトランジスタを接続するようにしてもよい。

・図７に示すように、検出回路１９ｂは、トランジスタＴ１７，Ｔ２４，Ｔ２５、抵抗Ｒ１〜Ｒ３，Ｒ１１，Ｒ１２、キャパシタＣｃ１を有している。
ノードＮ１３には抵抗Ｒ３の第１端子が接続され、抵抗Ｒ３の第２端子はキャパシタＣｃ１の第１端子と、抵抗Ｒ１と抵抗Ｒ２の間のノードに接続されている。抵抗Ｒ３とキャパシタＣｃ１は、ノードＮ１３の電位に対するフィルタ（ＬＰＦ）として働く。

抵抗Ｒ１１の第１端子は配線Ｖｉに接続され、抵抗Ｒ１１の第２端子はトランジスタＴ２４のソース端子に接続されている。トランジスタＴ２４のドレイン端子はトランジスタＴ１７のドレイン端子に接続されている。トランジスタＴ１７のソース端子は抵抗Ｒ１２の第１端子に接続され、抵抗Ｒ１２の第２端子は配線Ｖssに接続されている。抵抗Ｒ１１，Ｒ１２は、図６に示すトランジスタＴ３１，Ｔ３２と同様に、出力電流利得（ｇｍ）を下げ、目標帯域幅とするためのキャパシタＣｃ１の容量値を低減する。抵抗Ｒ１１，Ｒ１２の占有面積は、図６に示すトランジスタＴ３１，Ｔ３２の占有面積と比べ少ないことがある。このため、この検出回路１９ｂは、図６に示す検出回路１９ａと比べ、回路の形成に必要な面積の増大を抑制することが可能となる。

（第二実施形態）
以下、第二実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

図８に示すように、ＤＣ−ＤＣコンバータ６０は、入力電圧Ｖｉ（同図左端）に基づいて出力電圧Ｖｏ（同図右端）を生成する。
出力電圧Ｖｏは、差動回路６１に供給される。

差動回路６１は、電流源７１と差動対２２を有している。電流源７１の第１端子は配線Ｖｉに接続され、電流源７１の第２端子は差動対２２に接続されている。差動対２２は、一対のトランジスタＴ１１，Ｔ１２を有している。トランジスタＴ１１，Ｔ１２のソース端子は互いに接続され、その接続点は電流源７１の第２端子に接続されている。トランジスタＴ１１のドレイン端子は配線Ｖssに接続されている。トランジスタＴ１１のゲート端子は電圧源Ｅ１の第１端子（プラス端子）に接続され、電圧源Ｅ１の第２端子（マイナス端子）は配線Ｖssに接続されている。電圧源Ｅ１は、所定の基準電圧Ｖｒ１を生成する。トランジスタＴ１２のドレイン端子はカレントミラー回路１２に接続されている。トランジスタＴ１２のゲート端子には出力電圧Ｖｏが供給される。

差動回路６１のトランジスタＴ１１，Ｔ１２は、電流源７１に流れる電流Ｉ１１を、それぞれのゲート端子に加わる基準電圧Ｖｒ１と出力電圧Ｖｏの電圧差に応じて分流する。出力電圧Ｖｏが基準電圧Ｖｒ１と等しいバランス状態のとき、トランジスタＴ１１が流す電流とトランジスタＴ１２が流す電流は、互いに等しい。出力電圧Ｖｏが基準電圧Ｖｒ１より高くなる、トランジスタＴ１２が流す分流電流Ｉ１２は減少する。出力電圧Ｖｏが基準電圧Ｖｒ１より低くなると、トランジスタＴ１２が流す分流電流Ｉ１２は増加する。したがって、差動回路６１は、出力電圧Ｖｏと基準電圧Ｖｒ１の差電圧に応じた分流電流Ｉ１２を生成する。

カレントミラー回路１２は、トランジスタＴ１３，Ｔ１４を有している。トランジスタＴ１３のソース端子は配線Ｖssに接続され、トランジスタＴ１３のドレイン端子は差動対２２のトランジスタＴ１２のドレイン端子に接続されている。そして、トランジスタＴ１３のゲート端子はトランジスタＴ１３のドレイン端子に接続されている。また、トランジスタＴ１３のゲート端子はトランジスタＴ１４のゲート端子に接続されている。トランジスタＴ１４のソース端子は配線Ｖssに接続され、トランジスタＴ１４のドレイン端子は充電回路６２に接続されている。トランジスタＴ１４は、出力電圧Ｖｏと基準電圧Ｖｒ１との電圧差に応じた電流値を持つ充電電流Ｉｐ１を生成する。

充電回路６２は、キャパシタＣｐ１、スイッチＳｗ１、電流源７２を有している。キャパシタＣｐ１とスイッチＳｗ１と上記カレントミラー回路１２は、出力電圧Ｖｏと基準電圧Ｖｒ１との差電圧に基づく時定数に応じて電圧値が変化するランプ電圧Ｖｐ１を生成する信号生成回路に含まれる。

キャパシタＣｐ１の第１端子は配線Ｖｉに接続され、キャパシタＣｐ１の第２端子は上記トランジスタＴ１４のドレイン端子に接続されている。スイッチＳｗ１の第１端子はキャパシタＣｐ１の第１端子に接続され、スイッチＳｗ１の第２端子はキャパシタＣｐ１の第２端子に接続されている。すなわち、キャパシタＣｐ１とスイッチＳｗ１は互いに並列に接続されている。これらキャパシタＣｐ１及びスイッチＳｗ１とカレントミラー回路１２（トランジスタＴ１４）の間のノードＮ１１は比較器１４の非反転入力端子に接続されている。スイッチＳｗ１は、制御信号ＳＫ１に応答してオンオフ制御される。

電流源７２の第１端子は配線Ｖｉに接続され、電流源７２の第２端子はキャパシタＣｐ１の第２端子に接続されている。すなわち、電流源７２の第２端子はノードＮ１１に接続されている。電流源７２は、所定の電流Ｉ１３をノードＮ１１に対して供給する。電流源７２に流れる電流Ｉ１３は、差動回路６１の電流源７１における電流Ｉ１１に応じて設定されている。例えば、電流Ｉ１３は、電流Ｉ１１の１／４に設定される。

比較器１４の非反転入力端子にはランプ電圧Ｖｐ１が供給されている。比較器１４の反転入力端子は電圧源Ｅ１１の第２端子（マイナス端子）に接続され、電圧源Ｅ１１の第１端子（プラス端子）は配線Ｖｉに接続されている。電圧源Ｅ１１には制御電圧Ｖｂ２が供給される。電圧源Ｅ１１は、制御電圧Ｖｂ２に応じた基準電圧Ｖｃ２を生成する。基準電圧Ｖｃ２は第２の基準電圧の一例である。

比較器１４は、ランプ電圧Ｖｐ１を基準電圧Ｖｃ２と比較した結果に応じた出力信号Ｓａを生成する。例えば、比較器１４は、非反転入力端子に供給されるランプ電圧Ｖｐ１が基準電圧Ｖｃ２よりも高いときにＨレベルの出力信号Ｓａを生成する。また、比較器１４は、ランプ電圧Ｖｐ１が基準電圧Ｖｃ２よりも低いときにＬレベルの出力信号Ｓａを生成する。この出力信号Ｓａはインバータ回路１５に供給される。

インバータ回路１５は、トランジスタＴ１５，Ｔ１６を有している。トランジスタＴ１５，Ｔ１６のゲート端子に出力信号Ｓａが供給される。トランジスタＴ１５のソース端子は配線Ｖｉに接続され、トランジスタＴ１５のドレイン端子はトランジスタＴ１６のドレイン端子に接続され、トランジスタＴ１６のソース端子は配線Ｖssに接続されている。トランジスタＴ１５のドレイン端子とトランジスタＴ１６のドレイン端子の間のノードはフリップフロップ回路１６に接続されている。インバータ回路１５は、比較器１４の出力信号Ｓａのレベルを論理反転したレベルの制御信号Ｓａｘを出力する。

フリップフロップ回路１６は、例えばＲＳ−フリップフロップ回路である。上記インバータ回路１５からの制御信号Ｓａｘは、フリップフロップ回路１６のセット端子Ｓに供給される。フリップフロップ回路１６のリセット端子Ｒにはクロック信号ＣＬＫが供給される。フリップフロップ回路１６の反転出力端子ＸＱはオア回路１７に接続されている。

フリップフロップ回路１６は、Ｈレベルのクロック信号ＣＬＫに応答して反転出力端子ＸＱからＨレベルの出力信号Ｓｃ１を出力する。また、フリップフロップ回路１６は、Ｈレベルの制御信号Ｓａｘに応答してＬレベルの出力信号Ｓｃ１を出力する。出力信号Ｓｃ１はオア回路１７に供給される。

オア回路１７の出力端子はトランジスタＴ１の制御端子（ゲート端子）に接続されている。オア回路１７は、クロック信号ＣＬＫと出力信号Ｓｃ１を互いに論理演算（論理和演算）した結果に応じたレベルの制御信号Ｓｃ２を出力する。オア回路１７は、クロック信号ＣＬＫがＨレベルである期間、トランジスタＴ１をオフするように制御信号Ｓｃ２を生成するためのものであり、オア回路１７を省略することも可能である。オア回路１７を省略した場合、フリップフロップ回路１６の出力信号Ｓｃ１がトランジスタＴ１のゲート端子に供給される。

制御信号生成回路１８には、比較器１４の出力信号Ｓａとクロック信号ＣＬＫが供給される。制御信号生成回路１８は、出力信号Ｓａとクロック信号ＣＬＫに基づいて、上記の充電回路６２に含まれるスイッチＳｗ１を制御するための制御信号ＳＫ１を生成する。制御信号生成回路１８は、Ｌレベルの出力信号Ｓａに応答してＨレベルの制御信号ＳＫ１を出力する。そして、制御信号生成回路１８は、クロック信号ＣＬＫの立ち下がりエッジのタイミング、つまりクロック信号ＣＬＫがＨレベルからＬレベルへと変化するときに、Ｌレベルの制御信号ＳＫ１を出力する。

このＤＣ−ＤＣコンバータ６０は、検出回路６３を有している。
検出回路６３は、トランジスタＴ１７、電流源７３、増幅器７４を有している。電流源７３の第１端子は配線Ｖｉに接続され、電流源７３の第２端子はトランジスタＴ１７のドレイン端子に接続されている。トランジスタＴ１７のソース端子は配線Ｖssに接続されている。トランジスタＴ１７のゲート端子は上記のカレントミラー回路１２に含まれるトランジスタＴ１３のゲート端子に接続されている。電流源７３とトランジスタＴ１７の間のノードＮ１３は増幅器７４の入力端子に接続されている。

電流源７３に流れる電流Ｉ１５は、差動回路６１の電流源７１における電流Ｉ１１に応じて設定されている。例えば、電流Ｉ１５は、電流Ｉ１１の１／２に設定される。トランジスタＴ１７の電気的特性は、カレントミラー回路１２に含まれるトランジスタＴ１３に流れる電流Ｉ１２と等しい電流量の電流Ｉ１４を流すように設定されている。したがって、ノードＮ１３における電位は、電流源７３に流れる電流Ｉ１５と、トランジスタＴ１７に流れる電流Ｉ１４に応じた電位となる。

増幅器７４はノードＮ１３の電位に応じた電位の制御電圧Ｖｂ２を出力する。例えば、増幅器７４の利得は「１」に設定され、増幅器７４はノードＮ１３の電位と等しい電位の制御電圧Ｖｂ２を出力する。したがって、検出回路６３は、差動回路６１の状態を検出した結果に応じた制御電圧Ｖｂ２を生成する。

制御電圧Ｖｂ２は、電圧源Ｅ１１に供給される。電圧源Ｅ１１は、制御電圧に応じた値の基準電圧Ｖｃ２を生成する。制御電圧Ｖｂ２は、差動回路６１の状態に対応する。したがって、電圧源Ｅ１１は、差動回路６１の状態に応じた値の基準電圧Ｖｃ２を生成する。

図９に示すように、差動回路６１の電流源７１はトランジスタＴ２１を含む。トランジスタＴ２１のソース端子は配線Ｖｉに接続され、トランジスタＴ２１のドレイン端子は差動対２２のトランジスタＴ１１，Ｔ１２に接続されている。トランジスタＴ２１のゲート端子は電流生成回路６４に接続されている。

電流生成回路６４は、トランジスタＴ４１と定電流源７５を有している。トランジスタＴ４１は例えばＰチャネルＭＯＳトランジスタである。トランジスタＴ４１のソース端子は配線Ｖｉに接続され、トランジスタＴ４１のドレイン端子は同トランジスタＴ４１のゲート端子と、定電流源７５の第１端子に接続されている。定電流源７５の第２端子は配線Ｖssに接続されている。トランジスタＴ４１のゲート端子は、差動回路６１に含まれるトランジスタＴ２１のゲート端子に接続されている。

トランジスタＴ２１は、トランジスタＴ４１のドレイン端子における電位に応じた電流を流す。トランジスタＴ４１には、定電流源７５による一定の電流が流れる。したがって、トランジスタＴ２１は、電流源７１における電流に応じた電流Ｉ１１を流す。

差動回路６１の差動対２２に含まれるトランジスタＴ１１のゲート端子は、電圧源Ｅ１ａに接続されている。電圧源Ｅ１ａは、例えばバンドギャップリファレンス回路（ＢＧＲ（bandgap reference）回路）であり、基準電圧Ｖｒａを生成する。この基準電圧Ｖｒａの電圧値は、一般的に負荷に必要な出力電圧Ｖｏの電圧値（目標電圧）より低い。したがって、図９に示す回路例では、分圧回路６５を含む。分圧回路６５は、抵抗Ｒｄ１，Ｒｄ２を有している。抵抗Ｒｄ１の第１端子に出力電圧Ｖｏが供給され、抵抗Ｒｄ１の第２端子は抵抗Ｒｄ２の第１端子に接続され、抵抗Ｒｄ２の第２端子は配線Ｖssに接続されている。分圧回路６５は、抵抗Ｒｄ１と抵抗Ｒｄ２の抵抗比により出力電圧Ｖｏに比例した帰還電圧Ｖｆｂを生成する。抵抗Ｒｄ１，Ｒｄ２の抵抗値は、出力電圧Ｖｏの目標電圧と基準電圧Ｖｒａに応じて設定されている。例えば、抵抗Ｒｄ１，Ｒｄ２の抵抗値は、出力電圧Ｖｏが目標電圧と等しいとき、生成する帰還電圧Ｖｆｂを基準電圧Ｖｒａと等しくするように設定される。この帰還電圧Ｖｆｂは、差動回路６１の差動対２２に含まれるトランジスタＴ１２のゲート端子に供給される。なお、分圧回路６５の抵抗Ｒｄ１に対して並列にキャパシタを接続してもよい。

充電回路６２の電流源７２はトランジスタＴ２３を含む。トランジスタＴ２３のソース端子は配線Ｖｉに接続され、トランジスタＴ２３のドレイン端子はノードＮ１１に接続されている。トランジスタＴ２３のゲート端子は電流生成回路６４に接続されている。したがって、トランジスタＴ２３に、電流生成回路６４の定電流源７５に流れる電流に応じた電流Ｉ１３が流れる。

電圧源Ｅ１１は、トランジスタＴ４２〜Ｔ４４と抵抗Ｒ２１，Ｒ２２を有している。トランジスタＴ４２，Ｔ４３は例えばＰチャネルＭＯＳトランジスタであり、トランジスタＴ４４は例えばＮチャネルＭＯＳトランジスタである。トランジスタＴ４２のソース端子は配線Ｖｉに接続されている。トランジスタＴ４２のゲート端子は電流生成回路６４のトランジスタＴ４１のゲート端子に接続されている。トランジスタＴ４２のドレイン端子はトランジスタＴ４３のソース端子に接続されている。トランジスタＴ４３のドレイン端子は配線Ｖssに接続され、トランジスタＴ４３のゲート端子には基準電圧Ｖｒａが供給される。トランジスタＴ４２とトランジスタＴ４３の間のノードはトランジスタＴ４４のゲート端子に接続されている。トランジスタＴ４４のソース端子は抵抗Ｒ２２の第１端子に接続され、抵抗Ｒ２２の第２端子は配線Ｖssに接続されている。トランジスタＴ４４のドレイン端子は抵抗Ｒ２１の第２端子に接続され、抵抗Ｒ２１の第１端子は配線Ｖｉに接続されている。

この電圧源Ｅ１１において、配線Ｖｉと、抵抗Ｒ２１とトランジスタＴ４４の間のノードＮ２１の間に基準電圧Ｖｃ２を生成する。トランジスタＴ４３，Ｔ４４はバッファ回路に含まれ、抵抗Ｒ２１，Ｒ２２の抵抗値と基準電圧Ｖｒａに応じて、基準電圧Ｖｃ２の上限値を設定する。基準電圧Ｖｃ２の上限値は、［Ｖｃ２：Ｖｒａ＝Ｒ２１：Ｒ２２］となるように設定される。

検出回路６３は、トランジスタＴ１７，Ｔ４５〜Ｔ４７、キャパシタＣｃ２、抵抗Ｒ２３を有している。トランジスタＴ４５〜Ｔ４７は例えばＰチャネルＭＯＳトランジスタである。図８に示す電流源７３はトランジスタＴ４５を含む。

トランジスタＴ４５のソース端子は配線Ｖｉに接続されている。トランジスタＴ４５のゲート端子は電流生成回路６４のトランジスタＴ４１のゲート端子に接続されている。トランジスタＴ４５のドレイン端子はトランジスタＴ１７のドレイン端子に接続されている。トランジスタＴ４５とトランジスタＴ１７の間のノードＮ１３はトランジスタＴ４７のゲート端子に接続されている。トランジスタＴ４７のドレイン端子は配線Ｖssに接続され、トランジスタＴ４７のソース端子はトランジスタＴ４６のドレイン端子と抵抗Ｒ２３の第１端子に接続されている。トランジスタＴ４６のソース端子は配線Ｖｉに接続され、トランジスタＴ４６のゲート端子は電流生成回路６４のトランジスタＴ４１のゲート端子に接続されている。したがって、トランジスタＴ４６は電流源として働く。抵抗Ｒ２３の第２端子はノードＮ２１に接続されている。キャパシタＣｃ２の第１端子は配線Ｖｉに接続され、キャパシタＣｃ２の第２端子はノードＮ２１に接続されている。

トランジスタＴ４５は、そのゲート端子電圧により、差動回路６１の電流源７１であるトランジスタＴ２１に流れる電流Ｉ１１の１／２の電流Ｉ１５を流す。トランジスタＴ１７は、そのゲート端子電圧により、差動回路６１に含まれる差動対２２のトランジスタＴ１２流れる電流Ｉ１２と等しい電流Ｉ１４を流す。したがって、トランジスタＴ４５とトランジスタＴ１７の間のノードＮ１３は、電流Ｉ１１と電流Ｉ１２に応じた電位となる。そして、ノードＮ１３の電位は差動回路６１の状態に応じて変化する。このトランジスタＴ４７は、ソースホロワ回路として働き、ソース電の電圧にノードＮ１３の電圧を反映させる。これに応じて、電圧源Ｅ１１のノードＮ２１の電位、即ち基準電圧Ｖｃ２の値が変更される。キャパシタＣｃ２は、ノードＮ２１の電位を平滑化する平滑用キャパシタとして働く。

次に、上記のＤＣ−ＤＣコンバータ６０の作用を説明する。
図１０に示すように、出力電流Ｉｏが減少する（負荷が軽くなる）と、それに応じて出力電圧Ｖｏが上昇する。出力電圧Ｖｏの上昇に応じて差動回路６１の出力電流Ｉ１２が減少する。カレントミラー回路１２は、差動回路６１の出力電流Ｉ１２と等しい充電電流Ｉｐ１を生成する。したがって、充電電流Ｉｐ１が減少し、ランプ電圧Ｖｐ１の変化する割合（ランプ電圧Ｖｐ１の傾き）が減少する。

検出回路６３のトランジスタＴ１７には、充電電流Ｉｐ１と等しい電流Ｉ１４が流れる。検出回路６３の電流源として働くトランジスタＴ４５は、差動回路６１の電流源７１の電流Ｉ１１に応じた電流Ｉ１５（＝Ｉ１１／２）の電流を流す。この電流Ｉ１５に対して、充電電流Ｉｐ１が減少したときには、トランジスタＴ１７に流れる電流Ｉ１４が少なくなる。電流Ｉ１４，Ｉ１５の差によってノードＮ１３の電位が低下し、トランジスタＴ４７及び抵抗Ｒ２３を介して、基準電圧Ｖｃ２を低くする。これにより、比較器１４に入力されるランプ電圧Ｖｐ１の検出レベルが低下する。ランプ電圧Ｖｐ１の振幅が大きくなることで、トランジスタＴ１に対する信号Ｓｃ２のデューティが小さくなるように調整される。また、前記の通り減少する充電電流Ｉｐ１により、信号Ｓｃ２のデューティが小さくなる。以上の２つの信号により、トランジスタＴ１のオン時間が短くなるため、出力電圧Ｖｏが低下する。ここで、検出回路側は利得が高く、前述した通り、電流Ｉ１４と電流Ｉ１５の差がある限り基準電圧Ｖｃ２を変化させるため、電流Ｉ１４と電流Ｉ１５が互いに等しくなるまで基準電圧Ｖｃ２が変化する。その結果、電流Ｉ１５と電流Ｉ１４が互いに等しくなり、電流Ｉ１４と等しい充電電流Ｉｐ１についても電流Ｉ１１の１／２（Ｉｐ１＝Ｉ１１／２＝Ｉ１２＝Ｉ１５）となり、差動回路６１がバランス状態となる。これにより、出力電圧Ｖｏは、基準電圧Ｖｒ１と等しく、または基準電圧Ｖｒ１とのずれが少なくなる。なお、図１０では、図３と同様に、基準電圧Ｖｒ１を判りやすくするため、出力電圧Ｖｏに対してずらして示している。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）検出回路６３は、差動回路６１の状態を検出した結果に応じた制御電圧Ｖｂ２を生成する。制御電圧Ｖｂ２は、電圧源Ｅ１１に供給される。電圧源Ｅ１１は、制御電圧Ｖｂ２に応じた基準電圧Ｖｃ２を生成する。差動回路６１は、電流源７１に流れる電流Ｉ１１に基づいて、出力電圧Ｖｏと基準電圧Ｖｒ１の差電圧とに応じた量の分流電流Ｉ１２を生成する。

カレントミラー回路１２は、差動回路６１の出力電流Ｉ１２に応じた充電電流Ｉｐ１を生成する。充電回路６２は、キャパシタＣｐ１を充電電流Ｉｐ１により充電する。キャパシタＣｐ１の充電により、出力電流Ｉ１２に応じた割合（時定数）で変化するランプ電圧Ｖｐ１が生成される。そして、このランプ電圧Ｖｐ１と、電圧源Ｅ１１により生成された基準電圧Ｖｃ２の比較結果によりトランジスタＴ１が制御される。

基準電圧Ｖｃ２が変化すると、それに応じてトランジスタＴ１のオン時間とオフ時間が変更される。トランジスタＴ１のオン時間とオフ時間は、出力電圧Ｖｏに影響する。出力電圧Ｖｏが変化すると、差動回路６１における状態が変化する。これにより、差動回路６１をバランス状態とすることができ、出力電圧Ｖｏを基準電圧と一致させる、または出力電圧Ｖｏと基準電圧Ｖｒ１の差を抑制することができる。

（第三実施形態）
以下、第三実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

図１１に示すように、ＤＣ−ＤＣコンバータ１００は、入力電圧Ｖｉ（同図左端）に基づいて出力電圧Ｖｏ（同図右端）を生成する。
出力電圧Ｖｏは、差動回路１１に含まれる差動対２２のトランジスタＴ１２のゲート端子に供給される。トランジスタＴ１２のドレイン端子はカレントミラー回路１０２に接続されている。

カレントミラー回路１０２は、トランジスタＴ１３，Ｔ１４ａ，Ｔ１４ｂを有している。トランジスタＴ１３，Ｔ１４ａ，Ｔ１４ｂはたとえばＮチャネルＭＯＳトランジスタである。トランジスタＴ１３のソース端子は配線Ｖssに接続され、トランジスタＴ１３のドレイン端子は差動対２２のトランジスタＴ１２のドレイン端子に接続されている。そして、トランジスタＴ１３のゲート端子はトランジスタＴ１３のドレイン端子に接続されている。また、トランジスタＴ１３のゲート端子は、トランジスタＴ１４ａのゲート端子と、トランジスタＴ１４ｂのゲート端子に接続されている。

トランジスタＴ１４ａのソース端子は配線Ｖssに接続され、トランジスタＴ１４ａのドレイン端子は充電回路１０３に接続されている。トランジスタＴ１４ａの電気的特性は、トランジスタＴ１３の電気的特性と等しく設定されている。したがって、トランジスタＴ１４ａは、トランジスタＴ１３に流れる分流電流Ｉ１２と等しい充電電流Ｉｐ１を充電回路１０３から配線Ｖssに向かって流す。すなわち、トランジスタＴ１４ａは、出力電圧Ｖｏと基準電圧Ｖｒ１との電圧差に応じた電流値を持つ充電電流Ｉｐ１を生成する。

トランジスタＴ１４ｂのソース端子は配線Ｖssに接続され、トランジスタＴ１４ｂのドレイン端子は充電回路１０３に接続されている。トランジスタＴ１４ｂの電気的特性は、トランジスタＴ１３の電気的特性と等しく設定されている。したがって、トランジスタＴ１４ｂは、トランジスタＴ１３に流れる分流電流Ｉ１２と等しい充電電流Ｉｐ２を充電回路１０３から配線Ｖssに向かって流す。すなわち、トランジスタＴ１４ｂは、出力電圧Ｖｏと基準電圧Ｖｒ１との電圧差に応じた電流値を持つ充電電流Ｉｐ２を生成する。

充電回路１０３は、信号生成回路１０４ａ，１０４ｂを有している。
信号生成回路１０４ａは、キャパシタＣｐ１、スイッチＳｗ１を含む。
キャパシタＣｐ１の第１端子は配線Ｖｉに接続され、キャパシタＣｐ１の第２端子はトランジスタＴ１４ａのドレイン端子に接続されている。スイッチＳｗ１の第１端子は配線Ｖｉに接続され、スイッチＳｗ１の第２端子はトランジスタＴ１４ａのドレイン端子に接続されている。すなわち、キャパシタＣｐ１とスイッチＳｗ１は互いに並列に接続されている。スイッチＳｗ１の制御端子には、切替制御回路１０５から制御信号ＳＫ１が供給される。スイッチＳｗ１は制御信号ＳＫ１に応答してオンオフする。スイッチＳｗ１は、例えばＬレベル（低電位電圧Ｖssレベル）の制御信号ＳＫ１に応答してオフする。Ｈレベル（入力電圧Ｖｉレベル）の制御信号ＳＫ１に応答してオンする。スイッチＳｗ１がオフしている期間、トランジスタＴ１４ａが流す充電電流Ｉｐ１によってキャパシタＣｐ１が充電される。このため、スイッチＳｗ１がオフしている期間では、キャパシタＣｐ１の容量値と充電電流Ｉｐ１の電流値で傾きが決まるランプ電圧Ｖｐ１の電圧値は徐徐に低下する。スイッチＳｗ１がオンすると、キャパシタＣｐ１の両端子間が短絡され、キャパシタＣｐ１に蓄積された電荷が放電され、ランプ電圧Ｖｐ１の電圧値が入力電圧Ｖｉレベルに初期化（リセット）される。この信号生成回路１０４ａは、出力電圧Ｖｏと基準電圧Ｖｒ１の差電圧とキャパシタＣｐ１の容量値に基づく時定数に応じて電圧値が変化するランプ電圧Ｖｐ１を生成する。

信号生成回路１０４ｂは、キャパシタＣｐ２、スイッチＳｗ１を含む。
キャパシタＣｐ２の第１端子は配線Ｖｉに接続され、キャパシタＣｐ２の第２端子はトランジスタＴ１４ｂのドレイン端子に接続されている。スイッチＳｗ２の第１端子は配線Ｖｉに接続され、スイッチＳｗ２の第２端子はトランジスタＴ１４ｂのドレイン端子に接続されている。すなわち、キャパシタＣｐ２とスイッチＳｗ２は互いに並列に接続されている。スイッチＳｗ２の制御端子には、切替制御回路１０５から制御信号ＳＫ２が供給される。スイッチＳｗ２は制御信号ＳＫ２に応答してオンオフする。スイッチＳｗ２は、例えばＬレベル（低電位電圧Ｖssレベル）の制御信号ＳＫ２に応答してオフする。Ｈレベル（入力電圧Ｖｉレベル）の制御信号ＳＫ２に応答してオンする。スイッチＳｗ２がオフしている期間、トランジスタＴ１４ｂが流す充電電流Ｉｐ２によってキャパシタＣｐ２が充電される。このため、スイッチＳｗ２がオフしている期間では、キャパシタＣｐ２の容量値と充電電流Ｉｐ２の電流値で傾きが決まるランプ電圧Ｖｐ１の電圧値は徐徐に低下する。スイッチＳｗ２がオンすると、キャパシタＣｐ２の両端子間が短絡され、キャパシタＣｐ２に蓄積された電荷が放電され、ランプ電圧Ｖｐ２の電圧値が入力電圧Ｖｉレベルに初期化（リセット）される。この信号生成回路１０４ｂは、出力電圧Ｖｏと基準電圧Ｖｒ１の差電圧とキャパシタＣｐ２の容量値に基づく時定数に応じて電圧値が変化するランプ電圧Ｖｐ２を生成する。

キャパシタＣｐ１とトランジスタＴ１４ａの間のノードＮ３１はスイッチ回路ＳＷＧに接続されている。同様に、キャパシタＣｐ２とトランジスタＴ１４ｂの間のノードＮ３２はスイッチ回路ＳＷＧに接続されている。スイッチ回路ＳＷＧは、ノードＮ３１に接続された第１端子と、ノードＮ３２に接続された第２端子と、比較器１４の非反転入力端子に接続された共通端子を有している。スイッチ回路ＳＷＧは、切替制御回路１０５から供給される制御信号ＳＫＧに応じて、共通端子を第１端子又は第２端子に接続する。スイッチ回路ＳＷＧは、例えばＨレベルの制御信号ＳＫＧに応答して共通端子を第１端子に接続する。比較器１４の非反転入力端子は、スイッチ回路ＳＷＧを介してノードＮ３１に接続される。したがって、比較器１４の非反転入力端子にランプ電圧Ｖｐ１が供給される。また、スイッチ回路ＳＷＧは、例えばＬレベルの制御信号ＳＫＧに応答して共通端子を第２端子に接続する。比較器１４の非反転入力端子は、スイッチ回路ＳＷＧを介してノードＮ３２に接続される。したがって、比較器１４の非反転入力端子にランプ電圧Ｖｐ２が供給される。例えば、スイッチ回路ＳＷＧは、共通端子の接続先を切り替える際に、ブレイク・ビフォー・メイク動作を行う。これにより、ノードＮ３１とノードＮ３２の間の短絡を防止し、ランプ電圧Ｖｐ１，Ｖｐ２の電圧値の変化を抑制する。スイッチ回路ＳＷＧと切替制御回路１０５は選択回路の一例である。

切替制御回路１０５は、分周器１０６とパルス生成回路１０７を有している。
分周器１０６は、クロック信号ＣＬＫを所定の分周比（例えば、２分周）で分周した周期の制御信号ＳＫＧを生成する。すなわち、分周器１０６は、クロック信号ＣＬＫの立ち上がりエッジのタイミングで、レベルをＨレベルとＬレベルに交互に変更した制御信号ＳＫＧを生成する。

パルス生成回路１０７には、クロック信号ＣＬＫと制御信号ＳＫＧが供給される。パルス生成回路１０７は、クロック信号ＣＬＫと制御信号ＳＫＧとに基づいて、制御信号ＳＫ１，ＳＫ２を生成する。例えば、パルス生成回路１０７は、Ｈレベルのクロック信号ＣＬＫとＨレベルの制御信号ＳＫＧに基づいて、Ｈレベルの制御信号ＳＫ２を生成する。また、パルス生成回路１０７は、Ｈレベルのクロック信号ＣＬＫとＬレベルの制御信号ＳＫＧに基づいて、Ｈレベルの制御信号ＳＫ１を生成する。

次に、上記のＤＣ−ＤＣコンバータ１００の作用を説明する。
なお、ここでは、充電回路１０３と切替制御回路１０５に係る作用について説明する。
図１２に示す領域（１）は、デューティが５０％の動作波形を表す。この状態で差動回路１１はバランス状態にある。

Ｈレベルのクロック信号ＣＬＫに基づいてフリップフロップ回路１６はリセットされ、トランジスタＴ１のゲート端子にはＨレベルの出力信号Ｓｃ１が供給される。トランジスタＴ１はオフ状態になる。また、切替制御回路１０５の分周器１０６は、クロック信号ＣＬＫの立ち上がりごとに制御信号ＳＫＧの論理レベルを切り替える。

制御信号ＳＫＧがＬレベルの場合において、クロックサイクルの始めにＨレベルの制御信号ＳＫ１が切替制御回路１０５から出力される。制御信号ＳＫ１により、充電回路１０３の備えるスイッチＳｗ１はオンする。これにより、キャパシタＣｐ１は放電されランプ電圧Ｖｐ１は入力電圧Ｖｉに初期化される。制御信号ＳＫ１がＬレベルになるとスイッチＳｗ１はオフし、充電電流Ｉｐ１によってキャパシタＣｐ１の充電が開始される。キャパシタＣｐ１の充電に伴いランプ電圧Ｖｐ１は低下する。このクロックサイクルはキャパシタＣｐ１の充電開始からの初期段階であり、このクロックサイクルをプレサイクルとする。

キャパシタＣｐ１のプレサイクル経過後、Ｈレベルのクロック信号ＣＬＫに基づいて次のクロックサイクルが開始する。クロック信号ＣＬＫに基づいて、Ｈレベルの制御信号ＳＫＧが分周器１０６から出力される。ランプ電圧Ｖｐ１は、スイッチ回路ＳＷＧにより比較器１４に供給される。比較器１４によって、ランプ電圧Ｖｐ１と基準電圧Ｖｃ１とが比較される。キャパシタＣｐ１のランプ電圧Ｖｐ１が基準電圧Ｖｃ１を下回ると比較器１４の出力信号ＳａはＨレベルからＬレベルに遷移する。これにより、トランジスタＴ１のゲート端子電圧はＬレベルに遷移し、トランジスタＴ１のオフ期間Ｔｏｆｆが終了しオン状態になる。オン期間Ｔｏｎはクロックサイクル終了まで続く。このサイクルは、ランプ電圧Ｖｐ１と基準電圧Ｖｃ１とが比較されるクロックサイクルである。

制御信号ＳＫＧがＨレベルの場合において、クロックサイクルの始めにＨレベルの制御信号ＳＫ２が切替制御回路１０５から出力される。制御信号ＳＫ２により、充電回路１０３が備えるスイッチＳｗ２はオンする。これにより、キャパシタＣｐ２は放電されランプ電圧Ｖｐ２は入力電圧Ｖｉに初期化される。制御信号ＳＫ２がＬレベルになるとスイッチＳｗ２はオフし、充電電流Ｉｐ２によってキャパシタＣｐ２の充電が開始される。キャパシタＣｐ２の充電に伴いランプ電圧Ｖｐ２は低下する。このクロックサイクルはキャパシタＣｐ２の充電開始からの初期段階であり、このクロックサイクルをプレサイクルとする。

キャパシタＣｐ２のプレサイクル経過後、Ｈレベルのクロック信号ＣＬＫに基づいて次のクロックサイクルが開始する。クロック信号ＣＬＫに基づいて、Ｌレベルの制御信号ＳＫＧが分周器１０６から出力される。ランプ電圧Ｖｐ２は、スイッチ回路ＳＷＧにより比較器１４に供給される。比較器１４によって、ランプ電圧Ｖｐ２と基準電圧Ｖｃ１とが比較される。キャパシタＣｐ２のランプ電圧Ｖｐ２が基準電圧Ｖｃ１を下回ると比較器１４の出力信号ＳａはＨレベルからＬレベルに遷移する。これにより、トランジスタＴ１のゲート端子電圧はＬレベルに遷移し、トランジスタＴ１のオフ期間Ｔｏｆｆが終了しオン状態になる。オン期間Ｔｏｎはクロックサイクル終了まで続く。このサイクルは、ランプ電圧Ｖｐ２と基準電圧Ｖｃ１とが比較されるクロックサイクルである。

キャパシタＣｐ１およびキャパシタＣｐ２は、クロック信号ＣＬＫのＨレベルパルス信号が出力される度に、一方が初期化され、他方の端子電圧が比較器１４に供給される。つまり、キャパシタＣｐ１のプレサイクルと、ランプ電圧Ｖｐ２と基準電圧Ｖｃ１とが比較されるクロックサイクルとは、同じクロックサイクルの中で行われる。また、キャパシタＣｐ２のプレサイクルと、ランプ電圧Ｖｐ１と基準電圧Ｖｃ１とが比較されるクロックサイクルとは、同じクロックサイクルの中で行われる。Ｈレベルのクロック信号ＣＬＫに基づいて、基準電圧Ｖｃ１の比較対象がランプ電圧Ｖｐ１とランプ電圧Ｖｐ２との間で交互になされ、スイッチング動作が繰り返される。

キャパシタＣｐ１，Ｃｐ２への充電動作は、充電が開始されるプレサイクルを経て、ランプ電圧Ｖｐ１，Ｖｐ２が基準電圧Ｖｃ１と比較される次のクロックサイクルまでの連続する２クロックサイクルの間、継続して行なわれる。キャパシタＣｐ１，Ｃｐ２への充電動作を２クロックサイクルで行なうことにより、充電に必要となる充電電流Ｉｐ１、Ｉｐ２は、１クロックサイクルの場合に比して半分程度となる。

キャパシタＣｐ１およびキャパシタＣｐ２の充電について説明する。充電電流Ｉｐ１および充電電流Ｉｐ２の電流値はカレントミラー回路１０２により分流電流Ｉ１２の電流値と等しい。したがって、充電電流Ｉｐ１および充電電流Ｉｐ２は差動回路１１に入力される出力電圧Ｖｏと基準電圧Ｖｒ１との電圧差により制御される。基準電圧Ｖｒ１と出力電圧Ｖｏとが等しいバランス状態では、出力電流Ｉ１２は電流源２１における電流Ｉ１１の１／２である。充電電流Ｉｐ１および充電電流Ｉｐ２も同様に電流Ｉ１１の１／２である。

出力電圧Ｖｏが基準電圧Ｖｒ１と比較し高い場合、バランス状態と比較し、出力電流Ｉ１２の電流値は減少する。出力電圧Ｖｏが高いほど充電電流Ｉｐ１および充電電流Ｉｐ２は減少し、最小で０Ａとなる。一方、出力電圧Ｖｏが基準電圧Ｖｒ１と比較し低い場合、バランス状態と比較し、出力電流Ｉ１２の電流値は増加する。出力電圧Ｖｏが低いほど充電電流Ｉｐ１および充電電流Ｉｐ２は増加し、最大で電流Ｉ１１となる。

充電回路１０３は、差動回路１１の出力電流Ｉ１２に従い、充電電流Ｉｐ１および充電電流Ｉｐ２が制御され、ランプ電圧Ｖｐ１およびランプ電圧Ｖｐ２の電圧値の時間当たりの低下速度が制御される。これにより、トランジスタＴ１のオフ期間Ｔｏｆｆが制御される。クロック信号ＣＬＫによりスイッチング動作の周期が決定されるため、オフ期間の制御によりスイッチング動作のデューティが決定される。入力電圧Ｖｉ、基準電圧Ｖｒ１で設定される出力電圧Ｖｏ、およびクロック信号ＣＬＫの周期に応じて、キャパシタＣｐ１およびキャパシタＣｐ２の充電電流Ｉｐ１および充電電流Ｉｐ２によりオフ期間が決定される。

充電が開始されてからランプ電圧Ｖｐ１が基準電圧Ｖｃ１を下回るまでの期間を充電期間Ｔｃｐとする。ランプ電圧Ｖｐ２についても同様である。例えば、１クロックサイクルでオフ期間が設定されるＤＣ−ＤＣコンバータでは、充電期間Ｔｃｐはオフ期間と等しい。図１２の（１）に示す波形では、充電期間Ｔｃｐは、キャパシタＣｐ１のプレサイクルとオフ期間を加算されたものとなる。キャパシタＣｐ２についても同様である。したがって、各キャパシタＣｐ１，Ｃｐ２の充電期間Ｔｃｐは、１つのキャパシタにより基準電圧Ｖｃ１と比較する参照電圧を生成する場合と比べ長くなる。充電電流Ｉｐ１、Ｉｐ２は充電期間Ｔｃｐに反比例する。

例えば、デューティが５０％のときオフ期間がクロックサイクルの１／２であるのに対し、本実施形態のオフ期間はプレサイクル期間が加算されて３／２サイクルとなる。このため、充電電流Ｉｐ１および充電電流Ｉｐ２は、１／３の電流値となる。こおで、デューティが２５％に変化するためには、第２のキャパシタＣｐ２を持たない場合では、充電時間が５０％増えるため、電流値は、５０％のときの２／３倍となる。第２のキャパシタＣｐ２を持つ場合は、充電時間が３／２サイクルから７／４サイクル（１＋１−２５％）となり、電流値は５０％のときの６／７倍（＝（３／２）／（７／４））となる。この変化を実数で書けば、０．６６７倍から０．８５７倍となる。つまり、デューティ変化に対応するオフ期間の変化を実現するのに必要な充電電流Ｉｐ１および充電電流Ｉｐ２の変化の比率が小さくなる。したがって、差動回路１１におけるバランス状態からのズレを小さく抑えることができ、出力電圧Ｖｏの基準電圧Ｖｒ１からのズレを小さなものとすることができる。出力電圧Ｖｏの精度が改善される。

また、キャパシタＣｐ１，Ｃｐ２の充電によるランプ電圧Ｖｐ１，Ｖｐ２の低下は、２クロックサイクルに渡って行なわれ、ランプ電圧Ｖｐ１，Ｖｐ２が基準電圧Ｖｃ１を下回るクロックサイクルに先立ってプレサイクルがある。このため、ランプ電圧Ｖｐ１，Ｖｐ２の時間変化傾き変化幅は、動作条件の違いに伴うオフ期間の変化に関わらず、相対的小さなものとなる。比較器１４において、ランプ電圧Ｖｐ１，Ｖｐ２が基準電圧Ｖｃ１を下回る際の電圧値の時間変化割合の変化幅が小さいため、比較器１４における入力電圧の遷移に伴う出力信号の遷移までの遅延時間の変化幅が小さなものとなる。動作条件の違いに伴う信号の伝播遅延時間の変化幅が小さくなる。

次に、出力が過渡的に変化した場合の波形変化について述べる。
図１２の領域（２）は、過渡的に負荷電流が増加して、出力電圧Ｖｏが低下した場合で、デューティが１００％で動作している場合を示している。キャパシタＣｐ１，Ｃｐ２の充電時間は、１サイクル（プレサイクル＋オフ期間Ｔｏｆｆ＝０）であり、充電電流Ｉｐ１および充電電流Ｉｐ２は、標準デューティの５０％の場合と比較すると、充電時間の逆数となるため、（３／２）／１＝１．５倍大きくなれば良い。第２のキャパシタＣｐ２を持たない場合には、充電時間を０（ゼロ）とすることになり、充電電流Ｉｐ１を無限大としなくてはならないが、充電電流は差動回路１１がもともとバランスしていた状態から２倍で制限されるため、一定以上にデューティを大きくすることができなかった。

図１２の領域（３）は、過渡的に負荷電流が減少して、出力電圧Ｖｏが上昇した場合で、デューティが０％となった場合を示している。キャパシタＣｐ１，Ｃｐ２の充電時間は、２サイクル（プレサイクル＋オフ期間Ｔｏｆｆ）であり、充電電流Ｉｐ１および充電電流Ｉｐ２は、標準デューティの５０％の場合と比較すると、（３／２）／２＝０．７５倍と小さくなれば良い。

よって、ＤＣ−ＤＣコンバータ１００は、キャパシタＣｐ１，Ｃｐ２を備えることにより、負荷電流の急激な増大により出力電圧Ｖｏが動的に変動し、出力電圧Ｖｏが過渡的に基準電圧Ｖｒ１を下回るとき、デューティの１００％が取ることができ、キャパシタＣｐ２がなくキャパシタＣｐ１を備える場合に比してより大きなデューティで動作することができ、１周期のオン期間Ｔｏｎを長くできる。過渡的に低下した出力電圧Ｖｏを迅速に増加させることができる。また、負荷電流が急減して出力電圧Ｖｏが動的に変動し、出力電圧Ｖｏが基準電圧Ｖｒ１を上回るとき、キャパシタＣｐ２がなくキャパシタＣｐ１を備える場合と比較し、より小さい出力電圧Ｖｏの増加量でデューティを０％にできる。負荷への電力供給を停止して出力電圧Ｖｏの更なる増大を停止することができる。負荷の急激な変動に伴う出力電圧Ｖｏの過渡的な変動に対する応答特性を改善することができる。

なお、差動回路１１の電流源２１の電流Ｉ１１は、例えば、トランジスタＴ１を５０パーセント（％）のデューティにて制御する場合に適した電流量に設定される。この電流量に対し、３／４から４／３倍の電流可変幅を設定する。このような設定により、トランジスタＴ１のデューティ０〜１００％の範囲で、差動回路１１をバランス状態とすることが可能となる。このため、差動回路１１の電流源２１において、入力電圧Ｖｉと出力電圧Ｖｏに応じた電流量を設定する必要がなくなり、電流源２１を簡略化することができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（３−１）上記の第一実施形態と同様の効果を奏する。
（３−２）ＤＣ−ＤＣコンバータ１００の充電回路１０３は、２つのキャパシタＣｐ１，Ｃｐ２をスイッチＳｗ１，Ｓｗ２により充放電して生成したランプ電圧Ｖｐ１，Ｖｐ２を、比較器１４に対して交互に供給し、トランジスタＴ１をオンオフする出力信号Ｓｃ１を生成する。このような２相制御では、キャパシタＣｐ１，Ｃｐ２の充電期間が、例えば第一実施形態のように、１つのキャパシタを用いた場合と比べ長くなる。したがって、トランジスタＴ１を制御する出力信号Ｓｃ１のデューティが変化するとき、キャパシタＣｐ１，Ｃｐ２の充電期間を変更するための充電電流Ｉｐ１，Ｉｐ２の変更量は、１つのキャパシタによりランプ電圧を生成する場合と比べ、少なくなる。各キャパシタＣｐ１，Ｃｐ２に対する充電電流Ｉｐ１，Ｉｐ２は、差動回路１１の出力電流Ｉ１２に基づく。したがって、電流源２１において制御する電流Ｉ１１の変更量を小さく抑えることができる。このため、差動回路１１の状態に応じた制御電圧Ｖｂ１の精度、つまり差動回路１１の状態の検出精度が向上し、出力電圧Ｖｏの設定精度を向上することができる。

（３−３）図１１における検出回路１９は、電流源２１を制御して差動回路１１をバランス状態とする帰還回路に含まれ、差動回路１１がバランス状態に収束するため、出力電圧Ｖｏを基準電圧Ｖｒ１に一致させることができる。第２のキャパシタＣｐ２を含む充電回路１０３により、電流源２１の調整範囲が狭くなり、電流源２１のより小さな調整で差動回路１１をバランスさせることができる。動作点の変動が小さくなるため、より高い精度で出力電圧Ｖｏを基準電圧Ｖｒ１に一致させることができるようになる。

（第四実施形態）
以下、第四実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

図１３に示すように、このＤＣ−ＤＣコンバータ１５０の比較器１４の反転入力端子には電圧源Ｅ１１により生成される基準電圧Ｖｃ２が供給される。この電圧源Ｅ１１は、検出回路６３により生成される制御電圧Ｖｂ２に応じた基準電圧Ｖｃ２を生成する。

このＤＣ−ＤＣコンバータ１５０は、切替制御回路１５５を有している。この切替制御回路１５５は、分周器１０６とパルス生成回路１５７を有している。
分周器１０６は、クロック信号ＣＬＫを所定の分周比（例えば、２分周）で分周した制御信号ＳＫＧを生成する。すなわち、分周器１０６は、クロック信号ＣＬＫの立ち上がりエッジのタイミングで、レベルをＨレベルとＬレベルに交互に変更した制御信号ＳＫＧを生成する。

パルス生成回路１５７には、クロック信号ＣＬＫ，制御信号ＳＫＧと、比較器１４の出力信号Ｓａが供給される。パルス生成回路１５７は、クロック信号ＣＬＫと制御信号ＳＫＧと出力信号Ｓａとに基づいて、制御信号ＳＫ１，ＳＫ２を生成する。例えば、パルス生成回路１５７は、Ｈレベルのクロック信号ＣＬＫとＨレベルの制御信号ＳＫＧに基づいて、とＨレベルの制御信号ＳＫ２を生成する。また、パルス生成回路１５７は、Ｈレベルのクロック信号ＣＬＫとＬレベルの制御信号ＳＫＧに基づいて、Ｈレベルの制御信号ＳＫ１を生成する。

充電回路１０３に含まれるスイッチＳｗ１は、Ｈレベルの制御信号ＳＫ１に基づいてオンする。これにより、キャパシタＣｐ１に蓄積された電荷が放電され、ランプ電圧Ｖｐ１の電圧値が入力電圧Ｖｉレベルに初期化（リセット）される。同様に、充電回路１０３に含まれるスイッチＳｗ２は、Ｈレベルの制御信号ＳＫ２に基づいてオンする。これにより、キャパシタＣｐ１に蓄積された電荷が放電され、ランプ電圧Ｖｐ１の電圧値が入力電圧Ｖｉレベルに初期化（リセット）される。

次に、上記のＤＣ−ＤＣコンバータ１５０の作用を説明する。
図１４に示すように、キャパシタＣｐ１，Ｃｐ２を、クロック信号ＣＬＫの２周期毎に充放電してランプ電圧Ｖｐ１，Ｖｐ２を生成する。そして、生成したランプ電圧Ｖｐ１，Ｖｐ２を、クロック信号ＣＬＫの周期に応じて、交互に比較器１４に供給し、その比較器１４の出力信号Ｓａに基づいてトランジスタＴ１をオンオフ制御する。

検出回路６３は、電流源７３の電流Ｉ１５と、トランジスタＴ１７の電流Ｉ１４の差に応じた制御電圧Ｖｂ２を生成する。この制御電圧Ｖｂ２により、電圧源Ｅ１１は、基準電圧Ｖｃ２を低くする。これにより、トランジスタＴ１に対する出力信号Ｓｃ１のデューティが調整され、充電電流Ｉｐ１，Ｉｐ２が電流Ｉ１１の１／２（Ｉｐ１＝Ｉｐ２＝Ｉ１１／２＝Ｉ１２）となり、差動回路６１がバランス状態となる。これにより、出力電圧Ｖｏは、基準電圧Ｖｒ１と等しく、または基準電圧Ｖｒ１とのずれが少なくなる。なお、図１４では、図３と同様に、基準電圧Ｖｒ１を判りやすくするため、出力電圧Ｖｏに対してずらして示している。

なお、基準電圧Ｖｃ２の標準値は、例えば、トランジスタＴ１を５０パーセント（％）のデューティにて制御する場合に適した電圧値に設定される。この電圧値に対し、２／３から４／３倍の範囲で基準電圧Ｖｃ２が調整される。このような設定により、トランジスタＴ１のデューティ０〜１００％の範囲で、差動回路６１をバランス状態とすることが可能となる。このため、差動回路６１の電流源７１において、入力電圧Ｖｉと出力電圧Ｖｏに応じた電流量を設定する必要がなくなり、電流源７１を簡略化することができる。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（４−１）上記の第二実施形態、第三実施形態と同様の効果を奏する。
（４−２）図１３における検出回路６３は、電圧源Ｅ１１を制御して差動回路６１をバランス状態とする帰還回路に含まれ、差動回路６１がバランス状態に収束するため、出力電圧Ｖｏを基準電圧Ｖｒ１に一致させることができる。第２のキャパシタＣｐ２を含む充電回路１０３により、電圧源Ｅ１１の調整範囲が狭くなり、より小さな調整で差動回路６１をバランスさせることができる。動作点の変動が小さくなるため、より高い精度で出力電圧Ｖｏを基準電圧Ｖｒ１に一致させることができるようになる。

（第五実施形態）
以下、第五実施形態を説明する。
なお、この実施形態において、上記実施形態と同じ構成部材については同じ符号を付してその説明の一部または全てを省略する。

［差動対に供給する基準電圧Ｖｒ１を出力電圧Ｖｏに応じて変更する］
図１５に示すように、ＤＣ−ＤＣコンバータ２００は、入力電圧Ｖｉ（同図左端）に基づいて出力電圧Ｖｏ（同図右端）を生成する。

出力電圧Ｖｏは、分圧回路２０１に供給される。分圧回路２０１は、抵抗Ｒｄ３，Ｒｄ４を有している。抵抗Ｒｄ３の第１端子に出力電圧Ｖｏが供給され、抵抗Ｒｄ３の第２端子は抵抗Ｒｄ４の第１端子に接続され、抵抗Ｒｄ４の第２端子は配線Ｖssに接続されている。分圧回路２０１は、抵抗Ｒｄ３と抵抗Ｒｄ４の抵抗比により出力電圧Ｖｏに比例した帰還電圧Ｖｆｂを生成する。この帰還電圧Ｖｆｂは、差動回路６１に含まれる差動対２２のトランジスタＴ１２のゲート端子に供給される。なお、分圧回路２０１の抵抗Ｒｄ３に対して並列にキャパシタを接続してもよい。

また、上記の帰還電圧Ｖｆｂは、誤差増幅器２０２の反転入力端子に供給される。誤差増幅器２０２の非反転入力端子は、電圧源Ｅ１ａに接続されている。電圧源Ｅ１ａは、例えばバンドギャップリファレンス回路（ＢＧＲ（bandgap reference）回路）であり、基準電圧Ｖｒａを生成する。この基準電圧Ｖｒａの電圧値は、負荷に必要な出力電圧Ｖｏの電圧値（目標電圧）より低い。

誤差増幅器２０２は、帰還電圧Ｖｆｂと基準電圧Ｖｒａの電圧差に応じた基準電圧Ｖｒ２を出力する。この基準電圧Ｖｒ２は、差動回路６１に含まれる差動対２２のトランジスタＴ１１のゲート端子に供給される。分圧回路２０１の抵抗Ｒｄ３，Ｒｄ４の抵抗値は、出力電圧Ｖｏの目標電圧と基準電圧Ｖｒａに応じて設定されている。

差動対２２のトランジスタＴ１１，Ｔ１２の間のノードは電流源７１に接続され、その電流源７１は、差動対２２に対して電流Ｉ１１を供給する。トランジスタＴ１２のドレイン端子はカレントミラー回路１２に接続されている。カレントミラー回路１２は、トランジスタＴ１３，Ｔ１４を有している。トランジスタＴ１３のソース端子は配線Ｖssに接続され、トランジスタＴ１３のドレイン端子は差動対２２のトランジスタＴ１２のドレイン端子に接続されている。そして、トランジスタＴ１３のゲート端子はトランジスタＴ１３のドレイン端子に接続されている。また、トランジスタＴ１３のゲート端子はトランジスタＴ１４のゲート端子に接続されている。トランジスタＴ１４のソース端子は配線Ｖssに接続され、トランジスタＴ１４のドレイン端子は充電回路６２に接続されている。トランジスタＴ１４の電気的特性は、トランジスタＴ１３の電気的特性と等しく設定されている。したがって、トランジスタＴ１４は、トランジスタＴ１３に流れる出力電流Ｉ１２と等しい充電電流Ｉｐ１を充電回路６２から配線Ｖssに向かって流す。すなわち、トランジスタＴ１４は、帰還電圧Ｖｆｂと基準電圧Ｖｒ２との差電圧に応じた電流値の充電電流Ｉｐ１を生成する。

充電回路６２は、キャパシタＣｐ１、スイッチＳｗ１、電流源７２を有している。キャパシタＣｐ１とスイッチＳｗ１と上記カレントミラー回路１２は、出力電圧Ｖｏと基準電圧Ｖｒ１との差電圧に基づく時定数に応じて電圧値が変化するランプ電圧Ｖｐ１を生成する信号生成回路に含まれる。

キャパシタＣｐ１の第１端子は配線Ｖｉに接続され、キャパシタＣｐ１の第２端子は上記トランジスタＴ１４のドレイン端子に接続されている。スイッチＳｗ１の第１端子はキャパシタＣｐ１の第１端子に接続され、スイッチＳｗ１の第２端子はキャパシタＣｐ１の第２端子に接続されている。すなわち、キャパシタＣｐ１とスイッチＳｗ１は互いに並列に接続されている。これらキャパシタＣｐ１及びスイッチＳｗ１とカレントミラー回路１２（トランジスタＴ１４）の間のノードＮ１１は比較器１４の非反転入力端子に接続されている。スイッチＳｗ１は、制御信号ＳＫ１に応答してオンオフする。

比較器１４の非反転入力端子にはランプ電圧Ｖｐ１が供給されている。比較器１４の反転入力端子は電圧源Ｅ２の第２端子（マイナス端子）に接続され、電圧源Ｅ２の第１端子（プラス端子）は配線Ｖｉに接続されている。電圧源Ｅ２は、第１端子と第２端子の間の電位差を入力電圧Ｖｉから減じた基準電圧Ｖｃ１を生成する。電圧源Ｅ２にはランプ電圧Ｖｐ１が供給される。電圧源Ｅ２は、制御電圧に応じた値の基準電圧Ｖｃ１を生成する。

比較器１４は、ランプ電圧Ｖｐ１を基準電圧Ｖｃ１と比較した結果に応じた出力信号Ｓａを生成する。例えば、比較器１４は、非反転入力端子に供給されるランプ電圧Ｖｐ１が基準電圧Ｖｃ１よりも高いときにＨレベルの出力信号Ｓａを生成する。また、比較器１４は、ランプ電圧Ｖｐ１が基準電圧Ｖｃ１よりも低いときにＬレベルの出力信号Ｓａを生成する。この出力信号Ｓａはインバータ回路１５に供給される。

インバータ回路１５は、トランジスタＴ１５，Ｔ１６を有している。トランジスタＴ１５，Ｔ１６のゲート端子に出力信号Ｓａが供給される。トランジスタＴ１５のソース端子は配線Ｖｉに接続され、トランジスタＴ１５のドレイン端子はトランジスタＴ１６のドレイン端子に接続され、トランジスタＴ１６のソース端子は配線Ｖssに接続されている。トランジスタＴ１５のドレイン端子とトランジスタＴ１６のドレイン端子の間のノードはフリップフロップ回路１６に接続されている。インバータ回路１５は、比較器１４の出力信号Ｓａのレベルを論理反転したレベルの制御信号Ｓａｘを出力する。

フリップフロップ回路１６は、例えばＲＳ−フリップフロップ回路である。上記インバータ回路１５からの制御信号Ｓａｘは、フリップフロップ回路１６のセット端子Ｓに供給される。フリップフロップ回路１６のリセット端子Ｒにはクロック信号ＣＬＫが供給される。フリップフロップ回路１６の反転出力端子ＸＱはオア回路１７に接続されている。

フリップフロップ回路１６は、Ｈレベルのクロック信号ＣＬＫに応答して反転出力端子ＸＱからＨレベルの出力信号Ｓｃ１を出力する。また、フリップフロップ回路１６は、Ｈレベルの制御信号Ｓａｘに応答してＬレベルの出力信号Ｓｃ１を出力する。出力信号Ｓｃ１はオア回路１７に供給される。

オア回路１７にはクロック信号ＣＬＫとフリップフロップ回路１６の出力信号Ｓｃ１が供給される。オア回路１７の出力端子はトランジスタＴ１の制御端子（ゲート端子）に接続されている。オア回路１７は、クロック信号ＣＬＫと出力信号Ｓｃ１を互いに論理演算（論理和演算）した結果に応じたレベルの制御信号Ｓｃ２を出力する。オア回路１７は、クロック信号ＣＬＫがＨレベルである期間、トランジスタＴ１をオフするように制御信号Ｓｃ２を生成するためのものであり、オア回路１７を省略することも可能である。

制御信号生成回路１８には、比較器１４の出力信号Ｓａとクロック信号ＣＬＫが供給される。制御信号生成回路１８は、出力信号Ｓａとクロック信号ＣＬＫに基づいて、上記の充電回路６２に含まれるスイッチＳｗ１を制御するための制御信号ＳＫ１を生成する。制御信号生成回路１８は、Ｌレベルの出力信号Ｓａに応答してＨレベルの制御信号ＳＫ１を出力する。制御信号生成回路１８は、クロック信号ＣＬＫがＨレベルのときにもＨレベルの制御信号ＳＫ１を出力する。そして、制御信号生成回路１８は、クロック信号ＣＬＫの立ち下がりエッジのタイミング、つまりクロック信号ＣＬＫがＨレベルからＬレベルへと変化するときに、Ｌレベルの制御信号ＳＫ１を出力する。

次に、上記のＤＣ−ＤＣコンバータ２００の作用を説明する。
図１６に示すように、出力電流Ｉｏが減少する（負荷が軽くなる）と、それに応じて出力電圧Ｖｏが上昇する。出力電圧Ｖｏの上昇に応じて差動回路６１の出力電流Ｉ１２が減少する。カレントミラー回路１２は、差動回路６１の出力電流Ｉ１２と等しい充電電流Ｉｐ１を生成する。したがって、充電電流Ｉｐ１が減少し、ランプ電圧Ｖｐ１の変化する割合（ランプ電圧Ｖｐ１の傾き）が減少し、最終的にデューティを小さくすることにより、出力電圧Ｖｏを低下させるように動作する。

誤差増幅器２０２は、帰還電圧Ｖｆｂを基準電圧Ｖｒａと比較した結果に応じた基準電圧Ｖｒ２を出力する。この誤差増幅器２０２は、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂと、基準電圧Ｖｒａの差に応じて、差動対２２のトランジスタＴ１１に供給する基準電圧Ｖｒ２を調整する。

そして、このＤＣ−ＤＣコンバータ２００では、トランジスタＴ１２に供給される帰還電圧Ｖｆｂと、基準電圧Ｖｒａとを互いに一致させるように動作する。したがって、誤差増幅器２０２によりトランジスタＴ１１に供給する基準電圧Ｖｒ２を調整することにより、出力電圧Ｖｏを目標電圧と一致する、又は出力電圧Ｖｏと目標電圧との差を抑制することができる。

誤差増幅器２０２の応答速度は、トランジスタＴ１のスイッチング周波数より低い。したがって、出力電圧Ｖｏの細かな変化に対し、誤差増幅器２０２から出力される基準電圧Ｖｒ２が追従しない、例えばキャパシタＣｐ１に対する充電電流Ｉｐ１の変化が少ないため、安定した出力電圧Ｖｏを得ることができる。

図１７に示すように、通常負荷（図において上部の出力電圧Ｖｏ〜出力信号Ｓｃ１）のとき、出力電圧Ｖｏの平均電圧は出力電圧Ｖｏの変動範囲（リップル）の中心にある。そして、基準電圧Ｖｒａに応じてオンデューティ（充電電流Ｉｐ１）が設定される。したがって、出力電圧Ｖｏを分圧した帰還電圧Ｖｆｂの平均電圧は、基準電圧Ｖｒａ，Ｖｒ２とほぼ等しくなる。

軽負荷のとき、出力電圧Ｖｏが上昇する。誤差増幅器２０２からの基準電圧Ｖｒ２を下げることにより、差動回路６１の出力電流Ｉ１２を少なくする。これにより、時定数、つまりキャパシタＣｐ２の充電期間を長くする。これにより、トランジスタＴ１のオン時間が短くなり、出力電圧Ｖｏを低くし、目標電圧に近づける。なお、軽負荷では、インダクタＬ１に流れる電流が不連続となる不連続モードとなるため、図１７の下部に示す波形のように、出力電圧Ｖｏが変化する。誤差増幅器２０２は、この出力電圧Ｖｏを分圧した帰還電圧Ｖｆｂの平均値に応答して基準電圧Ｖｒ２を生成するため、出力電圧Ｖｏの平均値が目標電圧に一致する。

次に、図１８にしたがって比較例のＤＣ−ＤＣコンバータ２５０を説明する。なお、この比較例のＤＣ−ＤＣコンバータ２５０において、上記の各実施形態と同様の部材については同じ符号を用いるものとする。

ＤＣ−ＤＣコンバータ２５０において、出力電圧Ｖｏは増幅器２５１の反転入力端子に供給される。増幅器２５１の非反転入力端子には基準電圧Ｖｒ１が供給される。増幅器２５１の出力電圧Ｖｒｂは、比較器１４の非反転入力端子に供給される。この比較器１４の反転入力端子には出力電圧Ｖｏが供給される。比較器１４の出力信号Ｓａはインバータ回路１５に供給される。インバータ回路１５はトランジスタＴ１５，Ｔ１６を有している。インバータ回路１５からの制御信号Ｓａｘはフリップフロップ回路１６のリセット端子Ｒに供給される。フリップフロップ回路１６のセット端子Ｓには、クロック信号ＣＬＫが供給される。フリップフロップ回路１６の反転出力端子ＸＱから出力される制御信号Ｓｃ１はトランジスタＴ１のゲート端子に供給される。

図１９に示すように、この比較例では、通常負荷のとき、出力電圧Ｖｏの平均電圧は、その出力電圧Ｖｏの変動範囲（リップル）の中心付近となる。増幅器２５１の出力電圧Ｖｒｂは、出力電圧Ｖｏの変動範囲のトップ（最大電圧）であり、基準電圧Ｖｒ１より高くなる。軽負荷のとき、出力電圧Ｖｏの平均電圧は、出力電圧Ｖｏの振幅の中心より低下する。このように、トップ電圧と平均電圧の差電圧が変動するため、基準電圧Ｖｒ１のような固定電圧では、出力平均電圧が変動する。この変動を回避するため、増幅器２５１で補正をかけた出力電圧Ｖｒｂを生成している。図１８に示すように、初段がコンパレータとなっており、電圧利得が非常に高いため、本来出力デューティによる電圧誤差は生じないが、出力電圧の平均値を制御しておらず、トップ電圧（またはボトム電圧）と平均電圧の差が一定でないための電圧誤差を補償している。

以上記述したように、本実施形態によれば、以下の効果を奏する。
（５−１）誤差増幅器２０２は、差動回路６１の差動対２２のトランジスタＴ１２に供給される帰還電圧Ｖｆｂと、基準電圧Ｖｒａの差に応じた基準電圧Ｖｒ２を出力する。この基準電圧Ｖｒ２は、差動対２２のトランジスタＴ１１に供給される。差動対２２は、帰還電圧Ｖｆｂと誤差増幅器２０２からの基準電圧Ｖｒ２の差に応じた出力電流Ｉ１２を生成する。

誤差増幅器２０２は、帰還電圧Ｖｆｂと基準電圧Ｖｒａを互いに一致するように基準電圧Ｖｒ２を生成する。基準電圧Ｖｒａは、出力電圧Ｖｏの目標電圧に応じて設定される。したがって、出力電圧Ｖｏを目標電圧と一致する、または出力電圧Ｖｏと目標電圧の差を少なくすることができる。

尚、上記各実施形態は、以下の態様で実施してもよい。
・第一，第二実施形態、図１５，図１６に示すオア回路１７を省略し、フリップフロップ回路１６の出力信号Ｓｃ１をトランジスタＴ１のゲート端子に供給するようにしてもよい。

・第三，第四実施形態のＤＣ−ＤＣコンバータ１００，１５０に、図１に示すオア回路１７を追加してもよい。
・図１等に示す充電回路１３の電流源２３を省略する。同様に、図８，図１５に示す充電回路６２の電流源７２を省略する。

・図１１に示すＤＣ−ＤＣコンバータ１００おいて、充電回路１０３に電流源（例えば、図１に示す電流源２３）を追加する。同様に、図１５に示すＤＣ−ＤＣコンバータ１５０において、充電回路１０３に定電流源（例えば、図８に示す定電流源７２）を追加する。

・第二実施形態において、図９に示すトランジスタＴ４６を省略する。
・図２に示す第一実施形態において、図９に示すトランジスタＴ４６と同様に、トランジスタＴ２６のソース端子と配線Ｖssの間に定電流源（例えば、ゲート端子に所定のバイアス電圧が供給されたＮチャネルＭＯＳトランジスタ）を接続してもよい。

・各実施形態において、制御信号生成回路１８は、インバータ回路１５からの制御信号Ｓａｘとクロック信号ＣＬＫに基づいて制御信号ＳＫ１を生成するようにしてもよい。また、制御信号生成回路１８は、フリップフロップ回路１６の出力信号Ｓｃ１、又は非反転出力端子から出力される信号に基づいて制御信号ＳＫ１を生成するようにしてもよい。

・上記第一，第三実施形態では、差動回路１１の状態を検出する検出回路１９にて生成する制御電圧Ｖｂ１により、差動回路１１に含まれる電流源２１における電流Ｉ１１を制御した。上記第二，第四実施形態では、差動回路６１の状態を検出する検出回路６３にて生成する制御電圧Ｖｂ２により、比較器１４に供給する基準電圧Ｖｃ２を制御した。差動回路１１の状態に応じて制御する制御対象を適宜変更してもよい。

例えば、図２０に示すように、例えば検出回路６３おいて生成する制御電圧Ｖｂ２により、実線にて示すようにキャパシタＣｐ１と配線Ｖｉの間に接続した電圧源Ｅ１２を制御するようにしてもよい。電圧源Ｅ１２は、キャパシタＣｐ１を初期化（リセット）ときの電圧（リセット電圧または放電電圧という）を設定する。放電電圧を制御（変更）することで、基準電圧Ｖｃ１とノードＮ１１におけるランプ電圧Ｖｐ１が交差するタイミング（ランプ電圧Ｖｐ１が基準電圧Ｖｃ１を下回るタイミング）が変化する。これにより、トランジスタＴ１のオン期間（またはオフ期間）が変化することで、出力電圧Ｖｏを基準電圧Ｖｒ１に一致するように調整することができる。

また、図２０において破線にて示すように、可変容量キャパシタＣｐ３の容量値を制御するようにしてもよい。キャパシタＣｐ３の容量値は、充電回路の充電特性に対応し、ランプ電圧Ｖｐ１の変化する割合（傾き）に影響する。つまり、ランプ電圧Ｖｐ１の傾きを調整することで、基準電圧Ｖｃ１とノードＮ１１におけるランプ電圧Ｖｐ１が交差するタイミング（ランプ電圧Ｖｐ１が基準電圧Ｖｃ１を下回るタイミング）が変化する。これにより、トランジスタＴ１のオン期間（またはオフ期間）が変化することで、出力電圧Ｖｏを基準電圧Ｖｒ１に一致するように調整することができる。

また、図２０において一点鎖線にて示すように、トランジスタＴ１４に流れる充電電流Ｉｐ１の量を制御するようにしてもよい。トランジスタＴ１４における充電電流Ｉｐ１の量は、カレントミラー回路１２の増幅率に対応する。つまり、カレントミラー回路１２の増幅率を制御するようにしてもよい。トランジスタＴ１４における充電電流Ｉｐ１の量は、例えばトランジスタＴ１４のバックゲート電圧の調整により変更することができる。したがって、ランプ電圧Ｖｐ１の傾きを調整することで、基準電圧Ｖｃ１とノードＮ１１におけるランプ電圧Ｖｐ１が交差するタイミング（ランプ電圧Ｖｐ１が基準電圧Ｖｃ１を下回るタイミング）が変化する。これにより、トランジスタＴ１のオン期間（またはオフ期間）が変化することで、出力電圧Ｖｏを基準電圧Ｖｒ１に一致するように調整することができる。

なお、図２０には、複数の制御対象を１つのＤＣ−ＤＣコンバータに示したが、複数の制御対象は、それぞれ独立して適用する、または複数の制御対象を選択的に適用することが可能である。

・上記各実施形態では、出力電圧Ｖｏまたは出力電圧Ｖｏに応じた帰還電圧Ｖｆｂが供給されるトランジスタＴ１２に流れる電流をカレントミラー回路１２に供給したが、基準電圧Ｖｒ１，Ｖｒａが供給されるトランジスタＴ１１に流れる電流をカレントミラー回路１２に供給するようにしてもよい。例えば、図１において、カレントミラー回路１２に含まれるトランジスタＴ１３を、差動対２２のトランジスタＴ１１と配線Ｖssの間に接続する。これに対応し、フリップフロップ回路１６のリセット端子にインバータ回路１５からの制御信号Ｓａｘを供給し、フリップフロップ回路１６のセット端子にクロック信号ＣＬＫを供給する。このようなＤＣ−ＤＣコンバータにおいても、上記実施形態と同様の効果が得られる。

・図２１に、上記のＤＣ−ＤＣコンバータ１０を有する電子機器３００の一例を示す。電子機器３００は、本体部３１０と、本体部３１０に電力を供給する電源部３３０とを有している。なお、ＤＣ−ＤＣコンバータ６０，１００，１５０，２００を用いてもよい。

まず、本体部３１０の内部構成例を説明する。
プログラムを実行する中央処理装置（ＣＰＵ）３１１には、そのＣＰＵ３１１で実行されるプログラム又はＣＰＵ３１１が処理するデータを記憶するメモリ３１２が接続されている。また、ＣＰＵ３１１には、インタフェース（Ｉ／Ｆ）３１３を介してキーボード３１４Ａ及びポインティングデバイス３１４Ｂが接続されている。ポインティングデバイス３１４Ｂは、例えばマウス、トラックボール、タッチパネルや静電センサを有するフラットデバイス等である。

また、ＣＰＵ３１１には、インタフェース３１５を介してディスプレイ３１６が接続され、インタフェース３１７を介して通信部３１８が接続されている。ディスプレイ３１６は、例えば液晶ディスプレイやエレクトロルミネッセンスパネル等である。通信部３１８は、例えばローカルエリアネットワークボード等である。

また、ＣＰＵ３１１には、インタフェース３１９を介して外部記憶装置３２０が接続され、インタフェース３２１を介して着脱可能記録媒体アクセス装置３２２が接続されている。外部記憶装置３２０は、例えばハードディスクである。アクセス装置３２２がアクセスする着脱可能な記録媒体としては、例えばＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disk）、フラッシュメモリカード等が挙げられる。

次に、電源部３３０の内部構成例を説明する。
交流アダプタ３３１と電池３３２は、スイッチＳＷを介してＤＣ−ＤＣコンバータ１０に接続され、ＤＣ−ＤＣコンバータ１０は上記本体部３１０に接続されている。ＤＣ−ＤＣコンバータ１０は、交流アダプタ３３１又は電池３３２からの入力電圧Ｖｉを出力電圧Ｖｏに変換し、その出力電圧Ｖｏを本体部３１０に供給する。

このような電子機器としては、ノート型のパーソナルコンピュータ、携帯電話等の通信機器、携帯情報端末（ＰＤＡ）等の情報処理装置、デジタルカメラやビデオカメラ等の映像機器、テレビジョン装置等の受信機などが挙げられる。

上記各実施形態に関し、以下の付記を開示する。
（付記１）
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御回路であって、
第１の電流源と、前記出力電圧に応じた電圧と第１の基準電圧に応じて前記第１の電流源による電流を分流して出力電流を生成する差動対を含む差動回路と、
前記出力電流に応じて前記スイッチ回路を制御する制御部と、
前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成する検出回路と、
を有し、
前記制御電圧に応じて前記第１の電流源及び第２の電流源の電流をそれぞれ制御すること、
を特徴とする制御回路。
（付記２）
前記制御部は、
前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成するランプ電圧生成回路を有し、
前記ランプ電圧と第２の基準電圧との比較結果に応じて前記スイッチ回路を制御する、
ことを特徴とする付記１に記載の制御回路。
（付記３）
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御回路であって、
第１の電流源と、前記出力電圧に応じた電圧と第１の基準電圧に応じて前記第１の電流源による電流を分流して出力電流を生成する差動対を含む差動回路と、
前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成するランプ電圧生成回路と、
前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成する検出回路と、
前記制御電圧に応じた第２の基準電圧を生成する電圧源と、
前記ランプ電圧と前記第２の基準電圧との比較結果に応じて前記スイッチ回路を制御する制御部と、
を有する制御回路。
（付記４）
前記ランプ電圧生成回路は、
前記出力電流に応じた複数の充電電流を生成する電流生成回路と、
前記複数の充電電流のそれぞれにより充電される複数のキャパシタと、
前記複数のキャパシタにより生成される複数のランプ電圧のうちの１つを選択する選択回路と、
を含み、
前記選択回路により選択されたランプ電圧と前記第２の基準電圧との比較結果に応じて前記スイッチ回路を制御すること、
を特徴とする付記２又は３に記載の制御回路。
（付記５）
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御回路であって、
前記出力電圧に応じた帰還電圧と第１の基準電圧との差に応じた出力電圧を出力する誤差増幅器と、
第１の電流源と、前記誤差増幅器の出力電圧と前記帰還電圧に応じて前記第１の電流源による電流を分流して出力電流を生成する差動対を含む差動回路と、
前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成するランプ電圧生成回路と、
前記ランプ電圧と第２の基準電圧との比較結果に応じて前記スイッチ回路を制御する制御部と、
を有する制御回路。
（付記６）
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御方法であって、
前記出力電圧に応じた電圧と第１の基準電圧に応じて第１の電流源による電流を分流して出力電流を生成し、
前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成し、
前記制御電圧に応じて前記第１の電流源及び第２の電流源の電流をそれぞれ制御し、
前記出力電流に応じて前記スイッチ回路を制御すること、
を特徴とする制御方法。
（付記７）
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御方法であって、
前記出力電圧に応じた電圧と第１の基準電圧に応じて第１の電流源による電流を分流して出力電流を生成し、
前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成し、
前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成し、
前記制御電圧に応じた第２の基準電圧を生成し、
前記ランプ電圧と前記第２の基準電圧との比較結果に応じて前記スイッチ回路を制御すること、
を特徴とする制御方法。
（付記８）
入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御方法であって、
前記出力電圧に応じた帰還電圧と第１の基準電圧との差に応じた出力電圧を生成し、
電流源による電流を出力電圧と前記帰還電圧に応じて分流して出力電流を生成し、
前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成し、
前記ランプ電圧と第２の基準電圧との比較結果に応じて前記スイッチ回路を制御すること、
を特徴とする制御方法。

１１ 差動回路
２１ 電流源
２２ 差動対
１２ カレントミラー回路
１３ 充電回路
１４ 比較器
１９ 検出回路
６１ 差動回路
６２ 充電回路
６３ 検出回路
７１ 定電流源
Ｔ１ トランジスタ
Ｖｂ１，Ｖｂ２ 制御電圧
Ｖｃ１，Ｖｃ２ 基準電圧
Ｖｉ 入力電圧
Ｖｏ 出力電圧
Ｃｐ１，Ｃｐ２ キャパシタ
Ｉ１２ 出力電流
Ｉ１１，Ｉ１４，Ｉ１５ 電流
Ｉｐ１，Ｉｐ２ 充電電流
Ｖｐ１，Ｖｐ２ ランプ電圧
Ｖｒ１，Ｖｒａ 基準電圧
Ｖｆｂ 帰還電圧

Claims (6)

1. 入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御回路であって、
   第１の電流源と、前記出力電圧に応じた電圧と第１の基準電圧に応じて前記第１の電流源による電流を分流して出力電流を生成する差動対を含む差動回路と、
   前記出力電流に応じて前記スイッチ回路を制御する制御部と、
   前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成する検出回路と、
   を有し、
   前記制御電圧に応じて前記第１の電流源及び第２の電流源の電流をそれぞれ制御すること、
   を特徴とする制御回路。
2. 前記制御部は、
   前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成するランプ電圧生成回路を有し、
   前記ランプ電圧と第２の基準電圧との比較結果に応じて前記スイッチ回路を制御する、
   ことを特徴とする請求項１に記載の制御回路。
3. 入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御回路であって、
   第１の電流源と、前記出力電圧に応じた電圧と第１の基準電圧に応じて前記第１の電流源による電流を分流して出力電流を生成する差動対を含む差動回路と、
   前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成するランプ電圧生成回路と、
   前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成する検出回路と、
   前記制御電圧に応じた第２の基準電圧を生成する電圧源と、
   前記ランプ電圧と前記第２の基準電圧との比較結果に応じて前記スイッチ回路を制御する制御部と、
   を有する制御回路。
4. 前記ランプ電圧生成回路は、
   前記出力電流に応じた複数の充電電流を生成する電流生成回路と、
   前記複数の充電電流のそれぞれにより充電される複数のキャパシタと、
   前記複数のキャパシタにより生成される複数のランプ電圧のうちの１つを選択する選択回路と、
   を含み、
   前記選択回路により選択されたランプ電圧と前記第２の基準電圧との比較結果に応じて前記スイッチ回路を制御すること、
   を特徴とする請求項２又は３に記載の制御回路。
5. 入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御方法であって、
   前記出力電圧に応じた電圧と第１の基準電圧に応じて第１の電流源による電流を分流して出力電流を生成し、
   前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成し、
   前記制御電圧に応じて前記第１の電流源及び第２の電流源の電流をそれぞれ制御し、
   前記出力電流に応じて前記スイッチ回路を制御すること、
   を特徴とする制御方法。
6. 入力電圧が供給されるスイッチ回路をスイッチングさせることにより前記入力電圧から出力電圧を生成する電源を制御する制御方法であって、
   前記出力電圧に応じた電圧と第１の基準電圧に応じて第１の電流源による電流を分流して出力電流を生成し、
   前記出力電流に応じた充電電流によりキャパシタを充電してランプ電圧を生成し、
   前記出力電流に応じた電流と、第２の電流源による電流を比較した結果に応じた制御電圧を生成し、
   前記制御電圧に応じた第２の基準電圧を生成し、
   前記ランプ電圧と前記第２の基準電圧との比較結果に応じて前記スイッチ回路を制御すること、
   を特徴とする制御方法。