JPH05129844A - Ｃｍｏｓ演算増幅器 - Google Patents
Ｃｍｏｓ演算増幅器Info
- Publication number
- JPH05129844A JPH05129844A JP3313100A JP31310091A JPH05129844A JP H05129844 A JPH05129844 A JP H05129844A JP 3313100 A JP3313100 A JP 3313100A JP 31310091 A JP31310091 A JP 31310091A JP H05129844 A JPH05129844 A JP H05129844A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- circuit
- current consumption
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 温度変化に対して、消費電流のほとんど一定
なＣＭＯＳ演算増幅器を提供する。 【構成】 バイアス電圧を印加してＣＭＯＳ演算増幅器
の消費電流を決定する２つのＰチャネル型ＭＯＳトラン
ジスタに対して、少なくとも一方のＰチャネル型ＭＯＳ
トランジスタと直列に正の温度係数を持つ抵抗５１を接
続する。 【効果】 正の温度係数を持つ抵抗が、消費電流を決定
するＰチャネル型ＭＯＳトランジスタの温度特性を補償
し、ＣＭＯＳ演算増幅器の消費電流を温度に対して一定
にする。したがって、ＣＭＯＳ演算増幅器を含む半導体
集積回路全体の消費電流も温度に依存しなくなり、高温
度において電池寿命が短くなるという欠点は解消され
る。
なＣＭＯＳ演算増幅器を提供する。 【構成】 バイアス電圧を印加してＣＭＯＳ演算増幅器
の消費電流を決定する２つのＰチャネル型ＭＯＳトラン
ジスタに対して、少なくとも一方のＰチャネル型ＭＯＳ
トランジスタと直列に正の温度係数を持つ抵抗５１を接
続する。 【効果】 正の温度係数を持つ抵抗が、消費電流を決定
するＰチャネル型ＭＯＳトランジスタの温度特性を補償
し、ＣＭＯＳ演算増幅器の消費電流を温度に対して一定
にする。したがって、ＣＭＯＳ演算増幅器を含む半導体
集積回路全体の消費電流も温度に依存しなくなり、高温
度において電池寿命が短くなるという欠点は解消され
る。
Description
【０００１】
【産業上の利用分野】本発明は、相補型電界効果トラン
ジスタ（以下ＣＭＯＳと記載する）半導体集積回路に好
適に用いる演算増幅器の回路構成に関するものである。
ジスタ（以下ＣＭＯＳと記載する）半導体集積回路に好
適に用いる演算増幅器の回路構成に関するものである。
【０００２】
【従来の技術】時計等の携帯用機器においては、その多
機能化にともなって、アナログ・ディジタル混在の半導
体集積回路が搭載されるようになってきた。アナログ回
路はディジタル回路と同様にＣＭＯＳトランジスタで構
成され、その中で演算増幅器は主要な回路構成要素とな
っている。このような半導体集積回路では、演算増幅器
の消費電流が全消費電流の大半を占める。
機能化にともなって、アナログ・ディジタル混在の半導
体集積回路が搭載されるようになってきた。アナログ回
路はディジタル回路と同様にＣＭＯＳトランジスタで構
成され、その中で演算増幅器は主要な回路構成要素とな
っている。このような半導体集積回路では、演算増幅器
の消費電流が全消費電流の大半を占める。
【０００３】図２は従来のＣＭＯＳ演算増幅器を示す回
路図である。以下図２を用いて従来例におけるＣＭＯＳ
演算増幅器を説明する。
路図である。以下図２を用いて従来例におけるＣＭＯＳ
演算増幅器を説明する。
【０００４】ＣＭＯＳ演算増幅器は、差動増幅回路１１
と、レベルシフト回路１３と、出力回路１４とを備え
る。
と、レベルシフト回路１３と、出力回路１４とを備え
る。
【０００５】端子には、逆相入力端子２１と、正相入力
端子２２と、出力端子２３と、グランド端子２４と、電
源電圧端子２５と、差動段バイアス電圧入力端子２６
と、出力段バイアス電圧入力端子２７とがある。
端子２２と、出力端子２３と、グランド端子２４と、電
源電圧端子２５と、差動段バイアス電圧入力端子２６
と、出力段バイアス電圧入力端子２７とがある。
【０００６】差動増幅回路１１は、逆相入力端子２１と
正相入力端子２２との電圧を比較して、増幅を行うＰチ
ャネル型ＭＯＳトランジスタ（以下Ｐ型トランジスタと
記載する）３２、３３と、増幅された電圧を出力する出
力端子６１と、Ｐ型トランジスタ３２、３３のドレイン
電流を供給するカレントミラー接続したＮチャネル型Ｍ
ＯＳトランジスタ（以下Ｎ型トランジスタと記載する）
４１、４２と、グランドに対して一定のバイアス電圧が
印加され、定電流源を構成するＰ型トランジスタ３１と
からなる。
正相入力端子２２との電圧を比較して、増幅を行うＰチ
ャネル型ＭＯＳトランジスタ（以下Ｐ型トランジスタと
記載する）３２、３３と、増幅された電圧を出力する出
力端子６１と、Ｐ型トランジスタ３２、３３のドレイン
電流を供給するカレントミラー接続したＮチャネル型Ｍ
ＯＳトランジスタ（以下Ｎ型トランジスタと記載する）
４１、４２と、グランドに対して一定のバイアス電圧が
印加され、定電流源を構成するＰ型トランジスタ３１と
からなる。
【０００７】レベルシフト回路１３は、差動増幅回路１
１の出力端子６１の電圧をレベルシフトさせる２つのイ
ンバータで構成する。
１の出力端子６１の電圧をレベルシフトさせる２つのイ
ンバータで構成する。
【０００８】第１のインバータ７３は、Ｎ型トランジス
タ４３、４４と、グランドに対して一定のバイアス電圧
が印加され、定電流源となるＰ型トランジスタ３４とか
らなり、反転信号を出力端子６２に出力する。
タ４３、４４と、グランドに対して一定のバイアス電圧
が印加され、定電流源となるＰ型トランジスタ３４とか
らなり、反転信号を出力端子６２に出力する。
【０００９】第２のインバータ７２は、第１のインバー
タ７３の出力端子６２の出力がゲートに入力されるＮ型
トランジスタ４５と、Ｐ型トランジスタ３５とからな
り、レベルシフトされた電圧を出力端子６３から出力す
る。
タ７３の出力端子６２の出力がゲートに入力されるＮ型
トランジスタ４５と、Ｐ型トランジスタ３５とからな
り、レベルシフトされた電圧を出力端子６３から出力す
る。
【００１０】出力回路１４は、差動増幅回路１１の出力
端子６１の出力が、ゲートに入力されたＮ型トランジス
タ４６と、レベルシフト回路１３の出力端子６３の出力
がゲートに入力されたＰ型トランジスタ３６とからなる
インバータと、差動増幅回路１１の出力端子６１からの
出力が交流である場合の位相補償用のキャパシタ５２と
から構成される。
端子６１の出力が、ゲートに入力されたＮ型トランジス
タ４６と、レベルシフト回路１３の出力端子６３の出力
がゲートに入力されたＰ型トランジスタ３６とからなる
インバータと、差動増幅回路１１の出力端子６１からの
出力が交流である場合の位相補償用のキャパシタ５２と
から構成される。
【００１１】以上のように構成された従来のＣＭＯＳ演
算増幅器について、以下その動作を説明する。
算増幅器について、以下その動作を説明する。
【００１２】差動増幅回路１１では、逆相入力端子２１
と、正相入力端子２２とから入力された電圧の差を増幅
し、出力端子６１に出力する。
と、正相入力端子２２とから入力された電圧の差を増幅
し、出力端子６１に出力する。
【００１３】レベルシフト回路１３では、第１のインバ
ータ７３で差動増幅回路１１の出力端子６１の電圧レベ
ルに反比例し、Ｎ型トランジスタ４３、４４およびＰ型
トランジスタ３４のコンダクタンス比で決まるレベルを
出力端子６２に出力する。
ータ７３で差動増幅回路１１の出力端子６１の電圧レベ
ルに反比例し、Ｎ型トランジスタ４３、４４およびＰ型
トランジスタ３４のコンダクタンス比で決まるレベルを
出力端子６２に出力する。
【００１４】さらに第２のインバータ７２で出力端子６
２の電圧レベルに反比例し、Ｎ型トランジスタ４５およ
びＰ型トランジスタ３５のコンダクタンス比で決まる電
圧レベルを出力端子６３から出力する。
２の電圧レベルに反比例し、Ｎ型トランジスタ４５およ
びＰ型トランジスタ３５のコンダクタンス比で決まる電
圧レベルを出力端子６３から出力する。
【００１５】結果としてレベルシフト回路１３では、差
動増幅回路１１の出力端子６１の電圧レベルから一定の
値だけグランドからみて減少したレベルの電圧を出力す
る。
動増幅回路１１の出力端子６１の電圧レベルから一定の
値だけグランドからみて減少したレベルの電圧を出力す
る。
【００１６】これは出力回路１４のＰ型トランジスタ３
６のオフ状態の電流を下げることにより出力回路１４の
ゲインを高め、ＣＭＯＳ演算増幅器のトータルゲインを
高めるとともに、より多くの電流を出力回路１４の出力
端子２３から吐き出す働きをさせるためである。
６のオフ状態の電流を下げることにより出力回路１４の
ゲインを高め、ＣＭＯＳ演算増幅器のトータルゲインを
高めるとともに、より多くの電流を出力回路１４の出力
端子２３から吐き出す働きをさせるためである。
【００１７】出力回路１４では差動増幅回路１１の出力
６１を出力回路１４のゲインだけ増幅した信号を出力端
子２３に出力する。
６１を出力回路１４のゲインだけ増幅した信号を出力端
子２３に出力する。
【００１８】以上述べたＣＭＯＳ演算増幅器の動作は、
適当なバイアス電圧が印加された状態で可能となる。
適当なバイアス電圧が印加された状態で可能となる。
【００１９】バイアス電圧には、差動段バイアス電圧入
力端子２６に印加される差動段バイアス電圧（以下ＶＲ
１と記載する）と、出力段バイアス電圧入力端子２７に
印加される出力段バイアス電圧（以下ＶＲ２と記載す
る）との２つがある。
力端子２６に印加される差動段バイアス電圧（以下ＶＲ
１と記載する）と、出力段バイアス電圧入力端子２７に
印加される出力段バイアス電圧（以下ＶＲ２と記載す
る）との２つがある。
【００２０】ＶＲ１は、差動段バイアス電圧入力端子２
６を通して、差動増幅回路１１のＰ型トランジスタ３１
のゲートに加えられ、差動増幅回路１１を動作させる。
６を通して、差動増幅回路１１のＰ型トランジスタ３１
のゲートに加えられ、差動増幅回路１１を動作させる。
【００２１】ＶＲ２は、出力段バイアス電圧入力端子２
７を通して、レベルシフト回路１３のＰ型トランジスタ
３４のゲートに加えられ、レベルシフト回路１３と出力
回路１４とを動作させる。
７を通して、レベルシフト回路１３のＰ型トランジスタ
３４のゲートに加えられ、レベルシフト回路１３と出力
回路１４とを動作させる。
【００２２】ＶＲ１が大きくなると差動増幅回路１１の
消費電流が増加し、ＶＲ２が大きくなるとレベルシフト
回路１３と出力回路１４の消費電流が増加する。
消費電流が増加し、ＶＲ２が大きくなるとレベルシフト
回路１３と出力回路１４の消費電流が増加する。
【００２３】電源電圧が変化してもバイアス電圧ＶＲ
１、ＶＲ２が一定ならば、ＭＯＳトランジスタの定電流
性によって演算増幅器の消費電流はほとんど変化しな
い。
１、ＶＲ２が一定ならば、ＭＯＳトランジスタの定電流
性によって演算増幅器の消費電流はほとんど変化しな
い。
【００２４】
【発明が解決しようとする課題】しかしながらＭＯＳト
ランジスタの定電流性は温度変化に対して成り立たず、
その結果としてＣＭＯＳ演算増幅器の消費電流は温度変
化に対して一定ではないという欠点を有する。
ランジスタの定電流性は温度変化に対して成り立たず、
その結果としてＣＭＯＳ演算増幅器の消費電流は温度変
化に対して一定ではないという欠点を有する。
【００２５】携帯用機器のように電源電圧が低く、した
がってバイアス電圧ＶＲ１、ＶＲ２も低い場合には、演
算増幅器の消費電流は、温度が高くなると増加し、温度
が低くなると減少する。
がってバイアス電圧ＶＲ１、ＶＲ２も低い場合には、演
算増幅器の消費電流は、温度が高くなると増加し、温度
が低くなると減少する。
【００２６】すなわち消費電流の大きな演算増幅器が組
み込まれた携帯用機器では、電池寿命は高温において短
くなる。
み込まれた携帯用機器では、電池寿命は高温において短
くなる。
【００２７】本発明の目的は、ＭＯＳトランジスタの温
度特性を補償し、温度変化に対して消費電流の一定なＣ
ＭＯＳ演算増幅器を提供することにある。
度特性を補償し、温度変化に対して消費電流の一定なＣ
ＭＯＳ演算増幅器を提供することにある。
【００２８】
【課題を解決するための手段】この目的を達成するため
に、本発明のＣＭＯＳ演算増幅器は、バイアス電圧が印
加される２つのＰ型トランジスタに対して、少なくとも
一方のＰ型トランジスタと直列に正の温度係数を持つ抵
抗を接続した構成とする。
に、本発明のＣＭＯＳ演算増幅器は、バイアス電圧が印
加される２つのＰ型トランジスタに対して、少なくとも
一方のＰ型トランジスタと直列に正の温度係数を持つ抵
抗を接続した構成とする。
【００２９】
【作用】この構成によって、温度上昇により消費電流が
増加しようとしても、バイアス電圧を印加し消費電流を
決定する２つのＰ型トランジスタの少なくとも一方のＰ
型トランジスタに直列に接続した抵抗の抵抗値が大きく
なる。したがって、全体として消費電流の増加量を抑え
ることができる。
増加しようとしても、バイアス電圧を印加し消費電流を
決定する２つのＰ型トランジスタの少なくとも一方のＰ
型トランジスタに直列に接続した抵抗の抵抗値が大きく
なる。したがって、全体として消費電流の増加量を抑え
ることができる。
【００３０】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。図１は本発明の一実施例におけるＣＭ
ＯＳ演算増幅器を示す回路図である。
ながら説明する。図１は本発明の一実施例におけるＣＭ
ＯＳ演算増幅器を示す回路図である。
【００３１】ＣＭＯＳ演算増幅器は、差動増幅回路１１
と、レベルシフト回路１２と、出力回路１４とを備え
る。
と、レベルシフト回路１２と、出力回路１４とを備え
る。
【００３２】端子には、逆相入力端子２１と、正相入力
端子２２と、出力端子２３と、グランド端子２４と、電
源電圧端子２５と、差動段バイアス電圧入力端子２６
と、出力段バイアス電圧入力端子２７とがある。
端子２２と、出力端子２３と、グランド端子２４と、電
源電圧端子２５と、差動段バイアス電圧入力端子２６
と、出力段バイアス電圧入力端子２７とがある。
【００３３】差動増幅回路１１は、逆相入力端子２１と
正相入力端子２２との電圧を比較して、増幅を行うＰ型
トランジスタ３２、３３と、増幅された電圧を出力する
出力端子６１と、Ｐ型トランジスタ３２、３３のドレイ
ン電流を供給するカレントミラー接続したＮ型トランジ
スタ４１、４２と、グランドに対して一定のバイアス電
圧が印加され、定電流源を構成するＰ型トランジスタ３
１とからなる。
正相入力端子２２との電圧を比較して、増幅を行うＰ型
トランジスタ３２、３３と、増幅された電圧を出力する
出力端子６１と、Ｐ型トランジスタ３２、３３のドレイ
ン電流を供給するカレントミラー接続したＮ型トランジ
スタ４１、４２と、グランドに対して一定のバイアス電
圧が印加され、定電流源を構成するＰ型トランジスタ３
１とからなる。
【００３４】レベルシフト回路１３は、差動増幅回路１
１の出力端子６１の電圧を、レベルシフトさせる２つの
インバータで構成する。第１のインバータ７３は、Ｎ型
トランジスタ４３、４４と、グランドに対して一定のバ
イアス電圧が印加され、定電流源となるＰ型トランジス
タ３４とからなり、反転信号を出力端子６２に出力す
る。第２のインバータ７２は、第１のインバータ７３の
出力端子６２の出力がゲートに入力されるＮ型トランジ
スタ４５と、Ｐ型トランジスタ３５とからなり、レベル
シフトされた電圧を出力端子６３から出力する。
１の出力端子６１の電圧を、レベルシフトさせる２つの
インバータで構成する。第１のインバータ７３は、Ｎ型
トランジスタ４３、４４と、グランドに対して一定のバ
イアス電圧が印加され、定電流源となるＰ型トランジス
タ３４とからなり、反転信号を出力端子６２に出力す
る。第２のインバータ７２は、第１のインバータ７３の
出力端子６２の出力がゲートに入力されるＮ型トランジ
スタ４５と、Ｐ型トランジスタ３５とからなり、レベル
シフトされた電圧を出力端子６３から出力する。
【００３５】レベルシフト回路１２は上記の従来のレベ
ルシフト回路に、グランドに対して一定のバイアス電圧
が印加され定電流源となるＰ型トランジスタ３４と直列
に、正の温度係数を持つ、たとえば拡散抵抗からなる抵
抗５１を追加して設ける構成である。
ルシフト回路に、グランドに対して一定のバイアス電圧
が印加され定電流源となるＰ型トランジスタ３４と直列
に、正の温度係数を持つ、たとえば拡散抵抗からなる抵
抗５１を追加して設ける構成である。
【００３６】出力回路１４は、差動増幅回路１１の出力
端子６１の出力が、ゲートに入力されたＮ型トランジス
タ４６と、レベルシフト回路１３の出力端子６３の出力
がゲートに入力されたＰ型トランジスタ３６とからなる
インバータと、差動増幅回路１１の出力端子６１からの
出力が交流である場合の位相補償用のキャパシタ５２と
から構成される。
端子６１の出力が、ゲートに入力されたＮ型トランジス
タ４６と、レベルシフト回路１３の出力端子６３の出力
がゲートに入力されたＰ型トランジスタ３６とからなる
インバータと、差動増幅回路１１の出力端子６１からの
出力が交流である場合の位相補償用のキャパシタ５２と
から構成される。
【００３７】以上のように構成された本発明のＣＭＯＳ
演算増幅器について、以下その動作を説明する。
演算増幅器について、以下その動作を説明する。
【００３８】本実施例では、差動段バイアス電圧ＶＲ１
と出力段バイアス電圧ＶＲ２とを所定の値に設定するこ
とによって、レベルシフト回路１２と出力回路１４とに
流れる電流の合計が、差動増幅回路１１に流れる電流よ
りもはるかに大きいとする。
と出力段バイアス電圧ＶＲ２とを所定の値に設定するこ
とによって、レベルシフト回路１２と出力回路１４とに
流れる電流の合計が、差動増幅回路１１に流れる電流よ
りもはるかに大きいとする。
【００３９】このことは消費電流の温度変化を考える場
合に、差動増幅回路１１に流れる電流を無視してよいこ
とを意味する。
合に、差動増幅回路１１に流れる電流を無視してよいこ
とを意味する。
【００４０】図３のグラフは従来例（曲線Ａ）と本発明
の実施例（曲線Ｂ）について、温度に対する消費電流の
変化を示している。
の実施例（曲線Ｂ）について、温度に対する消費電流の
変化を示している。
【００４１】曲線Ａからわかるように、従来のＣＭＯＳ
演算増幅器の消費電流は温度上昇とともに増加する。こ
れに対して正の温度係数を持つ抵抗５１として、２０℃
における抵抗値１００ＫΩ、シート抵抗１０ＫΩ／□、
温度係数０．３０％／Ｋの拡散抵抗を採用した場合に
は、曲線Ｂに示すように消費電流の増加はほとんどなく
なる。
演算増幅器の消費電流は温度上昇とともに増加する。こ
れに対して正の温度係数を持つ抵抗５１として、２０℃
における抵抗値１００ＫΩ、シート抵抗１０ＫΩ／□、
温度係数０．３０％／Ｋの拡散抵抗を採用した場合に
は、曲線Ｂに示すように消費電流の増加はほとんどなく
なる。
【００４２】これは温度上昇による抵抗値の増加がＰ型
トランジスタ３４の温度特性を補償したためである。
トランジスタ３４の温度特性を補償したためである。
【００４３】この実施例では、レベルシフト回路１２と
出力回路１４とに流れる電流の合計が、差動増幅回路１
１に流れる電流よりもはるかに大きいとした。
出力回路１４とに流れる電流の合計が、差動増幅回路１
１に流れる電流よりもはるかに大きいとした。
【００４４】これとは逆に、差動増幅回路１１に流れる
電流が、レベルシフト回路１２と出力回路１４とに流れ
る電流の合計よりもはるかに大きい場合には、ＣＭＯＳ
演算増幅器の消費電流の温度特性は、差動増幅回路１１
のＰ型トランジスタ３１の温度特性で決まる。
電流が、レベルシフト回路１２と出力回路１４とに流れ
る電流の合計よりもはるかに大きい場合には、ＣＭＯＳ
演算増幅器の消費電流の温度特性は、差動増幅回路１１
のＰ型トランジスタ３１の温度特性で決まる。
【００４５】すなわちＰ型トランジスタ３１の定電流性
は温度とともに増加するので、消費電流も温度とともに
増加する。したがって、正の温度係数を持つ抵抗をＰ型
トランジスタ３１と直列に接続すれば、前述の実施例と
同様に温度上昇による消費電流の増加を抵抗値の増加に
よって抑えることができる。
は温度とともに増加するので、消費電流も温度とともに
増加する。したがって、正の温度係数を持つ抵抗をＰ型
トランジスタ３１と直列に接続すれば、前述の実施例と
同様に温度上昇による消費電流の増加を抵抗値の増加に
よって抑えることができる。
【００４６】また差動増幅回路１１に流れる電流と、レ
ベルシフト回路１２と出力回路１４とに流れる電流の合
計とが同程度の場合には、ＣＭＯＳ演算増幅器の消費電
流の温度特性は、差動増幅回路１１のＰ型トランジスタ
３１の温度特性と、レベルシフト回路１２のＰ型トラン
ジスタ３４の温度特性との両方に依存する。
ベルシフト回路１２と出力回路１４とに流れる電流の合
計とが同程度の場合には、ＣＭＯＳ演算増幅器の消費電
流の温度特性は、差動増幅回路１１のＰ型トランジスタ
３１の温度特性と、レベルシフト回路１２のＰ型トラン
ジスタ３４の温度特性との両方に依存する。
【００４７】この場合には、各々のＰ型トランジスタ３
１、３４について温度補償をすれば良い。すなわち、２
つのＰ型トランジスタ３１と、Ｐ型トランジスタ３４と
の両方に正の温度係数を持つ抵抗を直列に接続すれば、
前述の実施例と同様に温度上昇による消費電流の増加を
抵抗値の増加によって抑えることができる。
１、３４について温度補償をすれば良い。すなわち、２
つのＰ型トランジスタ３１と、Ｐ型トランジスタ３４と
の両方に正の温度係数を持つ抵抗を直列に接続すれば、
前述の実施例と同様に温度上昇による消費電流の増加を
抵抗値の増加によって抑えることができる。
【００４８】また正の温度係数を持つ抵抗を接続する位
置は、図１に示すようにバイアス電圧が印加されるＰ型
トランジスタに対して電源電圧側のほかに、グランド側
にしても同様の効果が得られる。
置は、図１に示すようにバイアス電圧が印加されるＰ型
トランジスタに対して電源電圧側のほかに、グランド側
にしても同様の効果が得られる。
【００４９】
【発明の効果】以上述べたように本発明によれば、ＣＭ
ＯＳ演算増幅器の消費電流は温度変化に対してほとんど
一定になる。これは半導体集積回路全体の消費電流も温
度に依存しなくなることを意味する。したがってＣＭＯ
Ｓ演算増幅器を含む半導体集積回路を携帯用機器に用い
た場合には、高温において電池寿命が短くなるという欠
点は克服される。
ＯＳ演算増幅器の消費電流は温度変化に対してほとんど
一定になる。これは半導体集積回路全体の消費電流も温
度に依存しなくなることを意味する。したがってＣＭＯ
Ｓ演算増幅器を含む半導体集積回路を携帯用機器に用い
た場合には、高温において電池寿命が短くなるという欠
点は克服される。
【図１】本発明の実施例におけるＣＭＯＳ演算増幅器を
示す回路図である。
示す回路図である。
【図２】従来のＣＭＯＳ演算増幅器を示す回路図であ
る。
る。
【図３】従来例と本発明とにおけるＣＭＯＳ演算増幅器
の消費電流と温度との関係を示すグラフである。
の消費電流と温度との関係を示すグラフである。
１１ 差動増幅回路 １２ レベルシフト回路 １４ 出力回路 ３１、３２、３３、３４、３５、３６ Ｐチャネル型Ｍ
ＯＳトランジスタ ４１、４２、４３、４４、４５、４６ Ｎチャネル型Ｍ
ＯＳトランジスタ ５１ 抵抗 ５２ キャパシタ
ＯＳトランジスタ ４１、４２、４３、４４、４５、４６ Ｎチャネル型Ｍ
ＯＳトランジスタ ５１ 抵抗 ５２ キャパシタ
Claims (2)
- 【請求項１】 差動増幅回路と、該差動増幅回路の出力
の直流レベルをシフトして出力するレベルシフト回路
と、前記差動増幅回路の出力および前記レベルシフト回
路の出力を増幅して出力する出力回路とからなるＣＭＯ
Ｓ演算増幅器において、バイアス電圧を印加し消費電流
を決定する２つのＰチャネル型ＭＯＳトランジスタに対
して、少なくとも一方のＰチャネル型ＭＯＳトランジス
タと直列に正の温度係数を持つ抵抗を接続したことを特
徴とするＣＭＯＳ演算増幅器。 - 【請求項２】 正の温度係数を持つ抵抗は、拡散抵抗か
らなることを特徴とする請求項１に記載のＣＭＯＳ演算
増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313100A JPH05129844A (ja) | 1991-11-01 | 1991-11-01 | Ｃｍｏｓ演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3313100A JPH05129844A (ja) | 1991-11-01 | 1991-11-01 | Ｃｍｏｓ演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129844A true JPH05129844A (ja) | 1993-05-25 |
Family
ID=18037161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3313100A Pending JPH05129844A (ja) | 1991-11-01 | 1991-11-01 | Ｃｍｏｓ演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129844A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088654A (ja) * | 1994-06-17 | 1996-01-12 | Fujitsu Ltd | 演算増幅器 |
| JP2008005144A (ja) * | 2006-06-21 | 2008-01-10 | Oki Electric Ind Co Ltd | 増幅回路 |
| JP2012156448A (ja) * | 2011-01-28 | 2012-08-16 | Oki Data Corp | 演算増幅器、駆動回路、駆動装置、および画像形成装置 |
| US8665020B2 (en) | 2010-07-05 | 2014-03-04 | Mitsumi Electric Co., Ltd. | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same |
-
1991
- 1991-11-01 JP JP3313100A patent/JPH05129844A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088654A (ja) * | 1994-06-17 | 1996-01-12 | Fujitsu Ltd | 演算増幅器 |
| JP2008005144A (ja) * | 2006-06-21 | 2008-01-10 | Oki Electric Ind Co Ltd | 増幅回路 |
| JP4658868B2 (ja) * | 2006-06-21 | 2011-03-23 | Ｏｋｉセミコンダクタ株式会社 | 増幅回路 |
| US8665020B2 (en) | 2010-07-05 | 2014-03-04 | Mitsumi Electric Co., Ltd. | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same |
| JP2012156448A (ja) * | 2011-01-28 | 2012-08-16 | Oki Data Corp | 演算増幅器、駆動回路、駆動装置、および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519309A (en) | Voltage to current converter with extended dynamic range | |
| EP0256729B1 (en) | Amplifier circuit | |
| KR100353295B1 (ko) | 동적 보상 증폭기 및 그 방법 | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| KR890004970B1 (ko) | 개선된 부하 구동특성을 갖는 반도체 직접회로 | |
| US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
| EP0544338B1 (en) | MOS operational amplifier circuit | |
| US5877654A (en) | Class a amplifier with a digitally programmable miller compensation network | |
| JP3848683B2 (ja) | 増幅器 | |
| US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
| JP3357689B2 (ja) | 定電圧出力回路 | |
| US6310520B1 (en) | High slew-rate operational amplifier architecture | |
| JP3134846B2 (ja) | ヒステリシスコンパレータ回路 | |
| US6236195B1 (en) | Voltage variation correction circuit | |
| US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
| JP2011254408A (ja) | パワーアンプモジュール及び携帯情報端末 | |
| JPH05129844A (ja) | Ｃｍｏｓ演算増幅器 | |
| US6777984B2 (en) | Differential amplifying method and apparatus capable of responding to a wide input voltage range | |
| US4603267A (en) | Low offset single ended MOS comparator | |
| US7714653B2 (en) | Differential amplifier | |
| US6462619B1 (en) | Input stag of an operational amplifier | |
| JPH0712128B2 (ja) | 増幅器 | |
| JP3123094B2 (ja) | 演算増幅器 | |
| KR0167563B1 (ko) | 미소 부하 전류 검출 회로 | |
| JP2896029B2 (ja) | 電圧電流変換回路 |