JPH05129844A - Cmos演算増幅器 - Google Patents
Cmos演算増幅器Info
- Publication number
- JPH05129844A JPH05129844A JP3313100A JP31310091A JPH05129844A JP H05129844 A JPH05129844 A JP H05129844A JP 3313100 A JP3313100 A JP 3313100A JP 31310091 A JP31310091 A JP 31310091A JP H05129844 A JPH05129844 A JP H05129844A
- Authority
- JP
- Japan
- Prior art keywords
- output
- operational amplifier
- circuit
- current consumption
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 温度変化に対して、消費電流のほとんど一定
なCMOS演算増幅器を提供する。 【構成】 バイアス電圧を印加してCMOS演算増幅器
の消費電流を決定する2つのPチャネル型MOSトラン
ジスタに対して、少なくとも一方のPチャネル型MOS
トランジスタと直列に正の温度係数を持つ抵抗51を接
続する。 【効果】 正の温度係数を持つ抵抗が、消費電流を決定
するPチャネル型MOSトランジスタの温度特性を補償
し、CMOS演算増幅器の消費電流を温度に対して一定
にする。したがって、CMOS演算増幅器を含む半導体
集積回路全体の消費電流も温度に依存しなくなり、高温
度において電池寿命が短くなるという欠点は解消され
る。
なCMOS演算増幅器を提供する。 【構成】 バイアス電圧を印加してCMOS演算増幅器
の消費電流を決定する2つのPチャネル型MOSトラン
ジスタに対して、少なくとも一方のPチャネル型MOS
トランジスタと直列に正の温度係数を持つ抵抗51を接
続する。 【効果】 正の温度係数を持つ抵抗が、消費電流を決定
するPチャネル型MOSトランジスタの温度特性を補償
し、CMOS演算増幅器の消費電流を温度に対して一定
にする。したがって、CMOS演算増幅器を含む半導体
集積回路全体の消費電流も温度に依存しなくなり、高温
度において電池寿命が短くなるという欠点は解消され
る。
Description
【0001】
【産業上の利用分野】本発明は、相補型電界効果トラン
ジスタ(以下CMOSと記載する)半導体集積回路に好
適に用いる演算増幅器の回路構成に関するものである。
ジスタ(以下CMOSと記載する)半導体集積回路に好
適に用いる演算増幅器の回路構成に関するものである。
【0002】
【従来の技術】時計等の携帯用機器においては、その多
機能化にともなって、アナログ・ディジタル混在の半導
体集積回路が搭載されるようになってきた。アナログ回
路はディジタル回路と同様にCMOSトランジスタで構
成され、その中で演算増幅器は主要な回路構成要素とな
っている。このような半導体集積回路では、演算増幅器
の消費電流が全消費電流の大半を占める。
機能化にともなって、アナログ・ディジタル混在の半導
体集積回路が搭載されるようになってきた。アナログ回
路はディジタル回路と同様にCMOSトランジスタで構
成され、その中で演算増幅器は主要な回路構成要素とな
っている。このような半導体集積回路では、演算増幅器
の消費電流が全消費電流の大半を占める。
【0003】図2は従来のCMOS演算増幅器を示す回
路図である。以下図2を用いて従来例におけるCMOS
演算増幅器を説明する。
路図である。以下図2を用いて従来例におけるCMOS
演算増幅器を説明する。
【0004】CMOS演算増幅器は、差動増幅回路11
と、レベルシフト回路13と、出力回路14とを備え
る。
と、レベルシフト回路13と、出力回路14とを備え
る。
【0005】端子には、逆相入力端子21と、正相入力
端子22と、出力端子23と、グランド端子24と、電
源電圧端子25と、差動段バイアス電圧入力端子26
と、出力段バイアス電圧入力端子27とがある。
端子22と、出力端子23と、グランド端子24と、電
源電圧端子25と、差動段バイアス電圧入力端子26
と、出力段バイアス電圧入力端子27とがある。
【0006】差動増幅回路11は、逆相入力端子21と
正相入力端子22との電圧を比較して、増幅を行うPチ
ャネル型MOSトランジスタ(以下P型トランジスタと
記載する)32、33と、増幅された電圧を出力する出
力端子61と、P型トランジスタ32、33のドレイン
電流を供給するカレントミラー接続したNチャネル型M
OSトランジスタ(以下N型トランジスタと記載する)
41、42と、グランドに対して一定のバイアス電圧が
印加され、定電流源を構成するP型トランジスタ31と
からなる。
正相入力端子22との電圧を比較して、増幅を行うPチ
ャネル型MOSトランジスタ(以下P型トランジスタと
記載する)32、33と、増幅された電圧を出力する出
力端子61と、P型トランジスタ32、33のドレイン
電流を供給するカレントミラー接続したNチャネル型M
OSトランジスタ(以下N型トランジスタと記載する)
41、42と、グランドに対して一定のバイアス電圧が
印加され、定電流源を構成するP型トランジスタ31と
からなる。
【0007】レベルシフト回路13は、差動増幅回路1
1の出力端子61の電圧をレベルシフトさせる2つのイ
ンバータで構成する。
1の出力端子61の電圧をレベルシフトさせる2つのイ
ンバータで構成する。
【0008】第1のインバータ73は、N型トランジス
タ43、44と、グランドに対して一定のバイアス電圧
が印加され、定電流源となるP型トランジスタ34とか
らなり、反転信号を出力端子62に出力する。
タ43、44と、グランドに対して一定のバイアス電圧
が印加され、定電流源となるP型トランジスタ34とか
らなり、反転信号を出力端子62に出力する。
【0009】第2のインバータ72は、第1のインバー
タ73の出力端子62の出力がゲートに入力されるN型
トランジスタ45と、P型トランジスタ35とからな
り、レベルシフトされた電圧を出力端子63から出力す
る。
タ73の出力端子62の出力がゲートに入力されるN型
トランジスタ45と、P型トランジスタ35とからな
り、レベルシフトされた電圧を出力端子63から出力す
る。
【0010】出力回路14は、差動増幅回路11の出力
端子61の出力が、ゲートに入力されたN型トランジス
タ46と、レベルシフト回路13の出力端子63の出力
がゲートに入力されたP型トランジスタ36とからなる
インバータと、差動増幅回路11の出力端子61からの
出力が交流である場合の位相補償用のキャパシタ52と
から構成される。
端子61の出力が、ゲートに入力されたN型トランジス
タ46と、レベルシフト回路13の出力端子63の出力
がゲートに入力されたP型トランジスタ36とからなる
インバータと、差動増幅回路11の出力端子61からの
出力が交流である場合の位相補償用のキャパシタ52と
から構成される。
【0011】以上のように構成された従来のCMOS演
算増幅器について、以下その動作を説明する。
算増幅器について、以下その動作を説明する。
【0012】差動増幅回路11では、逆相入力端子21
と、正相入力端子22とから入力された電圧の差を増幅
し、出力端子61に出力する。
と、正相入力端子22とから入力された電圧の差を増幅
し、出力端子61に出力する。
【0013】レベルシフト回路13では、第1のインバ
ータ73で差動増幅回路11の出力端子61の電圧レベ
ルに反比例し、N型トランジスタ43、44およびP型
トランジスタ34のコンダクタンス比で決まるレベルを
出力端子62に出力する。
ータ73で差動増幅回路11の出力端子61の電圧レベ
ルに反比例し、N型トランジスタ43、44およびP型
トランジスタ34のコンダクタンス比で決まるレベルを
出力端子62に出力する。
【0014】さらに第2のインバータ72で出力端子6
2の電圧レベルに反比例し、N型トランジスタ45およ
びP型トランジスタ35のコンダクタンス比で決まる電
圧レベルを出力端子63から出力する。
2の電圧レベルに反比例し、N型トランジスタ45およ
びP型トランジスタ35のコンダクタンス比で決まる電
圧レベルを出力端子63から出力する。
【0015】結果としてレベルシフト回路13では、差
動増幅回路11の出力端子61の電圧レベルから一定の
値だけグランドからみて減少したレベルの電圧を出力す
る。
動増幅回路11の出力端子61の電圧レベルから一定の
値だけグランドからみて減少したレベルの電圧を出力す
る。
【0016】これは出力回路14のP型トランジスタ3
6のオフ状態の電流を下げることにより出力回路14の
ゲインを高め、CMOS演算増幅器のトータルゲインを
高めるとともに、より多くの電流を出力回路14の出力
端子23から吐き出す働きをさせるためである。
6のオフ状態の電流を下げることにより出力回路14の
ゲインを高め、CMOS演算増幅器のトータルゲインを
高めるとともに、より多くの電流を出力回路14の出力
端子23から吐き出す働きをさせるためである。
【0017】出力回路14では差動増幅回路11の出力
61を出力回路14のゲインだけ増幅した信号を出力端
子23に出力する。
61を出力回路14のゲインだけ増幅した信号を出力端
子23に出力する。
【0018】以上述べたCMOS演算増幅器の動作は、
適当なバイアス電圧が印加された状態で可能となる。
適当なバイアス電圧が印加された状態で可能となる。
【0019】バイアス電圧には、差動段バイアス電圧入
力端子26に印加される差動段バイアス電圧(以下VR
1と記載する)と、出力段バイアス電圧入力端子27に
印加される出力段バイアス電圧(以下VR2と記載す
る)との2つがある。
力端子26に印加される差動段バイアス電圧(以下VR
1と記載する)と、出力段バイアス電圧入力端子27に
印加される出力段バイアス電圧(以下VR2と記載す
る)との2つがある。
【0020】VR1は、差動段バイアス電圧入力端子2
6を通して、差動増幅回路11のP型トランジスタ31
のゲートに加えられ、差動増幅回路11を動作させる。
6を通して、差動増幅回路11のP型トランジスタ31
のゲートに加えられ、差動増幅回路11を動作させる。
【0021】VR2は、出力段バイアス電圧入力端子2
7を通して、レベルシフト回路13のP型トランジスタ
34のゲートに加えられ、レベルシフト回路13と出力
回路14とを動作させる。
7を通して、レベルシフト回路13のP型トランジスタ
34のゲートに加えられ、レベルシフト回路13と出力
回路14とを動作させる。
【0022】VR1が大きくなると差動増幅回路11の
消費電流が増加し、VR2が大きくなるとレベルシフト
回路13と出力回路14の消費電流が増加する。
消費電流が増加し、VR2が大きくなるとレベルシフト
回路13と出力回路14の消費電流が増加する。
【0023】電源電圧が変化してもバイアス電圧VR
1、VR2が一定ならば、MOSトランジスタの定電流
性によって演算増幅器の消費電流はほとんど変化しな
い。
1、VR2が一定ならば、MOSトランジスタの定電流
性によって演算増幅器の消費電流はほとんど変化しな
い。
【0024】
【発明が解決しようとする課題】しかしながらMOSト
ランジスタの定電流性は温度変化に対して成り立たず、
その結果としてCMOS演算増幅器の消費電流は温度変
化に対して一定ではないという欠点を有する。
ランジスタの定電流性は温度変化に対して成り立たず、
その結果としてCMOS演算増幅器の消費電流は温度変
化に対して一定ではないという欠点を有する。
【0025】携帯用機器のように電源電圧が低く、した
がってバイアス電圧VR1、VR2も低い場合には、演
算増幅器の消費電流は、温度が高くなると増加し、温度
が低くなると減少する。
がってバイアス電圧VR1、VR2も低い場合には、演
算増幅器の消費電流は、温度が高くなると増加し、温度
が低くなると減少する。
【0026】すなわち消費電流の大きな演算増幅器が組
み込まれた携帯用機器では、電池寿命は高温において短
くなる。
み込まれた携帯用機器では、電池寿命は高温において短
くなる。
【0027】本発明の目的は、MOSトランジスタの温
度特性を補償し、温度変化に対して消費電流の一定なC
MOS演算増幅器を提供することにある。
度特性を補償し、温度変化に対して消費電流の一定なC
MOS演算増幅器を提供することにある。
【0028】
【課題を解決するための手段】この目的を達成するため
に、本発明のCMOS演算増幅器は、バイアス電圧が印
加される2つのP型トランジスタに対して、少なくとも
一方のP型トランジスタと直列に正の温度係数を持つ抵
抗を接続した構成とする。
に、本発明のCMOS演算増幅器は、バイアス電圧が印
加される2つのP型トランジスタに対して、少なくとも
一方のP型トランジスタと直列に正の温度係数を持つ抵
抗を接続した構成とする。
【0029】
【作用】この構成によって、温度上昇により消費電流が
増加しようとしても、バイアス電圧を印加し消費電流を
決定する2つのP型トランジスタの少なくとも一方のP
型トランジスタに直列に接続した抵抗の抵抗値が大きく
なる。したがって、全体として消費電流の増加量を抑え
ることができる。
増加しようとしても、バイアス電圧を印加し消費電流を
決定する2つのP型トランジスタの少なくとも一方のP
型トランジスタに直列に接続した抵抗の抵抗値が大きく
なる。したがって、全体として消費電流の増加量を抑え
ることができる。
【0030】
【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。図1は本発明の一実施例におけるCM
OS演算増幅器を示す回路図である。
ながら説明する。図1は本発明の一実施例におけるCM
OS演算増幅器を示す回路図である。
【0031】CMOS演算増幅器は、差動増幅回路11
と、レベルシフト回路12と、出力回路14とを備え
る。
と、レベルシフト回路12と、出力回路14とを備え
る。
【0032】端子には、逆相入力端子21と、正相入力
端子22と、出力端子23と、グランド端子24と、電
源電圧端子25と、差動段バイアス電圧入力端子26
と、出力段バイアス電圧入力端子27とがある。
端子22と、出力端子23と、グランド端子24と、電
源電圧端子25と、差動段バイアス電圧入力端子26
と、出力段バイアス電圧入力端子27とがある。
【0033】差動増幅回路11は、逆相入力端子21と
正相入力端子22との電圧を比較して、増幅を行うP型
トランジスタ32、33と、増幅された電圧を出力する
出力端子61と、P型トランジスタ32、33のドレイ
ン電流を供給するカレントミラー接続したN型トランジ
スタ41、42と、グランドに対して一定のバイアス電
圧が印加され、定電流源を構成するP型トランジスタ3
1とからなる。
正相入力端子22との電圧を比較して、増幅を行うP型
トランジスタ32、33と、増幅された電圧を出力する
出力端子61と、P型トランジスタ32、33のドレイ
ン電流を供給するカレントミラー接続したN型トランジ
スタ41、42と、グランドに対して一定のバイアス電
圧が印加され、定電流源を構成するP型トランジスタ3
1とからなる。
【0034】レベルシフト回路13は、差動増幅回路1
1の出力端子61の電圧を、レベルシフトさせる2つの
インバータで構成する。第1のインバータ73は、N型
トランジスタ43、44と、グランドに対して一定のバ
イアス電圧が印加され、定電流源となるP型トランジス
タ34とからなり、反転信号を出力端子62に出力す
る。第2のインバータ72は、第1のインバータ73の
出力端子62の出力がゲートに入力されるN型トランジ
スタ45と、P型トランジスタ35とからなり、レベル
シフトされた電圧を出力端子63から出力する。
1の出力端子61の電圧を、レベルシフトさせる2つの
インバータで構成する。第1のインバータ73は、N型
トランジスタ43、44と、グランドに対して一定のバ
イアス電圧が印加され、定電流源となるP型トランジス
タ34とからなり、反転信号を出力端子62に出力す
る。第2のインバータ72は、第1のインバータ73の
出力端子62の出力がゲートに入力されるN型トランジ
スタ45と、P型トランジスタ35とからなり、レベル
シフトされた電圧を出力端子63から出力する。
【0035】レベルシフト回路12は上記の従来のレベ
ルシフト回路に、グランドに対して一定のバイアス電圧
が印加され定電流源となるP型トランジスタ34と直列
に、正の温度係数を持つ、たとえば拡散抵抗からなる抵
抗51を追加して設ける構成である。
ルシフト回路に、グランドに対して一定のバイアス電圧
が印加され定電流源となるP型トランジスタ34と直列
に、正の温度係数を持つ、たとえば拡散抵抗からなる抵
抗51を追加して設ける構成である。
【0036】出力回路14は、差動増幅回路11の出力
端子61の出力が、ゲートに入力されたN型トランジス
タ46と、レベルシフト回路13の出力端子63の出力
がゲートに入力されたP型トランジスタ36とからなる
インバータと、差動増幅回路11の出力端子61からの
出力が交流である場合の位相補償用のキャパシタ52と
から構成される。
端子61の出力が、ゲートに入力されたN型トランジス
タ46と、レベルシフト回路13の出力端子63の出力
がゲートに入力されたP型トランジスタ36とからなる
インバータと、差動増幅回路11の出力端子61からの
出力が交流である場合の位相補償用のキャパシタ52と
から構成される。
【0037】以上のように構成された本発明のCMOS
演算増幅器について、以下その動作を説明する。
演算増幅器について、以下その動作を説明する。
【0038】本実施例では、差動段バイアス電圧VR1
と出力段バイアス電圧VR2とを所定の値に設定するこ
とによって、レベルシフト回路12と出力回路14とに
流れる電流の合計が、差動増幅回路11に流れる電流よ
りもはるかに大きいとする。
と出力段バイアス電圧VR2とを所定の値に設定するこ
とによって、レベルシフト回路12と出力回路14とに
流れる電流の合計が、差動増幅回路11に流れる電流よ
りもはるかに大きいとする。
【0039】このことは消費電流の温度変化を考える場
合に、差動増幅回路11に流れる電流を無視してよいこ
とを意味する。
合に、差動増幅回路11に流れる電流を無視してよいこ
とを意味する。
【0040】図3のグラフは従来例(曲線A)と本発明
の実施例(曲線B)について、温度に対する消費電流の
変化を示している。
の実施例(曲線B)について、温度に対する消費電流の
変化を示している。
【0041】曲線Aからわかるように、従来のCMOS
演算増幅器の消費電流は温度上昇とともに増加する。こ
れに対して正の温度係数を持つ抵抗51として、20℃
における抵抗値100KΩ、シート抵抗10KΩ/□、
温度係数0.30%/Kの拡散抵抗を採用した場合に
は、曲線Bに示すように消費電流の増加はほとんどなく
なる。
演算増幅器の消費電流は温度上昇とともに増加する。こ
れに対して正の温度係数を持つ抵抗51として、20℃
における抵抗値100KΩ、シート抵抗10KΩ/□、
温度係数0.30%/Kの拡散抵抗を採用した場合に
は、曲線Bに示すように消費電流の増加はほとんどなく
なる。
【0042】これは温度上昇による抵抗値の増加がP型
トランジスタ34の温度特性を補償したためである。
トランジスタ34の温度特性を補償したためである。
【0043】この実施例では、レベルシフト回路12と
出力回路14とに流れる電流の合計が、差動増幅回路1
1に流れる電流よりもはるかに大きいとした。
出力回路14とに流れる電流の合計が、差動増幅回路1
1に流れる電流よりもはるかに大きいとした。
【0044】これとは逆に、差動増幅回路11に流れる
電流が、レベルシフト回路12と出力回路14とに流れ
る電流の合計よりもはるかに大きい場合には、CMOS
演算増幅器の消費電流の温度特性は、差動増幅回路11
のP型トランジスタ31の温度特性で決まる。
電流が、レベルシフト回路12と出力回路14とに流れ
る電流の合計よりもはるかに大きい場合には、CMOS
演算増幅器の消費電流の温度特性は、差動増幅回路11
のP型トランジスタ31の温度特性で決まる。
【0045】すなわちP型トランジスタ31の定電流性
は温度とともに増加するので、消費電流も温度とともに
増加する。したがって、正の温度係数を持つ抵抗をP型
トランジスタ31と直列に接続すれば、前述の実施例と
同様に温度上昇による消費電流の増加を抵抗値の増加に
よって抑えることができる。
は温度とともに増加するので、消費電流も温度とともに
増加する。したがって、正の温度係数を持つ抵抗をP型
トランジスタ31と直列に接続すれば、前述の実施例と
同様に温度上昇による消費電流の増加を抵抗値の増加に
よって抑えることができる。
【0046】また差動増幅回路11に流れる電流と、レ
ベルシフト回路12と出力回路14とに流れる電流の合
計とが同程度の場合には、CMOS演算増幅器の消費電
流の温度特性は、差動増幅回路11のP型トランジスタ
31の温度特性と、レベルシフト回路12のP型トラン
ジスタ34の温度特性との両方に依存する。
ベルシフト回路12と出力回路14とに流れる電流の合
計とが同程度の場合には、CMOS演算増幅器の消費電
流の温度特性は、差動増幅回路11のP型トランジスタ
31の温度特性と、レベルシフト回路12のP型トラン
ジスタ34の温度特性との両方に依存する。
【0047】この場合には、各々のP型トランジスタ3
1、34について温度補償をすれば良い。すなわち、2
つのP型トランジスタ31と、P型トランジスタ34と
の両方に正の温度係数を持つ抵抗を直列に接続すれば、
前述の実施例と同様に温度上昇による消費電流の増加を
抵抗値の増加によって抑えることができる。
1、34について温度補償をすれば良い。すなわち、2
つのP型トランジスタ31と、P型トランジスタ34と
の両方に正の温度係数を持つ抵抗を直列に接続すれば、
前述の実施例と同様に温度上昇による消費電流の増加を
抵抗値の増加によって抑えることができる。
【0048】また正の温度係数を持つ抵抗を接続する位
置は、図1に示すようにバイアス電圧が印加されるP型
トランジスタに対して電源電圧側のほかに、グランド側
にしても同様の効果が得られる。
置は、図1に示すようにバイアス電圧が印加されるP型
トランジスタに対して電源電圧側のほかに、グランド側
にしても同様の効果が得られる。
【0049】
【発明の効果】以上述べたように本発明によれば、CM
OS演算増幅器の消費電流は温度変化に対してほとんど
一定になる。これは半導体集積回路全体の消費電流も温
度に依存しなくなることを意味する。したがってCMO
S演算増幅器を含む半導体集積回路を携帯用機器に用い
た場合には、高温において電池寿命が短くなるという欠
点は克服される。
OS演算増幅器の消費電流は温度変化に対してほとんど
一定になる。これは半導体集積回路全体の消費電流も温
度に依存しなくなることを意味する。したがってCMO
S演算増幅器を含む半導体集積回路を携帯用機器に用い
た場合には、高温において電池寿命が短くなるという欠
点は克服される。
【図1】本発明の実施例におけるCMOS演算増幅器を
示す回路図である。
示す回路図である。
【図2】従来のCMOS演算増幅器を示す回路図であ
る。
る。
【図3】従来例と本発明とにおけるCMOS演算増幅器
の消費電流と温度との関係を示すグラフである。
の消費電流と温度との関係を示すグラフである。
11 差動増幅回路 12 レベルシフト回路 14 出力回路 31、32、33、34、35、36 Pチャネル型M
OSトランジスタ 41、42、43、44、45、46 Nチャネル型M
OSトランジスタ 51 抵抗 52 キャパシタ
OSトランジスタ 41、42、43、44、45、46 Nチャネル型M
OSトランジスタ 51 抵抗 52 キャパシタ
Claims (2)
- 【請求項1】 差動増幅回路と、該差動増幅回路の出力
の直流レベルをシフトして出力するレベルシフト回路
と、前記差動増幅回路の出力および前記レベルシフト回
路の出力を増幅して出力する出力回路とからなるCMO
S演算増幅器において、バイアス電圧を印加し消費電流
を決定する2つのPチャネル型MOSトランジスタに対
して、少なくとも一方のPチャネル型MOSトランジス
タと直列に正の温度係数を持つ抵抗を接続したことを特
徴とするCMOS演算増幅器。 - 【請求項2】 正の温度係数を持つ抵抗は、拡散抵抗か
らなることを特徴とする請求項1に記載のCMOS演算
増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3313100A JPH05129844A (ja) | 1991-11-01 | 1991-11-01 | Cmos演算増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3313100A JPH05129844A (ja) | 1991-11-01 | 1991-11-01 | Cmos演算増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05129844A true JPH05129844A (ja) | 1993-05-25 |
Family
ID=18037161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3313100A Pending JPH05129844A (ja) | 1991-11-01 | 1991-11-01 | Cmos演算増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05129844A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088654A (ja) * | 1994-06-17 | 1996-01-12 | Fujitsu Ltd | 演算増幅器 |
JP2008005144A (ja) * | 2006-06-21 | 2008-01-10 | Oki Electric Ind Co Ltd | 増幅回路 |
JP2012156448A (ja) * | 2011-01-28 | 2012-08-16 | Oki Data Corp | 演算増幅器、駆動回路、駆動装置、および画像形成装置 |
US8665020B2 (en) | 2010-07-05 | 2014-03-04 | Mitsumi Electric Co., Ltd. | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same |
-
1991
- 1991-11-01 JP JP3313100A patent/JPH05129844A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH088654A (ja) * | 1994-06-17 | 1996-01-12 | Fujitsu Ltd | 演算増幅器 |
JP2008005144A (ja) * | 2006-06-21 | 2008-01-10 | Oki Electric Ind Co Ltd | 増幅回路 |
JP4658868B2 (ja) * | 2006-06-21 | 2011-03-23 | Okiセミコンダクタ株式会社 | 増幅回路 |
US8665020B2 (en) | 2010-07-05 | 2014-03-04 | Mitsumi Electric Co., Ltd. | Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same |
JP2012156448A (ja) * | 2011-01-28 | 2012-08-16 | Oki Data Corp | 演算増幅器、駆動回路、駆動装置、および画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5519309A (en) | Voltage to current converter with extended dynamic range | |
EP0256729B1 (en) | Amplifier circuit | |
KR100353295B1 (ko) | 동적 보상 증폭기 및 그 방법 | |
US5266887A (en) | Bidirectional voltage to current converter | |
KR890004970B1 (ko) | 개선된 부하 구동특성을 갖는 반도체 직접회로 | |
US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
EP0544338B1 (en) | MOS operational amplifier circuit | |
US5877654A (en) | Class a amplifier with a digitally programmable miller compensation network | |
JP3848683B2 (ja) | 増幅器 | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
JP3357689B2 (ja) | 定電圧出力回路 | |
US6310520B1 (en) | High slew-rate operational amplifier architecture | |
JP3134846B2 (ja) | ヒステリシスコンパレータ回路 | |
US6236195B1 (en) | Voltage variation correction circuit | |
US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
JP2011254408A (ja) | パワーアンプモジュール及び携帯情報端末 | |
JPH05129844A (ja) | Cmos演算増幅器 | |
US6777984B2 (en) | Differential amplifying method and apparatus capable of responding to a wide input voltage range | |
US4603267A (en) | Low offset single ended MOS comparator | |
US7714653B2 (en) | Differential amplifier | |
US6462619B1 (en) | Input stag of an operational amplifier | |
JPH0712128B2 (ja) | 増幅器 | |
JP3123094B2 (ja) | 演算増幅器 | |
KR0167563B1 (ko) | 미소 부하 전류 검출 회로 | |
JP2896029B2 (ja) | 電圧電流変換回路 |