JPS60160393A - モ−タ駆動回路 - Google Patents
モ−タ駆動回路Info
- Publication number
- JPS60160393A JPS60160393A JP59015932A JP1593284A JPS60160393A JP S60160393 A JPS60160393 A JP S60160393A JP 59015932 A JP59015932 A JP 59015932A JP 1593284 A JP1593284 A JP 1593284A JP S60160393 A JPS60160393 A JP S60160393A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- input signal
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
- H02P7/285—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only
- H02P7/288—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices controlling armature supply only using variable impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Motor And Converter Starters (AREA)
- Control Of Direct Current Motors (AREA)
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はバイポーラ駆動をするステップモータや直流モ
ータ等のモータ駆動回路に関する。
ータ等のモータ駆動回路に関する。
近年フロッピーディスク装置やプリンタ装置等に用いら
れ、ているステップモータは、装置全体の小型化に伴な
い小型で駆動力の太さいものがめらｔている。ステップ
モータの駆動方式には、固定子巻線に流れる励ｉｔ流の
方向が一定のユニポーラ駆動方式と、励磁電流の方向が
正および狗の２方向であるバイポーラ駆動方式かめるが
、近年は、モータ巻線を有効に用い小型化がｂ］能なパ
イプーラ駆動方式が多く用いられている。
れ、ているステップモータは、装置全体の小型化に伴な
い小型で駆動力の太さいものがめらｔている。ステップ
モータの駆動方式には、固定子巻線に流れる励ｉｔ流の
方向が一定のユニポーラ駆動方式と、励磁電流の方向が
正および狗の２方向であるバイポーラ駆動方式かめるが
、近年は、モータ巻線を有効に用い小型化がｂ］能なパ
イプーラ駆動方式が多く用いられている。
第１図にバイポーラ駆動方式の従来のモータ駆動回路を
示す。第１図ではひとつのモータ巻線Ｌ に対する回路
だけを示しである。モータ巻線の数に応じて同様の回路
がさらに必要となる。モータ巻１１１ｉｎの両端にそれ
ぞれトランジスタＱ／とＱ２およびトランジスタＱ３と
Ｑ弘が接続されている。こ扛らトランジスタＱ／とＱｌ
およびＱ３とＱ４’は直列接続され、電源Ｖ。０と接地
間に挿入されている。トランジスタＱ／とＱ１≠のペー
スには、それぞｎドライバＤＲ／とＤ Ｒ２ｆ介して入
力信号φ／が入力され、トランジスタＱ２とＱ４’のペ
ースには、それぞれドライバＤＲ３とＤＲグを介して、
入力信号φ／を反転した入力信号φ／が入力さ扛る。
示す。第１図ではひとつのモータ巻線Ｌ に対する回路
だけを示しである。モータ巻線の数に応じて同様の回路
がさらに必要となる。モータ巻１１１ｉｎの両端にそれ
ぞれトランジスタＱ／とＱ２およびトランジスタＱ３と
Ｑ弘が接続されている。こ扛らトランジスタＱ／とＱｌ
およびＱ３とＱ４’は直列接続され、電源Ｖ。０と接地
間に挿入されている。トランジスタＱ／とＱ１≠のペー
スには、それぞｎドライバＤＲ／とＤ Ｒ２ｆ介して入
力信号φ／が入力され、トランジスタＱ２とＱ４’のペ
ースには、それぞれドライバＤＲ３とＤＲグを介して、
入力信号φ／を反転した入力信号φ／が入力さ扛る。
入力信号φノがＨレベルの場合、入力信号φ／ｉＬレベ
ルであり、トランジスタＱ／とＱ≠がオンし、トランジ
スタＱ２とＱ３がオフする。したがってモータ巻線ＬＫ
右向きの電流、１Ｌ１が流れる。逆に入力信号φ／がＬ
レベルの場合、入力信号φ／はＨレベルであり、トラン
ジスタＱ／とＱ≠がオフし、トランジスタＱ２とＱ３が
オンする。したがってモータ巻線Ｌｎに逆向きの電流Ｉ
Ｌ２が流ｊる。このように入力信号φ／、φ／によりモ
ータ巻線Ｌｎへ流扛る電流の向ｔ！！が反対に々るバイ
ポーラ駆動が可能である。
ルであり、トランジスタＱ／とＱ≠がオンし、トランジ
スタＱ２とＱ３がオフする。したがってモータ巻線ＬＫ
右向きの電流、１Ｌ１が流れる。逆に入力信号φ／がＬ
レベルの場合、入力信号φ／はＨレベルであり、トラン
ジスタＱ／とＱ≠がオフし、トランジスタＱ２とＱ３が
オンする。したがってモータ巻線Ｌｎに逆向きの電流Ｉ
Ｌ２が流ｊる。このように入力信号φ／、φ／によりモ
ータ巻線Ｌｎへ流扛る電流の向ｔ！！が反対に々るバイ
ポーラ駆動が可能である。
しかしながらトランジスタは、オンからオフに変化する
場合の蓄積時間ｔ が、オフからオθｔｒｇ ンに変化する場合よりもか々り太きい。このため、第２
図に示すように入力信号φ／がＬレベルからＨレベルに
変化するときに、トランジスタＱ、 ２ トＱ弘がオン
からオフに変化するのが蓄積時間ｔｓｔｒｇだけ遅れ、
トランジスタＱ／とＱ、２およびＱ３とＱ、 ４ｔが同
時にオンとなる時間が存在し、電源Ｖ。０から接地への
貫通電流１ｓが流れるという問題があった。この１通電
流１Ｓは外部素子により制限されないため、極めて大き
な仙となり、トランジスタＱ／ ＋Ｑ、２ 、Ｑ３．Ｑ
ｌ、ｔが破壊されるおそれがあった。またトランジスタ
Ｑ／、Ｑ２゜Ｑ、 ３ 、 Ｑグが破壊されなくとも、
パルス状の貝通（３） 電流１８により回路が誤動作するおそれがあった。
場合の蓄積時間ｔ が、オフからオθｔｒｇ ンに変化する場合よりもか々り太きい。このため、第２
図に示すように入力信号φ／がＬレベルからＨレベルに
変化するときに、トランジスタＱ、 ２ トＱ弘がオン
からオフに変化するのが蓄積時間ｔｓｔｒｇだけ遅れ、
トランジスタＱ／とＱ、２およびＱ３とＱ、 ４ｔが同
時にオンとなる時間が存在し、電源Ｖ。０から接地への
貫通電流１ｓが流れるという問題があった。この１通電
流１Ｓは外部素子により制限されないため、極めて大き
な仙となり、トランジスタＱ／ ＋Ｑ、２ 、Ｑ３．Ｑ
ｌ、ｔが破壊されるおそれがあった。またトランジスタ
Ｑ／、Ｑ２゜Ｑ、 ３ 、 Ｑグが破壊されなくとも、
パルス状の貝通（３） 電流１８により回路が誤動作するおそれがあった。
このため従来は第３図に示す制御回路／により、第５図
に示すようなタイミングで入力信号φ／。
に示すようなタイミングで入力信号φ／。
φ／′を制御し１通電流１ の発生を防止していた。
すなわち、入力信号φ／の立下りより入力信号φ／の立
上りをほぼ蓄積時間ｔ だけ遅らせ、ｔｒｇ 入力信号φ／の立上りより入力信号Ｃ７の立下りをほぼ
蓄積時間ｔ だけ遅らせるようにして、ｔｒｇ トランジスタＱ／とＱ、２およびＱ、 ３とＱ＋が同時
にはオンしないようにし、貫通電流１８の発生を防止し
ていた。
上りをほぼ蓄積時間ｔ だけ遅らせ、ｔｒｇ 入力信号φ／の立上りより入力信号Ｃ７の立下りをほぼ
蓄積時間ｔ だけ遅らせるようにして、ｔｒｇ トランジスタＱ／とＱ、２およびＱ、 ３とＱ＋が同時
にはオンしないようにし、貫通電流１８の発生を防止し
ていた。
捷たは第５図に示すように入力信号φ／２戸。
φコ、φノの信号＃に折抗Ｒとコンデンサ（４−句加し
て、何月の立上り全遅延させ、１通電流１ｓの発生を防
止するという方法も採らｒしていた。
て、何月の立上り全遅延させ、１通電流１ｓの発生を防
止するという方法も採らｒしていた。
し、かじかからこのような従来の方法によれば、入力信
号φ／、φ／′、φコ、φλ′の制御が複雑であったり
、追加部品が必要であり、また制御回路／とモータ駆動
回路λとの間に相数の２倍の信号線が必要であるという
問題があった。
号φ／、φ／′、φコ、φλ′の制御が複雑であったり
、追加部品が必要であり、また制御回路／とモータ駆動
回路λとの間に相数の２倍の信号線が必要であるという
問題があった。
（４’）
〔発明の目的〕
本発明は上記事情を考慮してなさｆｌ、たもので、タイ
ミング調整をおこ々わない入力信号と反転信号でも１通
電流を生ずることのないモータ駆動回路全提供すること
を目的とする。
ミング調整をおこ々わない入力信号と反転信号でも１通
電流を生ずることのないモータ駆動回路全提供すること
を目的とする。
この目的全達成するために本発明によるモータ駆動回路
は、モータ巻線への励磁電Ｎ、會流す各トランジスタの
ペースにそれぞ扛補助トランジスタ全接続し、各補助ト
ランジスタのペースには、自己が接続されているトラン
ジスタのペースとは反転した信号全入力することにより
、励磁電流の方向反転時の貫通電流の発生を防止してい
る。
は、モータ巻線への励磁電Ｎ、會流す各トランジスタの
ペースにそれぞ扛補助トランジスタ全接続し、各補助ト
ランジスタのペースには、自己が接続されているトラン
ジスタのペースとは反転した信号全入力することにより
、励磁電流の方向反転時の貫通電流の発生を防止してい
る。
本発明の一実施例によるモータ駆動回路を第６図に示す
。第６図はひとつのモータ巻線に対する回路であり、モ
ータ巻線の数に対応する数の回路が必要である。電源■
。０と接地間に、直列接続されたトランジスタＱ／とＱ
、２からなるトランジスタ列と、直列接続されたトラン
ジスタＱ３とＱ＋からガるトランジスタ列とが挿入され
ている。モータ巻線Ｌ の両端は、これらトランジスタ
列の接続中点、すなわちトランジスタＱ／のエミッタと
トランジスタＱ、２のコレクタの接続点と、トランジス
タＱ３のエミッタとトランジスタｑ４のコレクタの接続
点とに接続されている。トランジスタＱ／とＱ４’のペ
ースには、それぞれドライノ々ＤＲ／とＤＲ４’を介し
て入力信号φ／が入力され、トランジスタＱ２とＱ３の
ペースにはそれぞれドライバＤＲ２とＤＲＪ’ｉ介して
、入力係号φ／を反転した反転信号戸が入力されている
。
。第６図はひとつのモータ巻線に対する回路であり、モ
ータ巻線の数に対応する数の回路が必要である。電源■
。０と接地間に、直列接続されたトランジスタＱ／とＱ
、２からなるトランジスタ列と、直列接続されたトラン
ジスタＱ３とＱ＋からガるトランジスタ列とが挿入され
ている。モータ巻線Ｌ の両端は、これらトランジスタ
列の接続中点、すなわちトランジスタＱ／のエミッタと
トランジスタＱ、２のコレクタの接続点と、トランジス
タＱ３のエミッタとトランジスタｑ４のコレクタの接続
点とに接続されている。トランジスタＱ／とＱ４’のペ
ースには、それぞれドライノ々ＤＲ／とＤＲ４’を介し
て入力信号φ／が入力され、トランジスタＱ２とＱ３の
ペースにはそれぞれドライバＤＲ２とＤＲＪ’ｉ介して
、入力係号φ／を反転した反転信号戸が入力されている
。
本実施例はさらに、各トランジスタＱ／、Ｑ２＋Ｑ３＋
Ｑグに補助トランジスタＱｓ 、Ｑ、 ｔ ＋ Ｑ ７
ｒＱｒが設けられている点に特徴がある。これら補助ト
ランジスタＱ！、ＣｔＡ 、Ｑ、７ 、Ｑざはトランジ
スタＱ／、Ｑ、２．Ｑ３．Ｑ４’がオフからオンに変化
するのを遅らせるために設けら扛ている。トランジスタ
Ｑ、／のペースには補助トランジスタＱ！のコレクタが
接続さ扛、補助トランジスタＱＪのエミッタは接地され
ている。着た補助トランジスタＱｊのペースには、トラ
ンジスタ列ノのペースに入力している入力係号φ／の反
転信号φ／が入力されている。同様にトランジスタＱ２
のペースにも、エミッタが接地された補助トランジスタ
Ｑ、 Ｊが接続されており、この補助トランジスタＱＡ
のペースには、入力信号φ／が入力されている。トラン
ジスタＱ３とＱ４’のペースにもそれぞれ補助トランジ
スタＱ７とＱＪ’のコレクタが接続さｆている。こ１．
ら補助トランジスタＱ７とＱ、とノヘースにも、自己が
接続さｆたトランジスタＱ３とＱ≠のペースに入力する
信号を反転した信号が入力されている。こｊＬら補助ト
ランジスタＱ、ｔ、ＱＡ、Ｑ７．Ｑどの蓄積時間はトラ
ンジスタＱ、／ 、Ｑ、、２ 、Ｑ３ 、Ｑグの蓄積時
間と向畳首たけそれ以上であることが心太である。より
正確には、補助トランジスタＱ！はトラ７２７７９２以
上の蓄積時間を有し、補助トランジスタＱ６はトランラ
フ２９フ以上の蓄積時間を有し、補助トランジスタＱ７
はトランジスタＱ弘以上の蓄積時間を有し、補助トラン
ジスタＱ♂はトランジスタＱ３（７） 以上の蓄積時間を有している。
Ｑグに補助トランジスタＱｓ 、Ｑ、 ｔ ＋ Ｑ ７
ｒＱｒが設けられている点に特徴がある。これら補助ト
ランジスタＱ！、ＣｔＡ 、Ｑ、７ 、Ｑざはトランジ
スタＱ／、Ｑ、２．Ｑ３．Ｑ４’がオフからオンに変化
するのを遅らせるために設けら扛ている。トランジスタ
Ｑ、／のペースには補助トランジスタＱ！のコレクタが
接続さ扛、補助トランジスタＱＪのエミッタは接地され
ている。着た補助トランジスタＱｊのペースには、トラ
ンジスタ列ノのペースに入力している入力係号φ／の反
転信号φ／が入力されている。同様にトランジスタＱ２
のペースにも、エミッタが接地された補助トランジスタ
Ｑ、 Ｊが接続されており、この補助トランジスタＱＡ
のペースには、入力信号φ／が入力されている。トラン
ジスタＱ３とＱ４’のペースにもそれぞれ補助トランジ
スタＱ７とＱＪ’のコレクタが接続さｆている。こ１．
ら補助トランジスタＱ７とＱ、とノヘースにも、自己が
接続さｆたトランジスタＱ３とＱ≠のペースに入力する
信号を反転した信号が入力されている。こｊＬら補助ト
ランジスタＱ、ｔ、ＱＡ、Ｑ７．Ｑどの蓄積時間はトラ
ンジスタＱ、／ 、Ｑ、、２ 、Ｑ３ 、Ｑグの蓄積時
間と向畳首たけそれ以上であることが心太である。より
正確には、補助トランジスタＱ！はトラ７２７７９２以
上の蓄積時間を有し、補助トランジスタＱ６はトランラ
フ２９フ以上の蓄積時間を有し、補助トランジスタＱ７
はトランジスタＱ弘以上の蓄積時間を有し、補助トラン
ジスタＱ♂はトランジスタＱ３（７） 以上の蓄積時間を有している。
次に第７図を用いて動作を説明する。入力信号φｌがＨ
レベルでおると、反転何月φ／はＬレベルであり、トラ
ンジスタＱ／とＱ≠がオンし、トランジスタＱ２とＱ３
がオフする。しｆ’ｒ−かってモータ巻線Ｌ に右向き
の電流ＩＬ１が流れる。逆に入力信号φ／がＬレベルで
あると、反転信号φ／がＨレベルでありトランジスタＱ
／とＱ４’がオフし、トランジスタＱ、２とＱ３がオフ
する。したがってモータ巻線Ｌ に左向きの電流ｉＬ！
が流詐る。
レベルでおると、反転何月φ／はＬレベルであり、トラ
ンジスタＱ／とＱ≠がオンし、トランジスタＱ２とＱ３
がオフする。しｆ’ｒ−かってモータ巻線Ｌ に右向き
の電流ＩＬ１が流れる。逆に入力信号φ／がＬレベルで
あると、反転信号φ／がＨレベルでありトランジスタＱ
／とＱ４’がオフし、トランジスタＱ、２とＱ３がオフ
する。したがってモータ巻線Ｌ に左向きの電流ｉＬ！
が流詐る。
今、時刻Ｔ１ で入力信号φ／かＨレベルからＬレベル
ｌＩ′ｃ変化すると、同時に反転化号φノもＬレベルか
らＨレベルに変化する。トランジスタＱ／は、ペースへ
の入力信号φ／が■レベルからＬレベルに変化し７ても
蓄積時間ＴＤ／の間はすぐにオフにならずオンのｔｔで
おる。こｆＬに対し、トランジスタＱ、２は伯ちにオフ
からオンに変化しようとする。ところがこのトランジス
タＱ、２のペースには補助トランジスタＱ６が接続さ扛
ており、補助トランジスタＱ、 Ａに“その蓄積時間Ｔ
ＤＡの１１１オン（ｌｒ） であるので、トランジスタＱ２のペースの電位がＨレベ
ルにならず、トランジスタＱ２は直ちにオンせず、補助
トランジスタＱ６の蓄積時間Ｔ Ｄ Ａ後はじめてオン
する。Ｔ Ｄ ｔ 〉Ｔ Ｄ ／であるから、トランジ
スタＱ／とＱ２とが同時にオンになることねなく、連通
電流は流れない。
ｌＩ′ｃ変化すると、同時に反転化号φノもＬレベルか
らＨレベルに変化する。トランジスタＱ／は、ペースへ
の入力信号φ／が■レベルからＬレベルに変化し７ても
蓄積時間ＴＤ／の間はすぐにオフにならずオンのｔｔで
おる。こｆＬに対し、トランジスタＱ、２は伯ちにオフ
からオンに変化しようとする。ところがこのトランジス
タＱ、２のペースには補助トランジスタＱ６が接続さ扛
ており、補助トランジスタＱ、 Ａに“その蓄積時間Ｔ
ＤＡの１１１オン（ｌｒ） であるので、トランジスタＱ２のペースの電位がＨレベ
ルにならず、トランジスタＱ２は直ちにオンせず、補助
トランジスタＱ６の蓄積時間Ｔ Ｄ Ａ後はじめてオン
する。Ｔ Ｄ ｔ 〉Ｔ Ｄ ／であるから、トランジ
スタＱ／とＱ２とが同時にオンになることねなく、連通
電流は流れない。
時刻Ｔ２ で入力係号φ／がＬレベルからＨレベルに変
化する場合も同様である。トランジスタＱ２は、ペース
への反転信号φ／がＨレベルからＬし堅ルに変化しても
ゴぐにはオフに々らす、蓄積時間ＴＤ、２の間はオンの
ままである。一方トランジスタＱ／はオフからオンへの
変化であるためペースがＬレベルからＨレベルに変化す
む、は直ちにオンになる。ところがトランジスタＱ／の
ペースに接続され六二補助トランジスタＱＪが時刻Ｔ２
後もその蓄積時間ＴＤｊの…１オンであるため、入力信
号φ／がＬレベルからＨレベルに変化しているにもかか
わらず、トランジスタＱ／のペースの′Ｍ、句は一ヒが
らず、蓄積時間ＴＤｊの後はじめてオンする。ＴＤｊ〉
ＴＤｊであるためトランジスタＱ／とＱ、２とが同時に
オンになることなく、負通算流は流ｆない。
化する場合も同様である。トランジスタＱ２は、ペース
への反転信号φ／がＨレベルからＬし堅ルに変化しても
ゴぐにはオフに々らす、蓄積時間ＴＤ、２の間はオンの
ままである。一方トランジスタＱ／はオフからオンへの
変化であるためペースがＬレベルからＨレベルに変化す
む、は直ちにオンになる。ところがトランジスタＱ／の
ペースに接続され六二補助トランジスタＱＪが時刻Ｔ２
後もその蓄積時間ＴＤｊの…１オンであるため、入力信
号φ／がＬレベルからＨレベルに変化しているにもかか
わらず、トランジスタＱ／のペースの′Ｍ、句は一ヒが
らず、蓄積時間ＴＤｊの後はじめてオンする。ＴＤｊ〉
ＴＤｊであるためトランジスタＱ／とＱ、２とが同時に
オンになることなく、負通算流は流ｆない。
トランジスタＱ３とＱ ４’ ｉ／（一ついても、補助
トランジスタＱ７とＱ♂が設けらｆ＋、ているので、同
時にオンすることはなく、負通算流は流ｎない。
トランジスタＱ７とＱ♂が設けらｆ＋、ているので、同
時にオンすることはなく、負通算流は流ｎない。
このように本実施例によれば、入力信号φ／とφ／のタ
イミング調整をおこなわなくとも負通算流が流ｎること
はない。
イミング調整をおこなわなくとも負通算流が流ｎること
はない。
本発明の他の実施例によるモータ駆動回路を第ｇ図に示
す。先の実施例とほとんど同じであるが、インパータエ
ＮＶｉ用いてモータ駆動回路側で反転信号φ／全生取し
ている廟が異なっている。特にタイミング調整をおこな
う必要がガいので、このよりな＊成が鶏卵である。した
がってモータ駆動回路とし、では入力信号φ／だけが入
力すればよいので、）相の場合には、第り図に示すよう
に制御回路／とモータ駆動回路２との間の佃号紳ヲ相数
の２本だけに半減することができる。
す。先の実施例とほとんど同じであるが、インパータエ
ＮＶｉ用いてモータ駆動回路側で反転信号φ／全生取し
ている廟が異なっている。特にタイミング調整をおこな
う必要がガいので、このよりな＊成が鶏卵である。した
がってモータ駆動回路とし、では入力信号φ／だけが入
力すればよいので、）相の場合には、第り図に示すよう
に制御回路／とモータ駆動回路２との間の佃号紳ヲ相数
の２本だけに半減することができる。
先の実施例ではλ相で゛あったが、もっと多相のモータ
でも同様である。塘た励磁型Ｎを流すためのトランジス
タ列は電源側と接地側けそｊ、ぞ扛ひとつのトランジス
タで構成さ１．ているが、２つ以上のトランジスタで＃
４成してもよい。複数のトランジスタを並列に設けｊｌ
は大きな励ｇｉ′ｆＪ￥ω「全流すことができる。補助
トランジスタについても、先の実施例のひとつの補助ト
ランジスタのがわりに複数のトランジスタで構成しても
よい。捷た先の実施例ではｎｐｎ トランジスタで構成
、シたが、ｐｎｐ）ランジスタで構成してもよい。
でも同様である。塘た励磁型Ｎを流すためのトランジス
タ列は電源側と接地側けそｊ、ぞ扛ひとつのトランジス
タで構成さ１．ているが、２つ以上のトランジスタで＃
４成してもよい。複数のトランジスタを並列に設けｊｌ
は大きな励ｇｉ′ｆＪ￥ω「全流すことができる。補助
トランジスタについても、先の実施例のひとつの補助ト
ランジスタのがわりに複数のトランジスタで構成しても
よい。捷た先の実施例ではｎｐｎ トランジスタで構成
、シたが、ｐｎｐ）ランジスタで構成してもよい。
さらに本発明のモータ駆動回路は、バイポーラ駆動方式
であれば、ステップモータ以外の直流モータ等の駆動回
路として利用できる。
であれば、ステップモータ以外の直流モータ等の駆動回
路として利用できる。
以上の通り本発明によれば、入力信号とその人カイ内号
會ただ反転しただけの信号でも、入力信号の論理レベル
の変化時に負通算流が流ｊ２ることがない。このためト
ランジスタが破壊されたり１．ｅルス状の係号が発生す
ることがなく、回路の侶頼件が向上する。また入力係号
を単に反転するだけで反転信号全書ることができるため
、制御回路と（／／） の間の信号線数全少なくすることができる。したがって
集積回路化するときのビン数金減らすことができ、回路
設計が容易になるとともにコストダウン？はかることが
できる。
會ただ反転しただけの信号でも、入力信号の論理レベル
の変化時に負通算流が流ｊ２ることがない。このためト
ランジスタが破壊されたり１．ｅルス状の係号が発生す
ることがなく、回路の侶頼件が向上する。また入力係号
を単に反転するだけで反転信号全書ることができるため
、制御回路と（／／） の間の信号線数全少なくすることができる。したがって
集積回路化するときのビン数金減らすことができ、回路
設計が容易になるとともにコストダウン？はかることが
できる。
第７図、第３図、第５図は従来のモータ駆動回路を示す
図、第２図、第≠図は同モータ駆動回路のタイムチャー
ト、 第６図は本発明の一実施例によるモータ駆動回路の回路
図、第７図ハ゛巨１モータ駆シ１回路のタイムチャート
、 第ｇ図は本発明の他の実施例によるモータ駆動回路の回
路図、第り図は同モータ駆動回路のタイムチャートであ
る。 Ｑ ’ ｒ Ｑ、２＋ Ｑ３＊ Ｑμ・・・トランジス
タ、Ｑ、、ｔ。 ＱＡ 、 Ｑ、７ 、 ＱＪ’・＝−補助トランジスタ
、ＤＲ／ 。 ＤＲ２、ＤＲ３、ＤＨ４ｔ・・・ドライバ、工ＮＶ・・
・インノ々−タ。 出願人代理人 猪 股 消 （／２） 第２図 しＳ ｄ１谷 各Ｉｓ −Ｃ′ 的［Ｆ］ ００００ （ｊ
図、第２図、第≠図は同モータ駆動回路のタイムチャー
ト、 第６図は本発明の一実施例によるモータ駆動回路の回路
図、第７図ハ゛巨１モータ駆シ１回路のタイムチャート
、 第ｇ図は本発明の他の実施例によるモータ駆動回路の回
路図、第り図は同モータ駆動回路のタイムチャートであ
る。 Ｑ ’ ｒ Ｑ、２＋ Ｑ３＊ Ｑμ・・・トランジス
タ、Ｑ、、ｔ。 ＱＡ 、 Ｑ、７ 、 ＱＪ’・＝−補助トランジスタ
、ＤＲ／ 。 ＤＲ２、ＤＲ３、ＤＨ４ｔ・・・ドライバ、工ＮＶ・・
・インノ々−タ。 出願人代理人 猪 股 消 （／２） 第２図 しＳ ｄ１谷 各Ｉｓ −Ｃ′ 的［Ｆ］ ００００ （ｊ
Claims (1)
- −ｔａｎぞれ直列接続嘔れた２つのトランジスタを有し
市、源と接地間に挿入された第１および第一のトランジ
スタ列を備え、これら第１および第２のトランジスタ列
の接続中点間にモータ巻線を挿入し、前記第１のトラン
ジスタ列の電源側のトランジスタと前記第２のトランジ
スタ列の接地側のトランジスタのペースに同じ入力信号
を入力し、前記第２のトランジスタ列の電源側のトラン
ジスタと前記第１のトランジスタ列の接地側のトランジ
スタのペースに前記入力信号の反転信号全入力し、前記
入力信号の電位を変化させることにより、前記モータ巻
線へ正角両方向の励磁電流ヲ節、すバイポーラ駆動方式
のモータ駆動回路において、前記トランジスタ以上の蓄
積時間を市する補助トランジスタを前記各トランジスタ
のペースにそれぞれ接続し、前記補助トランジスタのペ
ースには、自己が接続されているトランジスタのペース
に入力する信号の反転信号全入力することにより、前記
各トランジスタ列のトランジスタが同時にオンＬ２ない
ようにしたこと全特徴とするモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015932A JPS60160393A (ja) | 1984-01-31 | 1984-01-31 | モ−タ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015932A JPS60160393A (ja) | 1984-01-31 | 1984-01-31 | モ−タ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60160393A true JPS60160393A (ja) | 1985-08-21 |
| JPS649837B2 JPS649837B2 (ja) | 1989-02-20 |
Family
ID=11902543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015932A Granted JPS60160393A (ja) | 1984-01-31 | 1984-01-31 | モ−タ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60160393A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203579A (ja) * | 1986-02-21 | 1987-09-08 | ユナイテツド テクノロジ−ズ オ−トモ−テイブ インコ−ポレイテツド | 二方向モ−タ駆動回路 |
| JPS6477494A (en) * | 1987-09-17 | 1989-03-23 | Max Co Ltd | Load current controlling system |
| JP2007504797A (ja) * | 2003-09-05 | 2007-03-01 | エレクトロニック シアター コントロールス インコーポレイテッド | ステッパモータをドライブする回路及びステッパモータドライバを制御する方法 |
| US8207558B2 (en) | 2004-07-09 | 2012-06-26 | Renesas Electronics Corporation | Semiconductor device, DC/DC converter and power supply |
| JP2013013051A (ja) * | 2011-06-01 | 2013-01-17 | Denso Corp | パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法 |
-
1984
- 1984-01-31 JP JP59015932A patent/JPS60160393A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62203579A (ja) * | 1986-02-21 | 1987-09-08 | ユナイテツド テクノロジ−ズ オ−トモ−テイブ インコ−ポレイテツド | 二方向モ−タ駆動回路 |
| JPS6477494A (en) * | 1987-09-17 | 1989-03-23 | Max Co Ltd | Load current controlling system |
| JP2007504797A (ja) * | 2003-09-05 | 2007-03-01 | エレクトロニック シアター コントロールス インコーポレイテッド | ステッパモータをドライブする回路及びステッパモータドライバを制御する方法 |
| US8207558B2 (en) | 2004-07-09 | 2012-06-26 | Renesas Electronics Corporation | Semiconductor device, DC/DC converter and power supply |
| JP2013013051A (ja) * | 2011-06-01 | 2013-01-17 | Denso Corp | パワーｍｏｓｆｅｔの駆動回路およびその素子値決定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS649837B2 (ja) | 1989-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3494488B2 (ja) | 半導体装置 | |
| JPS60160393A (ja) | モ−タ駆動回路 | |
| JPS62133818A (ja) | ミラ−電流補償回路 | |
| JPH0210519B2 (ja) | ||
| JP2527050B2 (ja) | 半導体メモリ用センスアンプ回路 | |
| US5523660A (en) | Motor control circuit and motor drive system using the same | |
| JPH02168494A (ja) | 半導体記憶回路 | |
| JP2003153524A (ja) | 電圧供給回路 | |
| JP3036917B2 (ja) | 半導体集積回路 | |
| KR100207497B1 (ko) | 반도체장치의 신호 발생회로 | |
| JPH0683045B2 (ja) | スイツチングアンプ | |
| JP2852122B2 (ja) | モノマルチバイブレータ | |
| JP3035413B2 (ja) | サンプル・ホールド回路 | |
| JP2728430B2 (ja) | 半導体集積回路 | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JP2822944B2 (ja) | パワアンプ回路 | |
| JPH07298671A (ja) | ブラシレスモータの駆動装置 | |
| JPS6323594A (ja) | ステツピングモ−タの駆動回路 | |
| JP3149907B2 (ja) | フリップフロップ回路 | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JP2000174562A (ja) | 入力回路 | |
| JPS6145754Y2 (ja) | ||
| WO1985004043A1 (en) | Compensation current generator | |
| JPH0799623B2 (ja) | 半導体記憶装置 | |
| JPS6128317Y2 (ja) |