JP5472557B1 - 複合電子部品及びそれを備える電子装置 - Google Patents
複合電子部品及びそれを備える電子装置 Download PDFInfo
- Publication number
- JP5472557B1 JP5472557B1 JP2013552757A JP2013552757A JP5472557B1 JP 5472557 B1 JP5472557 B1 JP 5472557B1 JP 2013552757 A JP2013552757 A JP 2013552757A JP 2013552757 A JP2013552757 A JP 2013552757A JP 5472557 B1 JP5472557 B1 JP 5472557B1
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- main surface
- pad electrode
- composite
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0547—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a vertical arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/10—Mounting in enclosures
- H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
- H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
好適に実装し得る複合電子部品を提供する。
複合電子部品1は、基板10と、第1の電子部品20と、第2の電子部品30と、支持部材14とを備える。第1の電子部品20は、基板10の一主面10a上に実装されている。第2の電子部品30は、基板10の他主面10b上に実装されている。支持部材14は、基板10と第2の電子部品30との間に配されている。第1の電子部品20は、平面視において基板10よりも外形寸法が小さい。平面視において、第1の電子部品20が実装されていない基板10の一主面の領域の上に、第1の電子部品20と電気的に接続されたパッド電極12が設けられている。平面視において、支持部材14がパッド電極12と重なる位置に設けられている。
複合電子部品1は、基板10と、第1の電子部品20と、第2の電子部品30と、支持部材14とを備える。第1の電子部品20は、基板10の一主面10a上に実装されている。第2の電子部品30は、基板10の他主面10b上に実装されている。支持部材14は、基板10と第2の電子部品30との間に配されている。第1の電子部品20は、平面視において基板10よりも外形寸法が小さい。平面視において、第1の電子部品20が実装されていない基板10の一主面の領域の上に、第1の電子部品20と電気的に接続されたパッド電極12が設けられている。平面視において、支持部材14がパッド電極12と重なる位置に設けられている。
Description
本発明は、複合電子部品及びそれを備える電子装置に関する。
従来、基板の両主面上に電子部品が実装された複合電子部品が知られている(例えば特許文献1,2を参照)。このような複合電子部品を用いることにより、電子部品の実装面積を小さくし得る。
複合電子部品においては、電子部品と配線基板との接続は、基板上に設けられており、電子部品に電気的に接続されたパッド電極にワイヤやバンプを接続することにより電子部品を配線基板に電気的に接続する場合がある。
現在のところ、基板の一主面上に、電子部品が電気的に接続されたパッド電極が設けられている複合電子部品の好ましい構成については十分に検討されていない。
本発明の主な目的は、好適に実装し得る複合電子部品を提供することである。
本発明に係る複合電子部品は、基板と、第1の電子部品と、第2の電子部品と、支持部材とを備える。第1の電子部品は、基板の一主面上に実装されている。第2の電子部品は、基板の他主面上に実装されている。支持部材は、基板と第2の電子部品との間に配されている。第1の電子部品は、平面視において、基板よりも外形寸法が小さい。平面視において、第1の電子部品が実装されていない基板の一主面の領域の上に、第1の電子部品が電気的に接続されたパッド電極が設けられている。平面視において、支持部材がパッド電極と重なる位置に設けられている。
本発明に係る複合電子部品のある特定の局面では、支持部材は、第2の電子部品と基板とを電気的に接続している接続部材により構成されている。
本発明に係る電子装置は、上記複合電子部品と、複合電子部品が実装されたマザー基板と、パッド電極とマザー基板とを電気的に接続しており、パッド電極に超音波接合された配線部材とを備える。
本発明によれば、好適に実装し得る複合電子部品を提供することができる。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
(第1の実施形態)
図1は、第1の実施形態における複合電子部品の略図的断面図である。図1に示されるように、複合電子部品1は、配線基板10を備えている。配線基板10は、例えば、内部に配線が設けられた樹脂基板やセラミック基板により構成することができる。配線基板10の第1の主面10aの上には、第1のパッド電極11と、第2のパッド電極12とが設けられている。
図1は、第1の実施形態における複合電子部品の略図的断面図である。図1に示されるように、複合電子部品1は、配線基板10を備えている。配線基板10は、例えば、内部に配線が設けられた樹脂基板やセラミック基板により構成することができる。配線基板10の第1の主面10aの上には、第1のパッド電極11と、第2のパッド電極12とが設けられている。
第1の主面10aの中央部の上には、第1の電子部品20が実装されている。第1の電子部品20は、バンプ13により、第1のパッド電極11に電気的に接続されている。平面視した場合、第1の主面10a上の領域であって、第1の主面10aと第1の電子部品20とが重なる領域に、第1のパッド電極11が設けられている。第1のパッド電極11は、第2のパッド電極12に電気的に接続されている。このため、第2のパッド電極12には、第1の電子部品20が電気的に接続されている。(図示せず)
第1の電子部品20の種類は、特に限定されない。第1の電子部品20は、例えば、弾性表面波部品や弾性境界波部品などの弾性波部品であってもよい。弾性波部品は、弾性波共振子であってもよいし、弾性波フィルタ装置であってもよい。本実施形態では、第1の電子部品20が、弾性表面波部品である例について説明する。第1の電子部品20は、圧電基板21と、圧電基板21の配線基板10側の主面21aの上に配されたIDT電極22とを有する。なお、第1の電子部品20の温度特性を補償することなどを目的として、主面21aの上に、IDT電極22を覆うように、酸化ケイ素膜等が設けられていてもよい。
第1の電子部品20は、配線基板10よりも小さい。すなわち、配線基板10の面積の方が、第1の電子部品20の面積よりも大きい。第1の主面10aの平面視において、配線基板10の第1の主面10aの一部は、第1の電子部品20から露出している。この配線基板10の第1の主面10aの露出部の上に第2のパッド電極12が配されている。すなわち、第1の主面10aの平面視において、第1の主面10aの第1の電子部品20が実装されていない領域の上に第2のパッド電極12が設けられている。図1では、第1の主面10aの周縁近くの第1の電子部品20が実装されていない、第1の主面10a上の領域に、第2のパッド電極12が設けられている。
第2の主面10bの上には、第2の電子部品30が実装されている。第2の電子部品30は、配線基板10を介して第1の電子部品20と対向している。第2の電子部品30は、接続部材を構成しているバンプ14により、第2の主面10b上に設けられた第3のパッド電極15に電気的に接続されている。本実施形態では、この配線基板10と第2の電子部品30との間に設けられたバンプ14は、第2の電子部品30の支持部材を構成している。
第3のパッド電極15は、配線基板10を貫通するビアホール電極16によって、第1の主面10a上に設けられた第2のパッド電極12に電気的に接続されている。このため、第2のパッド電極12には、第1の電子部品20が電気的に接続されていると共に、第2の電子部品30も電気的に接続されている。
第2の電子部品30の種類は、特に限定されない。第2の電子部品30は、例えば、弾性表面波部品や弾性境界波部品などの弾性波部品であってもよい。弾性波部品は、弾性波共振子であってもよいし、弾性波フィルタ装置であってもよい。本実施形態では、第2の電子部品30が、弾性表面波部品である例について説明する。第2の電子部品30は、圧電基板31と、圧電基板31の配線基板10側の主面31aの上に配されたIDT電極32とを有する。なお、第2の電子部品30の温度特性を補償することなどを目的として、主面31aの上に、IDT電極32を覆うように、酸化ケイ素膜等が設けられていてもよい。
第2の電子部品30の外形寸法は、第1の電子部品20の外形寸法よりも大きい。すなわち、第2の電子部品30の面積の方が、第1の電子部品20の面積よりも大きい。第2の電子部品30は、第1の電子部品20が設けられた領域と第2のパッド電極12が設けられた領域とに跨がって設けられている。第1の主面10a側から平面視した場合、支持部材を構成しているバンプ14は、第2のパッド電極12と重なるように設けられている。一つの実施形態として、配線基板10と第2の電子部品30とが同じ面積であり、かつ平面視において、配線基板10と第2の電子部品30とが完全に重なっている。
図2は、複合電子部品1を搭載した電子装置2の略図的断面図である。電子装置2は、マザー基板40を備えている。このマザー基板40の主面40aの上に、複合電子部品1が実装されている。複合電子部品1の第2の電子部品30の圧電基板31のIDT電極32とは反対側の主面31bは、接着剤の硬化物を含む接着層41によってマザー基板40に接着されている。マザー基板40の主面40aの上には、パッド電極43が設けられている。パッド電極43と第2のパッド電極12とは、ワイヤ42などの配線部材により電気的に接続されている。ワイヤ42は、パッド電極43,12に超音波接合されている。なお、配線部材として、バンプを用いてもよい。
主面40aの上には、複合電子部品1を封止するための封止部材44が設けられている。
以上説明したように、複合電子部品1では、第1の電子部品20と第2の電子部品30とが配線基板10を介して対向するように設けられている。このため、例えば、第1の電子部品20と第2の電子部品30とを別個にマザー基板40に実装する場合よりも、第1及び第2の電子部品20,30の実装面積を小さくすることができる。
支持部材を構成しているバンプ14が、第1の主面10a側から平面視した場合、第2のパッド電極12と重なるように設けられている。このため、超音波接合法などによりワイヤ42などの配線部材をバンプ14に接合するとき、配線基板10に応力が加わった際には、バンプ14を介して応力がマザー基板40側に伝わり、配線基板10に大きな応力が加わり難い。よって、配線基板10の損傷を抑制することができる。また、配線基板10に求められる剛性が低くなるため、配線基板10を薄くすることができる。さらに、ワイヤ42を超音波接合する際に超音波が減衰しにくく、ワイヤ42の接合強度を高めることができる。また、バンプ14と第1の電子部品20との距離を離すことができるため、バンプ14から第1の電子部品20に伝わる応力を小さくできる。よって、第1の電子部品20の損傷を抑制することができる。
なお、配線基板10の熱膨張係数は、電子部品20,30を構成している圧電基板21,31の熱膨張係数と近似していることが好ましい。
複合電子部品1は、例えば、複数の配線基板10を構成するためのマザー基板40の上に、複数の電子部品20,30を実装し、その後マザー基板40を複数に分断することにより作製してもよい。
配線基板10の上に、第1及び第2の電子部品20,30以外の電子部品がさらに実装されていてもよい。また、第1の電子部品20は、第1の主面10aの中央部に必ずしも実装されていなくともよい。具体的には、第1の主面10a側から平面視した場合、第1の電子部品20が第1の主面10aの一部と重ならない領域を有すればよい。好ましくは、第1の主面10aと平行に延びるある方向において、第1の電子部品20の両端に、第1の電子部品20が第1の主面10aの一部と重ならない2つの領域が設けられていることが望ましい。さらに好ましくは、この重ならない2つの領域に第2のパッド電極及び支持部材が設けられていることが望ましい。この場合には、第2のパッド電極及び支持部材に力が加わったとしても、基板に加わる力が分散される。
以下、本発明の好ましい実施形態の他の例について説明する。以下の説明において、上記第1の実施形態と実質的に共通の機能を有する部材を共通の符号で参照し、説明を省略する。
(第2の実施形態)
図3は、第2の実施形態における複合電子部品1aの略図的断面図である。第1の実施形態における複合電子部品1では、配線基板10の上に、第1及び第2の電子部品20,30が実装されている。それに対して、本実施形態に係る複合電子部品1aでは、第1及び第2の電子部品20,30は、第3の電子部品50に実装されている。すなわち、本発明において、基板は、電子部品により構成されていてもよい。
図3は、第2の実施形態における複合電子部品1aの略図的断面図である。第1の実施形態における複合電子部品1では、配線基板10の上に、第1及び第2の電子部品20,30が実装されている。それに対して、本実施形態に係る複合電子部品1aでは、第1及び第2の電子部品20,30は、第3の電子部品50に実装されている。すなわち、本発明において、基板は、電子部品により構成されていてもよい。
第3の電子部品50は、圧電基板51を備えている。圧電基板51の主面51a、51bのそれぞれの上には、IDT電極52,53が設けられている。
(第3の実施形態)
図4は、第3の実施形態における複合電子部品1bの略図的断面図である。第1の実施形態に係る複合電子部品1では、バンプ14が支持部材を兼ねているのに対して、本実施形態の複合電子部品1bでは、樹脂などからなる絶縁性の支持部材17が設けられている。この場合であっても、第1の実施形態と同様の効果が奏される。また、支持部材17を第2の電子部品30の全周にわたって設けることにより、例えば、IDT電極32を封止することもできる。図4では、絶縁性の支持部材17の内部にビアホール電極16が配置されている。ビアホール電極16に加わる荷重を支持部材17の剛性によって分散できる。
図4は、第3の実施形態における複合電子部品1bの略図的断面図である。第1の実施形態に係る複合電子部品1では、バンプ14が支持部材を兼ねているのに対して、本実施形態の複合電子部品1bでは、樹脂などからなる絶縁性の支持部材17が設けられている。この場合であっても、第1の実施形態と同様の効果が奏される。また、支持部材17を第2の電子部品30の全周にわたって設けることにより、例えば、IDT電極32を封止することもできる。図4では、絶縁性の支持部材17の内部にビアホール電極16が配置されている。ビアホール電極16に加わる荷重を支持部材17の剛性によって分散できる。
(第4の実施形態)
図5は、第4の実施形態における複合電子部品の略図的断面図である。図5に示されるように、第1及び第2の電子部品20,30の少なくとも一方が、配線基板10に複数実装されていてもよい。
図5は、第4の実施形態における複合電子部品の略図的断面図である。図5に示されるように、第1及び第2の電子部品20,30の少なくとも一方が、配線基板10に複数実装されていてもよい。
1、1a、1b…複合電子部品
2…電子装置
10…配線基板
10a…第1の主面
10b…第2の主面
11…第1のパッド電極
12…第2のパッド電極
13、14…バンプ
15…第3のパッド電極
16…ビアホール電極
17…支持部材
20…第1の電子部品
30…第2の電子部品
21,31…圧電基板
22,32…IDT電極
40…マザー基板
40a…主面
41…接着層
42…ワイヤ
43…パッド電極
44…封止部材
50…第3の電子部品
51…圧電基板
52,53…IDT電極
2…電子装置
10…配線基板
10a…第1の主面
10b…第2の主面
11…第1のパッド電極
12…第2のパッド電極
13、14…バンプ
15…第3のパッド電極
16…ビアホール電極
17…支持部材
20…第1の電子部品
30…第2の電子部品
21,31…圧電基板
22,32…IDT電極
40…マザー基板
40a…主面
41…接着層
42…ワイヤ
43…パッド電極
44…封止部材
50…第3の電子部品
51…圧電基板
52,53…IDT電極
Claims (3)
- 基板と、
前記基板の一主面上に実装された第1の電子部品と、
前記基板の他主面上に実装された第2の電子部品と、
前記基板と前記第2の電子部品との間に配された支持部材と、
を備え、
平面視において、前記第1の電子部品は、前記基板よりも外形寸法が小さく、
平面視において、前記第1の電子部品が実装されていない前記基板の一主面の領域の上に、前記第1の電子部品と電気的に接続されたパッド電極が設けられており、
平面視において、前記支持部材が前記パッド電極と重なる位置に設けられている、複合電子部品。 - 前記支持部材は、前記第2の電子部品と前記基板とを電気的に接続している接続部材により構成されている、請求項1に記載の複合電子部品。
- 請求項1または2に記載の複合電子部品と、
前記複合電子部品が実装されたマザー基板と、
前記パッド電極と前記マザー基板とを電気的に接続しており、前記パッド電極に超音波接合された配線部材と、
を備える、電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013552757A JP5472557B1 (ja) | 2012-07-26 | 2013-07-24 | 複合電子部品及びそれを備える電子装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012165377 | 2012-07-26 | ||
JP2012165377 | 2012-07-26 | ||
PCT/JP2013/070003 WO2014017514A1 (ja) | 2012-07-26 | 2013-07-24 | 複合電子部品及びそれを備える電子装置 |
JP2013552757A JP5472557B1 (ja) | 2012-07-26 | 2013-07-24 | 複合電子部品及びそれを備える電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5472557B1 true JP5472557B1 (ja) | 2014-04-16 |
JPWO2014017514A1 JPWO2014017514A1 (ja) | 2016-07-11 |
Family
ID=49997323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013552757A Active JP5472557B1 (ja) | 2012-07-26 | 2013-07-24 | 複合電子部品及びそれを備える電子装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5472557B1 (ja) |
WO (1) | WO2014017514A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6509147B2 (ja) * | 2016-02-29 | 2019-05-08 | 太陽誘電株式会社 | 電子デバイス |
JP6315716B2 (ja) | 2016-03-17 | 2018-04-25 | 太陽誘電株式会社 | 弾性波デバイス |
JP6454299B2 (ja) * | 2016-05-13 | 2019-01-16 | 太陽誘電株式会社 | 弾性波デバイス |
US10944379B2 (en) * | 2016-12-14 | 2021-03-09 | Qualcomm Incorporated | Hybrid passive-on-glass (POG) acoustic filter |
WO2019146284A1 (ja) | 2018-01-25 | 2019-08-01 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236230A (ja) * | 1999-02-12 | 2000-08-29 | Kyocera Corp | 弾性表面波フィルタ |
JP2001196529A (ja) * | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置及びその配線方法 |
JP2002151644A (ja) * | 2000-09-04 | 2002-05-24 | Fujitsu Ltd | 積層型半導体装置及びその製造方法 |
JP2006186747A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | 弾性波デバイスおよび携帯電話 |
JP2007060465A (ja) * | 2005-08-26 | 2007-03-08 | Seiko Epson Corp | 薄膜弾性表面波デバイス |
JP2008546207A (ja) * | 2005-06-07 | 2008-12-18 | エプコス アクチエンゲゼルシャフト | 電気的素子および製造方法 |
-
2013
- 2013-07-24 WO PCT/JP2013/070003 patent/WO2014017514A1/ja active Application Filing
- 2013-07-24 JP JP2013552757A patent/JP5472557B1/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000236230A (ja) * | 1999-02-12 | 2000-08-29 | Kyocera Corp | 弾性表面波フィルタ |
JP2001196529A (ja) * | 2000-01-17 | 2001-07-19 | Mitsubishi Electric Corp | 半導体装置及びその配線方法 |
JP2002151644A (ja) * | 2000-09-04 | 2002-05-24 | Fujitsu Ltd | 積層型半導体装置及びその製造方法 |
JP2006186747A (ja) * | 2004-12-28 | 2006-07-13 | Nec Corp | 弾性波デバイスおよび携帯電話 |
JP2008546207A (ja) * | 2005-06-07 | 2008-12-18 | エプコス アクチエンゲゼルシャフト | 電気的素子および製造方法 |
JP2007060465A (ja) * | 2005-08-26 | 2007-03-08 | Seiko Epson Corp | 薄膜弾性表面波デバイス |
Also Published As
Publication number | Publication date |
---|---|
WO2014017514A1 (ja) | 2014-01-30 |
JPWO2014017514A1 (ja) | 2016-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5472557B1 (ja) | 複合電子部品及びそれを備える電子装置 | |
JP6242597B2 (ja) | 弾性波デバイス及びその製造方法 | |
JP4645233B2 (ja) | 弾性表面波装置 | |
JP6683255B2 (ja) | 弾性波装置及び電子部品 | |
US20140339956A1 (en) | Electronic component and electronic component module | |
TWI481020B (zh) | Electronic component module manufacturing method and electronic component module | |
JP6315650B2 (ja) | 電子デバイス | |
JP2012004166A (ja) | 配線基板、配線基板組立体及び半導体装置 | |
JP4811232B2 (ja) | 電子部品パッケージ | |
JP6368091B2 (ja) | モジュール | |
JP5827845B2 (ja) | 弾性表面波装置およびその製造方法 | |
WO2018105201A1 (ja) | 複合部品及びその実装構造 | |
JP6590843B2 (ja) | 弾性波デバイス | |
JP2014049816A (ja) | 電子部品及びその製造方法 | |
JP2013225749A (ja) | 圧電デバイス及びモジュール部品 | |
JP5782129B2 (ja) | 電子装置 | |
WO2016042972A1 (ja) | 電子部品及び樹脂モールド型電子部品装置 | |
JP6544153B2 (ja) | 電子部品素子及び電子部品 | |
JP7072394B2 (ja) | 弾性波装置、分波器および通信装置 | |
WO2018079485A1 (ja) | 弾性波装置 | |
JP6052870B2 (ja) | 電子部品用パッケージ | |
JP5467375B2 (ja) | 弾性表面波デバイス | |
JP2017046330A (ja) | 弾性波素子および弾性波装置 | |
JP2006237324A (ja) | 半導体装置及びその製造方法 | |
JP5805497B2 (ja) | 電子部品の実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5472557 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |