JP2014049816A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2014049816A JP2014049816A JP2012188951A JP2012188951A JP2014049816A JP 2014049816 A JP2014049816 A JP 2014049816A JP 2012188951 A JP2012188951 A JP 2012188951A JP 2012188951 A JP2012188951 A JP 2012188951A JP 2014049816 A JP2014049816 A JP 2014049816A
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- wiring board
- electronic element
- electronic component
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
【課題】配線基板と電子素子との間の対向空間の密閉性が好適に維持される電子部品を提供する。
【解決手段】電子部品1は、配線基板5と、該配線基板5の上面15aに、下面23aを対向させて実装されたSAW素子7と、SAW素子を覆って配線基板5の上面15aとSAW素子の下面23aとの間の対向空間Sを封止する第1封止材9と、該第1封止材9を覆う第2封止材11と、を備えている。第1封止材9は、SAW素子7の側面23cに側方外側に突出する突起9eを有している。
【選択図】図3
【解決手段】電子部品1は、配線基板5と、該配線基板5の上面15aに、下面23aを対向させて実装されたSAW素子7と、SAW素子を覆って配線基板5の上面15aとSAW素子の下面23aとの間の対向空間Sを封止する第1封止材9と、該第1封止材9を覆う第2封止材11と、を備えている。第1封止材9は、SAW素子7の側面23cに側方外側に突出する突起9eを有している。
【選択図】図3
Description
本発明は、弾性表面波(SAW:Surface Acoustic Wave)素子、圧電薄膜共振器(FBAR:Film Bulk Acoustic Resonator)等の電子素子を含む電子部品及びその製造方法に関する。
配線基板と、該配線基板に表面実装された電子素子と、該電子素子を覆い、配線基板と電子素子との間の対向空間を封止する封止材とを有する電子部品が知られている(例えば特許文献1)。封止材は、例えば、フィラーを含む樹脂である。
特許文献1において、電子素子は、配線基板に機能面を対向させた圧電基板と、その機能面に形成されたIDTとを有するSAW素子である。SAW素子は、封止材に覆われることによって保護等がなされるとともに、機能面が対向空間に露出することにより(封止材に覆われないことにより)、機能面の振動(SAWの伝搬)が好適になされる。
特許文献1では、製造工程において、配線基板に実装されたSAW素子を覆うように液状の封止材を供給したときに、封止材が対向空間に流れ込むことを抑制するために、SAW素子をシートで覆って対向空間を密閉し、その後、封止材を供給している。すなわち、封止材は、直接的には、シートに対して密着(接着)されている。
電子素子の電気特性を維持するためには、対向空間の密閉性が好適に維持されることが好ましい。そのためには、例えば、シート(第1封止材)と封止材(第2封止材)との間の剥離強度が向上することが望まれる。
本発明の電子部品は、配線基板と、該配線基板の表面に、主面を対向させて実装された電子素子と、該電子素子を覆って前記配線基板の表面と前記電子素子の主面との間の対向空間を封止する第1封止材と、該第1封止材を覆う第2封止材と、を備え、前記第1封止材は、前記電子素子の側面に側方外側に突出する突起を有している。
好適には、前記第1封止材は、前記電子素子の上面における部分の厚みが前記電子素子の側面から前記配線基板の表面に亘る部分の厚みよりも薄い。
好適には、前記第1封止材の、前記電子素子の側面から前記配線基板の表面に亘る部分の厚みは、前記対向空間の高さよりも大きい。
好適には、前記突起は、その頂部が前記電子素子の側面において前記電子素子の上面寄りに位置している。
好適には、前記突起は、前記電子素子の上面側の突起側面に、前記配線基板の表面と平行、且つ、前記第1封止材の、前記電子素子の上面における部分の外表面と面一に連続する平面を有する。
好適には、前記突起は、前記電子素子の下面側の突起側面に、前記電子素子の下面側ほど突起高さを低くさせる傾斜面を有する。
好適には、前記突起は、平面視において楕円形状である。
好適には、前記第1封止材は、前記電子素子の上面における部分の外表面の粗さが前記電子素子の側面から前記配線基板の表面に亘る部分の外表面の粗さよりも小さい。
本発明の電子部品の製造方法は、配線基板の表面に、主面を対向させて電子素子を実装する工程と、前記電子素子を覆って前記配線基板の表面と前記電子素子の主面との間の対向空間を封止する第1封止材を設ける工程と、前記第1封止材の、前記電子素子の上面における部分を前記上面へ向けてプレスする工程と、プレスされた前記第1封止材を覆う第2封止材を設ける工程と、を備える。
上記の構成によれば、対向空間の密閉性が維持される。
以下、本発明の実施形態に係る電子部品について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。
図1(a)は、本発明の第1の実施形態に係る電子部品1の外観を示す上面1a側から見た斜視図であり、図1(b)は、電子部品1の外観を示す下面1b側から見た斜視図である。
なお、電子部品1は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系xyzを定義するとともに、z方向の正側を上方として、上面若しくは下面の語を用いるものとする。
電子部品1は、例えば、概ね直方体状に形成されており、その下面1bには、複数の外部端子3が適宜な形状及び適宜な数で露出している。電子部品1の大きさは適宜な大きさとされてよいが、例えば、1辺の長さが1mm〜数mmである。
電子部品1は、不図示の実装基板に対して下面1bを対向させて配置され、実装基板に設けられたパッドと複数の外部端子3とがバンプ等を介して接合されることにより実装基板に実装される。そして、電子部品1は、例えば、複数の外部端子3のいずれかを介して信号が入力され、入力された信号に所定の処理を施して複数の外部端子3のいずれかから出力する。
なお、複数の外部端子3の数、位置及び役割は、電子部品1内部の構成等に応じて適宜に設定されてよい。本実施形態では、4つの外部端子3が下面1bの4隅に設けられている場合を例示している。
図2は、電子部品1の分解斜視図である。図3(a)は、図2のIIIa−IIIa線に対応する電子部品1の断面図である。
電子部品1は、配線基板5と、当該配線基板5上に実装されたSAW素子7と、SAW素子7を封止する第1封止材9及び第2封止材11とを有している。図3(a)に示すように、配線基板5とSAW素子7との間には、これらを接合するバンプ13が介在しており、これにより、配線基板5とSAW素子7との間には、対向空間Sが構成されている。
配線基板5は、例えば、リジッド式のプリント配線板によって構成されており、絶縁基体15と、絶縁基体15の上面15aに形成された上面導電層17A(図3(a))と、絶縁基体15の内部に該絶縁基体15に平行に形成された内部導電層17B(図3(a))と、絶縁基体15の全部又は一部を上下方向に貫通するビア導体19(図3(a))と、絶縁基体15の下面15bに形成された既述の外部端子3とを有している。なお、配線基板5は、内部導電層17Bが設けられないものであってもよい。
絶縁基体15は、例えば、概ね薄型の直方体状に形成されている。また、絶縁基体15は、例えば、樹脂、セラミック及び/又はアモルファス状態の無機材料を含んで形成されている。絶縁基体15は、単一の材料からなるものであってもよいし、基材に樹脂を含浸させた基板のように複合材料からなるものであってもよい。
上面導電層17Aは、バンプ13が接合される基板パッド21(図3(a))を含んでいる。ビア導体19及び内部導電層17Bは、基板パッド21と外部端子3とを接続する配線を含んでいる。なお、上面導電層17A、内部導電層17B及びビア導体19は、インダクタ、コンデンサ若しくは適宜な処理を実行する回路を含んでいてもよい。これら導電層等は、例えば、Cu等の金属により構成されている。基板パッド21においては、バンプ13との接合性向上のために、Ni,Au等のめっきが施されていてもよい。
SAW素子7は、圧電基板23と、圧電基板23の下面23aに設けられた素子導電層25とを有している。なお、SAW素子7は、この他、圧電基板23の上面23bを覆う電極及び/又は保護層等の適宜な部材を有していてよい。
圧電基板23は、例えば、概ね薄型の直方体状に形成されている。その寸法は適宜に設定されてよいが、例えば、平面視における1辺は0.6〜0.8mmである。圧電基板23の平面視における大きさは、配線基板5の平面視における大きさよりも小さい。圧電基板23は、例えば、タンタル酸リチウム単結晶、ニオブ酸リチウム単結晶等の圧電性を有する単結晶の基板により構成されている。
素子導電層25は、SAWを励起するための励振電極27と、バンプ13が接合される素子パッド29と、これらを接続する不図示の配線とを有している。素子導電層25は、例えば、Al−Cu合金等の金属により構成されている。素子パッド29においては、バンプ13との接合性向上のために、Ni,Au等のめっきが施されていてもよい。
励振電極27は、いわゆるIDT(InterDigital transducer)であり、図2に示すように、一対の櫛歯電極31を含んでいる。各櫛歯電極31は、バスバー31aと、バスバー31aから延びる複数の電極指31bとを有しており、一対の櫛歯電極31は、互いに噛み合うように(複数の電極指31bが互いに交差するように)配置されている。なお、図2等は模式図であることから、複数本の電極指31bを有する櫛歯電極31が1対のみ図示されているが、実際には、これよりも多くの電極指31bを有する複数対の櫛歯電極31が設けられていてよい。励振電極27は、例えば、SAWフィルタ、SAW共振器及び/又はデュプレクサを構成している。
一対の櫛歯電極31の一方に信号が入力されると、当該信号はSAWに変換されて圧電基板23の下面23aを電極指31bに直交する方向(x方向)に伝搬し、再度信号に変換されて一対の櫛歯電極31の他方から出力される。その過程において、信号はフィルタリング等がなされる。
素子パッド29は、圧電基板23の下面23aにおいて、例えば、励振電極27の外周側に配置されており、下面23aに形成された不図示の配線を介して励振電極27に接続されている。一対の櫛歯電極31の一方は、複数の素子パッド29のいずれかを介して信号が入力され、一対の櫛歯電極31の他方は、複数の素子パッド29のいずれかを介して信号を出力する。
バンプ13は、素子パッド29と基板パッド21との間に介在して、これらパッドを接合している。バンプ13は、例えばはんだにより構成されている。はんだは、Pb−Sn合金はんだ等の鉛を用いたはんだであってもよいし、Au−Sn合金はんだ、Au−Ge合金はんだ、Sn−Ag合金はんだ、Sn−Cu合金はんだ等の鉛フリーはんだであってもよい。なお、バンプ13は、導電性樹脂によって構成されていてもよい。
第1封止材9は、シート(層)状の部材であり、SAW素子7を覆って対向空間Sを密閉している。より具体的には、第1封止材9は、SAW素子7の上面23bを覆うとともに上面23bに密着する上面部9aと、SAW素子7の側面23cを覆うとともに側面23cに密着する側面部9bと、配線基板5の上面15aのうちのSAW素子7の周囲部分を覆うとともに当該周囲部分に密着する周囲部9cとを有している。
第1封止材9の上面部9aは、第1封止材9の他の部分(側面部9b及び周囲部9c)よりも薄く形成されている。例えば、側面部9b(後述する突起9e除く)及び周囲部9cの厚みが100〜140μmであるのに対して、上面部9aの厚みは20〜50μmである。
本実施形態では、第1封止材9の側面部9bや周囲部9cの厚みは、対向空間Sの高さよりも大きくなっている。従って、対向空間Sの側方は、第1封止材9の厚みで密閉されるのではなく、周囲部9cの長さ(x方向)によって密閉されている。ただし、側面部9bや周囲部9cの厚みは、対向空間Sの高さよりも小さくてもよい。
図3(b)は、図3(a)の領域IIIbの拡大図であり、図3(c)は、図3(a)の領域IIIcの拡大図である。
これらの図において模式的に示すように、上面部9aの外表面の粗さは、他の部分(側面部9b及び周囲部9c)の外表面の粗さよりも小さくなっている。
外表面の粗さは、例えば、以下のように測定される。まず、電子部品1を切断し、その切断面を走査型電子顕微鏡で撮像する。これにより、図3(b)及び図3(c)のような断面画像を得る。なお、切断面は、撮像前に研磨されてもよい。また、撮像時の倍率は、第1封止材9の外表面を観察可能に適宜に設定される。
次に、図3(b)及び図3(c)において示すように、その断面画像において、第1封止材9の表面の最も低い部分に接する直線と、最も高い部分に接する直線とからなる平行線を引く。これら直線は、例えば、SAW素子7の上面23b若しくは配線基板5の上面15aに平行に引けばよい。そして、その平行線の間隔w1、w2を外表面の粗さを示す指標である最大高さとする。
なお、測定は、複数の断面において行われればより正確であるが、外表面の粗さの凹凸に比較して電子部品1は十分に大きいことから、1断面において行われれば十分と考えられる。
上記のように測定した最大高さの一例を示すと、周囲部9c等の外表面の最大高さw2は12μm程度、上面部9aの外表面の最大高さw1は2μm程度である。
図3(a)に戻って、第2封止材11は、第1封止材9を覆うとともに第1封止材9に密着している。第2封止材11の外形は、例えば、概ね直方体状になるように形成されている。その平面視における形状及び大きさは、例えば、配線基板5の平面形状と同様である。第2封止材11の厚みは、SAW素子7の保護の観点等の種々の観点から適宜な大きさとされてよい。
第1封止材9及び第2封止材11それぞれは、例えば、樹脂を含んで構成されている。当該樹脂は、好ましくは熱硬化性樹脂であり、熱硬化性樹脂は、例えば、エポキシ樹脂若しくはフェノール樹脂である。樹脂には、当該樹脂よりも熱膨張係数が低い材料により形成された絶縁性粒子からなるフィラーが混入されていてもよい。絶縁性粒子の材料は、例えば、シリカ、アルミナ、フェノール、ポリエチレン、グラスファイバー、グラファイトフィラーである。なお、第1封止材9又は第2封止材11は、樹脂以外の材料、例えば、アモルファス状態の無機材料によって構成されていてもよい。
第1封止材9及び第2封止材11の熱膨張係数はそれぞれ適宜に設定されてよい。例えば、これらの熱膨張係数は、互いに同程度とされている。これにより、第1封止材9及び第2封止材11の熱膨張差により両者が剥離することが抑制される。
ただし、一方の熱膨張係数が他方の熱膨張係数に対して高く設定されていてもよい。例えば、配線基板5が第1封止材9よりも熱膨張係数が低い材料(例えばセラミック)により形成されている場合においては、配線基板5と第1封止材9との熱膨張差による反りを解消するように、第2封止材11の熱膨張係数を第1封止材9の熱膨張係数よりも低く設定してよい。また、逆に、配線基板5が第1封止材9よりも熱膨張係数が低い材料(例えば樹脂)により形成されている場合においては、配線基板5と第1封止材9との熱膨張差による反りを解消するように、第2封止材11の熱膨張係数を第1封止材9の熱膨張係数よりも高く設定してよい。
対向空間Sは、第1封止材9及び第2封止材11によって密閉されている。対向空間S内は、真空となっていてもよいし、空気等の気体が封入されていてもよい。気体が封入されている場合、その圧力は、対向空間S内の温度が大気の温度と同等のときに、大気圧よりも高くてもよいし、同等でもよいし、大気圧よりも低くてもよい。対向空間Sの高さは、例えば、30μm程度である。
図4(a)は、図3(a)の領域IVaの拡大図である。
第1封止材9の側面部9bには、外側へ突出する突起9eが形成されている。突起9e(全体又はその頂部)は、SAW素子7の側面23cにおいてSAW素子7の上面23b寄り(側面23cの中央よりも上面23b側)に位置している。
突起9eの、SAW素子7の上面23b側の突起側面9eaは、配線基板5の上面15a及びSAW素子7の上面23bと概ね平行で、且つ、第1封止材9の上面部9aの外表面と面一に連続している。突起9eの、SAW素子7の下面23a側の突起側面9ebは、下面23a側ほど突起高さを低くさせる傾斜面を有している。
図4(b)は、図3(a)のIVb−IVb線における断面図であり、図4(c)は、図3(a)のIVc−IVc線における断面図である。ただし、第2封止材11の図示は省略している。
図4(c)に示すように、突起9eが形成されていない部分においては、第1封止材9の側面部9bは、概ね一定の厚さであり、圧電基板23(SAW素子7)が概ね直方体であることに対応して、その外形は概ね矩形である。
図4(b)に示すように、突起9eは、圧電基板23の全周に亘って形成されている。突起9eの平面視における外形は、概ね楕円となっている。換言すれば、突起9eは、平面視における圧電基板23の各辺の中央側ほど突出している。
なお、楕円は、2定点からの距離の和が一定の点の集合からなる曲線(幾何学における厳密な意味での楕円)に限定されず、そのような厳密な意味での楕円を含む、全体として丸みを帯びた形状をいうものとし、また、真円も含むものとする。
突起9eの突出量は、適宜な大きさとされてよい。例えば、突起9eの突出量(側面部9bの最も薄い部分の外表面からの高さ)は、平面視における圧電基板23の辺の中央において(最大で)、20〜100μmである。
図5(a)〜図6(c)は、電子部品1の製造方法を説明する、図3(a)に対応する断面図である。ただし、素子導電層25等の細部については図示を省略している。製造工程は、図5(a)から図6(c)へ順に進んでいく。なお、各部材は、工程の進行に伴って形状等が変化するが、その変化に関わらず、同一の名称及び同一の符号で参照するものとする。
まず、図5(a)に示すように、SAW素子7が配線基板5に実装される。具体的には、スクリーン印刷法若しくはディスペンサ法等の適宜な方法により、バンプ13となるはんだペーストをSAW素子7又は配線基板5に形成し、SAW素子7を配線基板5に載置する。そして、リフロー炉等によってバンプ13を溶融し、その後、冷却によって溶融したバンプ13を固化させる。
次に、図5(b)に示すように、配線基板5及びSAW素子7を覆うように第1封止材9を設ける。この段階において、第1封止材9は、可撓性(別の観点では比較的高い粘性)を有するシート状であり、また、その厚みは、第1封止材9の全体に亘って概ね一定である。第1封止材9を配置している間、SAW素子7、配線基板5及び第1封止材9の周囲の雰囲気は減圧されている(大気圧よりも低くされている)。
次に、図5(c)に示すように、型101により第1封止材9の周囲部9cとなる部分を配線基板5に押し付ける。その結果、周囲部9cが配線基板5に密着され、対向空間Sは密閉される。この工程においても、図5(b)の工程に引き続き、SAW素子7、配線基板5及び第1封止材9の周囲の雰囲気は減圧されている。
次に、図6(a)に示すように、SAW素子7、配線基板5及び第1封止材9の周囲の雰囲気を大気圧とする。図5(b)及び図5(c)の工程は減圧下で行われたことから、第1封止材9の内外には気圧差が生じ、第1封止材9は、大気により外側から内側へ押圧される。これにより、第1封止材9は、その全体(ただし、対向空間Sの側方を除く)がSAW素子7及び配線基板5に密着する。
なお、図5(b)〜図6(a)の工程では、第1封止材9の変形を容易化するために、第1封止材9は常温よりもやや高い温度とされていることが好ましい。例えば、当該工程において、配線基板5は90℃程度に加熱され、これにより、第1封止材9も間接的に加熱される。
次に、図6(b)に示すように、型103により第1封止材9の上面部9aを下方へプレスする。型103の上面部9aに当接する面は、平面とされており、当該面が配線基板5に平行になるように型103は駆動される。また、この当接する面の表面粗さは小さく(上述した上面部9aの表面粗さよりも小さく)されている。
この工程により、上面部9aは、押し潰され、薄くなりつつ周囲に広がる。これにより、上面部9aは、周囲部9c等の第1封止材9の他部分よりも薄くなり、また、側面部9bの上部(上面部9aの端部を兼ねる部分)には、突起9eが形成される。
上面部9aと、突起9eの上方側の突起側面9eaとは、共に型103に当接しているから、面一に連続するとともに、配線基板5等に平行な平面となる。また、これらの表面は、型103に凹凸が押し潰されることにより、第1封止材9の他の部分の表面に比較して滑らかになる。
突起9eの、型103が当接する部分(突起側面9ea)以外の部分は、内圧及び張力が均衡する安定した形状(表面積の少ない形状)になろうとする。具体的には、下方側の突起側面9ebは、SAW素子7の下方へ広がる傾斜面となる。また、突起9eの平面視における外形(図4(b)参照)は、元の形状(矩形)よりも円形に近づいた形状(楕円)となる。
プレスは、例えば、配線基板5が載置された不図示のチャックと型103との距離(配線基板5の下面15bと第1封止材9の上面部9aの外表面との距離)が予め設定された値になるまで行われる。これにより、配線基板5、バンプ13及びSAW素子7の厚みが製造誤差によってばらついても、このばらつきは第1封止材9の上面部9aの厚みの調整によって吸収され、配線基板5の下面15bから上面部9aの外表面までの厚さは一定とされる。
この工程において、第1封止材9は、その変形が容易化されるように、常温よりもやや高い温度、また、図5(b)〜図6(a)の工程よりもやや高い温度とされていることが好ましい。例えば、型103は、100〜120℃の温度に加熱され、これにより、第1封止材9も間接的に加熱される。
突起9eが形成されると、特に図示しないが、第1封止材9は硬化される。例えば、第1封止材9が熱硬化性樹脂を含むものであれば、加熱処理が行われる。
その後、図6(c)に示すように、SAW素子7の周囲に液状の第2封止材11が供給される。供給は、例えば、スクリーン印刷法若しくはディスペンサー法によって、大気圧下若しくは減圧雰囲気下で行われる。そして、第2封止材11は硬化される。例えば、第2封止材11が熱硬化性樹脂を含むものであれば、加熱処理が行われる。このようにして、電子部品1が作製される。
なお、以上に説明した図5(a)〜図6(c)の工程において、配線基板5は、当該配線基板5が多数個取りされる母基板の一部の状態であってもよいし、その母基板がダイシングされて個片化された状態であってもよい。母基板の状態である場合においては、図6(c)の工程の後、配線基板5は、第1封止材9及び第2封止材11と共にダイシングされる。
以上のとおり、本実施形態では、電子部品1は、配線基板5と、該配線基板5の表面(上面15a)に、主面(下面23a)を対向させて実装されたSAW素子7と、SAW素子を覆って配線基板5の上面15aとSAW素子の下面23aとの間の対向空間Sを封止する第1封止材9と、該第1封止材9を覆う第2封止材11と、を備えている。そして、第1封止材9は、SAW素子7の側面23cに側方外側に突出する突起9eを有している。
従って、第2封止材11は、第1封止材9に対して係合し、第1封止材9からの剥離が抑制される。その結果、対向空間Sの密閉性が向上し、ひいては、電子部品1(SAW素子7)の電気特性の維持が図られる。
また、本実施形態では、第1封止材9は、SAW素子7の上面23bにおける部分(上面部9a)の厚みがSAW素子7の側面23cから配線基板5の表面(上面15a)に亘る部分(側面部9b及び周囲部9cに亘る部分)の厚みよりも薄い。
従って、対向空間Sの側方を相対的に厚い側面部9b乃至は周囲部9cで密閉して対向空間Sの密閉性を向上させる一方で、上面部9aを薄くして電子部品1の低背化を図ることができる。また、上面部9aが薄くなることにより、第1封止材9の熱膨張係数とSAW素子7(圧電基板23)の熱膨張係数との間に差異がある場合において、熱応力が緩和される。その結果、SAW素子7の変形が抑制され、例えば、下面23aにおけるSAWの伝搬特性の変化も抑制される。
また、本実施形態では、第1封止材9の、側面部9bから周囲部9cに亘る部分の厚みは、対向空間Sの高さよりも大きい。
従って、第1封止材9は、その厚みによって対向空間Sの側方を密閉するのではなく、周囲部9cにおける平面方向の広がりによって対向空間Sの側方を密閉することになる。その結果、上述した、低背化しつつも対向空間Sの密閉性を向上させる効果が顕著に向上する。
また、本実施形態では、突起9eは、その頂部がSAW素子7の側面23cにおいてSAW素子7の上面23b寄りに位置している。
従って、例えば、突起9eによりSAW素子7の上部側における第2封止材11の体積が少なくなるから、第2封止材11の硬化収縮によってSAW素子7に生じるストレスを低減し、ひいては、電気特性を向上させることができる。また、例えば、第1封止材9の突起9eと周囲部9cとの間に、第2封止材11が充填される空間を確実に確保して、第2封止材11の突起9eに対する係合を確実に行うことができる。
また、本実施形態では、突起9eは、SAW素子7の上面23b側の突起側面9eaに、配線基板5の表面(上面15a)と平行、且つ、第1封止材9の、SAW素子の上面23bにおける部分(上面部9a)の外表面と面一に連続する平面を有する。
従って、第1封止材9の上面に広い面積で第2封止材11が密着する領域を確保することができる。また、第1封止材9が設けられた後、第2封止材11が設けられる前に、上方から吸着によりSAW素子7等を持ち上げる場合においては、その吸着性が向上する。
また、本実施形態では、突起9eは、SAW素子7の下面23a側の突起側面9ebに、SAW素子の下面23a側ほど突起高さを低くさせる傾斜面を有する。
従って、例えば、突起側面9ebが真下に面しているような場合に比較して、液状の第2封止材11が突起側面9ebに接触しやすい。例えば、液状の第2封止材11が突起9eの下方へ流れ込みやすく、空気を巻き込み難い。その結果、第2封止材11がより確実に突起側面9ebに密着する。
突起9eは、平面視において楕円形状である。従って、例えば、第2封止材11の硬化収縮による応力が分散され、SAW素子7に生じるストレスを低減できる。ひいては、SAW素子7の電気特性を向上させることができる。
また、本実施形態では、SAW素子7の上面23bにおける部分(上面部9a)の外表面の粗さは、SAW素子7の側面23cから配線基板5の上面15aに亘る部分(側面部9b及び周囲部9c)の外表面の粗さよりも小さい。
従って、例えば、第1封止材9が設けられた後、第2封止材11が設けられる前に、上方から吸着によりSAW素子7等を持ち上げる場合において、その吸着性が向上する。
また、本実施形態では、電子部品1の製造方法は、配線基板5の表面(上面15a)に、主面(下面23a)を対向させてSAW素子7を実装する工程(図5(a))と、SAW素子7を覆って配線基板5の上面5aとSAW素子7の下面23aとの間の対向空間Sを封止する第1封止材9を設ける工程(図5(b)〜図6(a))と、第1封止材9の、SAW素子7の上面23bにおける部分(上面部9a)を上面23bへ向けてプレスする工程(図6(b))と、プレスされた第1封止材9を覆う第2封止材11を設ける工程(図6(c))と、を備える。
従って、突起9eを簡便に形成することができる。また、第1封止材9の上面部9aを他の部分に比較して薄くしたり、その表面を滑らかにしたりすることも容易である。また、既に述べたように、配線基板5、バンプ13及びSAW素子7の厚みのばらつきをプレスの量の調整によって吸収し、電子部品1の全体としての高さを一定にすることもできる。
(変形例)
図7は、変形例に係る電子部品201を示す図6(c)と同様の断面図である。なお、電子部品201は、第1封止材等の形状が電子部品1と相違するが、便宜上、同一符号を用いる。
図7は、変形例に係る電子部品201を示す図6(c)と同様の断面図である。なお、電子部品201は、第1封止材等の形状が電子部品1と相違するが、便宜上、同一符号を用いる。
電子部品201は、第1封止材9(及びこれを覆う第2封止材11)の形状乃至は寸法のみが電子部品1と相違する。具体的には、電子部品201において、突起9eは、SAW素子7の側面23cの略全面に亘って形成されている。換言すれば、第1封止材9のSAW素子7の側面における部分(側面部9b)は、その概ね全体が突起9eにより構成されている。側面部9bの最も薄い部分の厚みは、周囲部9cの厚みと同等であってもよいし、周囲部9cの厚みよりも厚くてもよい。このような突起9eは、例えば、第1封止材9のプレス前における厚みを比較的大きくしておくとともに、プレスの量を大きくすることにより形成可能である。電子部品201においても、電子部品1と同様の種々の効果が奏される。
本発明は、以上の実施形態及び変形例に限定されず、種々の態様で実施されてよい。
電子部品は、一の電子素子と、当該電子素子と実装基板とを仲介するため配線基板(インターポーザ)とを有するものに限定されない。例えば、電子部品は、配線基板に複数種類の電子素子が実装されてモジュール化されたものであってもよいし、コンピュータのマザーボードのようなものであってもよい。
なお、配線基板に複数の電子素子が実装される場合において、これらの電子素子は、共に第1封止材及び第2封止材により封止されてもよいし、特定の電子素子のみが封止されてもよい。
電子素子は、圧電素子乃至はSAW素子に限定されない。圧電素子は、弾性波を利用しないものであってもよいし、圧電薄膜共振器等のSAW以外の弾性波を利用するものであってもよい。SAW素子の具体的な構成は、実施形態において例示したものに限定されない。例えば、SAW素子は、励振電極を覆うSiO2等からなる保護層を有していてもよい。
第1封止材は、電子素子の上面における部分(上面部9a)が他の部分よりも薄くなくてもよい。例えば、シート状の封止材を電子素子に被せた後に、その上面部にのみ液状の封止材を塗布し、その後、プレスを行えば、上面部の厚みを他の部分の厚みと同等以上としつつ、突起を形成することができる。
また、突起の位置、突起側面の形状、平面視の突起形状等は適宜に設定されてよい。例えば、第1封止材をプレスする型(103)において、電子素子の上面周囲に位置する部分に突起乃至は傾斜面を設けることにより、突起の位置を下方へずらしたり、突起側面の形状(配線基板に対する角度)を任意のものとしたり、平面視における突起形状を任意のものとしたりすることができる。
なお、型に突起を設ける場合、多数個取りで電子部品を作成する場合において、隣接する電子部品間において第1封止材が接して一体化してしまう(第1封止材が拡がり過ぎる)ことを抑制できるという効果も期待される。また、型は、突起が設けられる代わりに、第1封止材の突起に対応する凹部が形成されてもよい。
第1封止材において、電子素子の上面における部分の外表面の粗さは、他の部分の外表面の粗さよりも小さくなくてもよい。例えば、第1封止材をプレスする型において、第1封止材に当接する面に凹凸を形成すれば、第1封止材の外表面の粗さを大きくすることができる。
1…電子部品、5…配線基板、7…SAW素子(電子素子)、9…第1封止材、11…第2封止材、S…対向空間。
Claims (9)
- 配線基板と、
該配線基板の表面に、主面を対向させて実装された電子素子と、
該電子素子を覆って前記配線基板の表面と前記電子素子の主面との間の対向空間を封止する第1封止材と、
該第1封止材を覆う第2封止材と、
を備え、
前記第1封止材は、前記電子素子の側面に側方外側に突出する突起を有している
電子部品。 - 前記第1封止材は、前記電子素子の上面における部分の厚みが前記電子素子の側面から前記配線基板の表面に亘る部分の厚みよりも薄い
請求項1に記載の電子部品。 - 前記第1封止材の、前記電子素子の側面から前記配線基板の表面に亘る部分の厚みは、前記対向空間の高さよりも大きい
請求項2に記載の電子部品。 - 前記突起は、その頂部が前記電子素子の側面において前記電子素子の上面寄りに位置している
請求項1〜3のいずれか1項に記載の電子部品。 - 前記突起は、前記電子素子の上面側の突起側面に、前記配線基板の表面と平行、且つ、前記第1封止材の、前記電子素子の上面における部分の外表面と面一に連続する平面を有する
請求項1〜4のいずれか1項に記載の電子部品。 - 前記突起は、前記電子素子の下面側の突起側面に、前記電子素子の下面側ほど突起高さを低くさせる傾斜面を有する
請求項1〜5のいずれか1項に記載の電子部品。 - 前記突起は、平面視において楕円形状である
請求項1〜6のいずれか1項に記載の電子部品。 - 前記第1封止材は、前記電子素子の上面における部分の外表面の粗さが前記電子素子の側面から前記配線基板の表面に亘る部分の外表面の粗さよりも小さい
請求項1〜7のいずれか1項に記載の電子部品。 - 配線基板の表面に、主面を対向させて電子素子を実装する工程と、
前記電子素子を覆って前記配線基板の表面と前記電子素子の主面との間の対向空間を封止する第1封止材を設ける工程と、
前記第1封止材の、前記電子素子の上面における部分を前記上面へ向けてプレスする工程と、
プレスされた前記第1封止材を覆う第2封止材を設ける工程と、
を備える電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188951A JP2014049816A (ja) | 2012-08-29 | 2012-08-29 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012188951A JP2014049816A (ja) | 2012-08-29 | 2012-08-29 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014049816A true JP2014049816A (ja) | 2014-03-17 |
Family
ID=50609102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012188951A Pending JP2014049816A (ja) | 2012-08-29 | 2012-08-29 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014049816A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015132799A (ja) * | 2013-12-10 | 2015-07-23 | 株式会社沖データ | 画像形成装置 |
WO2016006391A1 (ja) * | 2014-07-09 | 2016-01-14 | 株式会社村田製作所 | 電子部品内蔵モジュール |
JP2021052126A (ja) * | 2019-09-26 | 2021-04-01 | 京セラ株式会社 | 基体構造体及び基体構造体を用いた電子デバイス |
JP2021052127A (ja) * | 2019-09-26 | 2021-04-01 | 京セラ株式会社 | 電子デバイス |
-
2012
- 2012-08-29 JP JP2012188951A patent/JP2014049816A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015132799A (ja) * | 2013-12-10 | 2015-07-23 | 株式会社沖データ | 画像形成装置 |
WO2016006391A1 (ja) * | 2014-07-09 | 2016-01-14 | 株式会社村田製作所 | 電子部品内蔵モジュール |
JP2021052126A (ja) * | 2019-09-26 | 2021-04-01 | 京セラ株式会社 | 基体構造体及び基体構造体を用いた電子デバイス |
JP2021052127A (ja) * | 2019-09-26 | 2021-04-01 | 京セラ株式会社 | 電子デバイス |
JP7229135B2 (ja) | 2019-09-26 | 2023-02-27 | 京セラ株式会社 | 電子デバイス |
JP7252871B2 (ja) | 2019-09-26 | 2023-04-05 | 京セラ株式会社 | 基体構造体及び基体構造体を用いた電子デバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111066246B (zh) | 弹性波器件及通信装置 | |
JP5593979B2 (ja) | 振動片、振動子、発振器、センサー及び電子機器 | |
US9735340B2 (en) | Method of manufacturing an electronic component | |
JP2013251323A (ja) | 電子部品 | |
JP2014049816A (ja) | 電子部品及びその製造方法 | |
JP5472557B1 (ja) | 複合電子部品及びそれを備える電子装置 | |
US20110204753A1 (en) | Piezoelectric device and manufacturing method thereof | |
US20130027144A1 (en) | Saw device, saw oscillator, and electronic apparatus | |
JP2009044753A (ja) | 圧電発振器 | |
JP5837845B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP2013225749A (ja) | 圧電デバイス及びモジュール部品 | |
JP5782129B2 (ja) | 電子装置 | |
JP2013239947A (ja) | 振動デバイス、振動デバイスモジュール、電子機器及び移動体 | |
JP6015010B2 (ja) | 振動素子、振動子、発振器および電子機器 | |
JP4730418B2 (ja) | 圧電発振器 | |
JP4730419B2 (ja) | 圧電発振器の製造方法 | |
JP6229456B2 (ja) | 振動片、振動子、発振器、電子機器及び移動体 | |
JP2012090083A (ja) | 振動デバイス及び電子機器 | |
JP2013197921A (ja) | 電子部品の製造方法及び電子部品 | |
JP2010166626A (ja) | 圧電デバイス | |
JPWO2002058235A1 (ja) | 弾性表面波装置 | |
JP2008011125A (ja) | 弾性表面波デバイス | |
CN113597669A (zh) | 电子部件及其制造方法 | |
JP2004328028A (ja) | 圧電デバイスとその製造方法 | |
KR20060115531A (ko) | 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법 |