JP5464338B2 - Semiconductor device, electronic module and manufacturing method thereof - Google Patents

Semiconductor device, electronic module and manufacturing method thereof Download PDF

Info

Publication number
JP5464338B2
JP5464338B2 JP2009257957A JP2009257957A JP5464338B2 JP 5464338 B2 JP5464338 B2 JP 5464338B2 JP 2009257957 A JP2009257957 A JP 2009257957A JP 2009257957 A JP2009257957 A JP 2009257957A JP 5464338 B2 JP5464338 B2 JP 5464338B2
Authority
JP
Japan
Prior art keywords
resin
region
semiconductor device
external terminals
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009257957A
Other languages
Japanese (ja)
Other versions
JP2011103386A (en
Inventor
裕三 根石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009257957A priority Critical patent/JP5464338B2/en
Publication of JP2011103386A publication Critical patent/JP2011103386A/en
Application granted granted Critical
Publication of JP5464338B2 publication Critical patent/JP5464338B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置、電子モジュール及びそれらの製造方法に関する。   The present invention relates to a semiconductor device, an electronic module, and a manufacturing method thereof.

例えば、液晶表示装置等の電子モジュールのガラスまたはプラスチック等からなる配線基板に実装される駆動用の半導体装置として、樹脂突起と、その上に形成された複数の配線から構成された外部端子を有する半導体装置が知られている（特許文献１）。このような半導体装置を用いることで、外部端子を配線基板に押し当てて電気的に接続する際、外部端子の樹脂突起の弾性力でもって物理的ダメージを回避しながら導通性を確保することができる。   For example, a driving semiconductor device mounted on a wiring substrate made of glass or plastic of an electronic module such as a liquid crystal display device has a resin protrusion and an external terminal composed of a plurality of wirings formed thereon. A semiconductor device is known (Patent Document 1). By using such a semiconductor device, it is possible to ensure electrical conductivity while avoiding physical damage with the elastic force of the resin protrusion of the external terminal when the external terminal is pressed against the wiring board and electrically connected. it can.

ところで、このような電子モジュールに実装される半導体装置の外部端子は、液晶表示装置等の高解像度化の要求によって、出力用の外部端子数が、入力用の外部端子数よりも多くなる。このため、実装される半導体装置の端子レイアウトは、出力側と入力側で、非対称な配置になってしまうことが知られている（特許文献１）。   By the way, as for the external terminals of the semiconductor device mounted on such an electronic module, the number of external terminals for output becomes larger than the number of external terminals for input due to a demand for higher resolution of a liquid crystal display device or the like. For this reason, it is known that the terminal layout of the semiconductor device to be mounted is an asymmetric arrangement on the output side and the input side (Patent Document 1).

このような半導体装置においては、外部端子数の多い領域（出力側）は、弾性力を有する樹脂突起の数が多いため、外部端子数の少ない領域（入力側）よりも、押圧力に対する半導体基板の反発力が相対的に大きくなってしまう。したがって、一定の押圧力で半導体基板を配線基板に実装した場合、外部端子数が相対的に少なく、反発力が弱い領域の外部端子は潰れすぎてしまい、接触部の面積が大きくなりすぎる可能性がある。また、外部端子数が相対的に多く、反発力の強い領域は、外部端子の接続部において必要な接続面積を確保できなくなる可能性がある。   In such a semiconductor device, the region with a large number of external terminals (output side) has a large number of resin protrusions having elastic force, so that the semiconductor substrate with respect to the pressing force is larger than the region with a small number of external terminals (input side). The repulsive force of becomes relatively large. Therefore, when a semiconductor substrate is mounted on a wiring board with a constant pressing force, the number of external terminals is relatively small, and external terminals in areas where the repulsive force is weak may be crushed too much, resulting in an excessively large contact area. There is. Further, in a region where the number of external terminals is relatively large and the repulsive force is strong, there is a possibility that a necessary connection area cannot be secured in the connection portion of the external terminals.

上記の課題に対し、半導体基板の押圧時における反発力のバランスをとるため、所定の領域にダミーバンプを形成する技術や、外部端子数の少ない領域の配線幅を、外部端子数の多い領域の配線幅よりも大きく設計する技術が用いられる（特許文献１）。   In order to balance the repulsive force when pressing the semiconductor substrate, the technology to form dummy bumps in a predetermined area, the wiring width of the area with a small number of external terminals, the wiring of the area with a large number of external terminals A technique of designing larger than the width is used (Patent Document 1).

特開２００９−８１４１６号公報JP 2009-81416 A

本発明の様態の１つは、配線基板へ実装される際、配線基板との接続信頼性の高い半導体装置を提供することにある。   One aspect of the present invention is to provide a semiconductor device having high connection reliability with a wiring board when mounted on the wiring board.

本発明の様態の１つは、上記の半導体装置が実装された、信頼性の高い電子モジュールを提供することにある。   One aspect of the present invention is to provide a highly reliable electronic module on which the semiconductor device described above is mounted.

本発明の様態の１つは、より低コストで、外部端子のレイアウトの自由度が高い、半導体装置の製造方法を提供することにある。   One aspect of the present invention is to provide a method for manufacturing a semiconductor device, which is lower in cost and has a high degree of freedom in layout of external terminals.

本発明の様態の１つは、接着剤の排出性が良く、信頼性の高い電子モジュールの製造方法を提供することにある。   One aspect of the present invention is to provide a method for manufacturing an electronic module with good adhesive dischargeability and high reliability.

（１）本発明の様態の１つである半導体装置は、
第１の辺と、前記第１の辺と向かい合う第２の辺と、を有する第１の面と、前記第１の面の反対側の第２の面とを有し、集積回路が形成された半導体基板と、
前記第１の面の第１領域に設けられた第１の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第１の樹脂突起の上に設けられた第１の配線層と、を有する複数の第１の外部端子と、
前記第１の面の第２領域に設けられた第２の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第２の樹脂突起の上に設けられた第２の配線層と、を有する複数の第２の外部端子と、
を有し、
前記第１領域は、前記第２領域よりも前記第１の辺に近い領域に設けられ、前記第２領域は、前記第１領域よりも前記第２の辺に近い領域に設けられ、
前記第１の外部端子は、前記第２の外部端子よりも多く設けられ、
前記第１の樹脂突起の前記第１の面からの高さは、前記第２の樹脂突起の前記第１の面からの高さよりも低い。 (1) A semiconductor device which is one aspect of the present invention is:
An integrated circuit is formed having a first surface having a first side and a second side facing the first side, and a second surface opposite to the first side. A semiconductor substrate,
A first resin protrusion provided in a first region of the first surface, and a first wiring layer electrically connected to the integrated circuit and partially provided on the first resin protrusion A plurality of first external terminals, and
A second resin protrusion provided in the second region of the first surface and a second wiring layer electrically connected to the integrated circuit and partially provided on the second resin protrusion A plurality of second external terminals, and
Have
The first region is provided in a region closer to the first side than the second region, and the second region is provided in a region closer to the second side than the first region,
The first external terminals are provided more than the second external terminals,
The height of the first resin protrusion from the first surface is lower than the height of the second resin protrusion from the first surface.

なお、本発明に係る記載では、「〜の上」という文言を、例えば、「特定のもの（以下「Ａ」という）の「上」に他の特定のもの（以下「Ｂ」という）を形成する」などと用いている。本発明に係る記載では、この例のような場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「〜の上」という文言を用いている。同様に、「〜の下」という文言は、Ａ下に直接Ｂを形成するような場合と、Ａ下に他のものを介してＢを形成するような場合とが含まれるものとする。   In the description according to the present invention, the word “above” is used to form, for example, “above” a “specific thing” (hereinafter referred to as “A”) and another specific thing (hereinafter referred to as “B”). And so on. In the description according to the present invention, in the case of this example, the case where B is directly formed on A and the case where B is formed on A via another are included. , The word “above” is used. Similarly, the term “under” includes a case where B is directly formed under A and a case where B is formed under A via another.

本発明によれば、外部端子数が第１領域より少ない第２領域において、第１の外部端子よりも高い反発力を有する第２の外部端子が設けられるため、半導体装置を配線基板に実装する際、押圧力に対する半導体基板の反発力のバランスが取ることができる。これによって、第１の外部端子と第２の外部端子を、配線基板に均一に押し当てられるため、第１および第２の外部端子の接触面積を所定の面積とすることができ、確実に導通性が確保される。したがって、配線基板へ実装される際、配線基板との接続信頼性の高い半導体装置を提供することができる。   According to the present invention, since the second external terminal having a higher repulsive force than the first external terminal is provided in the second region where the number of external terminals is smaller than the first region, the semiconductor device is mounted on the wiring board. At this time, the repulsive force of the semiconductor substrate against the pressing force can be balanced. As a result, the first external terminal and the second external terminal can be uniformly pressed against the wiring board, so that the contact area between the first and second external terminals can be set to a predetermined area, and conduction is ensured. Sex is secured. Therefore, a semiconductor device with high connection reliability with the wiring board when mounted on the wiring board can be provided.

（２）本発明の様態の１つにおいて、
複数の前記第１の外部端子は、前記第１の辺に沿って配置され、
複数の前記第２の外部端子は、前記第２の辺に沿って配置されてもよい。 (2) In one aspect of the present invention,
The plurality of first external terminals are arranged along the first side,
The plurality of second external terminals may be arranged along the second side.

（３）本発明の様態の１つにおいて、
前記第１の配線層の幅と、前記第２の配線層の幅が同じであってもよい。 (3) In one aspect of the present invention,
The width of the first wiring layer and the width of the second wiring layer may be the same.

本発明によれば、反発力のバランスをとることを目的として、第２の外部端子の配線幅を、第１の配線幅よりも大きくする必要がない。これによれば、複数の第２の外部端子の配線の隣接幅を一定に保つことができるため、マイグレーションの発生を防止することができる。したがって、信頼性の高い半導体装置を提供することができる。   According to the present invention, it is not necessary to make the wiring width of the second external terminal larger than the first wiring width for the purpose of balancing the repulsive force. According to this, since the adjacent width of the wiring of the plurality of second external terminals can be kept constant, the occurrence of migration can be prevented. Therefore, a highly reliable semiconductor device can be provided.

また、本発明によれば、反発力のバランスをとることを目的として、第２の外部端子の配線幅を、第１の配線幅よりも大きくする必要がなく、かつ、ダミーバンプ等を形成する必要がない。これによれば、半導体基板のレイアウトの際に、配線を太くするための領域や、ダミーバンプ用の領域を考慮する必要がない。したがって、小型化等の要求に対応するためのレイアウトの自由度が高い半導体装置を提供することができる。   Further, according to the present invention, for the purpose of balancing the repulsive force, it is not necessary to make the wiring width of the second external terminal larger than the first wiring width, and it is necessary to form dummy bumps or the like There is no. According to this, it is not necessary to consider the area for thickening the wiring and the area for dummy bumps in the layout of the semiconductor substrate. Therefore, it is possible to provide a semiconductor device having a high degree of freedom in layout for meeting demands for downsizing and the like.

（４）本発明の様態の１つである電子モジュールは、上記いずれかの半導体装置が実装される。   (4) One of the semiconductor devices described above is mounted on an electronic module which is one aspect of the present invention.

本発明によれば、接続信頼性の高い半導体装置が実装された電子モジュールを提供することができる。したがって、信頼性の高い電子モジュールを提供することができる。   According to the present invention, an electronic module on which a semiconductor device with high connection reliability is mounted can be provided. Therefore, a highly reliable electronic module can be provided.

（５）本発明の様態の１つである半導体装置の製造方法は、
第１の辺と、前記第１の辺と向かい合う第２の辺と、を有する第１の面と、前記第１の面の反対側の第２の面とを有し、集積回路が内部に形成された半導体基板を用意する工程と、
前記第１の面の第１領域に設けられた第１の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第１の樹脂突起の上に設けられた第１の配線層と、を有する複数の第１の外部端子を形成する工程と、
前記第１の面の第２領域に設けられた第２の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第２の樹脂突起の上に設けられた第２の配線層と、を有する複数の第２の外部端子を形成する工程と、
を有し、
前記第１領域は、前記第２領域よりも前記第１の辺に近い領域に設け、前記第２領域は、前記第１領域よりも前記第２の辺に近い領域に設け、
前記第１の外部端子は、前記第２の外部端子よりも多く設け、
前記第１の樹脂突起の前記第１の面からの高さが、前記第２の樹脂突起の前記第１の面からの高さよりも低くなるように形成する。 (5) A method for manufacturing a semiconductor device according to one aspect of the present invention includes:
A first surface having a first side and a second side facing the first side; and a second surface opposite to the first side, wherein the integrated circuit is disposed inside Preparing a formed semiconductor substrate;
A first resin protrusion provided in a first region of the first surface, and a first wiring layer electrically connected to the integrated circuit and partially provided on the first resin protrusion And forming a plurality of first external terminals having:
A second resin protrusion provided in the second region of the first surface and a second wiring layer electrically connected to the integrated circuit and partially provided on the second resin protrusion And forming a plurality of second external terminals having:
Have
The first region is provided in a region closer to the first side than the second region, and the second region is provided in a region closer to the second side than the first region;
The first external terminals are provided more than the second external terminals,
The height of the first resin protrusion from the first surface is formed to be lower than the height of the second resin protrusion from the first surface.

本発明によれば、配線の幅を大きく設計したり、ダミーバンプを設けたりせずに、接続信頼性の高い半導体装置を製造することができる。したがって、外部端子のレイアウトの自由度が高い、半導体装置の製造方法を提供することにある。   According to the present invention, it is possible to manufacture a semiconductor device with high connection reliability without designing a wide wiring width or providing dummy bumps. Accordingly, it is an object of the present invention to provide a method for manufacturing a semiconductor device having a high degree of freedom in layout of external terminals.

（６）本発明の様態の１つにおいて、
前記第１および第２の外部端子を形成する工程は、
前記第１の面において、樹脂材料膜を形成する工程と、
前記樹脂材料膜を露光現像処理し、第１の方向に延びる第１および第２の樹脂層を形成する工程と、
前記第１および第２の樹脂層を熱処理することで、前記第１および第２の樹脂突起を形成する工程と、
を有し、
前記露光現像処理において、前記第１の方向と直交する第２の方向における前記第１の樹脂層の幅が、前記第２の方向における前記第２の樹脂層の幅よりも大きくなるようにパターニングしてもよい。 (6) In one aspect of the present invention,
Forming the first and second external terminals includes:
Forming a resin material film on the first surface;
A step of exposing and developing the resin material film to form first and second resin layers extending in a first direction;
Forming the first and second resin protrusions by heat-treating the first and second resin layers;
Have
In the exposure and development process, patterning is performed such that the width of the first resin layer in a second direction orthogonal to the first direction is larger than the width of the second resin layer in the second direction. May be.

（７）本発明の様態の１つにおいて、
前記第１および第２の外部端子を形成する工程は、
前記第１の面において、第１の膜厚を有する第１の樹脂材料膜を形成する工程と、
前記第１の樹脂材料膜を露光現像処理し、第１の方向に延びる第１の樹脂層を形成する工程と、
前記第１の面において、前記第１の膜厚よりも薄い第２の膜厚を有する第２の樹脂材料膜を形成する工程と、
前記第２の樹脂材料膜を露光現像処理し、第１の方向に延びる第２の樹脂層を形成する工程と、
前記第１の樹脂層を熱処理することによって、前記第２の樹脂突起を形成し、前記第２の樹脂層を熱処理することによって、前記第１の樹脂突起を形成する工程と、
を有していてもよい。 (7) In one aspect of the present invention,
Forming the first and second external terminals includes:
Forming a first resin material film having a first film thickness on the first surface;
Exposing and developing the first resin material film to form a first resin layer extending in a first direction;
Forming a second resin material film having a second film thickness smaller than the first film thickness on the first surface;
Exposing and developing the second resin material film to form a second resin layer extending in a first direction;
Forming the second resin protrusions by heat-treating the first resin layer, and forming the first resin protrusions by heat-treating the second resin layer;
You may have.

（８）本発明の様態の１つにおいて、
前記第１の配線層の幅と、前記第２の配線層の幅を同じにしてもよい。 (8) In one aspect of the present invention,
The width of the first wiring layer and the width of the second wiring layer may be the same.

（９）本発明の様態の１つである電子モジュールの製造方法は、
上記いずれかに記載の半導体装置の製造方法によって製造された半導体装置の前記第１の面と、配線基板との間に接着剤を設ける工程と、
前記半導体装置および前記配線基板を押圧することによって、前記半導体基板の前記第１の外部端子と前記第２の外部端子を、前記配線基板と電気的に接続する工程と、
を有する。 (9) An electronic module manufacturing method according to one aspect of the present invention includes:
A step of providing an adhesive between the first surface of the semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of the above and a wiring board;
Electrically connecting the first external terminal and the second external terminal of the semiconductor substrate to the wiring substrate by pressing the semiconductor device and the wiring substrate;
Have

本発明によれば、半導体装置が、第1の外部端子と、該第1の外部端子よりも高い第２の外部端子とを有する。これによれば、第２の外部端子が塞き止めとして作用し、接着剤の排出を促すことができる。また、これによれば、第１領域と第２領域における反発力のバランスをとることができる。したがって、接着剤の排出性が良く、信頼性の高い電子モジュールの製造方法を提供することができる。   According to the present invention, the semiconductor device has a first external terminal and a second external terminal that is higher than the first external terminal. According to this, the second external terminal acts as a blocking, and it is possible to promote the discharge of the adhesive. Moreover, according to this, the balance of the repulsive force in a 1st area | region and a 2nd area | region can be taken. Therefore, it is possible to provide a method for manufacturing an electronic module with good adhesive dischargeability and high reliability.

本実施形態に係る半導体装置を模式的に示す平面図および断面図。FIG. 2 is a plan view and a cross-sectional view schematically showing the semiconductor device according to the embodiment. 本実施形態に係る半導体装置の変形例を模式的に示す平面図。The top view which shows typically the modification of the semiconductor device which concerns on this embodiment. 本実施形態に係る半導体装置の製造方法を模式的に示す断面図。Sectional drawing which shows the manufacturing method of the semiconductor device which concerns on this embodiment typically. 本実施形態に係る半導体装置の製造方法の変形例を模式的に示す断面図。Sectional drawing which shows typically the modification of the manufacturing method of the semiconductor device which concerns on this embodiment. 本実施形態に係る電子モジュールの製造方法を模式的に示す断面図。Sectional drawing which shows the manufacturing method of the electronic module which concerns on this embodiment typically. 本実施形態に係る電子モジュールの一例を模式的に示す斜視図。The perspective view which shows typically an example of the electronic module which concerns on this embodiment.

以下に、本発明を適用した実施形態の一例について図面を参照して説明する。ただし、本発明は以下の実施形態のみに限定されるものではない。本発明は、以下の実施形態およびその変形例を自由に組み合わせたものを含むものとする。   An example of an embodiment to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited only to the following embodiments. The present invention includes any combination of the following embodiments and modifications thereof.

１． 半導体装置
以下、図面を参照して、第１の実施の形態に係る半導体装置について説明する。 1. Semiconductor Device Hereinafter, a semiconductor device according to a first embodiment will be described with reference to the drawings.

図１（Ａ）は、本実施の形態に係る半導体装置１００を模式的に示す平面図である。図１（Ｂ）は、図１（Ａ）に示す半導体装置１００のＩＢ−ＩＢ線の要部を模式的に示す断面図である。図１（Ｃ）は、図１（Ａ）に示す半導体装置１００のＩＣ−ＩＣ線の要部を模式的に示す断面図である。   FIG. 1A is a plan view schematically showing a semiconductor device 100 according to the present embodiment. FIG. 1B is a cross-sectional view schematically showing a main part of the IB-IB line of the semiconductor device 100 shown in FIG. FIG. 1C is a cross-sectional view schematically showing the main part of the IC-IC line of the semiconductor device 100 shown in FIG.

半導体基板１０は、図１（Ａ）に示すように、チップ状をなしていてもよい。すなわち、半導体基板１０は半導体チップであってもよい。あるいは、半導体基板１０は、複数の半導体基板１０からなるウエハ状をなしていてもよい（図示せず）。例えば、導体基板１０は、シリコン基板であってもよい。図１（Ｂ）に示すように、半導体基板１０には、集積回路１が形成される。集積回路１の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。   The semiconductor substrate 10 may have a chip shape as shown in FIG. That is, the semiconductor substrate 10 may be a semiconductor chip. Alternatively, the semiconductor substrate 10 may have a wafer shape including a plurality of semiconductor substrates 10 (not shown). For example, the conductive substrate 10 may be a silicon substrate. As shown in FIG. 1B, the integrated circuit 1 is formed over the semiconductor substrate 10. The configuration of the integrated circuit 1 is not particularly limited, and may include, for example, active elements such as transistors and passive elements such as resistors, coils, and capacitors.

半導体基板１０がチップ状をなす場合、図１（Ｂ）に示すように、半導体基板１０は、第１の面１３と、第１の面１３の反対側の面である第２の面１４と、を有する。半導体基板１０の第１の面１３は、図１（Ａ）に示すように、第１の辺１１と、第１の辺１１と対向する第２の辺１２を有する。例えば、図１（Ａ）に示すように、第１の面１３の２つの長辺（第１の面１３が有する他の２つの辺よりも長い辺）のうち一方が第１の辺１１であって、他方が第２の辺１２であってもよい。また、図示はされないが、半導体基板１０の２つの短辺（第１の面１３が有する他の２つの辺よりも短い辺）のうち一方が第１の辺１１であって、他方が第２の辺１２であってもよい。   When the semiconductor substrate 10 has a chip shape, as shown in FIG. 1B, the semiconductor substrate 10 includes a first surface 13 and a second surface 14 that is a surface opposite to the first surface 13. Have. The first surface 13 of the semiconductor substrate 10 has a first side 11 and a second side 12 that faces the first side 11 as shown in FIG. For example, as shown in FIG. 1A, one of the two long sides of the first surface 13 (the longer side than the other two sides of the first surface 13) is the first side 11. The other side may be the second side 12. Although not shown, one of the two short sides (sides shorter than the other two sides of the first surface 13) of the semiconductor substrate 10 is the first side 11, and the other is the second side. The side 12 may be used.

図１（Ａ）に示すように、半導体基板１０の第１の面１３には、第１領域１７および第２領域１８が設けられる。第１領域１７および第２領域１８は、外部端子が設けられる設計上の領域である。   As shown in FIG. 1A, a first region 17 and a second region 18 are provided on the first surface 13 of the semiconductor substrate 10. The first region 17 and the second region 18 are designed regions in which external terminals are provided.

図１（Ａ）に示すように、第１領域１７には、後述される第１の外部端子２０が複数設けられ、第２領域１８には後述される第２の外部端子３０が複数設けられる。第１領域１７および第２領域１８は、それぞれ、第１の辺１１と第２の辺１２とに沿って形成される。図１（Ａ）に示すように、第１領域１７は、第２領域１８よりも第１の辺１１に近い領域である。また、図１（Ａ）に示すように、第２領域１８は、第１領域１７よりも第２の辺１１に近い領域である。言い換えれば、第１領域１７は、第１の辺１１と第２領域１８に挟まれる領域であり、第２領域１８は、第２の辺１２と第１領域１７に挟まれる領域である。   As shown in FIG. 1A, the first region 17 is provided with a plurality of first external terminals 20 described later, and the second region 18 is provided with a plurality of second external terminals 30 described later. . The first region 17 and the second region 18 are formed along the first side 11 and the second side 12, respectively. As shown in FIG. 1A, the first region 17 is a region closer to the first side 11 than the second region 18. As shown in FIG. 1A, the second region 18 is a region closer to the second side 11 than the first region 17. In other words, the first region 17 is a region sandwiched between the first side 11 and the second region 18, and the second region 18 is a region sandwiched between the second side 12 and the first region 17.

前述のように、第１領域１７には、後述される第１の外部端子２０が複数形成され、第２領域１８には、後述される第２の外部端子３０が複数形成される。図１（Ａ）に示すように、第１領域１７は、第２領域１８よりも外部端子が数多く形成される領域である。つまりは、第１領域１７は、半導体装置１００の出力側の外部端子が形成される領域であってもよい。また、第２領域１８は、半導体装置１００の入力側の外部端子が形成される領域であってもよい。   As described above, a plurality of first external terminals 20 described later are formed in the first region 17, and a plurality of second external terminals 30 described later are formed in the second region 18. As shown in FIG. 1A, the first region 17 is a region where more external terminals are formed than the second region 18. That is, the first region 17 may be a region where an external terminal on the output side of the semiconductor device 100 is formed. Further, the second region 18 may be a region where an external terminal on the input side of the semiconductor device 100 is formed.

図１（Ａ）および図１（Ｂ）に示すように、半導体基板１０は、第１の面１１上に第１の電極２１および第２の電極３１を有する。第１および第２の電極２１、３１は、半導体基板１０の内部に形成された集積回路１と内部配線（図示せず）によって電気的に接続されていてもよい。第１および第２の電極２１、３１は、半導体基板１０の内部配線の一部であってもよい。   As shown in FIGS. 1A and 1B, the semiconductor substrate 10 has a first electrode 21 and a second electrode 31 on the first surface 11. The first and second electrodes 21 and 31 may be electrically connected to the integrated circuit 1 formed inside the semiconductor substrate 10 by internal wiring (not shown). The first and second electrodes 21 and 31 may be part of the internal wiring of the semiconductor substrate 10.

第１および第２の電極２１、３１が形成される領域は、第１の電極２１が第１領域１７内に形成され、第２の電極３１が第２領域１８内に形成される限り、特に限定されない。第１の電極２１および第２の電極３１は、集積回路１が形成される領域の上方に形成されてもよい。または、第１の電極２１および第２の電極３１は、集積回路１が形成される領域以外に形成されていてもよい。第１の電極２１および第２の電極３１は、図１（Ａ）に示すように、それぞれ第１の辺１１と第２の辺１２の沿って配置されていてもよい。ここで、図１（Ａ）に示すように、第１の辺１１に沿って配置される第１の電極２１よりも、第２の辺に沿って配置される第２の電極３１の方が、より広いピッチ幅で配置されていてもよい。   The regions where the first and second electrodes 21 and 31 are formed are particularly limited as long as the first electrode 21 is formed in the first region 17 and the second electrode 31 is formed in the second region 18. It is not limited. The first electrode 21 and the second electrode 31 may be formed above a region where the integrated circuit 1 is formed. Alternatively, the first electrode 21 and the second electrode 31 may be formed outside the region where the integrated circuit 1 is formed. The first electrode 21 and the second electrode 31 may be disposed along the first side 11 and the second side 12, respectively, as shown in FIG. Here, as shown in FIG. 1A, the second electrode 31 disposed along the second side is more than the first electrode 21 disposed along the first side 11. , May be arranged with a wider pitch width.

第１の電極２１および第２の電極３１の材質は、導電性を有する限り、特に限定されない。例えば、第１の電極２１および第２の電極３１は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属で形成されていてもよい。第１の電極２１および第２の電極３１は、単層の導電層であってもよいし、アルミニウム等の金属拡散を防止するバリア層を含む、複数の導電層の積層体であってもよい。   The material of the first electrode 21 and the second electrode 31 is not particularly limited as long as it has conductivity. For example, the first electrode 21 and the second electrode 31 may be formed of a metal such as aluminum (Al) or copper (Cu). The first electrode 21 and the second electrode 31 may be a single conductive layer, or may be a laminate of a plurality of conductive layers including a barrier layer that prevents metal diffusion such as aluminum. .

図１（Ｂ）に示すように、半導体基板１０は、第１の面１３の上に形成された絶縁膜１６を有する。絶縁膜１６はパッシベーション膜であってもよい。絶縁膜１６は、第１の電極２１および第２の電極３１の少なくとも一部を、それぞれ露出させるように形成されていてもよい。つまりは、絶縁膜１６は、第１の電極２１および第２の電極３１の上にそれぞれ位置する開口部１６ａを有していてもよい。絶縁膜１６は、電気的絶縁性を有する膜であれば、特に限定されない。例えば、絶縁膜１６は、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、絶縁膜１６は、ポリイミド樹脂等の有機絶縁膜であってもよい。 As shown in FIG. 1B, the semiconductor substrate 10 has an insulating film 16 formed on the first surface 13. The insulating film 16 may be a passivation film. The insulating film 16 may be formed so as to expose at least part of the first electrode 21 and the second electrode 31. That is, the insulating film 16 may have openings 16 a located on the first electrode 21 and the second electrode 31, respectively. The insulating film 16 is not particularly limited as long as it is an electrically insulating film. For example, the insulating film 16 may be an inorganic insulating film such as SiO 2 or SiN. Alternatively, the insulating film 16 may be an organic insulating film such as polyimide resin.

図１（Ｂ）に示すように、半導体装置１００は、絶縁膜１６の上に形成された第１の樹脂突起２３と第２の樹脂突起３３と、を有する。図１（Ａ）に示すように、第１の樹脂突起２３は、第１領域１７において、第１の電極２１に隣接して形成される。また、第２の樹脂突起３３は、第２領域１８において、第２の電極３１に隣接して形成される。第１領域１７と第２領域１８において第１および第２樹脂突起２３、３３が形成される位置は特に限定されるものではない。   As shown in FIG. 1B, the semiconductor device 100 has a first resin protrusion 23 and a second resin protrusion 33 formed on the insulating film 16. As shown in FIG. 1A, the first resin protrusion 23 is formed adjacent to the first electrode 21 in the first region 17. The second resin protrusion 33 is formed adjacent to the second electrode 31 in the second region 18. The positions at which the first and second resin protrusions 23 and 33 are formed in the first region 17 and the second region 18 are not particularly limited.

第１および第２樹脂突起２３、３３の形状は、特に限定されるものではない。図１（Ａ）に示すように、第１の樹脂突起２３は、第１の辺１１に沿って延びるように形成されていてもよい。また、図１（Ａ）に示すように、第２の樹脂突起３３は、第２の辺１２に沿って延びるように形成されていてもよい。   The shapes of the first and second resin protrusions 23 and 33 are not particularly limited. As shown in FIG. 1A, the first resin protrusion 23 may be formed so as to extend along the first side 11. Further, as shown in FIG. 1A, the second resin protrusion 33 may be formed so as to extend along the second side 12.

ここで、第１および第２樹脂突起２３、３３が延びる方向を第１の方向１１０とし、第１の方向１１０と直交する方向を第２の方向１２０とする。   Here, a direction in which the first and second resin protrusions 23, 33 extend is a first direction 110, and a direction orthogonal to the first direction 110 is a second direction 120.

図１（Ｂ）に示すように、第１および第２樹脂突起２３、３３の表面は、曲面になっていてもよい。第１および第２樹脂突起２３、３３は、第２の方向１２０において、図１（Ｂ）に示すように、略半円の断面形状を有していてもよい。   As shown in FIG. 1B, the surfaces of the first and second resin protrusions 23 and 33 may be curved surfaces. The first and second resin protrusions 23 and 33 may have a substantially semicircular cross-sectional shape in the second direction 120 as shown in FIG.

また、図１（Ｃ）に示すように、第１および第２樹脂突起２３、３３の後述される第１および第２配線層２５、３５が形成されない部分において、凹部２４、３４が形成されていてもよい。凹部２４、３４の深さは、特に限定されない。これによれば、外部端子の配線間の距離が大きくなり、マイグレーションを防止することができる。また、接着剤を介して、半導体装置を配線基板へ押し当てて実装する際、凹部２４、３４から不要な接着剤が排出されるため、接着剤の排出性が向上する。   In addition, as shown in FIG. 1C, in the portions where the first and second wiring layers 25 and 35 described later of the first and second resin protrusions 23 and 33 are not formed, the recesses 24 and 34 are formed. May be. The depth of the recesses 24 and 34 is not particularly limited. According to this, the distance between the wirings of the external terminals is increased, and migration can be prevented. In addition, when the semiconductor device is pressed against the wiring board and mounted via the adhesive, unnecessary adhesive is discharged from the recesses 24 and 34, so that the dischargeability of the adhesive is improved.

ここで、図１（Ｂ）に示すように、第１の樹脂突起２３は、第１の面１３からの高さがＨ１となるように形成される。また、図１（Ｂ）に示すように、第２の樹脂突起３３は、第１の面１３からの高さが、Ｈ１よりも高い、Ｈ２となるように形成される。 Here, as shown in FIG. 1B, the first resin protrusion 23 is formed such that the height from the first surface 13 is H 1 . Further, as shown in FIG. 1B, the second resin protrusion 33 is formed so that the height from the first surface 13 is H 2 higher than H 1 .

本実施形態における第１および第２樹脂突起２３、３３の高さとは、第１および第２樹脂突起２３、３３の凹部２４、３４を除く部分であって、後述される第１および第２配線層２５、３５が形成される部分の、第１の面１３からの高さを意味する。また、図１（Ｂ）に示すように、第１および第２樹脂突起２３、３３は、第２の方向１２０において、略半円の断面形状を有していてもよい。したがって、第１および第２樹脂突起２３、３３の高さとは、第１および第２樹脂突起２３、３３が最も厚みを有する部分の、絶縁層１６からの高さを意味する。   The height of the first and second resin protrusions 23 and 33 in the present embodiment is a portion excluding the recesses 24 and 34 of the first and second resin protrusions 23 and 33, and will be described later. The height from the 1st surface 13 of the part in which the layers 25 and 35 are formed is meant. In addition, as shown in FIG. 1B, the first and second resin protrusions 23 and 33 may have a substantially semicircular cross-sectional shape in the second direction 120. Therefore, the heights of the first and second resin protrusions 23 and 33 mean the height from the insulating layer 16 of the portion where the first and second resin protrusions 23 and 33 have the greatest thickness.

第１および第２樹脂突起２３、３３の材料は特に限定されず、既に公知となっているいずれかの樹脂材料を適用することができる。例えば、第１および第２樹脂突起２３、３３は、公知の感光性樹脂材料から形成されていてもよい。具体的には、第１および第２樹脂突起２３、３３は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、フェノール樹脂等の樹脂で形成されていてもよい。   The material of the first and second resin protrusions 23 and 33 is not particularly limited, and any known resin material can be applied. For example, the first and second resin protrusions 23 and 33 may be formed from a known photosensitive resin material. Specifically, the first and second resin protrusions 23 and 33 are formed of polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO; polybenzoxazole). , And may be formed of a resin such as a phenol resin.

図１（Ａ）に示すように、半導体装置１００は、集積回路１と電気的に接続され、一部が第１の樹脂突起２３の上に設けられた第１の配線層２５と、集積回路１と電気的に接続され、一部が第２の樹脂突起３３の上に設けられた第２の配線層３５と、を有する。   As shown in FIG. 1A, a semiconductor device 100 includes a first wiring layer 25 that is electrically connected to the integrated circuit 1 and partially provided on the first resin protrusion 23, and the integrated circuit. 1 and a second wiring layer 35 partially connected to the second resin protrusion 33.

図１（Ａ）および図１（Ｂ）に示すように、第１の配線層２５は、絶縁膜１６の開口部１６ａ内の第１の電極２１に電気的に接続し、開口部１６ａから絶縁膜１６の上を介して第１の樹脂突起２３の上に至るように設けられる。図１（Ｂ）に示すように、第１の配線層２５は、第１の樹脂突起２３の最も厚みのある部分を覆うように形成される。また、図１（Ａ）および図１（Ｂ）に示すように、第２の配線層３５は、絶縁膜１６の開口部１６ａ内の第２の電極３１に電気的に接続し、開口部１６ａから絶縁膜１６の上を介して第２の樹脂突起３３の上に至るように設けられる。図１（Ｂ）に示すように、第２の配線層３５は、第２の樹脂突起３３の最も厚みのある部分を覆うように形成される。   As shown in FIGS. 1A and 1B, the first wiring layer 25 is electrically connected to the first electrode 21 in the opening 16a of the insulating film 16 and insulated from the opening 16a. The film 16 is provided so as to reach the first resin protrusion 23 through the film 16. As shown in FIG. 1B, the first wiring layer 25 is formed so as to cover the thickest portion of the first resin protrusion 23. Further, as shown in FIGS. 1A and 1B, the second wiring layer 35 is electrically connected to the second electrode 31 in the opening 16a of the insulating film 16, and the opening 16a. To the second resin protrusion 33 through the insulating film 16. As shown in FIG. 1B, the second wiring layer 35 is formed so as to cover the thickest portion of the second resin protrusion 33.

ここで、上述のように、第１領域１７において、第１の電極２１の数は、第２領域１８に形成される第２の電極３１の数より多くなるように設計される。したがって、図１（Ａ）に示すように、第１の配線層２５は、第２の配線層３５よりも多く形成される。   Here, as described above, the number of the first electrodes 21 in the first region 17 is designed to be larger than the number of the second electrodes 31 formed in the second region 18. Therefore, as shown in FIG. 1A, the first wiring layer 25 is formed more than the second wiring layer 35.

第１および第２の配線層２５、３５の形状は特に限定されず、図１（Ｂ）に示すように、第１および第２電極２１、３１から第２の方向１２０において延びるように形成され、第１および第２の樹脂突起２３、３３をそれぞれ覆った後、再度、絶縁膜１６の上に延びるように形成されてもよい。また、第１および第２の配線層２５、３５の配線幅（第１の方向１１０における幅）は、特に限定されず、同じ配線幅であってもよい。更に、第１および第２の配線層２５、３５の厚さは、同じ厚さであってもよい。   The shape of the first and second wiring layers 25 and 35 is not particularly limited, and is formed to extend from the first and second electrodes 21 and 31 in the second direction 120 as shown in FIG. The first and second resin protrusions 23 and 33 may be covered, and then may be formed so as to extend on the insulating film 16 again. Further, the wiring width (width in the first direction 110) of the first and second wiring layers 25 and 35 is not particularly limited, and may be the same wiring width. Furthermore, the first and second wiring layers 25 and 35 may have the same thickness.

第１および第２の配線層２５、３５の構造及び材料は、特に限定されるものではない。例えば、第１および第２の配線層２５、３５は、それぞれ単層で形成されていてもよい。あるいは、図１（Ｂ）に示すように、第１および第２の配線層２５、３５は、複数層で形成されていてもよい。第１および第２の配線層２５、３５は、例えば、樹脂などの材料と密着性の高い第１の導電層（２５ａ、３５ａ）と、導電性の高い第２の導電層（２５ｂ、３５ｂ）とを含んでいてもよい。具体的には、第１の導電層（２５ａ、３５ａ）は、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）およびニッケルクロム合金（Ｎｉ−Ｃｒ）などの少なくとも１つを含む層であってもよい。第２の導電層（２５ｂ、３５ｂ）は、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）および銅（Ｃｕ）などの少なくとも１つを含む層であってもよい。   The structures and materials of the first and second wiring layers 25 and 35 are not particularly limited. For example, each of the first and second wiring layers 25 and 35 may be formed as a single layer. Alternatively, as shown in FIG. 1B, the first and second wiring layers 25 and 35 may be formed of a plurality of layers. The first and second wiring layers 25 and 35 are, for example, a first conductive layer (25a, 35a) having high adhesion to a material such as a resin, and a second conductive layer (25b, 35b) having high conductivity. And may be included. Specifically, the first conductive layer (25a, 35a) may be a layer including at least one of titanium tungsten (TiW), titanium (Ti), nickel chromium alloy (Ni—Cr), and the like. The second conductive layer (25b, 35b) may be a layer including at least one of gold (Au), platinum (Pt), silver (Ag), copper (Cu), and the like.

以上により、図１（Ａ）に示すように、第１領域１７に設けられた第１の樹脂突起２３と、集積回路１と電気的に接続され、一部が第１の樹脂突起２３の上に設けられた第１の配線層２５と、を有する複数の第１の外部端子２０が形成される。また、図１（Ａ）に示すように、第２領域１８に設けられた第２の樹脂突起３３と、集積回路１と電気的に接続され、一部が第２の樹脂突起３３の上に設けられた第２の配線層３５と、を有する複数の第２の外部端子３０が形成される。   1A, the first resin protrusion 23 provided in the first region 17 is electrically connected to the integrated circuit 1, and a part thereof is on the first resin protrusion 23. A plurality of first external terminals 20 having first wiring layers 25 provided on the first wiring layer 25 are formed. As shown in FIG. 1A, the second resin protrusion 33 provided in the second region 18 is electrically connected to the integrated circuit 1, and a part thereof is on the second resin protrusion 33. A plurality of second external terminals 30 having the provided second wiring layer 35 are formed.

上述のように、第１領域１７に形成される第１の樹脂突起２３は、第２領域１８に形成される第２の樹脂突起３３よりも相対的に高さが低い。これによって、半導体装置１００は、第２の外部端子３０よりも相対的に高さが低い第１の外部端子２０を有することができる。   As described above, the first resin protrusion 23 formed in the first region 17 is relatively lower in height than the second resin protrusion 33 formed in the second region 18. Accordingly, the semiconductor device 100 can have the first external terminal 20 having a relatively lower height than the second external terminal 30.

（変形例）
図２において、本実施形態に係る半導体装置１００の変形例の一例を示す。 (Modification)
FIG. 2 shows an example of a modification of the semiconductor device 100 according to the present embodiment.

図２（Ａ）に示すように、第１領域１７において、第１の方向１１０に沿って並列配置された複数の外部端子２０が、第２の方向１２０において、複数形成されていてもよい。図２（Ａ）においては、第１の方向１１０に沿って並列配置された複数の外部端子２０が２列形成されているが、２列以上の配置であってもよい。   As shown in FIG. 2A, in the first region 17, a plurality of external terminals 20 arranged in parallel along the first direction 110 may be formed in the second direction 120. In FIG. 2A, the plurality of external terminals 20 arranged in parallel along the first direction 110 are formed in two rows, but may be arranged in two or more rows.

また、図２（Ｂ）に示すように、第１の辺１１と第２の辺１２との間に挟まれた両辺に沿って、第３の外部端子４０が複数形成されていてもよい。第３の外部端子４０の構成は、第１の外部端子２０の構成と同様であるため、説明を省略する。   In addition, as shown in FIG. 2B, a plurality of third external terminals 40 may be formed along both sides sandwiched between the first side 11 and the second side 12. Since the configuration of the third external terminal 40 is the same as the configuration of the first external terminal 20, the description thereof is omitted.

本実施の形態に係る半導体装置１００は、例えば、以下の特徴を有する。   The semiconductor device 100 according to the present embodiment has the following features, for example.

本実施形態に係る半導体装置によれば、第１領域１７における複数の第１の外部端子２０の全体の反発力と、第２領域１８における複数の第２の外部端子３０の全体の反発力と、のバランスをとることができるため、配線基板へ実装される際、配線基板との接続信頼性の高い半導体装置１００を提供することができる。   According to the semiconductor device of this embodiment, the overall repulsive force of the plurality of first external terminals 20 in the first region 17 and the overall repulsive force of the plurality of second external terminals 30 in the second region 18 Therefore, the semiconductor device 100 having high connection reliability with the wiring board when mounted on the wiring board can be provided.

本実施形態における外部端子の反発力とは、外部端子を構成する樹脂突起と配線が実装時に変形する際の押圧力に対する反作用の力である。本実施形態に係る半導体装置１００は、配線基板に実装される場合、配線基板に接着剤を介して押し当てられ、外部端子を弾性変形させて配線基板のリード部分との接触面を外部端子に形成し、電気的接続を図る。したがって、外部端子の反発力とは、実装される場合に外部端子が有する反発力である。   The repulsive force of the external terminal in the present embodiment is a reaction force against the pressing force when the resin protrusion and the wiring constituting the external terminal are deformed during mounting. When mounted on a wiring board, the semiconductor device 100 according to the present embodiment is pressed against the wiring board through an adhesive, elastically deforms the external terminal, and makes the contact surface with the lead portion of the wiring board an external terminal. Form and make electrical connections. Therefore, the repulsive force of the external terminal is the repulsive force that the external terminal has when mounted.

第１領域１７に設けられる第１の外部端子２０の数が、第２領域１８に設けられる第２の外部端子３０の数よりも多い場合、本実施の形態に係る半導体装置１００においては、第２領域１８に、第１の外部端子２０よりも相対的に高さが高く、反発力が高い第２の外部端子３０が設けられる。これによって、外部端子数が少ない第２領域１８において、全体の反発力を上げることができ、外部端子数が多い第１領域１７の全体の反発力とバランスを取ることができる。したがって、第１および第２の外部端子２０、３０を均一に配線基板等に押し当てられるため、第１および第２の外部端子２０、３０の接触面積を所定の面積とすることができ、確実に導通性が確保される。   When the number of the first external terminals 20 provided in the first region 17 is larger than the number of the second external terminals 30 provided in the second region 18, the semiconductor device 100 according to the present embodiment has the first In the second region 18, the second external terminal 30 having a relatively higher height and higher repulsive force than the first external terminal 20 is provided. As a result, the overall repulsive force can be increased in the second region 18 where the number of external terminals is small, and the overall repulsive force of the first region 17 where the number of external terminals is large can be balanced. Therefore, the first and second external terminals 20 and 30 can be uniformly pressed against the wiring board or the like, so that the contact area of the first and second external terminals 20 and 30 can be set to a predetermined area. Conductivity is ensured.

また、本実施形態に係る半導体装置によれば、反発力のバランスをとることを目的として、第２の外部端子の配線幅を、第１の配線幅よりも大きくする必要がない。これによれば、複数の第２の外部端子の配線の隣接幅を一定に保つことができるため、マイグレーションの発生を防止することができる。したがって、信頼性の高い半導体装置を提供することができる。   Further, according to the semiconductor device of this embodiment, it is not necessary to make the wiring width of the second external terminal larger than the first wiring width for the purpose of balancing the repulsive force. According to this, since the adjacent width of the wiring of the plurality of second external terminals can be kept constant, the occurrence of migration can be prevented. Therefore, a highly reliable semiconductor device can be provided.

また、本実施形態に係る半導体装置によれば、反発力のバランスをとることを目的として、第２の外部端子の配線幅を、第１の配線幅よりも大きくする必要がなく、かつ、ダミーバンプ等を形成する必要がない。これによれば、半導体基板のレイアウトの際に、配線を太くするための領域や、ダミーバンプ用の領域を考慮する必要がない。したがって、小型化等の要求に対応するためのレイアウトの自由度が高い半導体装置を提供することができる。   In addition, according to the semiconductor device of the present embodiment, it is not necessary to make the wiring width of the second external terminal larger than the first wiring width for the purpose of balancing the repulsive force, and dummy bumps Etc. need not be formed. According to this, it is not necessary to consider the area for thickening the wiring and the area for dummy bumps in the layout of the semiconductor substrate. Therefore, it is possible to provide a semiconductor device having a high degree of freedom in layout for meeting demands for downsizing and the like.

２． 半導体装置の製造方法
以下、図面を参照して、本実施の形態に係る半導体装置の製造方法について説明する。 2. Semiconductor Device Manufacturing Method Hereinafter, a semiconductor device manufacturing method according to the present embodiment will be described with reference to the drawings.

図３は、本実施の形態に係る半導体装置の製造方法の一例を模式的に説明する要部の断面図である。   FIG. 3 is a cross-sectional view of the main part for schematically explaining an example of the method for manufacturing the semiconductor device according to the present embodiment.

図３（Ａ）に示すように、第１の電極２１、第２の電極３１および絶縁膜１６を有した半導体基板１０（半導体ウエハまたはチップ）を用意する。第１の電極２１は第１領域１７に、第２の電極３１は第２領域１８に、それぞれ配置されている。半導体基板１０の内部には集積回路１が形成されている。第１の電極２１、第２の電極３１および絶縁膜１６との詳細な構成は、上述されているために省略する。   As shown in FIG. 3A, a semiconductor substrate 10 (semiconductor wafer or chip) having a first electrode 21, a second electrode 31, and an insulating film 16 is prepared. The first electrode 21 is disposed in the first region 17, and the second electrode 31 is disposed in the second region 18. An integrated circuit 1 is formed inside the semiconductor substrate 10. The detailed configuration of the first electrode 21, the second electrode 31, and the insulating film 16 is omitted because it has been described above.

図３（Ｂ）に示すように、第１の電極２１、第２の電極３１および絶縁膜１６の上に、樹脂前駆体組成物からなる樹脂材料膜５０が形成される。樹脂材料膜５０は、熱硬化性を有した熱硬化性樹脂組成物であってもよいし、感光性を有した感光性樹脂組成物であってもよい。以下の本実施の形態では、感光性を有した樹脂材料膜５０を用いた場合の製造方法の一例について後述する。   As shown in FIG. 3B, a resin material film 50 made of a resin precursor composition is formed on the first electrode 21, the second electrode 31, and the insulating film 16. The resin material film 50 may be a thermosetting resin composition having thermosetting properties, or may be a photosensitive resin composition having photosensitivity. In the following embodiment, an example of a manufacturing method using a resin material film 50 having photosensitivity will be described later.

樹脂材料膜５０は、半導体装置１０の第１の面１１の上方において全面的に塗布されて形成されてもよい。また、樹脂材料膜５０は、塗布された後、プリベークされてもよい。また、樹脂材料膜５０は、例えばシート状物であってもよい。樹脂材料膜５０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、フェノール樹脂、アクリル樹脂等の樹脂であってもよい。   The resin material film 50 may be formed by being applied over the entire first surface 11 of the semiconductor device 10. The resin material film 50 may be pre-baked after being applied. Further, the resin material film 50 may be a sheet-like material, for example. The resin material film 50 is a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), phenol resin, or acrylic resin. May be.

次に、図３（Ｃ）に示すように、樹脂材料膜５０を図示しないマスク等の露光装置によって露光した後、現像液によって現像し、パターニングを行って、第１の樹脂層５１および第２の樹脂層５２を形成する。   Next, as shown in FIG. 3C, the resin material film 50 is exposed by an exposure device such as a mask (not shown), developed with a developer, and patterned to form the first resin layer 51 and the second resin layer 51. The resin layer 52 is formed.

第１の樹脂層５１は、キュアリングの後に第１の樹脂突起２３となる樹脂層であって、第１領域１７に形成される。図示はされないが、第１の樹脂層５１は、第１領域１７において、第１の辺１１（第１の方向１１０）に沿って延びるように形成されていてもよい。図３（Ｃ）に示すように、第１の樹脂層５１の幅Ｗ１（第１の方向１１０に直交する第２の方向１２０における幅）は、後述される第２の樹脂層５２の幅Ｗ２よりも小さくなるようにパターニングされる。 The first resin layer 51 is a resin layer that becomes the first resin protrusion 23 after curing, and is formed in the first region 17. Although not shown, the first resin layer 51 may be formed in the first region 17 so as to extend along the first side 11 (first direction 110). As shown in FIG. 3C, the width W 1 of the first resin layer 51 (the width in the second direction 120 orthogonal to the first direction 110) is the width of the second resin layer 52 described later. It is patterned so as to be smaller than W 2.

第２の樹脂層５２は、キュアリングの後に第２の樹脂突起３３となる樹脂層であって、第２領域１８に形成される。図示はされないが、第２の樹脂層５２は、第２領域１８において、第２の辺１２（第１の方向１１０）に沿って延びるように形成されていてもよい。図３（Ｃ）に示すように、第２の樹脂層５２の幅Ｗ２（第１の方向１１０に直交する第２の方向１２０における幅）は、第１の樹脂層５１の幅Ｗ１よりも大きくなるようにパターニングされる。 The second resin layer 52 is a resin layer that becomes the second resin protrusion 33 after curing, and is formed in the second region 18. Although not shown, the second resin layer 52 may be formed in the second region 18 so as to extend along the second side 12 (first direction 110). As shown in FIG. 3C, the width W 2 of the second resin layer 52 (the width in the second direction 120 orthogonal to the first direction 110) is greater than the width W 1 of the first resin layer 51. Is also patterned to be larger.

本工程における露光現像処理は、公知のフォトリソグラフィー技術を用いることができる。例えば、樹脂材料膜５０がポジ型のレジストである場合、マスク（図示せず）は、第１および第２の樹脂突起２３、３３が形成される領域において、樹脂材料膜５０が露光処理されるように配置される。また、樹脂材料膜５０がネガ型のレジストである場合は、第１および第２の樹脂突起２３、３３が形成される領域においてマスクが配置されてもよい。マスクは、遮光性を有していればよく、例えば、クロム等の遮光膜が形成されたガラス板であってもよい。マスクが所定配置に配置された後、図示しない光源ランプから例えば紫外線の照射が行われて、露光処理が行われる。現像処理に用いられる現像液は、不要な樹脂層を除去できる公知の現像液であればよく、例えば、有機アルカリ現像液であってもよい。   A known photolithography technique can be used for the exposure and development processing in this step. For example, when the resin material film 50 is a positive resist, the mask (not shown) is subjected to an exposure process in the region where the first and second resin protrusions 23 and 33 are formed. Are arranged as follows. Further, when the resin material film 50 is a negative resist, a mask may be disposed in a region where the first and second resin protrusions 23 and 33 are formed. The mask only needs to have light shielding properties, and may be, for example, a glass plate on which a light shielding film such as chromium is formed. After the mask is arranged in a predetermined arrangement, for example, ultraviolet rays are irradiated from a light source lamp (not shown) to perform an exposure process. The developer used for the development process may be a known developer that can remove an unnecessary resin layer, and may be, for example, an organic alkali developer.

第１および第２の樹脂突起２３、３３を形成する工程は、図３（Ｄ）に示すように、第１および第２の樹脂層５１、５２を熱処理（キュアリング）することによって、第１および第２の樹脂層５１、５２を変形させる工程をさらに含む。   As shown in FIG. 3D, the first and second resin protrusions 23 and 33 are formed by heat-treating (curing) the first and second resin layers 51 and 52. And a step of deforming the second resin layers 51 and 52.

加熱する手段は特に限定されず、図示しない熱源から赤外線４１を照射することによって加熱してもよい。第１および第２の樹脂層５１、５２が加熱されることによって粘性が低下し、第１および第２の樹脂層５１、５２の自重と表面張力の作用によって、第１および第２の樹脂層５１、５２は形状を変形することができる。その結果、図３（Ｄ）に示すように、上面形状が滑らかな曲線を有し、その断面が略半円形状である第１および第２の樹脂突起２３、３３が形成される。   The means for heating is not particularly limited, and heating may be performed by irradiating infrared rays 41 from a heat source (not shown). When the first and second resin layers 51 and 52 are heated, the viscosity is lowered, and the first and second resin layers 51 and 52 are affected by the weight and surface tension of the first and second resin layers 51 and 52. 51 and 52 can change a shape. As a result, as shown in FIG. 3D, the first and second resin protrusions 23 and 33 having a smooth curved top surface and a substantially semicircular cross section are formed.

ここで、上述のように、第２の樹脂層５２の幅Ｗ２（第２の方向１２０における幅）は、第１の樹脂層５１の幅Ｗ１よりも大きくなるようにパターニングされている。これによれば、幅が大きい第２の樹脂突起３３の第１の面１３からの高さが、幅が小さい第１の樹脂突起２３の第１の面１３からの高さよりも高くなるように形状を制御することができる。したがって、第１および第２の樹脂層５１、５２の幅を制御することにより、第１の樹脂突起２３よりも高さが高い第２樹脂突起３３を形成することができる。 Here, as described above, the width W 2 of the second resin layer 52 (the width in the second direction 120) is patterned to be larger than the width W 1 of the first resin layer 51. According to this, the height from the first surface 13 of the second resin protrusion 33 having a large width is higher than the height from the first surface 13 of the first resin protrusion 23 having a small width. The shape can be controlled. Therefore, the second resin protrusion 33 having a height higher than that of the first resin protrusion 23 can be formed by controlling the widths of the first and second resin layers 51 and 52.

次に、図３（Ｅ）に示すように、開口部１６ａの内側に位置する第１の電極２１および第２の電極３１の上から絶縁膜１６上を介し、第１および第２の樹脂突起２３、３３の上に至るまで、第１および第２の配線層２５、３５をそれぞれ形成する。その形成には、公知の技術を用いることができ、例えばスパッタリングを適用してもよい。その後、所望の形状にパターニング（エッチング）され、第１および第２の配線層２５、３５が形成される。例えば、図示はしないが、第１の導電層（２５ａ、３５ａ）を構成する第１導電膜をスパッタリングにて形成し、その上に第２の導電層（２５ｂ、３５ｂ）を構成する第２導電膜をスパッタリングにて形成してもよい。そして、第２導電膜をパターニングし、第２の導電層（２５ｂ、３５ｂ）を形成してもよい。そして、第２の導電層（２５ｂ、３５ｂ）をエッチングマスクとして、第１導電層をエッチングし、第１の導電層（２５ａ、３５ａ）を形成してもよい。なお、第１および第２の配線層２５、３５の詳細な構成は、上述されているために省略する。   Next, as shown in FIG. 3E, the first and second resin protrusions are formed on the insulating film 16 from above the first electrode 21 and the second electrode 31 located inside the opening 16a. First and second wiring layers 25 and 35 are formed up to 23 and 33, respectively. A known technique can be used for the formation, and for example, sputtering may be applied. Thereafter, patterning (etching) into a desired shape is performed to form first and second wiring layers 25 and 35. For example, although not shown, the first conductive film constituting the first conductive layer (25a, 35a) is formed by sputtering, and the second conductive layer constituting the second conductive layer (25b, 35b) is formed thereon. The film may be formed by sputtering. Then, the second conductive film may be patterned to form second conductive layers (25b, 35b). Then, the first conductive layer (25a, 35a) may be formed by etching the first conductive layer using the second conductive layer (25b, 35b) as an etching mask. Since the detailed configuration of the first and second wiring layers 25 and 35 has been described above, the description thereof is omitted.

半導体基板１０が半導体ウエハである場合、第１および第２の配線層２５、３５が形成された後、所望のサイズに切断され、半導体装置１００を形成してもよい（図示せず）。   When the semiconductor substrate 10 is a semiconductor wafer, the first and second wiring layers 25 and 35 may be formed and then cut to a desired size to form the semiconductor device 100 (not shown).

（変形例）
以下、図面を参照して、本実施の形態に係る半導体装置の製造方法の変形例について説明する。図４は、本実施の形態に係る半導体装置の製造方法の変形例を模式的に説明する要部の断面図である。 (Modification)
A modification of the method for manufacturing a semiconductor device according to the present embodiment will be described below with reference to the drawings. FIG. 4 is a cross-sectional view of a main part for schematically explaining a modification of the method for manufacturing a semiconductor device according to the present embodiment.

図４（Ａ）に示すように、第１の電極２１、第２の電極３１および絶縁膜１６を有した半導体基板１０（半導体ウエハまたはチップ）を用意し、図３（Ｂ）と同様に、第１の電極２１、第２の電極３１および絶縁膜１６の上に、樹脂前駆体組成物からなる第１の樹脂材料膜６０が形成される。図４（Ａ）に示すように、第１の樹脂材料膜６０は膜厚Ｔ１を有することができる。なお、第１の樹脂材料膜６０の材料および構成は、樹脂材料膜５０と同じであるため、樹脂材料膜５０の説明と同様であるため、その説明を省略する。 As shown in FIG. 4A, a semiconductor substrate 10 (semiconductor wafer or chip) having a first electrode 21, a second electrode 31, and an insulating film 16 is prepared, and as in FIG. A first resin material film 60 made of a resin precursor composition is formed on the first electrode 21, the second electrode 31, and the insulating film 16. As shown in FIG. 4 (A), the first resin material film 60 may have a thickness T 1. Since the material and configuration of the first resin material film 60 are the same as those of the resin material film 50, the description thereof is omitted because it is the same as the description of the resin material film 50.

次に、図４（Ｂ）に示すように、第１の樹脂材料膜６０を露光現像処理によってパターニングする。これによって、第２領域１８において第１の方向１１０に沿って延び、第１の面１１の上に形成された絶縁膜１６の表面からの高さがＴ１である第１の樹脂層６１を形成する。本工程の詳細は、図３（Ｃ）における説明と同様であるため、その説明を省略する。 Next, as shown in FIG. 4B, the first resin material film 60 is patterned by exposure and development processing. Thus, in the second region 18 extends along a first direction 110, the first resin layer 61 height from the surface of the insulating film 16 formed on the first surface 11 is T 1 Form. The details of this step are the same as the description in FIG.

次に、図４（Ｃ）に示すように、第１の電極２１、第２の電極３１および絶縁膜１６の上に、樹脂前駆体組成物からなる第２の樹脂材料膜６５が形成される。図４（Ｃ）に示すように、第２の樹脂材料膜６５は、第１の樹脂材料膜６０の膜厚よりも小さい膜厚Ｔ２を有することができる。なお、第２の樹脂材料膜６５の材料および構成は、樹脂材料膜５０と同じであるため、樹脂材料膜５０の説明と同様であるため、その説明を省略する。 Next, as shown in FIG. 4C, a second resin material film 65 made of a resin precursor composition is formed on the first electrode 21, the second electrode 31, and the insulating film 16. . As shown in FIG. 4C, the second resin material film 65 can have a film thickness T < b > 2 that is smaller than the film thickness of the first resin material film 60. Note that the material and configuration of the second resin material film 65 are the same as those of the resin material film 50 and are therefore the same as those of the resin material film 50, and thus description thereof is omitted.

次に、図４（Ｄ）に示すように、第２の樹脂材料膜６５を露光現像処理によってパターニングする。これによって、第１領域１７において第１の方向１１０に沿って延び、第１の面１１の上に形成された絶縁膜１６の表面からの高さがＴ２である第２の樹脂層６６を形成する。ここで、第１の樹脂層６１の第２の方向１２０における幅と、第２の樹脂層６６の第２の方向１２０における幅は、同じであってもよいし、第１の樹脂層６１の幅が、第２の樹脂層６６の幅よりも大きくてもよい。本工程の詳細は、図３（Ｃ）における説明と同様であるため、その説明を省略する。 Next, as shown in FIG. 4D, the second resin material film 65 is patterned by exposure and development processing. Thus, in the first region 17 extending along a first direction 110, the second resin layer 66 height from the surface of the insulating film 16 formed on the first surface 11 is T 2 Form. Here, the width in the second direction 120 of the first resin layer 61 and the width in the second direction 120 of the second resin layer 66 may be the same, or the width of the first resin layer 61 may be the same. The width may be larger than the width of the second resin layer 66. The details of this step are the same as the description in FIG.

次に、図４（Ｅ）に示すように、第１および第２の樹脂層６１、６６を熱処理（キュアリング）することによって、第１樹脂突起２３と、第１の樹脂突起２３よりも高さが高い第２樹脂突起３３を形成することができる。なお、本工程の詳細は、図３（Ｄ）における工程の説明と同様であるため、その説明を省略する。   Next, as shown in FIG. 4E, the first and second resin layers 61 and 66 are heat-treated (cured), so that the first resin protrusions 23 and the first resin protrusions 23 are higher than the first resin protrusions 23. The second resin protrusion 33 having a high height can be formed. Note that details of this step are the same as the description of the step in FIG.

以下、図３（Ｅ）と同様に、第１および第２の配線層２５、３５を形成することができる（図示せず）。   Thereafter, similarly to FIG. 3E, the first and second wiring layers 25 and 35 can be formed (not shown).

半導体基板１０が半導体ウエハである場合、第１および第２の配線層２５、３５が形成された後、所望のサイズに切断され、半導体装置１００を形成してもよい（図示せず）。   When the semiconductor substrate 10 is a semiconductor wafer, the first and second wiring layers 25 and 35 may be formed and then cut to a desired size to form the semiconductor device 100 (not shown).

本実施の形態に係る半導体装置の製造方法は、例えば、以下の特徴を有する。   The semiconductor device manufacturing method according to the present embodiment has, for example, the following characteristics.

本実施の形態に係る半導体装置の製造方法よれば、第１領域１７に複数の第１の外部端子２０を形成し、第２領域１８に、第１の外部端子２０よりも高さが高い第２の外部端子３０を形成することができる。これによれば、配線の幅を大きく設計したり、ダミーバンプを設けたりせずに、接続信頼性の高い半導体装置を製造することができる。したがって、外部端子のレイアウトの自由度が高い、半導体装置の製造方法を提供することができる。   According to the method of manufacturing a semiconductor device according to the present embodiment, a plurality of first external terminals 20 are formed in the first region 17, and the second region 18 has a height higher than that of the first external terminal 20. Two external terminals 30 can be formed. According to this, it is possible to manufacture a semiconductor device with high connection reliability without designing the wiring width to be large or providing dummy bumps. Therefore, it is possible to provide a method for manufacturing a semiconductor device with a high degree of freedom in layout of external terminals.

３． 電子モジュールの製造方法
以下、図面を参照して、本実施の形態に係る電子モジュール、およびその製造方法について説明する。 3. Electronic Module Manufacturing Method Hereinafter, an electronic module according to the present embodiment and a manufacturing method thereof will be described with reference to the drawings.

図５（Ａ）〜図５（Ｃ）は、本実施の形態に係る電子モジュール１０００の製造方法を説明する図である。   FIG. 5A to FIG. 5C are diagrams for explaining a method of manufacturing the electronic module 1000 according to this embodiment.

本実施の形態に係る電子モジュール１０００の製造方法は、半導体装置１００を用意することを含む。半導体装置１００は、既に上述された、いずれかの構成をなしていればよい。   A method for manufacturing electronic module 1000 according to the present embodiment includes preparing semiconductor device 100. The semiconductor device 100 only needs to have one of the configurations described above.

本実施の形態に係る電子モジュール１０００の製造方法は、配線基板８０を用意することを含む（図５（Ａ）参照）。配線基板８０は、図５（Ａ）に示すように、配線パターン８１とベース基板８３とを含む。   The manufacturing method of electronic module 1000 according to the present embodiment includes preparing wiring board 80 (see FIG. 5A). The wiring board 80 includes a wiring pattern 81 and a base board 83 as shown in FIG.

配線パターン８１は、電気的接続部８２を有する。電気的接続部８２は、配線パターン８１のうち、他の部材との電気的な接続に利用される部分である。配線パターン８１は、例えば、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されていてもよい。配線パターン８１は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）などの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。また、配線パターン８１は、その一部がベース基板８３の内側を通るように形成されていてもよい。   The wiring pattern 81 has an electrical connection portion 82. The electrical connection portion 82 is a portion of the wiring pattern 81 that is used for electrical connection with other members. The wiring pattern 81 may be electrically connected to, for example, an electrode (scanning electrode, signal electrode, counter electrode, etc.) that drives the liquid crystal. The wiring pattern 81 is made of a metal film such as ITO (Indium Tin Oxide), aluminum (Al), copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), titanium tungsten (Ti-W), metal It may be formed of a compound film or a composite film thereof. Further, the wiring pattern 81 may be formed so that a part thereof passes inside the base substrate 83.

ベース基板８３は、光透過性を有する材料または構成からなる。例えば、ベース基板８３の材料は、無機系の材料であることができる。このとき、ベース基板８３は、ガラス基板やセラミックス基板であってもよい。ベース基板８３が、ガラス基板である場合、配線基板８０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。あるいは、ベース基板８３は、有機系の材料であってもよく、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、ベース基板８３としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術で使用されるテープを使用してもよい。   The base substrate 83 is made of a light-transmitting material or configuration. For example, the material of the base substrate 83 can be an inorganic material. At this time, the base substrate 83 may be a glass substrate or a ceramic substrate. When the base substrate 83 is a glass substrate, the wiring substrate 80 may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, etc.). Alternatively, the base substrate 83 may be an organic material or a substrate or film made of polyethylene terephthalate (PET). Alternatively, a flexible substrate made of polyimide resin may be used as the base substrate 83. As a flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used.

本実施の形態に係る電子モジュール１０００の製造方法は、半導体装置１００を配線基板８０に搭載することを含む。本工程によって、第１および第２の外部端子２０、３０と配線パターン８１の電気的接続部８２とを接触させて電気的に接続する。これによって、半導体装置１００が、配線基板８０に電気的に接続される。   The method for manufacturing electronic module 1000 according to the present embodiment includes mounting semiconductor device 100 on wiring board 80. By this step, the first and second external terminals 20 and 30 and the electrical connection portion 82 of the wiring pattern 81 are brought into contact with each other and electrically connected. As a result, the semiconductor device 100 is electrically connected to the wiring board 80.

半導体装置１００を配線基板８０に搭載する方法は、第１および第２の外部端子２０、３０を、配線基板８０の電気的接続部８２に押し当てることができる限り、特に限定されない。半導体装置１００を配線基板８０に搭載する方法の一例を、図５（Ａ）〜図５（Ｃ）を参照して、説明する。   The method for mounting the semiconductor device 100 on the wiring board 80 is not particularly limited as long as the first and second external terminals 20 and 30 can be pressed against the electrical connection portion 82 of the wiring board 80. An example of a method for mounting the semiconductor device 100 on the wiring board 80 will be described with reference to FIGS.

はじめに、図５（Ａ）に示すように、半導体装置１００を配線基板８０上方に配置して、半導体装置１００の第１および第２の外部端子２０、３０と配線基板８０の配線パターン８１（電気的接続部８２）とが対向するように位置合わせをする。ここで、図５（Ａ）に示すように、半導体装置１００の第１の面１１と、配線基板８０との間に接着剤９０を設ける。本工程では、予め、配線基板８０側に接着剤９０を設けておいてもよいが、特に限定されるものではなく、半導体装置１００側に設けられていてもよい。接着剤９０は、例えば、フィルム状の接着剤を利用してもよい。接着剤９０は、絶縁性の接着剤であってもよい。接着剤９０は、公知のＮＣＦ（Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接着剤であってもよい。   First, as shown in FIG. 5A, the semiconductor device 100 is arranged above the wiring substrate 80, and the first and second external terminals 20 and 30 of the semiconductor device 100 and the wiring pattern 81 (electrical) of the wiring substrate 80 are arranged. Positioning is performed so that the target connection portion 82) faces the target connection portion 82). Here, as shown in FIG. 5A, an adhesive 90 is provided between the first surface 11 of the semiconductor device 100 and the wiring substrate 80. In this step, the adhesive 90 may be provided in advance on the wiring substrate 80 side, but is not particularly limited, and may be provided on the semiconductor device 100 side. As the adhesive 90, for example, a film adhesive may be used. The adhesive 90 may be an insulating adhesive. The adhesive 90 may be a known NCF (Non-Conductive Film) adhesive.

次に、図５（Ｂ）に示すように、半導体装置１００と配線基板８０との間に押圧力Ｆ１を加えることで押圧して、第１および第２の外部端子２０、３０と配線パターン８１（電気的接続部８２）とをそれぞれ接触させる。これによれば、半導体装置１００と配線基板８０とによって第１および第２の外部端子２０、３０を押圧力によって、弾性変形させることができる。このとき、第１および第２の樹脂突起２３、３３の弾性力によって、発生する応力を緩和しつつ、第１および第２の外部端子２０、３０と電気的接続部８２（配線パターン８１）とを押し付けることができるため、半導体装置の信頼性を低下させることなく、電気的な接続信頼性の高い電子モジュールを提供することができる。 Next, as shown in FIG. 5B, the first and second external terminals 20 and 30 and the wiring pattern are pressed by applying a pressing force F 1 between the semiconductor device 100 and the wiring substrate 80. 81 (electrical connection part 82) is brought into contact with each other. According to this, the first and second external terminals 20 and 30 can be elastically deformed by the pressing force by the semiconductor device 100 and the wiring board 80. At this time, the first and second external terminals 20 and 30 and the electrical connection portion 82 (wiring pattern 81) are relaxed while the generated stress is relaxed by the elastic force of the first and second resin protrusions 23 and 33. Therefore, an electronic module with high electrical connection reliability can be provided without degrading the reliability of the semiconductor device.

ここで、図５（Ｂ）に示すように、第２の外部端子３０は、第１の外部端子２０よりも高さが高いため、第１の外部端子２０よりも先に配線基板８０の電気的接続部８２と接触することができる。つまりは、図５（Ｂ）に示すように、第２の外部端子３０が先に接触部３８を形成することができる。これによれば、半導体装置１００と配線基板８０とを押圧し、余分な接着剤９０を排出しながら電気的接続を行う本工程において、第２の外部端子３０が、接着剤９０の塞き止め部となり、第３の方向１３０に接着剤９０が積極的に流れるように作用することができる。ここで第３の方向１３０とは、第２の外部端子３０から第１の外部端子２０への方向であって、例えば、第２の方向１２０であってもよい。これによって、不要な接着剤９０が半導体装置１００と配線基板８０との間に残留しにくくなるため、第１および第２の外部端子２０、３０と電気的接続部８２（配線パターン８１）との電気的接続を確実に行うことができる。   Here, as shown in FIG. 5B, the second external terminal 30 has a height higher than that of the first external terminal 20, so that the electrical connection of the wiring board 80 is made before the first external terminal 20. The contact portion 82 can be contacted. That is, as shown in FIG. 5B, the second external terminal 30 can form the contact portion 38 first. According to this, in this step of pressing the semiconductor device 100 and the wiring substrate 80 and making electrical connection while discharging the excess adhesive 90, the second external terminal 30 prevents the adhesive 90 from being blocked. And the adhesive 90 can act to actively flow in the third direction 130. Here, the third direction 130 is a direction from the second external terminal 30 to the first external terminal 20, and may be the second direction 120, for example. As a result, unnecessary adhesive 90 is unlikely to remain between the semiconductor device 100 and the wiring board 80, so that the first and second external terminals 20, 30 and the electrical connection portion 82 (wiring pattern 81) are connected. An electrical connection can be made reliably.

次に、図５（Ｃ）に示すように、第１の外部端子２０も、電気的接続部８２との接触部２８を形成する。ここで、第１領域１７において、押圧力Ｆ１に対する反作用として、複数の第１の外部端子２０の全体の合力である反発力Ｆ２が発生する。また、第２領域１８においても、複数の第２の外部端子３０の全体の合力である反発力Ｆ３が発生する。このとき、第２領域１８においては、第２の外部端子３０の形成された数が少ないが、第１の外部端子２０よりも高く形成されているため、個別の第２の外部端子３０の反発力を、個別の第１の外部端子２０の反発力よりも大きくすることができる。これによって、押圧力Ｆ１に対する第１領域１７の全体の反発力Ｆ２と、第２領域１８の全体の反発力Ｆ３のバランスを取ることができる。 Next, as shown in FIG. 5C, the first external terminal 20 also forms a contact portion 28 with the electrical connection portion 82. Here, in the first region 17, a repulsive force F 2 that is the total resultant force of the plurality of first external terminals 20 is generated as a reaction against the pressing force F 1 . Also in the second region 18, a repulsive force F 3 that is the total resultant force of the plurality of second external terminals 30 is generated. At this time, in the second region 18, the number of the second external terminals 30 formed is small, but since it is formed higher than the first external terminals 20, the repulsion of the individual second external terminals 30. The force can be larger than the repulsive force of the individual first external terminals 20. As a result, the overall repulsive force F 2 of the first region 17 with respect to the pressing force F 1 and the overall repulsive force F 3 of the second region 18 can be balanced.

次に、半導体装置１００を配線基板８０に搭載する工程の後に、接着剤９０を硬化させて、接着層を形成してもよい（図示せず）。接着層によって、半導体装置１００と配線基板８０との間隔を維持してもよい。すなわち、接着層によって、樹脂突起２０が弾性変形した状態を維持してもよい。   Next, after the step of mounting the semiconductor device 100 on the wiring substrate 80, the adhesive 90 may be cured to form an adhesive layer (not shown). The distance between the semiconductor device 100 and the wiring substrate 80 may be maintained by the adhesive layer. That is, the state in which the resin protrusion 20 is elastically deformed may be maintained by the adhesive layer.

図示はしないが、さらに検査工程や切り出し工程等を経て、本実施の形態に係る電子モジュール１０００を製造してもよい。   Although not shown, electronic module 1000 according to the present embodiment may be manufactured through an inspection process, a cutting process, and the like.

図６には、電子モジュール１０００の一例として、表示デバイスである場合の電子モジュール１０００を示す。表示デバイスは、例えば液晶表示デバイスやＥＬ（Ｅｌｅｃｔｒｉｃａｌ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示デバイスであってもよい。そして、半導体装置１００は、表示デバイスである電子モジュール１０００を制御するドライバＩＣであってもよい。   FIG. 6 shows the electronic module 1000 as an example of the electronic module 1000 in the case of a display device. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 100 may be a driver IC that controls the electronic module 1000 that is a display device.

本実施の形態に係る電子モジュール１０００の製造方法は、例えば、以下の特徴を有する。   The method for manufacturing electronic module 1000 according to the present embodiment has, for example, the following characteristics.

本実施の形態に係る電子モジュール１０００の製造方法によれば、半導体装置１００と配線基板８０の接合時、第２の外部端子が、接着剤の塞き止めとして機能し、接着剤の排出を促すことができる。したがって、接着剤の排出性が良く、信頼性の高い電子モジュールの製造方法を提供することができる。   According to the manufacturing method of electronic module 1000 according to the present embodiment, when joining semiconductor device 100 and wiring board 80, the second external terminal functions as an adhesive blocking stopper and promotes the discharge of the adhesive. be able to. Therefore, it is possible to provide a method for manufacturing an electronic module with good adhesive dischargeability and high reliability.

また、本実施の形態に係る電子モジュール１０００の製造方法によれば、外部端子の数が少ない第２領域１８において、個別の反発力が高い第２の外部端子３０が形成されているため、押圧力Ｆ１に対する第１領域１７の全体の反発力Ｆ２と、押圧力Ｆ１に対する第２領域１８の全体の反発力Ｆ３と、のバランスをとることができる。これによって、第１の外部端子２０と第２の外部端子３０を均一に押し当てられるため、第１および第２の外部端子２０、３０の接触面積を所定の面積とすることができ、確実に導通性が確保される。したがって、配線基板に確実に接続された半導体装置を有する電子モジュールを提供することができる。   In addition, according to the method for manufacturing electronic module 1000 according to the present embodiment, the second external terminal 30 having a high individual repulsive force is formed in the second region 18 where the number of external terminals is small. The overall repulsive force F2 of the first region 17 with respect to the pressure F1 and the overall repulsive force F3 of the second region 18 with respect to the pressing force F1 can be balanced. As a result, the first external terminal 20 and the second external terminal 30 can be uniformly pressed, so that the contact area of the first and second external terminals 20 and 30 can be set to a predetermined area, and reliably Conductivity is ensured. Therefore, it is possible to provide an electronic module having a semiconductor device that is securely connected to the wiring board.

１ 集積回路、１０ 半導体基板、１１ 第１の辺、１２ 第２の辺、１３ 第１の面、１４ 第２の面、１６ 絶縁膜、１６ａ 開口部、１７ 第１領域、１８ 第２領域、２０ 第１の外部端子、２１ 第１の電極、２３ 第１の樹脂突起、２４ 凹部、２５ 第１の配線層、２５ａ 第１の導電層、２５ｂ 第２の導電層、３０ 第２の外部端子、３１ 第２の電極、３３ 第２の樹脂突起、３４ 凹部、３５ 第２の配線層、３５ａ 第１の導電層、３５ｂ 第２の導電層、４０ 第３の外部端子、５０ 樹脂材料膜、５１ 第１の樹脂層、５２ 第２の樹脂層、６０ 第１の樹脂材料膜、６１ 第１の樹脂層、６５ 第２の樹脂材料膜、６６ 第２の樹脂層、８０ 配線基板、８１ 配線パターン、８２ 電気的接続部、８３ ベース基板、９０ 接着剤、１００ 半導体装置、１１０ 第１の方向、１２０ 第２の方向、１３０ 第３の方向、１０００ 電子モジュール。 Reference Signs List 1 integrated circuit, 10 semiconductor substrate, 11 first side, 12 second side, 13 first surface, 14 second surface, 16 insulating film, 16a opening, 17 first region, 18 second region, 20 1st external terminal, 21 1st electrode, 23 1st resin protrusion, 24 recessed part, 25 1st wiring layer, 25a 1st conductive layer, 25b 2nd conductive layer, 30 2nd external terminal , 31 second electrode, 33 second resin protrusion, 34 recess, 35 second wiring layer, 35a first conductive layer, 35b second conductive layer, 40 third external terminal, 50 resin material film, 51 1st resin layer, 52 2nd resin layer, 60 1st resin material film, 61 1st resin layer, 65 2nd resin material film, 66 2nd resin layer, 80 wiring board, 81 wiring Pattern, 82 electrical connections, 83 base substrate, 90 adhesive, 00 semiconductor device, 110 a first direction, 120 second direction 130 third direction, 1000 electronic module.

Claims (9)

第１の辺と、前記第１の辺と向かい合う第２の辺と、を有する第１の面と、前記第１の面の反対側の第２の面とを有し、集積回路が形成された半導体基板と、
前記第１の面の第１領域に設けられた第１の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第１の樹脂突起の上に設けられた第１の配線層と、を有する複数の第１の外部端子と、
前記第１の面の第２領域に設けられた第２の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第２の樹脂突起の上に設けられた第２の配線層と、を有する複数の第２の外部端子と、
を有し、
前記第１領域は、前記第２領域よりも前記第１の辺に近い領域に設けられ、前記第２領域は、前記第１領域よりも前記第２の辺に近い領域に設けられ、
前記第１の外部端子は、前記第２の外部端子よりも多く設けられ、
前記第１の樹脂突起の前記第１の面からの高さは、前記第２の樹脂突起の前記第１の面からの高さよりも低い、半導体装置。 An integrated circuit is formed having a first surface having a first side and a second side facing the first side, and a second surface opposite to the first side. A semiconductor substrate,
A first resin protrusion provided in a first region of the first surface, and a first wiring layer electrically connected to the integrated circuit and partially provided on the first resin protrusion A plurality of first external terminals, and
A second resin protrusion provided in the second region of the first surface and a second wiring layer electrically connected to the integrated circuit and partially provided on the second resin protrusion A plurality of second external terminals, and
Have
The first region is provided in a region closer to the first side than the second region, and the second region is provided in a region closer to the second side than the first region,
The first external terminals are provided more than the second external terminals,
The height of the first resin protrusion from the first surface is lower than the height of the second resin protrusion from the first surface. 請求項１において、
複数の前記第１の外部端子は、前記第１の辺に沿って配置され、
複数の前記第２の外部端子は、前記第２の辺に沿って配置される、半導体装置。 In claim 1,
The plurality of first external terminals are arranged along the first side,
The semiconductor device, wherein the plurality of second external terminals are arranged along the second side. 請求項１または２において、
前記第１の配線層の幅と、前記第２の配線層の幅が同じである、半導体装置。 In claim 1 or 2,
The semiconductor device, wherein a width of the first wiring layer and a width of the second wiring layer are the same. 請求項１から３のいずれか１項に記載の半導体装置が実装された、電子モジュール。   An electronic module on which the semiconductor device according to claim 1 is mounted. 第１の辺と、前記第１の辺と向かい合う第２の辺と、を有する第１の面と、前記第１の面の反対側の第２の面とを有し、集積回路が内部に形成された半導体基板を用意する工程と、
前記第１の面の第１領域に設けられた第１の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第１の樹脂突起の上に設けられた第１の配線層と、を有する複数の第１の外部端子を形成する工程と、
前記第１の面の第２領域に設けられた第２の樹脂突起と、前記集積回路と電気的に接続され、一部が前記第２の樹脂突起の上に設けられた第２の配線層と、を有する複数の第２の外部端子を形成する工程と、
を有し、
前記第１領域は、前記第２領域よりも前記第１の辺に近い領域に設け、前記第２領域は、前記第１領域よりも前記第２の辺に近い領域に設け、
前記第１の外部端子は、前記第２の外部端子よりも多く設け、
前記第１の樹脂突起の前記第１の面からの高さが、前記第２の樹脂突起の前記第１の面からの高さよりも低くなるように形成する、半導体装置の製造方法。 A first surface having a first side and a second side facing the first side; and a second surface opposite to the first side, wherein the integrated circuit is disposed inside Preparing a formed semiconductor substrate;
A first resin protrusion provided in a first region of the first surface, and a first wiring layer electrically connected to the integrated circuit and partially provided on the first resin protrusion And forming a plurality of first external terminals having:
A second resin protrusion provided in the second region of the first surface and a second wiring layer electrically connected to the integrated circuit and partially provided on the second resin protrusion And forming a plurality of second external terminals having:
Have
The first region is provided in a region closer to the first side than the second region, and the second region is provided in a region closer to the second side than the first region;
The first external terminals are provided more than the second external terminals,
A method of manufacturing a semiconductor device, wherein the height of the first resin protrusion from the first surface is lower than the height of the second resin protrusion from the first surface. 請求項５において、
前記第１および第２の外部端子を形成する工程は、
前記第１の面において、樹脂材料膜を形成する工程と、
前記樹脂材料膜を露光現像処理し、第１の方向に延びる第１および第２の樹脂層を形成する工程と、
前記第１および第２の樹脂層を熱処理することで、前記第１および第２の樹脂突起を形成する工程と、
を有し、
前記露光現像処理において、前記第１の方向と直交する第２の方向における前記第１の樹脂層の幅が、前記第２の方向における前記第２の樹脂層の幅よりも大きくなるようにパターニングする、半導体装置の製造方法。 In claim 5,
Forming the first and second external terminals includes:
Forming a resin material film on the first surface;
A step of exposing and developing the resin material film to form first and second resin layers extending in a first direction;
Forming the first and second resin protrusions by heat-treating the first and second resin layers;
Have
In the exposure and development process, patterning is performed such that the width of the first resin layer in a second direction orthogonal to the first direction is larger than the width of the second resin layer in the second direction. A method for manufacturing a semiconductor device. 請求項５において、
前記第１および第２の外部端子を形成する工程は、
前記第１の面において、第１の膜厚を有する第１の樹脂材料膜を形成する工程と、
前記第１の樹脂材料膜を露光現像処理し、第１の方向に延びる第１の樹脂層を形成する工程と、
前記第１の面において、前記第１の膜厚よりも薄い第２の膜厚を有する第２の樹脂材料膜を形成する工程と、
前記第２の樹脂材料膜を露光現像処理し、第１の方向に延びる第２の樹脂層を形成する工程と、
前記第１の樹脂層を熱処理することによって、前記第２の樹脂突起を形成し、前記第２の樹脂層を熱処理することによって、前記第１の樹脂突起を形成する工程と、
を有する、半導体装置の製造方法。 In claim 5,
Forming the first and second external terminals includes:
Forming a first resin material film having a first film thickness on the first surface;
Exposing and developing the first resin material film to form a first resin layer extending in a first direction;
Forming a second resin material film having a second film thickness smaller than the first film thickness on the first surface;
Exposing and developing the second resin material film to form a second resin layer extending in a first direction;
Forming the second resin protrusions by heat-treating the first resin layer, and forming the first resin protrusions by heat-treating the second resin layer;
A method for manufacturing a semiconductor device, comprising: 請求項５から７のいずれか１項において、
前記第１の配線層の幅と、前記第２の配線層の幅を同じにする、半導体装置の製造方法。 In any one of Claims 5-7,
A method of manufacturing a semiconductor device, wherein the width of the first wiring layer and the width of the second wiring layer are the same. 請求項５から８のいずれか１項に記載の半導体装置の製造方法によって製造された半導体装置の前記第１の面と、配線基板との間に接着剤を設ける工程と、
前記半導体装置および前記配線基板を押圧することによって、前記半導体基板の前記第１の外部端子と前記第２の外部端子を、前記配線基板と電気的に接続する工程と、
を有する、電子モジュールの製造方法。 Providing an adhesive between the first surface of the semiconductor device manufactured by the method for manufacturing a semiconductor device according to any one of claims 5 to 8 and a wiring board;
Electrically connecting the first external terminal and the second external terminal of the semiconductor substrate to the wiring substrate by pressing the semiconductor device and the wiring substrate;
An electronic module manufacturing method comprising:
JP2009257957A 2009-11-11 2009-11-11 Semiconductor device, electronic module and manufacturing method thereof Active JP5464338B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009257957A JP5464338B2 (en) 2009-11-11 2009-11-11 Semiconductor device, electronic module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009257957A JP5464338B2 (en) 2009-11-11 2009-11-11 Semiconductor device, electronic module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2011103386A JP2011103386A (en) 2011-05-26
JP5464338B2 true JP5464338B2 (en) 2014-04-09

Family

ID=44193609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009257957A Active JP5464338B2 (en) 2009-11-11 2009-11-11 Semiconductor device, electronic module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5464338B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4888650B2 (en) * 2007-01-11 2012-02-29 セイコーエプソン株式会社 Semiconductor device and method for manufacturing electronic device
JP2009032948A (en) * 2007-07-27 2009-02-12 Sony Chemical & Information Device Corp Ic chip, and method of mounting ic chip
JP4572376B2 (en) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 Semiconductor device manufacturing method and electronic device manufacturing method
JP2009088095A (en) * 2007-09-28 2009-04-23 Epson Imaging Devices Corp Semiconductor device, mounting structure, electrooptic device, and method of manufacturing electrooptic device

Also Published As

Publication number Publication date
JP2011103386A (en) 2011-05-26

Similar Documents

Publication Publication Date Title
US7750457B2 (en) Semiconductor apparatus, manufacturing method thereof, semiconductor module apparatus using semiconductor apparatus, and wire substrate for semiconductor apparatus
JP2005340761A (en) Packaging method of semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP5057113B2 (en) Semiconductor device, electronic component and manufacturing method thereof
JP4737466B2 (en) Semiconductor device and manufacturing method thereof
US7728424B2 (en) Semiconductor device and method of manufacturing the same
JP2009117475A (en) Electronic component
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
EP1744361A2 (en) Semiconductor device
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP5626508B2 (en) Semiconductor device, electronic component and manufacturing method thereof
JP5464338B2 (en) Semiconductor device, electronic module and manufacturing method thereof
JP4273347B2 (en) Semiconductor device
JP5954519B2 (en) Electronic component and method for manufacturing electronic component
JP5790916B2 (en) Manufacturing method of semiconductor device
JP4873144B2 (en) Electronic device manufacturing method and semiconductor device
JP2007281216A (en) Semiconductor device, method of manufacturing same, and electronic apparatus
JP2012199308A (en) Substrate connection method
JP5320264B2 (en) Manufacturing method of semiconductor device
JP2013058604A (en) Semiconductor device manufacturing method
TW202416486A (en) Electronic device and manufacturing method thereof
JP2009076645A (en) Semiconductor device
JP4720992B2 (en) Semiconductor device
JP2009111017A (en) Electronic component
JP2010171191A (en) Semiconductor device, and semiconductor module and manufacturing method thereof
JP2010278477A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140107

R150 Certificate of patent or registration of utility model

Ref document number: 5464338

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350