JP2013058604A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2013058604A JP2013058604A JP2011195985A JP2011195985A JP2013058604A JP 2013058604 A JP2013058604 A JP 2013058604A JP 2011195985 A JP2011195985 A JP 2011195985A JP 2011195985 A JP2011195985 A JP 2011195985A JP 2013058604 A JP2013058604 A JP 2013058604A
- Authority
- JP
- Japan
- Prior art keywords
- resin protrusion
- resin
- manufacturing
- semiconductor device
- protrusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
例えば、液晶表示装置等の電子部品では、配線基板となるガラス基板に、集積回路が搭載された半導体基板が接続（ＣＯＧ実装）される。このように配線基板に実装される半導体基板であって、樹脂突起と、その上に形成された複数の配線から構成された外部端子を有する半導体基板が知られている（特許文献１）。このような半導体基板を用いることで、接着剤を介して外部端子を配線基板に押し当てて、外部端子を配線基板と電気的に接続する押圧工程において、外部端子の樹脂突起の弾性力でもって物理的ダメージを回避しながら半導体基板を配線基板に電気的に接続することができる。 For example, in an electronic component such as a liquid crystal display device, a semiconductor substrate on which an integrated circuit is mounted is connected (COG mounting) to a glass substrate serving as a wiring substrate. A semiconductor substrate that is mounted on a wiring board in this way and has a resin protrusion and an external terminal composed of a plurality of wirings formed thereon is known (Patent Document 1). By using such a semiconductor substrate, the external terminal is pressed against the wiring board via an adhesive, and in the pressing process for electrically connecting the external terminal to the wiring board, the elastic force of the resin protrusion of the external terminal is used. The semiconductor substrate can be electrically connected to the wiring substrate while avoiding physical damage.
しかしながら、このような押圧工程では、接着剤が排出される経路を形成することで一定の排出性を担保し、半導体基板と配線基板との間に残留する接着層の量を適量とする必要がある。仮に、押圧工程における接着剤の排出量が十分でなく、必要以上の接着剤が半導体基板と配線基板間に残留した場合、接着剤から発生する応力により半導体基板と配線基板の剥離が発生する可能性があり、電子部品の信頼性に影響を与える恐れがある。 However, in such a pressing step, it is necessary to ensure a certain discharge property by forming a path through which the adhesive is discharged, and to make the amount of the adhesive layer remaining between the semiconductor substrate and the wiring substrate appropriate. is there. If the amount of adhesive discharged in the pressing process is not sufficient and excessive adhesive remains between the semiconductor substrate and the wiring board, the semiconductor substrate and the wiring board may be peeled off due to the stress generated from the adhesive. And may affect the reliability of electronic components.
これに対し、接着剤の排出性を向上させるため、複数の配線間の樹脂突起に凹部を形成することで、接着剤の排出経路を担保することが知られている（特許文献１）。上記不具合防止の観点から、半導体装置の製造工程においては、当該凹部が十分な深さでもって形成されているか否かを判断するために検査工程を設ける必要がある。例えば、このような凹部の深さ（若しくは凹部底面の半導体基板からの高さ）を検査するために、三次元方向の深さを測定することができるレーザー顕微鏡等を用いた検査手法を適用することができる。 On the other hand, in order to improve the discharge property of the adhesive, it is known to secure a discharge route of the adhesive by forming a recess in a resin protrusion between a plurality of wirings (Patent Document 1). From the viewpoint of preventing the above problems, in the manufacturing process of the semiconductor device, it is necessary to provide an inspection process in order to determine whether or not the concave portion is formed with a sufficient depth. For example, in order to inspect the depth of such a recess (or the height of the bottom surface of the recess from the semiconductor substrate), an inspection method using a laser microscope or the like that can measure the depth in a three-dimensional direction is applied. be able to.
しかしながら、このような検査手法は、高価な測定機器の導入コストが必要な上、ポイント毎の各測定において相当の計測時間が必要となる。半導体装置を商業的に生産する製造方法では、半導体装置となるチップ領域が複数形成されたウェハーを、製造ライン上で連続して処理する必要がある。したがって、このような検査手法は、製造ラインのスループットを著しく低下させ、検査工程のコストを上昇させる可能性がある。 However, such an inspection method requires the introduction cost of expensive measuring equipment and requires a considerable measurement time in each measurement at each point. In a manufacturing method for producing semiconductor devices commercially, it is necessary to continuously process a wafer on which a plurality of chip regions to be semiconductor devices are formed on a manufacturing line. Therefore, such an inspection method may significantly reduce the throughput of the production line and increase the cost of the inspection process.
また、屈折率を利用するＡＴＲ法などの光学的測定法を用いた検査手法により、凹部の深さを測定することも考えられるが、レーザー顕微鏡等の測定装置を用いた場合と同様に、商業的生産性を低下させる可能性がある。また、凹部表面からの反射光を利用する場合、凹部の表面状態によって、測定結果が影響されるため、検査結果に信頼性を担保することが困難である。 In addition, although it is conceivable to measure the depth of the recess by an inspection method using an optical measurement method such as an ATR method using a refractive index, as in the case of using a measuring device such as a laser microscope, Productivity may be reduced. In addition, when using reflected light from the surface of the recess, the measurement result is affected by the surface state of the recess, so it is difficult to ensure the reliability of the inspection result.
本発明は上記の事情を鑑み、より簡便に樹脂突起に形成された凹部の深さ（樹脂の除去量）を検査することができる半導体基板の製造方法を提供することを目的とする。 In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a semiconductor substrate, which can more easily inspect the depth (resin removal amount) of a recess formed in a resin protrusion.
本発明に係る半導体装置の製造方法は、第１の面を有する半導体基板と、前記第１の面に位置する第１電極及び第２電極と、前記第１の面に位置する第１樹脂突起及び第２樹脂突起と、前記第１樹脂突起の第１の部分を覆い、前記第１電極に接続された第１配線と、前記第１樹脂突起の第２の部分を覆い、前記第２電極に接続された第２配線と、を有する構造体を用意する第１工程と、前記第１樹脂突起の前記第１の部分と前記第２の部分の間の第３の部分の一部と、前記第２樹脂突起の少なくとも一部と、を同時にエッチングする第２工程と、前記第２工程後の前記第２樹脂突起の形状から、前記第２工程のエッチングにおける前記第３の部分の除去量が適正であるかを判断する第３工程と、を含む。 A method of manufacturing a semiconductor device according to the present invention includes a semiconductor substrate having a first surface, a first electrode and a second electrode located on the first surface, and a first resin protrusion located on the first surface. And the second resin projection, the first portion of the first resin projection, the first wiring connected to the first electrode, the second portion of the first resin projection, and the second electrode A first step of preparing a structure having a second wiring connected to the first wiring, a part of a third part between the first part and the second part of the first resin protrusion, The amount of removal of the third portion in the etching in the second step from the second step of simultaneously etching at least a part of the second resin protrusion, and the shape of the second resin protrusion after the second step A third step of determining whether or not is appropriate.
本発明によれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる半導体基板の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor substrate which can test | inspect the depth of the recessed part formed in the resin protrusion more simply can be provided.
本発明に係る半導体装置の製造方法において、前記第２工程前の、前記第１樹脂突起の前記第３の部分の前記第１の面からの高さと、前記第２樹脂突起の前記第１の面からの高さは同じであってもよい。 In the method of manufacturing a semiconductor device according to the present invention, the height of the third portion of the first resin protrusion from the first surface before the second step and the first of the second resin protrusion The height from the surface may be the same.
これによれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる。 According to this, the depth of the recessed part formed in the resin protrusion can be more easily inspected.
本発明に係る半導体装置の製造方法において、前記第２工程前の、前記第２樹脂突起は半球状であってもよい。 In the method for manufacturing a semiconductor device according to the present invention, the second resin protrusion before the second step may be hemispherical.
これによれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる。 According to this, the depth of the recessed part formed in the resin protrusion can be more easily inspected.
本発明に係る半導体装置の製造方法において、前記構造体は、複数の前記第２樹脂突起を有していてもよい。 In the method for manufacturing a semiconductor device according to the present invention, the structure may include a plurality of the second resin protrusions.
これによれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる。 According to this, the depth of the recessed part formed in the resin protrusion can be more easily inspected.
本発明に係る半導体装置の製造方法において、前記構造体は、前記第１の面に位置し、前記第２樹脂突起と同じ形状を有する第３樹脂突起と、前記第３樹脂突起を覆う金属層と、を更に有し、前記第３工程は、前記第３樹脂突起の形状と、前記第２工程後の前記第２樹脂突起の形状を比較することで、前記第３の部分の除去量が適正か判断してもよい。 In the method for manufacturing a semiconductor device according to the present invention, the structural body is located on the first surface, has a third resin protrusion having the same shape as the second resin protrusion, and a metal layer covering the third resin protrusion. And the third step compares the shape of the third resin protrusion with the shape of the second resin protrusion after the second step, so that the removal amount of the third portion is reduced. You may judge whether it is appropriate.
これによれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる。 According to this, the depth of the recessed part formed in the resin protrusion can be more easily inspected.
本発明に係る半導体装置の製造方法において、前記構造体は、前記第１の面に位置し、前記第１の面からの高さが前記第２樹脂突起よりも低い第４樹脂突起を更に有し、前記第３工程では、前記第２工程後の前記第４樹脂突起の存否と前記第２樹脂突起の形状から、前記第３の部分の除去量が適正か判断してもよい。 In the method for manufacturing a semiconductor device according to the present invention, the structure further includes a fourth resin protrusion positioned on the first surface and having a height from the first surface lower than that of the second resin protrusion. Then, in the third step, it may be determined whether the removal amount of the third portion is appropriate from the presence or absence of the fourth resin protrusion after the second step and the shape of the second resin protrusion.
これによれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる。 According to this, the depth of the recessed part formed in the resin protrusion can be more easily inspected.
本発明に係る半導体装置の製造方法において、前記第３の部分の除去量が適正であった場合の前記第２工程における前記第２樹脂突起の形状の変化量を事前に測定し、前記第３工程において、前記変化量を前記判断の基準に用いてもよい。 In the method of manufacturing a semiconductor device according to the present invention, the amount of change in the shape of the second resin protrusion in the second step when the removal amount of the third portion is appropriate is measured in advance, and the third In the process, the change amount may be used as a criterion for the determination.
これによれば、より簡便に樹脂突起に形成された凹部の深さを検査することができる。 According to this, the depth of the recessed part formed in the resin protrusion can be more easily inspected.
本発明に係る半導体装置の製造方法において、前記第２工程は、ドライエッチング装置を用いてもよい。 In the method for manufacturing a semiconductor device according to the present invention, a dry etching apparatus may be used in the second step.
本発明に係る半導体装置の製造方法において、前記構造体は、複数のチップ領域を有する基板の前記チップ領域にそれぞれ設けられていてもよい。 In the method for manufacturing a semiconductor device according to the present invention, the structure may be provided in each of the chip regions of a substrate having a plurality of chip regions.
以下に、本発明を適用した実施形態の一例について図面を参照して説明する。ただし、本発明は以下の実施形態のみに限定されるものではない。本発明は、以下の実施形態及びその変形例を自由に組み合わせたものを含むものとする。 An example of an embodiment to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited only to the following embodiments. The present invention includes any combination of the following embodiments and modifications thereof.
１． 第１実施形態
以下、図面を参照して、本実施形態に係る半導体装置の製造方法について説明する。
1. First Embodiment A method for manufacturing a semiconductor device according to the present embodiment will be described below with reference to the drawings.
図１は、本実施形態に係る半導体装置の製造方法のフローチャートであり、図２（Ａ）〜図４（Ｃ）は、本実施形態に係る半導体装置の製造方法の一例を模式的に説明する要部の平面図及び断面図である。 FIG. 1 is a flowchart of a method for manufacturing a semiconductor device according to this embodiment, and FIGS. 2A to 2C schematically illustrate an example of a method for manufacturing a semiconductor device according to this embodiment. It is the top view and sectional drawing of the principal part.
本実施形態に係る半導体装置の製造方法は、図１に示すように、構造体を用意する第１工程（Ｓ１）と、第１樹脂突起及び第２樹脂突起をエッチングする第２工程（Ｓ２）と、第１樹脂突起の除去量が適正であるかを判断する第３工程（Ｓ３）と、を有する。 As shown in FIG. 1, the manufacturing method of the semiconductor device according to the present embodiment includes a first step (S1) for preparing a structure and a second step (S2) for etching the first resin protrusion and the second resin protrusion. And a third step (S3) for determining whether the removal amount of the first resin protrusion is appropriate.
［構造体を用意する第１工程（Ｓ１）］
まず、図２（Ａ）〜図３（Ｄ）に示すように、構造体５０を用意する。構造体５０を用意する第１工程（Ｓ１）は、図２（Ａ）〜図２（Ｄ）に示される構造体５０を用意することができる限り、特に限定されない。以下において、構造体５０の構成を説明した後、その製造方法の一例を説明するが、本実施形態に係る半導体装置の製造方法は、下記の製造方法に限定されるものではない。
[First Step of Preparing Structure (S1)]
First, as shown in FIGS. 2A to 3D, a structure 50 is prepared. The first step (S1) for preparing the structure 50 is not particularly limited as long as the structure 50 shown in FIGS. 2 (A) to 2 (D) can be prepared. Hereinafter, an example of the manufacturing method will be described after the configuration of the structure 50 is described. However, the manufacturing method of the semiconductor device according to the present embodiment is not limited to the following manufacturing method.
図２（Ａ）は、用意される構造体５０を模式的に説明する平面図であり、図２（Ｂ）は、図２（Ａ）のＩＩＢ−ＩＩＢ線における断面図であり、図２（Ｃ）は、図２（Ａ）のＩＩＣ−ＩＩＣ線における断面図であり、図２（Ｄ）は、図２（Ａ）のＩＩＤ−ＩＩＤ線における断面図である。図３（Ａ）〜図３（Ｄ）は、図２（Ａ）〜図２（Ｄ）に示す構造体５０を用意する工程（製造する工程）の一例を模式的に説明する断面図であり、図２（Ｂ）に対応する。 2A is a plan view schematically illustrating the prepared structure 50, and FIG. 2B is a cross-sectional view taken along the line IIB-IIB in FIG. 2A. 2C is a cross-sectional view taken along line IIC-IIC in FIG. 2A, and FIG. 2D is a cross-sectional view taken along line IID-IID in FIG. FIGS. 3A to 3D are cross-sectional views schematically illustrating an example of a process (manufacturing process) for preparing the structure 50 shown in FIGS. 2A to 2D. This corresponds to FIG.
本工程において用意される構造体５０は、図２（Ａ）〜図２（Ｃ）に示すように、第１の面１１を有する半導体基板１０と、第１の面１１に位置する第１電極１４ａ及び第２電極１４ｂと、第１の面１１に位置する第１樹脂突起２０及び第２樹脂突起４１と、第１樹脂突起２０の第１の部分２１を覆い、第１電極１４ａに接続された第１配線３０ａと、第１樹脂突起２０の第２の部分２２を覆い、第２電極１４ｂに接続された第２配線３０ｂと、を有する。 As shown in FIGS. 2A to 2C, the structure 50 prepared in this step includes a semiconductor substrate 10 having a first surface 11 and a first electrode positioned on the first surface 11. 14 a and the second electrode 14 b, the first resin protrusion 20 and the second resin protrusion 41 located on the first surface 11, and the first portion 21 of the first resin protrusion 20, and connected to the first electrode 14 a. The first wiring 30a and the second wiring 30b that covers the second portion 22 of the first resin protrusion 20 and is connected to the second electrode 14b.
図２（Ａ）に示すように、用意される半導体基板１０は、後述される電極１４等が設けられる第１の面１１を有する。第１の面１１は、例えば、長手方向の２つの長辺１０ａと短手方向の２つの短辺１０ｂ（長手方向の辺よりも短い辺）とを有してもよい。第１の面１１は、長辺１０ａと短辺１０ｂとが形成する４つの角部１０ｃを有する矩形であってもよい。半導体基板１０はチップ状をなしてもよい。 As shown in FIG. 2A, the prepared semiconductor substrate 10 has a first surface 11 on which electrodes 14 and the like to be described later are provided. The first surface 11 may have, for example, two long sides 10a in the longitudinal direction and two short sides 10b in the lateral direction (sides shorter than the sides in the longitudinal direction). The first surface 11 may be a rectangle having four corners 10c formed by the long side 10a and the short side 10b. The semiconductor substrate 10 may have a chip shape.
半導体基板１０の材質は、特に限定されず、シリコン基板、ガラス基板、セラミックス基板、プラスチック基板等を挙げることができる。また、半導体基板１０は、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、半導体基板１０は、ポリイミド樹脂からなるフレキシブル基板を使用してもよい。半導体基板１０に、フレキシブル基板としてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術で使用されるテープ基板を使用してもよい。 The material of the semiconductor substrate 10 is not particularly limited, and examples thereof include a silicon substrate, a glass substrate, a ceramic substrate, and a plastic substrate. The semiconductor substrate 10 may be a substrate or film made of polyethylene terephthalate (PET). Alternatively, the semiconductor substrate 10 may be a flexible substrate made of polyimide resin. As the flexible substrate, the semiconductor substrate 10 may be a tape substrate used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology.
図２（Ａ）に示すように、半導体基板１０には、集積回路１が形成されていてもよい。集積回路１の構成は特に限定されないが、例えば、トランジスター等の能動素子や、抵抗、コイル、コンデンサー等の受動素子を含んでもよい。あるいは、半導体基板１０は、複数の半導体基板１０からなる半導体ウエハーであってもよい。 As shown in FIG. 2A, the integrated circuit 1 may be formed over the semiconductor substrate 10. The configuration of the integrated circuit 1 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor. Alternatively, the semiconductor substrate 10 may be a semiconductor wafer composed of a plurality of semiconductor substrates 10.
図２（Ａ）に示すように、用意される半導体基板１０の第１の面１１には、検査領域４０が設けられる。検査領域４０は、その上方に後述される第２樹脂突起４１が位置する領域であって、検査工程（Ｓ３）において、視覚的な検査を行うために設計上で設けられる仮想領域である。 As shown in FIG. 2A, an inspection region 40 is provided on the first surface 11 of the prepared semiconductor substrate 10. The inspection area 40 is an area in which a second resin protrusion 41 (described later) is located above, and is a virtual area provided by design for visual inspection in the inspection step (S3).
検査領域４０が設けられる領域は、特に限定されない。例えば、第１の面１１には、１つの検査領域４０が設けられてもよい（図示せず）。また、例えば、図２（Ａ）に示すように、第１の面１１には、複数の検査領域４０が設けられてもよい。例えば、検査領域４０は、半導体基板１０の角部１０ｃにそれぞれ設けられてもよい。また、例えば、検査領域４０は、第１の面１１の中央領域（集積回路１の上方）に配置されてもよい（図示せず）。また、例えば、図２（Ａ）に示すように、検査領域４０は、第１の面１１の辺（例えば、長辺１０ａ）と後述される第１樹脂突起２０との間に設けられてもよい。 The area where the inspection area 40 is provided is not particularly limited. For example, one inspection region 40 may be provided on the first surface 11 (not shown). Further, for example, as shown in FIG. 2A, a plurality of inspection regions 40 may be provided on the first surface 11. For example, the inspection region 40 may be provided in each corner 10 c of the semiconductor substrate 10. Further, for example, the inspection region 40 may be disposed in the central region (above the integrated circuit 1) of the first surface 11 (not shown). Further, for example, as shown in FIG. 2A, the inspection region 40 may be provided between the side (for example, the long side 10a) of the first surface 11 and the first resin protrusion 20 described later. Good.
図２（Ａ）及び図２（Ｂ）に示すように、半導体基板１０は、第１の面１１上に複数の電極１４が位置する。電極１４は、半導体基板１０の内部に形成された集積回路１と内部配線（図示せず）によって電気的に接続されてもよい。電極１４は、半導体基板１０の内部配線の一部であってもよい。複数の電極１４は、図２（Ａ）半導体基板１０の周縁部（例えば、長辺１０ａ）に沿って設けられてもよい。ここで、図２（Ａ）に示すように、第１電極１４ａ及び第２電極１４ｂは、複数の電極１４のうち、隣り合う２つの電極である。電極１４の材質は、導電性を有する限り、特に限定されない。例えば、電極１４は、アルミニウム（Ａｌ）又は銅（Ｃｕ）等の金属で形成されてもよい。電極１４は、単層の導電層であってもよいし、アルミニウム等の金属拡散を防止するバリア層を含む、複数の導電層の積層体であってもよい。 As shown in FIGS. 2A and 2B, the semiconductor substrate 10 has a plurality of electrodes 14 positioned on the first surface 11. The electrode 14 may be electrically connected to the integrated circuit 1 formed inside the semiconductor substrate 10 by internal wiring (not shown). The electrode 14 may be a part of the internal wiring of the semiconductor substrate 10. The plurality of electrodes 14 may be provided along the peripheral edge (for example, the long side 10a) of the semiconductor substrate 10 in FIG. Here, as shown in FIG. 2A, the first electrode 14 a and the second electrode 14 b are two adjacent electrodes among the plurality of electrodes 14. The material of the electrode 14 is not particularly limited as long as it has conductivity. For example, the electrode 14 may be formed of a metal such as aluminum (Al) or copper (Cu). The electrode 14 may be a single conductive layer or a laminate of a plurality of conductive layers including a barrier layer that prevents metal such as aluminum from diffusing.
図２（Ｂ）に示すように、半導体基板１０の第１の面１１の上に絶縁膜１６が設けられてもよい。絶縁膜１６はパッシベーション膜であってもよい。絶縁膜１６は、半導体基板１０の第１の面１１側の面とは反対側の上面１６ｂを有する。絶縁膜１６は、電極１４の少なくとも一部を、それぞれ露出させるように形成される。つまりは、絶縁膜１６は、電極１４とオーバーラップする位置に開口部１６ａを有する。絶縁膜１６は、電気的絶縁性を有する膜であれば、特に限定されない。例えば、絶縁膜１６は、ＳｉＯ２やＳｉＮ等の無機絶縁膜であってもよい。あるいは、絶縁膜１６は、ポリイミド樹脂等の有機絶縁膜であってもよい。 As shown in FIG. 2B, an insulating film 16 may be provided on the first surface 11 of the semiconductor substrate 10. The insulating film 16 may be a passivation film. The insulating film 16 has an upper surface 16 b opposite to the surface on the first surface 11 side of the semiconductor substrate 10. The insulating film 16 is formed so as to expose at least a part of the electrode 14. That is, the insulating film 16 has an opening 16 a at a position overlapping the electrode 14. The insulating film 16 is not particularly limited as long as it is an electrically insulating film. For example, the insulating film 16 may be an inorganic insulating film such as SiO 2 or SiN. Alternatively, the insulating film 16 may be an organic insulating film such as polyimide resin.
構造体５０を用意する第１工程（Ｓ１）は、例えば図３（Ａ）〜図３（Ｄ）に示すように、第１の面１１の上方（上面１６ｂ）に、第１樹脂突起２０及び第２樹脂突起４１を形成する工程を含む。この工程は、電極１４が露出した絶縁膜１６の上面１６ｂに、樹脂前駆体組成物からなる樹脂材質膜２６を形成する工程（図３（Ａ）及び図３（Ｂ）参照）と、樹脂材質膜２６をパターニングする工程（図３（Ｃ）参照）と、パターニング後、熱処理する工程（図３（Ｄ）参照）と、を含む。 In the first step (S1) of preparing the structure 50, for example, as shown in FIGS. 3A to 3D, the first resin protrusions 20 and the first resin protrusions 20 and A step of forming the second resin protrusion 41 is included. In this step, a resin material film 26 made of a resin precursor composition is formed on the upper surface 16b of the insulating film 16 where the electrodes 14 are exposed (see FIGS. 3A and 3B), and a resin material. A step of patterning the film 26 (see FIG. 3C) and a step of heat treatment after patterning (see FIG. 3D) are included.
図３（Ｂ）に示すように、電極１４及び絶縁膜１６の上に、樹脂前駆体組成物からなる樹脂材質膜２６が形成する。樹脂材質膜２６は、熱硬化性を有した熱硬化性樹脂組成物であってもよいし、感光性を有した感光性樹脂組成物であってもよい。以下の本実施形態では、感光性を有した樹脂材質膜２６を用いた場合の製造方法の一例について説明する。 As shown in FIG. 3B, a resin material film 26 made of a resin precursor composition is formed on the electrode 14 and the insulating film 16. The resin material film 26 may be a thermosetting resin composition having thermosetting properties, or may be a photosensitive resin composition having photosensitivity. In the following embodiment, an example of a manufacturing method using a resin material film 26 having photosensitivity will be described.
樹脂材質膜２６は、半導体装置１０の第１の面１１の上方において全面に塗布されて形成されてもよい。また、樹脂材質膜２６は、塗布された後、プリベークされてもよい。また、樹脂材質膜２６は、例えばシート状物であってもよい。樹脂材質膜２６は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ポリベンゾオキサゾール（ＰＢＯ；ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、フェノール樹脂、アクリル樹脂等の樹脂であってもよい。 The resin material film 26 may be formed by being applied to the entire surface above the first surface 11 of the semiconductor device 10. The resin material film 26 may be pre-baked after being applied. The resin material film 26 may be a sheet-like material, for example. The resin material film 26 is a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), phenol resin, or acrylic resin. May be.
次に、パターニング工程においては、図３（Ｃ）に示すように、樹脂材質膜２６の樹脂突起を形成する領域の上に所望の形状を有したマスク層（図示せず）を形成し、露光装置（図示せず）によって露光した後、現像液によって現像し、パターニングを行って、第１樹脂層２７及び第２樹脂層４５を形成する。第１樹脂層２７は、キュアリングの後に第１樹脂突起２０となる樹脂層であり、第２樹脂層４５は、キュアリングの後に第２樹脂突起４１となる樹脂層である。第１樹脂層２７は、電極１４と隣り合うように形成される。図示はされないが、第１樹脂層２７は、例えば、第１の面１１の長辺に沿って延びるように形成されてもよい。また、第２樹脂層４５は、第１の面１１の検査領域４０に形成される。このパターニング工程では、図３（Ｃ）に示すように、第１樹脂層２７の幅Ｗ（例えば、第１樹脂層２７が延びる方向における幅）と第２樹脂層４５の幅Ｗが同じとなるようにパターニングを行ってもよい。 Next, in the patterning step, as shown in FIG. 3C, a mask layer (not shown) having a desired shape is formed on the region of the resin material film 26 where the resin protrusion is to be formed, and exposure is performed. After exposure with an apparatus (not shown), development is performed with a developer and patterning is performed to form the first resin layer 27 and the second resin layer 45. The first resin layer 27 is a resin layer that becomes the first resin protrusion 20 after curing, and the second resin layer 45 is a resin layer that becomes the second resin protrusion 41 after curing. The first resin layer 27 is formed so as to be adjacent to the electrode 14. Although not shown, the first resin layer 27 may be formed to extend along the long side of the first surface 11, for example. The second resin layer 45 is formed in the inspection region 40 of the first surface 11. In this patterning step, as shown in FIG. 3C, the width W of the first resin layer 27 (for example, the width in the direction in which the first resin layer 27 extends) and the width W of the second resin layer 45 are the same. Patterning may be performed as described above.
本工程における露光現像処理は、公知のフォトリソグラフィー技術を用いることができる。例えば、樹脂材質膜２６がポジ型のレジストである場合、マスク層（図示せず）は、樹脂突起２０が形成される領域において、樹脂材質膜２６が露光処理されるように配置される。また、樹脂材質膜２６がネガ型のレジストである場合は、樹脂突起２０が形成される領域においてマスク層が配置されてもよい。 A known photolithography technique can be used for the exposure and development processing in this step. For example, when the resin material film 26 is a positive resist, the mask layer (not shown) is arranged so that the resin material film 26 is exposed in the region where the resin protrusions 20 are formed. Further, when the resin material film 26 is a negative resist, a mask layer may be disposed in a region where the resin protrusion 20 is formed.
次に、熱処理する工程においては、図３（Ｄ）に示すように、第１樹脂層２７及び第２樹脂層４５を加熱する熱処理（キュアリング）をすることによって、変形させる工程をさらに含む。加熱する手段は特に限定されず、図示しない熱源から赤外線を照射することによって加熱してもよい。第１樹脂層２７及び第２樹脂層４５は、加熱されることによって粘性が低下し、それぞれの自重と表面張力の作用によって、形状を変形することができる。その結果、図３（Ｄ）に示すように、上面形状が滑らかな曲線を有する半球状となり、その断面形状が略半円形状である第１樹脂突起２０及び第２樹脂突起４１が形成される。 Next, as shown in FIG. 3D, the heat treatment step further includes a step of deforming the first resin layer 27 and the second resin layer 45 by heat treatment (curing). The means for heating is not particularly limited, and heating may be performed by irradiating infrared rays from a heat source (not shown). The first resin layer 27 and the second resin layer 45 are reduced in viscosity by being heated, and can be deformed by the action of their own weight and surface tension. As a result, as shown in FIG. 3D, the first resin protrusion 20 and the second resin protrusion 41 whose upper surface shape is a hemisphere having a smooth curve and whose cross-sectional shape is a substantially semicircular shape are formed. .
ここで、先のパターニング工程において、第１樹脂層２７の幅Ｗ（例えば、第１樹脂層２７が延びる方向における幅）と第２樹脂層４５の幅Ｗが同じとなるようにパターニングが行われてもよい。これにより、図２（Ｂ）〜図２（Ｄ）、及び図３（Ｄ）に示すように、第１樹脂突起２０の第１の面１１（または、絶縁層１６の上面１６ｂ）からの高さｈ１（最も厚みを有する部分の厚さ）と、第２樹脂突起４１の第１の面１１（または、絶縁層１６の上面１６ｂ）からの高さｈ１が実質的に同じとなるように形成してもよい。 Here, in the previous patterning step, patterning is performed such that the width W of the first resin layer 27 (for example, the width in the direction in which the first resin layer 27 extends) and the width W of the second resin layer 45 are the same. May be. Accordingly, as shown in FIGS. 2B to 2D and 3D, the height from the first surface 11 of the first resin protrusion 20 (or the upper surface 16b of the insulating layer 16) is increased. The height h1 (the thickness of the thickest portion) and the height h1 from the first surface 11 (or the upper surface 16b of the insulating layer 16) of the second resin protrusion 41 are substantially the same. May be.
第１の面１１に複数の検査領域４０が設けられる場合、図２（Ａ）に示すように、第２樹脂突起４１は、各検査領域４０にそれぞれ設けられる。 When a plurality of inspection areas 40 are provided on the first surface 11, the second resin protrusions 41 are provided in the inspection areas 40 as shown in FIG.
次に、図２（Ａ）〜図２（Ｃ）に示すように、第１樹脂突起２０は、後述される配線３０（第１配線３０ａ、第２配線３０ｂ）に覆われる第１の部分２１及び第２の部分２２と、配線３０が形成されない第３の部分２３を有してもよい。ここで、配線３０が形成されない第３の部分２３には、後述される接着剤９０の排出性を向上させるため、上面が削られて凹部２４が形成される（図４（Ａ）参照）。ここで、図２（Ａ）に示すように、検査領域４０が、第１の面１１の辺（例えば、長辺１０ａ）と第１樹脂突起２０との間に設けられる場合、第２樹脂突起４１は、第１の面１１の辺と第１樹脂突起２０の配線３０に覆われた部分との間に配置される。言い換えれば、第２樹脂突起４１は、第１の面１１の辺と第１樹脂突起２０の第３の部分２３との間の領域は避けて配置される。これによれば、第２樹脂突起４１によって、接着剤の排出性が阻害されないため、電子部品の信頼性を向上させることができる。 Next, as shown in FIGS. 2A to 2C, the first resin protrusion 20 is covered with a wiring 30 (first wiring 30a and second wiring 30b) to be described later. The second portion 22 and the third portion 23 where the wiring 30 is not formed may be included. Here, in the third portion 23 where the wiring 30 is not formed, the upper surface is scraped to form a recess 24 (see FIG. 4A) in order to improve the dischargeability of the adhesive 90 described later. Here, as shown in FIG. 2A, when the inspection region 40 is provided between the side of the first surface 11 (for example, the long side 10a) and the first resin protrusion 20, the second resin protrusion 41 is disposed between the side of the first surface 11 and the portion of the first resin protrusion 20 covered by the wiring 30. In other words, the second resin protrusion 41 is disposed avoiding the region between the side of the first surface 11 and the third portion 23 of the first resin protrusion 20. According to this, since the discharge property of the adhesive is not hindered by the second resin protrusion 41, the reliability of the electronic component can be improved.
次に、構造体５０を用意する第１工程（Ｓ１）は、図２（Ａ）〜図２（Ｃ）に示すように、絶縁膜１６の上面１６ｂに、電極１４と接続し、第１樹脂突起２０の少なくとも一部を覆う配線３０を形成する工程を含む。配線３０の形状は特に限定されない。例えば、図２（Ａ）に示すように、第１樹脂突起２０が延びる方向と直交する方向に延びるように形成されてもよい。 Next, in the first step (S1) for preparing the structure 50, as shown in FIGS. 2A to 2C, the first resin is connected to the upper surface 16b of the insulating film 16 with the electrode 14. A step of forming a wiring 30 covering at least a part of the protrusion 20 is included. The shape of the wiring 30 is not particularly limited. For example, as shown to FIG. 2 (A), you may form so that it may extend in the direction orthogonal to the direction where the 1st resin protrusion 20 is extended.
ここで、図２（Ｂ）に示すように、配線３０は、複数の導電層の積層体であってもよい。したがって、配線３０を形成する工程は、第１の導電層３１と第２の導電層３２を積層して成膜し、所望の形状にパターニングする工程を含んでもよい。また、図示はされないが、配線３０は単層であってもよいし、図示されない第３の導電層を含んでもよい。 Here, as illustrated in FIG. 2B, the wiring 30 may be a stacked body of a plurality of conductive layers. Therefore, the step of forming the wiring 30 may include a step of stacking the first conductive layer 31 and the second conductive layer 32 and patterning them into a desired shape. Although not shown, the wiring 30 may be a single layer or may include a third conductive layer (not shown).
第１の導電層３１及び第２の導電層３２の成膜方法は特に限定されず、公知の成膜技術を用いることができる。例えば、第１の導電層３１及び第２の導電層３２は、スパッタ法にて形成してもよい。また、パターニングする方法は特に限定されず、所望のレジストを形成し、公知のフォトリソグラフィー技術によりパターニングしてもよい。 The method for forming the first conductive layer 31 and the second conductive layer 32 is not particularly limited, and a known film forming technique can be used. For example, the first conductive layer 31 and the second conductive layer 32 may be formed by a sputtering method. The patterning method is not particularly limited, and a desired resist may be formed and patterned by a known photolithography technique.
第１の導電層３１の材質は、例えば、絶縁膜１６の材質と密着性の高い導電性の材質から選択され、第２の導電層３２の材質は、第１の導電層３１よりも良好な導電性を有する材質から選択されてもよい。具体的には、第１の導電層３１は、チタンタングステン（ＴｉＷ）、チタン（Ｔｉ）及びニッケルクロム合金（Ｎｉ−Ｃｒ）などの少なくとも１つを含む層であってもよい。第２の導電層３２は、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）及び銅（Ｃｕ）などの少なくとも１つを含む層であってもよい。 The material of the first conductive layer 31 is selected from, for example, a conductive material having high adhesion with the material of the insulating film 16, and the material of the second conductive layer 32 is better than that of the first conductive layer 31. You may select from the material which has electroconductivity. Specifically, the first conductive layer 31 may be a layer including at least one of titanium tungsten (TiW), titanium (Ti), nickel chromium alloy (Ni—Cr), and the like. The second conductive layer 32 may be a layer containing at least one of gold (Au), platinum (Pt), silver (Ag), and copper (Cu).
本実施形態に係る半導体装置の製造方法においては、上述のように複数の電極１４のうち隣り合う２つの電極１４を第１電極１４ａ及び第２電極１４ｂとした。ここで、図２（Ｂ）に示すように、第１電極１４ａに接続された配線３０を第１配線３０ａとし、第２電極１４ｂに接続された配線３０を第２配線３０ｂとする。また、図２（Ｃ）に示すように、第１樹脂突起２０の第１配線３０ａに覆われた部分を第１の部分２１とし、第１樹脂突起２０の第２配線３０ｂに覆われた部分を第２の部分２２とし、第１樹脂突起２０の第１の部分２１と第２の部分２２の間の部分を第３の部分２３とする。 In the semiconductor device manufacturing method according to the present embodiment, two adjacent electrodes 14 among the plurality of electrodes 14 are the first electrode 14a and the second electrode 14b as described above. Here, as shown in FIG. 2B, the wiring 30 connected to the first electrode 14a is referred to as a first wiring 30a, and the wiring 30 connected to the second electrode 14b is referred to as a second wiring 30b. Further, as shown in FIG. 2C, a portion covered with the first wiring 30 a of the first resin protrusion 20 is defined as a first portion 21, and a portion covered with the second wiring 30 b of the first resin protrusion 20. Is a second portion 22, and a portion between the first portion 21 and the second portion 22 of the first resin protrusion 20 is a third portion 23.
以上から、図２（Ａ）〜図２（Ｄ）に示す構造体５０を用意することができる。 From the above, the structure 50 shown in FIGS. 2A to 2D can be prepared.
［第１樹脂突起及び第２樹脂突起をエッチングする第２工程（Ｓ２）］
次に、図４（Ａ）及び図４（Ｂ）に示すように、第１樹脂突起２０及び第２樹脂突起４１をエッチングする。第２工程では、第１樹脂突起２０の第１の部分２１と第２の部分２２の間の第３の部分２３の一部と、第２樹脂突起の少なくとも一部と、を同時にエッチングする。
[Second Step (S2) for Etching First Resin Protrusion and Second Resin Protrusion]
Next, as shown in FIGS. 4A and 4B, the first resin protrusion 20 and the second resin protrusion 41 are etched. In the second step, a part of the third part 23 between the first part 21 and the second part 22 of the first resin protrusion 20 and at least a part of the second resin protrusion are simultaneously etched.
本工程においては、配線３０をマスクとして利用する。したがって、図４（Ａ）に示すように、配線３０（第１配線３０ａ及び第２配線３０ｂ）に覆われている第１樹脂突起２０（第１の部分２１及び第２の部分２２）はエッチング（樹脂が除去）されず、配線３０に覆われていない第１樹脂突起２０（第３の部分２３）に凹部２４を形成することができる。エッチングは、公知のエッチング技術を適用することができる。例えば、Ｏ２プラズマのドライエッチング装置を用いてもよい。ドライエッチング装置は、複数の半導体装置を含む、半導体ウエハーを同時に処理することに適しており、半導体装置を商業的に生産することができる。 In this step, the wiring 30 is used as a mask. Therefore, as shown in FIG. 4A, the first resin protrusion 20 (the first portion 21 and the second portion 22) covered with the wiring 30 (the first wiring 30a and the second wiring 30b) is etched. The recess 24 can be formed in the first resin protrusion 20 (third portion 23) that is not (resin is removed) and is not covered with the wiring 30. A known etching technique can be applied to the etching. For example, an O 2 plasma dry etching apparatus may be used. The dry etching apparatus is suitable for simultaneously processing a semiconductor wafer including a plurality of semiconductor devices, and the semiconductor devices can be produced commercially.
ここで、第１樹脂突起２０の第３の部分２３に形成される凹部２４の深さＤは、図４（Ａ）に示すように、第３の部分２３の高さをｈ２としたとき、ｈ１−ｈ２から求めることができる。したがって、本工程において第３の部分の除去量が適正であるとは、第３の部分２３に形成される凹部２４の深さＤ（ｈ１−ｈ２）が所望の深さとなるまでエッチングされていることと同義である。図４（Ａ）に示すように、第３の部分２３の第１樹脂突起２０を完全に除去せず、凹部２４を形成することで、半導体基板１０を保護しつつ、後述される接着剤９０の排出性を確保することができる。 Here, the depth D of the recess 24 formed in the third portion 23 of the first resin protrusion 20 is, as shown in FIG. 4A, when the height of the third portion 23 is h2. It can be obtained from h1-h2. Therefore, in this step, the removal amount of the third portion is appropriate to be etched until the depth D (h1-h2) of the recess 24 formed in the third portion 23 reaches a desired depth. It is synonymous with that. As shown in FIG. 4 (A), the first resin protrusion 20 of the third portion 23 is not completely removed and the recess 24 is formed, thereby protecting the semiconductor substrate 10 and protecting the adhesive 90 described later. Can be ensured.
また、本工程においては、図４（Ｂ）に示すように、第２樹脂突起４１も同時にエッチングされる。第２樹脂突起４１は、半球状の形状を有し、配線３０に覆われていないため、エッチングが行われ、形状が等方的に縮小した第２樹脂突起４１ａを形成することができる。ここで、第１樹脂突起４０と第２樹脂突起４１を同じ高さｈ１となるように形成していた場合、本工程後の第２樹脂突起４１ａの第１の面１１（または、絶縁層１６の上面１６ｂ）からの高さが、第３の部分２３の高さと実質的に等しい高さｈ２となる。 Further, in this step, as shown in FIG. 4B, the second resin protrusion 41 is also etched at the same time. Since the second resin protrusion 41 has a hemispherical shape and is not covered with the wiring 30, it is possible to form the second resin protrusion 41a whose shape is isotropically reduced by etching. Here, in the case where the first resin protrusion 40 and the second resin protrusion 41 are formed to have the same height h1, the first surface 11 (or the insulating layer 16) of the second resin protrusion 41a after this step. The height from the upper surface 16b) is a height h2 substantially equal to the height of the third portion 23.
［第１樹脂突起の除去量が適正であるかを判断する第３工程（Ｓ３）］
本工程では、第２工程（Ｓ２）後の第２樹脂突起４１ａの形状から、第２工程のエッチングにおける第３の部分２３の除去量（第３の部分２３に形成される凹部２４の深さＤ）が適正であるかを判断する。
[Third step (S3) for determining whether or not the removal amount of the first resin protrusion is appropriate]
In this step, from the shape of the second resin protrusion 41a after the second step (S2), the removal amount of the third portion 23 in the etching of the second step (the depth of the recess 24 formed in the third portion 23). Determine if D) is appropriate.
図４（Ｃ）は、本工程後の第２樹脂突起４１ａを第１の面１１の法線方向から見た平面図である。図４（Ｃ）に示すように、第２樹脂突起４１ａの幅Ｗ１（第２樹脂突起４１が半休状である場合は、直径）を視覚的に測定することができる。本工程前の第２樹脂突起４１の幅Ｗ２は、本工程前に測定しておいてもよいし、設計上、既知な値であってもよい。ここで、第２樹脂突起４１は半球状に形成されているため、Ｗ１とＷ２の差は、エッチング後の第２樹脂突起４１ａの高さｈ２と実質的に同じであることができる。 FIG. 4C is a plan view of the second resin protrusion 41 a after this process as viewed from the normal direction of the first surface 11. As shown in FIG. 4C, the width W1 of the second resin protrusion 41a (or the diameter when the second resin protrusion 41 is semi-rested) can be visually measured. The width W2 of the second resin protrusion 41 before this step may be measured before this step, or may be a known value in design. Here, since the second resin protrusion 41 is formed in a hemispherical shape, the difference between W1 and W2 can be substantially the same as the height h2 of the second resin protrusion 41a after etching.
本工程における測定手段は、平面形状を測定する２次元測定である限り特に限定されない。例えば、ＣＣＤカメラ等の光学検査装置を適用してもよいし、第２樹脂突起４１ａの２次元形状を測定する光学センサーを適用し、第２樹脂突起４１ａの幅Ｗ１の絶対値を測定してもよい。また、適正なＷ１の幅と等しいスケールを用いて相対的に第２樹脂突起４１ａの幅Ｗ１を測定してもよい。 The measuring means in this step is not particularly limited as long as it is a two-dimensional measurement for measuring a planar shape. For example, an optical inspection device such as a CCD camera may be applied, or an optical sensor that measures the two-dimensional shape of the second resin protrusion 41a is applied to measure the absolute value of the width W1 of the second resin protrusion 41a. Also good. Alternatively, the width W1 of the second resin protrusion 41a may be relatively measured using a scale equal to the appropriate width of W1.
第２工程のエッチングにおける第３の部分２３の除去量（第３の部分２３に形成される凹部２４の深さＤ）が適正であるかを判断する基準としては、十分な排出性を確保できる凹部２４の深さＤの適正範囲を事前に設定することで、その適正範囲内における第２樹脂突起４１ａの幅Ｗ１の適正範囲を設定することができる。本工程では、第２樹脂突起４１ａの幅Ｗ１を測定した場合に、測定された第２樹脂突起４１ａの幅Ｗ１が適正範囲内であるか否かを判断することで、第２樹脂突起４１ａ周辺における第３の部分２３の除去量（第３の部分２３に形成される凹部２４の深さＤ）が適正であるかを簡便に判断することができる。 As a criterion for judging whether or not the removal amount of the third portion 23 in the etching in the second step (depth D of the recess 24 formed in the third portion 23) is appropriate, sufficient exhaustability can be secured. By setting an appropriate range of the depth D of the recess 24 in advance, an appropriate range of the width W1 of the second resin protrusion 41a within the appropriate range can be set. In this step, when the width W1 of the second resin protrusion 41a is measured, it is determined whether or not the measured width W1 of the second resin protrusion 41a is within an appropriate range. It is possible to easily determine whether or not the removal amount of the third portion 23 in (the depth D of the concave portion 24 formed in the third portion 23) is appropriate.
また、第３の部分２３の除去量が適正であった場合の第２工程（Ｓ２）における第２樹脂突起４１の形状の変化量を事前に測定し、第３工程（Ｓ３）において、変化量を判断の基準に用いてもよい。この場合、第２樹脂突起４１の第１の面１１からの高さは、第１樹脂突起２０の第１の面１１からの高さと異なっていてもよい。既知の所定の高さ及び幅を有する第２樹脂突起４１を形成し、第３の部分２３の除去量が適正であった場合の第２工程後の第２樹脂突起４１ａの幅を測定することで、第２樹脂突起４１の形状の変化量の適正範囲を経験的に算出することができる。したがって、この第２樹脂突起４１の形状の変化量を基準としても、第３の部分２３の除去量（第３の部分２３に形成される凹部２４の深さＤ）が適正であるかを簡便に判断することができる。 Further, the amount of change in the shape of the second resin protrusion 41 in the second step (S2) when the removal amount of the third portion 23 is appropriate is measured in advance, and the amount of change in the third step (S3). May be used as a criterion for judgment. In this case, the height of the second resin protrusion 41 from the first surface 11 may be different from the height of the first resin protrusion 20 from the first surface 11. The second resin protrusion 41 having a known predetermined height and width is formed, and the width of the second resin protrusion 41a after the second step when the removal amount of the third portion 23 is appropriate is measured. Thus, an appropriate range of the amount of change in the shape of the second resin protrusion 41 can be calculated empirically. Therefore, whether or not the removal amount of the third portion 23 (depth D of the concave portion 24 formed in the third portion 23) is appropriate based on the amount of change in the shape of the second resin protrusion 41 is simple. Can be judged.
以上の工程（第１工程Ｓ１〜第３工程Ｓ３）を経た構造体５０を、半導体装置５０を称してもよい。 The structure 50 that has undergone the above steps (the first step S1 to the third step S3) may be referred to as the semiconductor device 50.
本実施の形態に係る半導体装置の製造方法は、例えば、以下の特徴を有する。 The semiconductor device manufacturing method according to the present embodiment has, for example, the following characteristics.
本実施の形態に係る半導体装置の製造方法よれば、第２樹脂突起４１ａの形状を２次元的（平面的）に測定することで、第３の部分２３の除去量（第３の部分２３に形成される凹部２４の深さＤ）が適正であるかを判断することができる。したがって、深さ方向（半導体基板１０の厚み方向）における３次元的測定を行う必要がないため、１ポイントの計測を簡易な装置でもって比較的短時間で行うことができる。また、その計測においては、被検査体の表面形状等の諸条件による測定誤差の影響を受けることがなく、より高い信頼性を有する検査を行うことができる。 According to the method for manufacturing a semiconductor device according to the present embodiment, the amount of removal of the third portion 23 (in the third portion 23 is measured by measuring the shape of the second resin protrusion 41a two-dimensionally (planar)). It can be determined whether the depth D) of the recess 24 to be formed is appropriate. Therefore, since it is not necessary to perform three-dimensional measurement in the depth direction (thickness direction of the semiconductor substrate 10), one-point measurement can be performed in a relatively short time with a simple apparatus. Further, the measurement is not affected by measurement errors due to various conditions such as the surface shape of the object to be inspected, and inspection with higher reliability can be performed.
また、検査領域４０（第２樹脂突起４１）は、構造体５０において複数設けられてもよい。これによれば、商業的生産ラインの品質管理を簡便に行うことも可能となる。例えば、半導体基板１０の複数の角部１０ｃにそれぞれ検査領域４０を設けてもよい。商業的生産においては、例えばＯ２プラズマなどのドライエッチング装置を用いる場合、該ドライエッチング装置内において複数の半導体装置が形成された複数枚の半導体ウエハーを同時に処理する。ドライエッチング装置内のＯ２プラズマの分布が均一でない場合、その半導体装置の配置により、エッチング量（第１樹脂突起２０の除去量）に個体差が発生する可能性がある。本実施形態に係る半導体装置の製造方法によれば、半導体装置の様々なポイントにおいて、エッチング量（第１樹脂突起２０の除去量）を比較的短時間で検査することが可能となる。よって、製造ラインのエッチング品質の管理及び装置管理をより簡便に行うことができる。 In addition, a plurality of inspection regions 40 (second resin protrusions 41) may be provided in the structure 50. According to this, quality control of a commercial production line can be easily performed. For example, you may provide the test | inspection area | region 40 in the some corner | angular part 10c of the semiconductor substrate 10, respectively. In commercial production, for example, when a dry etching apparatus such as O 2 plasma is used, a plurality of semiconductor wafers on which a plurality of semiconductor devices are formed are simultaneously processed in the dry etching apparatus. When the distribution of O 2 plasma in the dry etching apparatus is not uniform, there is a possibility that individual differences may occur in the etching amount (the removal amount of the first resin protrusions 20) depending on the arrangement of the semiconductor device. According to the method for manufacturing a semiconductor device according to the present embodiment, it is possible to inspect the etching amount (the removal amount of the first resin protrusion 20) in a relatively short time at various points of the semiconductor device. Therefore, the management of the etching quality of the production line and the management of the apparatus can be performed more easily.
以下においては、本実施形態に係る半導体装置の製造方法を適用した半導体装置５０を有する子部品の製造方法を説明する。 In the following, a method for manufacturing a child component having the semiconductor device 50 to which the method for manufacturing a semiconductor device according to the present embodiment is applied will be described.
図５（Ａ）は、半導体装置５０が実装される配線基板８０の一部を模式的に示す断面図である。用意される配線基板８０は、図５（Ａ）に示すように、光透過性の材質からなり、第２の面６１を有する基板６０と、第２の面６１の上方に位置した電気的接続部７１と、を含む。 FIG. 5A is a cross-sectional view schematically showing a part of the wiring board 80 on which the semiconductor device 50 is mounted. As shown in FIG. 5A, the prepared wiring board 80 is made of a light-transmitting material and has an electrical connection located above the second surface 61 and the substrate 60 having the second surface 61. Part 71.
基板６０は、光透過性を有する材質からなる基板であれば特に限定されない。例えば、基板６０の材質は、無機系の材質であることができる。このとき、基板６０は、ガラス基板やセラミックス基板であってもよい。あるいは、基板６０は、有機系の材質であってもよく、ポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムであってもよい。あるいは、基板６０としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）や、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）技術で使用されるテープを使用してもよい。基板６０は、電気光学パネル（液晶パネル・エレクトロルミネッセンスパネル等）の一部であってもよい。つまりは、基板６０は配線基板であってもよい。 The board | substrate 60 will not be specifically limited if it is a board | substrate which consists of a material which has a light transmittance. For example, the material of the substrate 60 can be an inorganic material. At this time, the substrate 60 may be a glass substrate or a ceramic substrate. Alternatively, the substrate 60 may be an organic material, or a substrate or film made of polyethylene terephthalate (PET). Alternatively, a flexible substrate made of polyimide resin may be used as the substrate 60. As a flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used. The substrate 60 may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, etc.). That is, the substrate 60 may be a wiring substrate.
電気的接続部７１は、基板６０の第２の面６１の上に位置した配線パターン７０の一部である。配線パターン７０は、例えば、液晶を駆動する電極（走査電極、信号電極、対向電極等）に電気的に接続されてもよい。配線パターン７０は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）等の金属膜、金属化合物膜、又は、それらの複合膜によって形成されてもよい。また、配線パターン７０は、その一部が基板６０の内側を通るように形成されてもよい。 The electrical connection portion 71 is a part of the wiring pattern 70 located on the second surface 61 of the substrate 60. For example, the wiring pattern 70 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, or the like) that drives liquid crystal. The wiring pattern 70 is a metal film such as ITO (Indium Tin Oxide), aluminum (Al), copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), titanium tungsten (Ti-W), metal It may be formed by a compound film or a composite film thereof. Further, the wiring pattern 70 may be formed so that a part thereof passes inside the substrate 60.
以上から、配線基板８０が用意される。 From the above, the wiring board 80 is prepared.
半導体基板５０及び配線基板８０の接続工程は、図５（Ａ）及び図５（Ｂ）に示すように、第１の面１１と第２の面６１とが対向するように、半導体基板５０及び配線基板８０を配置する工程（図５（Ａ）参照）と、第１樹脂突起２０上の配線３０と電気的接続部７１を押圧力によって接続する工程（図５（Ｂ）参照）を含む。本工程によって、半導体基板１０が、配線基板８０に電気的に接続される。 As shown in FIGS. 5A and 5B, the connecting process of the semiconductor substrate 50 and the wiring substrate 80 is performed so that the first surface 11 and the second surface 61 face each other. A step of arranging the wiring board 80 (see FIG. 5A) and a step of connecting the wiring 30 on the first resin protrusion 20 and the electrical connection portion 71 by pressing force (see FIG. 5B) are included. Through this step, the semiconductor substrate 10 is electrically connected to the wiring substrate 80.
本工程は、外部端子である第１樹脂突起２０の上の配線３０を、配線基板８０の電気的接続部７１に押し当てることができる限り、特に限定されない。以下に半導体基板５０を配線基板８０に搭載する方法の一例を説明する。 This step is not particularly limited as long as the wiring 30 on the first resin protrusion 20 that is an external terminal can be pressed against the electrical connection portion 71 of the wiring board 80. Hereinafter, an example of a method for mounting the semiconductor substrate 50 on the wiring substrate 80 will be described.
図５（Ａ）に示すように、半導体基板５０及び配線基板８０を配置する工程においては、第１の面１１と第２の面６１とが対向するように、半導体基板５０を配線基板８０上方に配置する。ここで、半導体基板５０の第１樹脂突起２０の上に形成された配線３０と、配線基板８０の配線パターン７０（電気的接続部７１）とが対向するように位置合わせをする。 As shown in FIG. 5A, in the step of disposing the semiconductor substrate 50 and the wiring substrate 80, the semiconductor substrate 50 is placed above the wiring substrate 80 so that the first surface 11 and the second surface 61 face each other. To place. Here, alignment is performed so that the wiring 30 formed on the first resin protrusion 20 of the semiconductor substrate 50 and the wiring pattern 70 (electrical connection portion 71) of the wiring substrate 80 face each other.
図５（Ａ）に示すように、半導体基板５０の第１の面１１と、配線基板８０との間に接着剤９０を設ける。本工程では、予め、配線基板８０側に接着剤９０を設けてもよいが、特に限定されるものではなく、半導体基板５０側に設けられてもよい。接着剤９０は、例えば、フィルム状の接着剤を利用してもよい。接着剤９０は、絶縁性の接着剤であってもよい。接着剤９０は、公知のＮＣＦ（Ｎｏｎ−ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接着剤であってもよい。 As shown in FIG. 5A, an adhesive 90 is provided between the first surface 11 of the semiconductor substrate 50 and the wiring substrate 80. In this step, the adhesive 90 may be provided in advance on the wiring substrate 80 side, but is not particularly limited, and may be provided on the semiconductor substrate 50 side. As the adhesive 90, for example, a film adhesive may be used. The adhesive 90 may be an insulating adhesive. The adhesive 90 may be a known NCF (Non-Conductive Film) adhesive.
次に、図５（Ｂ）に示すように、半導体基板５０と配線基板８０との間に押圧力を加えることで押圧して、樹脂突起２０上の配線３０と配線パターン７０（電気的接続部７１）とをそれぞれ接触させる。これによれば、押圧力によって、配線３０と、第１樹脂突起２０を弾性変形させることができる。このとき、第１樹脂突起２０の弾性力によって、発生する応力を緩和しつつ、配線３０と電気的接続部７１（配線パターン７０）とを押し付けることができるため、半導体装置の信頼性を低下させることなく、電気的な接続信頼性の高い電子部品を提供することができる。 Next, as shown in FIG. 5B, the wiring 30 on the resin protrusion 20 and the wiring pattern 70 (electrical connection portion) are pressed by applying a pressing force between the semiconductor substrate 50 and the wiring substrate 80. 71) are brought into contact with each other. According to this, the wiring 30 and the first resin protrusion 20 can be elastically deformed by the pressing force. At this time, the elastic force of the first resin protrusion 20 can press the wiring 30 and the electrical connection portion 71 (wiring pattern 70) while relaxing the generated stress, thereby reducing the reliability of the semiconductor device. Therefore, an electronic component with high electrical connection reliability can be provided.
図５（Ｂ）に示すように、半導体基板５０を配線基板８０に押圧する工程において、凹部２４が十分な深さＤを有することで、過剰な接着剤が排出（破線矢印Ａ参照）され、配線３０と電気的接続部７１との接触部分以外において、適量の接着剤９０が充填された構造となる。 As shown in FIG. 5 (B), in the step of pressing the semiconductor substrate 50 against the wiring substrate 80, when the recess 24 has a sufficient depth D, excess adhesive is discharged (see the broken line arrow A), In a portion other than the contact portion between the wiring 30 and the electrical connection portion 71, an appropriate amount of adhesive 90 is filled.
次に、半導体基板５０を配線基板８０に搭載する工程の後に、接着剤９０を硬化させて、接着層を形成してもよい（図示せず）。接着層によって、半導体基板５０と配線基板８０との間隔を維持してもよい。すなわち、接着層によって、第１樹脂突起２０が弾性変形した状態を維持してもよい。また、図示はされないが、さらに切り出し工程等を経て、本実施の形態に係る電子部品１０００を製造してもよい。 Next, after the step of mounting the semiconductor substrate 50 on the wiring substrate 80, the adhesive 90 may be cured to form an adhesive layer (not shown). The distance between the semiconductor substrate 50 and the wiring substrate 80 may be maintained by the adhesive layer. That is, the first resin protrusion 20 may be elastically deformed by the adhesive layer. Although not shown, electronic component 1000 according to the present embodiment may be manufactured through a cutting process and the like.
以上の工程により、図５（Ｂ）に示すように、適量の接着剤９０が硬化した電子部品１０００を形成することができる。 Through the above steps, as shown in FIG. 5B, an electronic component 1000 in which an appropriate amount of the adhesive 90 is cured can be formed.
図６には、電子部品１０００の一例として、表示デバイスである場合の電子部品１０００を示す。表示デバイスは、例えば液晶表示デバイスやＥＬ（Ｅｌｅｃｔｒｉｃａｌ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示デバイスであってもよい。そして、半導体装置５０は、表示デバイス１０００を制御するドライバーＩＣであってもよい。 FIG. 6 shows an electronic component 1000 in the case of a display device as an example of the electronic component 1000. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 50 may be a driver IC that controls the display device 1000.
２． 第２実施形態
以下、図面を参照して、第２実施形態に係る半導体装置の製造方法について説明する。
2. Second Embodiment A method for manufacturing a semiconductor device according to a second embodiment will be described below with reference to the drawings.
本実施形態に係る半導体装置の製造方法は、構造体５０の検査領域４０において、金属層３６に覆われた第３樹脂突起４２がさらに形成される点で、第１実施形態に係る半導体装置の製造方法と異なる。したがって、第１実施形態に係る半導体装置と同一の構成は、同一の符号を付し、その説明を省略する。 The manufacturing method of the semiconductor device according to the present embodiment is that the third resin protrusion 42 covered with the metal layer 36 is further formed in the inspection region 40 of the structure 50. Different from the manufacturing method. Therefore, the same configurations as those of the semiconductor device according to the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
図７（Ａ）は、本実施形態に係る半導体装置の製造方法における構造体２００を模式的に示す平面図であり、図７（Ｂ）は、図７（Ａ）に示す構造体２００のＶＩＩＢ−ＶＩＩＢ線断面図である。図８（Ａ）及び図８（Ｂ）は本実施形態に係る第２工程（Ｓ２）及び第３工程（Ｓ３）を模式的に説明する断面図及び平面図である。 FIG. 7A is a plan view schematically showing the structure 200 in the method for manufacturing a semiconductor device according to this embodiment, and FIG. 7B is a view of VIIB of the structure 200 shown in FIG. 7A. It is -VIIB sectional view taken on the line. 8A and 8B are a cross-sectional view and a plan view schematically illustrating the second step (S2) and the third step (S3) according to the present embodiment.
［構造体を用意する第１工程（Ｓ１）］
本実施の形態で用意される構造体２００は、検査領域４０において、第１の面１１に位置し、第２樹脂突起４１と同じ形状を有する第３樹脂突起４２と、第３樹脂突起４２を覆う金属層３６と、を更に有する。
[First Step of Preparing Structure (S1)]
The structure 200 prepared in the present embodiment includes a third resin protrusion 42 and a third resin protrusion 42 that are located on the first surface 11 and have the same shape as the second resin protrusion 41 in the inspection region 40. And a metal layer 36 for covering.
第３樹脂突起４２は、図７（Ｂ）に示すように、検査領域４０において、第２樹脂突起４１と隣り合うように設けられてもよい。また、第３樹脂突起４２は、第２樹脂突起４１と同じ半球状の形状を有し、その第１の面１１からの高さは、第２樹脂突起４１の高さｈ１と同じである。第３樹脂突起４２は、第１樹脂突起２０、及び第２樹脂突起４１を形成する工程において同時に形成することができる。 As shown in FIG. 7B, the third resin protrusion 42 may be provided adjacent to the second resin protrusion 41 in the inspection region 40. The third resin protrusion 42 has the same hemispherical shape as the second resin protrusion 41, and the height from the first surface 11 is the same as the height h 1 of the second resin protrusion 41. The third resin protrusion 42 can be formed simultaneously in the process of forming the first resin protrusion 20 and the second resin protrusion 41.
次に、第３樹脂突起４２を覆う金属層３６は、第２工程（Ｓ２）においてマスクとして機能することができる金属層である限り、材料及び構造は特に限定されない。例えば、金属層３６は、配線３０と同じ材質及び構造であってもよい。金属層３６は、配線３０を形成する工程において同時に形成することができる。 Next, the material and structure of the metal layer 36 covering the third resin protrusion 42 are not particularly limited as long as it is a metal layer that can function as a mask in the second step (S2). For example, the metal layer 36 may be the same material and structure as the wiring 30. The metal layer 36 can be formed simultaneously in the step of forming the wiring 30.
［第１樹脂突起及び第２樹脂突起をエッチングする第２工程（Ｓ２）］
次に、第２工程（Ｓ２）において、第１実施形態に係る半導体装置の製造方法と同様に、第１樹脂突起２０（第３の部分２３）と第２樹脂突起４１をエッチングする。ここで、図８（Ａ）に示すように、本実施形態に係る半導体装置の製造方法では、第３樹脂突起４２は金属層３６に覆われているため、エッチングされることなく、形状を維持することができる。
[Second Step (S2) for Etching First Resin Protrusion and Second Resin Protrusion]
Next, in the second step (S2), the first resin protrusion 20 (third portion 23) and the second resin protrusion 41 are etched in the same manner as in the method for manufacturing the semiconductor device according to the first embodiment. Here, as shown in FIG. 8A, in the method of manufacturing the semiconductor device according to the present embodiment, the third resin protrusion 42 is covered with the metal layer 36, so that the shape is maintained without being etched. can do.
［第１樹脂突起の除去量が適正であるかを判断する第３工程（Ｓ３）］
第３工程（Ｓ３）では、第１実施形態に係る半導体装置の製造方法と同様に、第２樹脂突起４１ａの形状を用いて第１樹脂突起２０の第３の部分２３の除去量が適正であるかを判断する。しかしながら、本実施形態に係る第３工程（Ｓ３）は、第３樹脂突起４２の形状と、第２工程後の第２樹脂突起４１ａの形状を比較することで、第３の部分２３の除去量を検査する。
[Third step (S3) for determining whether or not the removal amount of the first resin protrusion is appropriate]
In the third step (S3), the removal amount of the third portion 23 of the first resin protrusion 20 is appropriate using the shape of the second resin protrusion 41a, as in the method of manufacturing the semiconductor device according to the first embodiment. Determine if there is. However, the third step (S3) according to the present embodiment compares the shape of the third resin protrusion 42 with the shape of the second resin protrusion 41a after the second step, thereby removing the third portion 23. Inspect.
本実施形態においては、検査領域４０において、第２工程（Ｓ２）前の第２樹脂突起４１と同じ幅Ｗ２を有する第３樹脂突起４２が形成されている。したがって、第２樹脂突起４１の形状の第２工程における変化量を測定する際、第３樹脂突起４２を測定基準として用いることができるため、第３工程をより簡便化することができる。 In the present embodiment, in the inspection region 40, a third resin protrusion 42 having the same width W2 as the second resin protrusion 41 before the second step (S2) is formed. Therefore, when measuring the amount of change in the shape of the second resin protrusion 41 in the second step, the third resin protrusion 42 can be used as a measurement reference, so that the third step can be simplified.
以上から、本実施の形態に係る半導体装置の製造方法よれば、第１実施形態の特徴に加えて、より簡便に樹脂突起２０の第３の部分２３に形成された凹部２４の深さを検査することができる。 From the above, according to the manufacturing method of the semiconductor device according to the present embodiment, in addition to the features of the first embodiment, the depth of the recess 24 formed in the third portion 23 of the resin protrusion 20 can be more easily inspected. can do.
３． 第３実施形態
以下、図面を参照して、第３実施形態に係る半導体装置の製造方法について説明する。
3. Third Embodiment Hereinafter, a method for manufacturing a semiconductor device according to a third embodiment will be described with reference to the drawings.
本実施形態に係る半導体装置の製造方法は、構造体５０の検査領域４０において、第１の面１１からの高さが第２樹脂突起４１よりも低い第４樹脂突起４３を更に有する点で、第１実施形態に係る半導体装置の製造方法と異なる。したがって、第１実施形態に係る半導体装置と同一の構成は、同一の符号を付し、その説明を省略する。 The manufacturing method of the semiconductor device according to the present embodiment further includes a fourth resin protrusion 43 having a height from the first surface 11 lower than the second resin protrusion 41 in the inspection region 40 of the structure 50. Different from the semiconductor device manufacturing method according to the first embodiment. Therefore, the same configurations as those of the semiconductor device according to the first embodiment are denoted by the same reference numerals, and the description thereof is omitted.
図９（Ａ）は、本実施形態において用意される構造体３００を模式的に示す平面図であり、図９（Ｂ）は、図９（Ａ）に示す構造体３００のＩＸＢ−ＩＸＢ線断面図である。図１０（Ａ）、図１０（Ｂ）及び図１０（Ｃ）は本実施形態に係る第２工程（Ｓ２）及び第３工程（Ｓ３）を模式的に説明する断面図及び平面図である。 FIG. 9A is a plan view schematically showing the structure 300 prepared in the present embodiment, and FIG. 9B is a cross-sectional view taken along the line IXB-IXB of the structure 300 shown in FIG. 9A. FIG. FIGS. 10A, 10B, and 10C are a cross-sectional view and a plan view schematically illustrating the second step (S2) and the third step (S3) according to the present embodiment.
［構造体を用意する第１工程（Ｓ１）］
本実施の形態で用意される構造体３００は、検査領域４０において、第１の面１１に位置し、第１の面１１からの高さが第２樹脂突起４１よりも低い第４樹脂突起４３をさらに有する。
[First Step of Preparing Structure (S1)]
The structure 300 prepared in the present embodiment is located on the first surface 11 in the inspection region 40, and the fourth resin protrusion 43 having a height from the first surface 11 lower than that of the second resin protrusion 41. It has further.
第４樹脂突起４３は、図９（Ｂ）に示すように、検査領域４０において、第２樹脂突起４１と隣り合うように設けられてもよい。また、第４樹脂突起４３は、第２樹脂突起４１と同じ半球状の形状を有し、その第１の面１１からの高さは、第２樹脂突起４１の高さｈ１よりも低いｈ３を有する。第３樹脂突起４２は、第１樹脂突起２０、及び第２樹脂突起４１を形成する工程において同時に形成することができる。 As shown in FIG. 9B, the fourth resin protrusion 43 may be provided adjacent to the second resin protrusion 41 in the inspection region 40. Further, the fourth resin protrusion 43 has the same hemispherical shape as the second resin protrusion 41, and the height from the first surface 11 is h3 lower than the height h1 of the second resin protrusion 41. Have. The third resin protrusion 42 can be formed simultaneously in the process of forming the first resin protrusion 20 and the second resin protrusion 41.
ここで、第４樹脂突起４３は、後述される第２工程（Ｓ２）のエッチングにおいて、最低限必要な量の第１樹脂突起２０（第３の部分２３）が除去された時に、すべて除去されるような寸法となるように形成される。 Here, all of the fourth resin protrusions 43 are removed when the minimum necessary amount of the first resin protrusions 20 (third portions 23) are removed in the etching of the second step (S2) described later. It is formed to have such a size.
［第１樹脂突起及び第２樹脂突起をエッチングする第２工程（Ｓ２）］
次に、第２工程（Ｓ２）において、第１実施形態に係る半導体装置の製造方法と同様に、第１樹脂突起２０（第３の部分２３）、第２樹脂突起４１、及び第４樹脂突起４３をエッチングする。ここで、図１０（Ａ）に示すように、本実施形態に係る半導体装置の製造方法では、第４樹脂突起４３は、最低限必要な量の第１樹脂突起２０（第３の部分２３）が除去された時にすべて除去される。
[Second Step (S2) for Etching First Resin Protrusion and Second Resin Protrusion]
Next, in the second step (S2), the first resin protrusion 20 (third portion 23), the second resin protrusion 41, and the fourth resin protrusion are the same as in the method for manufacturing the semiconductor device according to the first embodiment. 43 is etched. Here, as shown in FIG. 10A, in the method of manufacturing the semiconductor device according to the present embodiment, the fourth resin protrusion 43 has a minimum required amount of the first resin protrusion 20 (third portion 23). Is removed when the is removed.
［第１樹脂突起の除去量が適正であるかを判断する第３工程（Ｓ３）］
第３工程（Ｓ３）では、第１実施形態に係る半導体装置の製造方法と同様に、第２樹脂突起４１ａの形状を用いて第１樹脂突起２０の除去量が適正であるかを判断する。また、本実施形態に係る第３工程（Ｓ３）では、第２工程（Ｓ２）後の第４樹脂突起４３の存否も確認を行う。
[Third step (S3) for determining whether or not the removal amount of the first resin protrusion is appropriate]
In the third step (S3), as in the semiconductor device manufacturing method according to the first embodiment, it is determined whether the removal amount of the first resin protrusion 20 is appropriate using the shape of the second resin protrusion 41a. In the third step (S3) according to the present embodiment, the presence or absence of the fourth resin protrusion 43 after the second step (S2) is also confirmed.
例えば、図１０（Ｂ）に示されるように、すべての第４樹脂突起４３が除去されており、第４樹脂突起４３が存在しないことが確認できた場合、第１樹脂突起２０の第３の部分２３において、十分な排出性を確保するための必要最低限の樹脂が除去されたことと判断することができる。換言すれば、十分な深さＤを有する凹部２４が形成されたと判断することができる。また、例えば、図１０（Ｃ）に示されるように、すべての第４樹脂突起４３が除去されておらず、第４樹脂突起４３の一部４３ａが残留していた場合、第１樹脂突起２０の第３の部分２３において、十分な排出性を確保するための必要最低限の樹脂が除去されていないと判断することができる。換言すれば、凹部２４の深さＤが十分でなく、排出性が十分でない半導体装置であると判断することができる。 For example, as shown in FIG. 10B, when it is confirmed that all the fourth resin protrusions 43 are removed and the fourth resin protrusions 43 are not present, the third resin protrusions 20 of the third resin protrusions 20 In the portion 23, it can be determined that the minimum resin necessary for ensuring sufficient dischargeability has been removed. In other words, it can be determined that the recess 24 having a sufficient depth D is formed. Further, for example, as shown in FIG. 10C, when all the fourth resin protrusions 43 are not removed and a part 43a of the fourth resin protrusion 43 remains, the first resin protrusion 20 In the third portion 23, it can be determined that the minimum resin necessary for ensuring sufficient dischargeability has not been removed. In other words, it can be determined that the depth D of the recess 24 is not sufficient and the semiconductor device is not sufficiently discharged.
以上から、本実施の形態に係る半導体装置の製造方法よれば、第１実施形態の特徴に加えて、より簡便に樹脂突起２０の第３の部分２３に形成された凹部２４の深さを検査することができる。 From the above, according to the manufacturing method of the semiconductor device according to the present embodiment, in addition to the features of the first embodiment, the depth of the recess 24 formed in the third portion 23 of the resin protrusion 20 can be more easily inspected. can do.
なお、上述した実施形態及び変形例は一例であって、これらに限定されるわけではない。例えば各実施形態及び各変形例は、複数を適宜組み合わせることが可能である。 In addition, embodiment mentioned above and a modification are examples, Comprising: It is not necessarily limited to these. For example, a plurality of embodiments and modifications can be combined as appropriate.
本発明は、上述した実施形態に限定されるものではなく、さらに種々の変形が可能である。例えば、本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。 The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes substantially the same configuration (for example, a configuration having the same function, method and result, or a configuration having the same purpose and effect) as the configuration described in the embodiment. In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. In addition, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
１ 集積回路、１０ 第１基板、１１ 第１の面、１４ 電極、１４ａ 第１電極、
１４ｂ 第２電極、１６ 絶縁膜、１６ａ 開口部、１６ｂ 上面、
２０ 第１樹脂突起、２１ 第１の部分、２２ 第２の部分、２３ 第３の部分、
２４ 凹部、２６ 樹脂材質膜、２７ 第１樹脂層、３０ 配線、３０ａ 第１配線、
３０ｂ 第２配線、３１ 第１の導電層、３２ 第２の導電層、４０ 検査領域、
４１、４１ａ 第２樹脂突起、４２、４２ａ 第３樹脂突起、
４３、４３ａ 第４樹脂突起、５０（２００、３００） 構造体、６０ 基板、
６１ 第２の面、７０ 配線パターン、７１ 電気的接続部、８０ 配線基板、
９０ 接着剤、１０００ 電子部品。
DESCRIPTION OF SYMBOLS 1 Integrated circuit, 10 1st board | substrate, 11 1st surface, 14 electrode, 14a 1st electrode,
14b 2nd electrode, 16 insulating film, 16a opening part, 16b upper surface,
20 1st resin protrusion, 21 1st part, 22 2nd part, 23 3rd part,
24 concave portion, 26 resin material film, 27 first resin layer, 30 wiring, 30a first wiring,
30b second wiring, 31 first conductive layer, 32 second conductive layer, 40 inspection region,
41, 41a second resin protrusion, 42, 42a third resin protrusion,
43, 43a Fourth resin protrusion, 50 (200, 300) structure, 60 substrate,
61 2nd surface, 70 wiring pattern, 71 electrical connection part, 80 wiring board,
90 adhesives, 1000 electronic components.
Claims (9)
前記第１樹脂突起の前記第１の部分と前記第２の部分の間の第３の部分の一部と、前記第２樹脂突起の少なくとも一部と、を同時にエッチングする第２工程と、
前記第２工程後の前記第２樹脂突起の形状から、前記第２工程のエッチングにおける前記第３の部分の除去量が適正であるかを判断する第３工程と、
を含む、半導体装置の製造方法。 A semiconductor substrate having a first surface; a first electrode and a second electrode located on the first surface; a first resin projection and a second resin projection located on the first surface; and the first resin. A first wiring that covers the first portion of the protrusion and is connected to the first electrode; and a second wiring that covers the second portion of the first resin protrusion and is connected to the second electrode. A first step of preparing a structure;
A second step of simultaneously etching a part of a third part between the first part and the second part of the first resin protrusion and at least a part of the second resin protrusion;
A third step of determining whether the removal amount of the third portion in the etching of the second step is appropriate from the shape of the second resin protrusion after the second step;
A method for manufacturing a semiconductor device, comprising:
前記第２工程前の、前記第１樹脂突起の前記第３の部分の前記第１の面からの高さと、前記第２樹脂突起の前記第１の面からの高さは同じである、半導体装置の製造方法。 In claim 1,
The height of the third portion of the first resin protrusion from the first surface and the height of the second resin protrusion from the first surface before the second step are the same. Device manufacturing method.
前記第２工程前の、前記第２樹脂突起は半球状である、半導体装置の製造方法。 In claim 1 or 2,
The method of manufacturing a semiconductor device, wherein the second resin protrusion is hemispherical before the second step.
前記構造体は、複数の前記第２樹脂突起を有する、半導体装置の製造方法。 In any one of Claim 1 to 3,
The method of manufacturing a semiconductor device, wherein the structure includes a plurality of the second resin protrusions.
前記構造体は、前記第１の面に位置し、前記第２樹脂突起と同じ形状を有する第３樹脂突起と、前記第３樹脂突起を覆う金属層と、を更に有し、
前記第３工程は、前記第３樹脂突起の形状と、前記第２工程後の前記第２樹脂突起の形状を比較することで、前記第３の部分の除去量が適正か判断する、半導体装置の製造方法。 In any one of Claims 1-4,
The structure further includes a third resin protrusion positioned on the first surface and having the same shape as the second resin protrusion, and a metal layer covering the third resin protrusion,
The semiconductor device in which the third step determines whether or not the removal amount of the third portion is appropriate by comparing the shape of the third resin protrusion with the shape of the second resin protrusion after the second step. Manufacturing method.
前記構造体は、前記第１の面に位置し、前記第１の面からの高さが前記第２樹脂突起よりも低い第４樹脂突起を更に有し、
前記第３工程では、前記第２工程後の前記第４樹脂突起の存否と前記第２樹脂突起の形状から、前記第３の部分の除去量が適正か判断する、半導体装置の製造方法。 In any one of Claim 1 to 5,
The structure further includes a fourth resin protrusion located on the first surface and having a height from the first surface lower than that of the second resin protrusion,
The method of manufacturing a semiconductor device, wherein in the third step, it is determined whether the removal amount of the third portion is appropriate from the presence or absence of the fourth resin protrusion and the shape of the second resin protrusion after the second step.
前記第３の部分の除去量が適正であった場合の前記第２工程における前記第２樹脂突起の形状の変化量を事前に測定し、前記第３工程において、前記変化量を前記判断の基準に用いる、半導体装置の製造方法。 In any one of Claim 1 to 6,
The amount of change in the shape of the second resin protrusion in the second step when the removal amount of the third portion is appropriate is measured in advance, and the amount of change is determined as a criterion for the determination in the third step. A method for manufacturing a semiconductor device used in the manufacturing process.
前記第２工程は、ドライエッチング装置を用いる、半導体装置の製造方法。 In any one of Claims 1-7,
The second step is a method for manufacturing a semiconductor device using a dry etching apparatus.
前記構造体は、複数のチップ領域を有する基板の前記チップ領域にそれぞれ設けられている、半導体装置の製造方法。 In any one of Claims 1-8,
The method of manufacturing a semiconductor device, wherein the structure is provided in each of the chip regions of a substrate having a plurality of chip regions.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011195985A JP2013058604A (en) | 2011-09-08 | 2011-09-08 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011195985A JP2013058604A (en) | 2011-09-08 | 2011-09-08 | Semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013058604A true JP2013058604A (en) | 2013-03-28 |
Family
ID=48134229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011195985A Withdrawn JP2013058604A (en) | 2011-09-08 | 2011-09-08 | Semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013058604A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157900A (en) * | 2015-02-26 | 2016-09-01 | ローム株式会社 | Electronic device |
-
2011
- 2011-09-08 JP JP2011195985A patent/JP2013058604A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016157900A (en) * | 2015-02-26 | 2016-09-01 | ローム株式会社 | Electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI464842B (en) | Electronic device package and fabrication method thereof | |
| CN106206625B (en) | Chip size-level sensing chip package and manufacturing method thereof | |
| TWI493634B (en) | Chip package and method for forming the same | |
| TW201532223A (en) | Chip package and method for forming the same | |
| JP2009043857A (en) | Semiconductor device and manufacturing method thereof | |
| TWI611528B (en) | Chip module and method for forming the same | |
| TWI628723B (en) | A chip sacle sensing chip package and a manufacturing method thereof | |
| CN106560929A (en) | Chip Scale Sensing Chip Package And Manufacturing Method Thereof | |
| JP4737466B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8212356B2 (en) | Semiconductor device having multi-layered wiring layer and fabrication process thereof | |
| US20210400819A1 (en) | Circuit structure and fabrication method thereof | |
| JPWO2018155089A1 (en) | Electronic component, electronic device, and mounting method of electronic component | |
| JP2013058604A (en) | Semiconductor device manufacturing method | |
| TW200941665A (en) | Semiconductor device and manufacturing method thereof | |
| JP5626508B2 (en) | Semiconductor device, electronic component and manufacturing method thereof | |
| JP2008288481A (en) | Semiconductor device and method for manufacturing the same | |
| JP2013187434A (en) | Semiconductor device, method for manufacturing the same, electronic equipment, and substrate | |
| KR102624624B1 (en) | Integrated circuit and method for manufacturing thereof | |
| JP4873145B2 (en) | SEMICONDUCTOR DEVICE AND ELECTRONIC DEVICE, ELECTRONIC DEVICE MANUFACTURING METHOD, AND ELECTRONIC DEVICE INSPECTING METHOD | |
| JP5464338B2 (en) | Semiconductor device, electronic module and manufacturing method thereof | |
| JP2012199308A (en) | Substrate connection method | |
| JP5790916B2 (en) | Manufacturing method of semiconductor device | |
| JP6112843B2 (en) | Bumped lead forming method for contact sheet for electronic device inspection | |
| US20240038550A1 (en) | Method for manufacturing electronic device | |
| JP5954519B2 (en) | Electronic component and method for manufacturing electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140619 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |