JP2009076645A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009076645A
JP2009076645A JP2007243847A JP2007243847A JP2009076645A JP 2009076645 A JP2009076645 A JP 2009076645A JP 2007243847 A JP2007243847 A JP 2007243847A JP 2007243847 A JP2007243847 A JP 2007243847A JP 2009076645 A JP2009076645 A JP 2009076645A
Authority
JP
Japan
Prior art keywords
layer
electrode
wiring
resin protrusion
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007243847A
Other languages
Japanese (ja)
Inventor
Masao Shibazaki
誠男 芝崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007243847A priority Critical patent/JP2009076645A/en
Publication of JP2009076645A publication Critical patent/JP2009076645A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent wiring from cracking. <P>SOLUTION: A semiconductor device has wiring 20 extending from on an electrode 14 onto a resin projection 18 via a passivation film 16. The wiring 20 includes a first layer 22 and a second layer 24 which are stacked. The first layer 22 is formed of a material containing Ti and W and coming in contact with the electrode 14, passivation layer 16, and resin projection 18 and has a film thickness of 300 to 1,000 Å. The second layer 24 is formed of at least one material in a group of Au, Ag, lead-free solder, and Pt on the first layer 22. The second layer 24 is 8 to 20 times as thick as that of the first layer 22. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置に関する。   The present invention relates to a semiconductor device.

特許文献１には、半導体チップの能動面に樹脂突起を設け、能動面の電極から樹脂突起上に配線を設けて、突起電極を形成することが開示されている。これによれば、樹脂突起によって応力を緩和できるとともに、突起電極を電極とは異なるピッチ及び配列で並べることが可能である。半導体装置が実装基板に接続されると、樹脂突起が圧縮されて変形する。これに伴って、樹脂突起上の配線も変形するが、変形に耐え切れずに配線にクラックが発生するという問題があった。
特開２００５−１３６４０２号公報 Patent Document 1 discloses that a resin protrusion is provided on an active surface of a semiconductor chip, and wiring is provided on the resin protrusion from an electrode on the active surface to form a protrusion electrode. According to this, the stress can be relieved by the resin protrusion, and the protruding electrodes can be arranged with a pitch and arrangement different from those of the electrodes. When the semiconductor device is connected to the mounting substrate, the resin protrusion is compressed and deformed. Along with this, the wiring on the resin protrusion is also deformed, but there is a problem that the wiring is cracked without being able to withstand the deformation.
Japanese Patent Laid-Open No. 2005-136402

本発明は、配線のクラックを防止することを目的とする。   An object of this invention is to prevent the crack of wiring.

本発明に係る半導体装置は、
集積回路が形成された半導体基板と、
前記半導体基板に形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に配置された樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記配線は、第１の層及び前記第１の層上に形成された第２の層を含み、
前記第１の層は、前記電極及び前記樹脂突起に接触し、Ｔｉ及びＷを含む材料から形成され、３００Å以上１０００Å以下の膜厚を有し、
前記第２の層は、Ａｕ、Ａｇ、鉛フリーはんだ及びＰｔからなるグループのうち少なくとも１つの材料から形成され、
前記第２の層の膜厚は、前記第１の層の前記膜厚の８倍以上２０倍以下である。本発明によれば、第１の層は、硬い材料（Ｔｉ及びＷを含む材料）からなるのでそれ自体はクラックが発生しやすいが、これよりも柔らかくて第１の層の膜厚の８倍以上の膜厚を有する第２の層が第１の層の上に形成されているので、加圧により樹脂突起及び配線が変形する際などに、第１の層のクラックを抑制し、よって第２の層にクラックが発生することを防止することができる。 A semiconductor device according to the present invention includes:
A semiconductor substrate on which an integrated circuit is formed;
An electrode formed on the semiconductor substrate and electrically connected to the integrated circuit;
An insulating film having an opening located on the electrode and formed on the semiconductor substrate;
A resin protrusion disposed on the insulating film;
Wiring extending from above the electrode to the resin protrusion,
Have
The wiring includes a first layer and a second layer formed on the first layer,
The first layer is in contact with the electrode and the resin protrusion, is formed of a material containing Ti and W, and has a thickness of 300 to 1000 mm.
The second layer is formed of at least one material selected from the group consisting of Au, Ag, lead-free solder, and Pt,
The film thickness of the second layer is not less than 8 times and not more than 20 times the film thickness of the first layer. According to the present invention, since the first layer is made of a hard material (a material containing Ti and W), the crack itself is likely to occur, but it is softer than this and is eight times the film thickness of the first layer. Since the second layer having the above thickness is formed on the first layer, when the resin protrusion and the wiring are deformed by pressurization, the crack of the first layer is suppressed, and therefore It is possible to prevent cracks from occurring in the second layer.

本発明に係る半導体装置は、
集積回路が形成された半導体基板と、
前記半導体基板に形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に配置された樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記配線は、第１の層及び前記第１の層上に形成された第２の層を含み、
前記第１の層は、前記電極及び前記樹脂突起に接触し、
前記第２の層は、前記第１の層を形成する材料よりも柔らかい材料から形成され、
前記第２の層の膜厚は、前記第１の層の膜厚の８倍以上２０倍以下である。本発明によれば、第２の層を第１の層よりも柔らかい材料を用い、且つ第１の層の膜厚の８倍以上の膜圧を有するように形成しているため、加圧により樹脂突起及び配線が変形する際などに、第１の層のクラックを抑制し、よって第２の層にクラックが発生することを防止することができる。 A semiconductor device according to the present invention includes:
A semiconductor substrate on which an integrated circuit is formed;
An electrode formed on the semiconductor substrate and electrically connected to the integrated circuit;
An insulating film having an opening located on the electrode and formed on the semiconductor substrate;
A resin protrusion disposed on the insulating film;
Wiring extending from above the electrode to the resin protrusion,
Have
The wiring includes a first layer and a second layer formed on the first layer,
The first layer contacts the electrode and the resin protrusion,
The second layer is formed of a material softer than the material forming the first layer,
The film thickness of the second layer is not less than 8 times and not more than 20 times the film thickness of the first layer. According to the present invention, the second layer is formed using a material softer than the first layer and has a film pressure of 8 times or more the film thickness of the first layer. When the resin protrusions and the wiring are deformed, cracks in the first layer can be suppressed, and thus cracks can be prevented from occurring in the second layer.

この半導体装置において、前記第１の層の前記膜厚は、３００Å以上１０００Å以下であってもよい。   In this semiconductor device, the film thickness of the first layer may be not less than 300 mm and not more than 1000 mm.

図１は、本発明の実施の形態に係る半導体装置を示す平面図である。図２は、図１に示す半導体装置のII-II線断面図であり、図３は、図１に示す半導体装置のIII-III線断面図である。   FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention. 2 is a cross-sectional view taken along line II-II of the semiconductor device shown in FIG. 1, and FIG. 3 is a cross-sectional view taken along line III-III of the semiconductor device shown in FIG.

半導体装置は、半導体基板１０を有する。半導体基板１０は、それが半導体チップであれば矩形の面を有しており、それが半導体ウエハであれば半導体チップとなる各領域が矩形の面である。半導体基板１０（１つの半導体チップ又は半導体チップとなる各領域）には、集積回路１２（トランジスタ等）が形成されている。半導体基板１０には、集積回路１２に電気的に接続されるように、Ａｌなどの材料からなる電極１４が形成されている。電極１４は、１列又は複数列（平行な複数列）に並んでいる。電極１４は、半導体基板１０の矩形の面の辺に沿って（平行に）並んでいる。電極１４は、内部配線（図示せず）を介して集積回路１２に電気的に接続されている。   The semiconductor device has a semiconductor substrate 10. If the semiconductor substrate 10 is a semiconductor chip, it has a rectangular surface, and if it is a semiconductor wafer, each region that becomes a semiconductor chip is a rectangular surface. An integrated circuit 12 (transistor or the like) is formed on the semiconductor substrate 10 (one semiconductor chip or each region that becomes a semiconductor chip). An electrode 14 made of a material such as Al is formed on the semiconductor substrate 10 so as to be electrically connected to the integrated circuit 12. The electrodes 14 are arranged in one row or a plurality of rows (a plurality of parallel rows). The electrodes 14 are arranged along (in parallel with) the sides of the rectangular surface of the semiconductor substrate 10. The electrode 14 is electrically connected to the integrated circuit 12 via internal wiring (not shown).

半導体基板１０の電極１４が形成された面には、電極１４の少なくとも一部を露出させる開口を有するパッシベーション膜１６が形成されている。パッシベーション膜１６は絶縁膜で形成されている。パッシベーション膜１６は、例えば、ＳｉＯ２やＳｉＮ等の無機材料のみで形成されていてもよい。パッシベーション膜１６は、集積回路１２の上方に形成されている。 A passivation film 16 having an opening exposing at least a part of the electrode 14 is formed on the surface of the semiconductor substrate 10 on which the electrode 14 is formed. The passivation film 16 is formed of an insulating film. The passivation film 16 may be formed of only an inorganic material such as SiO 2 or SiN. The passivation film 16 is formed above the integrated circuit 12.

半導体基板１０（パッシベーション膜１６上）には、樹脂突起１８が設けられている。半導体基板１０の矩形の面の辺に沿って（平行に）延びる樹脂突起１８が示されており、複数の樹脂突起１８が平行に配列されている。樹脂突起１８の材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；polybenzoxazole）、アクリル樹脂、シリコーン樹脂、フェノール樹脂等の樹脂を用いてもよい。   Resin protrusions 18 are provided on the semiconductor substrate 10 (on the passivation film 16). Resin protrusions 18 extending along (in parallel with) the sides of the rectangular surface of the semiconductor substrate 10 are shown, and a plurality of resin protrusions 18 are arranged in parallel. Examples of the material of the resin protrusion 18 include polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), acrylic resin, silicone resin, and phenol. A resin such as a resin may be used.

樹脂突起１８は長尺状に形成されている。樹脂突起１８の表面（半導体基板１０とは反対側を向く面）は、凸曲面になっている。詳しくは、樹脂突起１８の表面は、樹脂突起１８の長手軸又はそれと平行な直線を回転軸として、長手軸の周囲に平行に位置する直線を回転させて描かれる回転面である。樹脂突起１８の表面は、円柱を中心軸に平行な平面で切断して得られた形状の曲面（円柱の回転面の一部）の形状をなしている。樹脂突起１８は、上面よりも下面が広くなるように、末広がりの形状になっている。   The resin protrusion 18 is formed in a long shape. The surface of the resin protrusion 18 (surface facing away from the semiconductor substrate 10) is a convex curved surface. Specifically, the surface of the resin protrusion 18 is a rotation surface drawn by rotating a straight line positioned parallel to the periphery of the longitudinal axis with the longitudinal axis of the resin protrusion 18 or a straight line parallel thereto as a rotation axis. The surface of the resin protrusion 18 has a curved surface shape (a part of the rotating surface of the cylinder) obtained by cutting the cylinder along a plane parallel to the central axis. The resin protrusion 18 has a divergent shape so that the lower surface is wider than the upper surface.

半導体基板１０には、配線２０が形成されている。配線２０は、電極１４上から樹脂突起１８上に至るように形成されている。複数の配線２０は、隣同士の間隔をあけて樹脂突起１８の上面に形成されている。１つの樹脂突起１８上に複数の配線２０が形成されている。配線２０は、樹脂突起１８の長手軸に交差するように延びる。配線２０は、電極１４上から、パッシベーション膜１６上を通って、樹脂突起１８上に至る。配線２０は、樹脂突起１８の、電極１４とは反対側の端部を越えて、パッシベーション膜１６上に至るように形成されている。   A wiring 20 is formed on the semiconductor substrate 10. The wiring 20 is formed so as to extend from the electrode 14 to the resin protrusion 18. The plurality of wirings 20 are formed on the upper surface of the resin protrusion 18 with an interval between adjacent ones. A plurality of wirings 20 are formed on one resin protrusion 18. The wiring 20 extends so as to intersect the longitudinal axis of the resin protrusion 18. The wiring 20 extends from the electrode 14 to the resin protrusion 18 through the passivation film 16. The wiring 20 is formed so as to reach the passivation film 16 beyond the end of the resin protrusion 18 opposite to the electrode 14.

配線２０は、積層された第１の層２２及び第２の層２４を含む。第２の層２４は、第１の層２２の上に密着して形成されている。第１の層２２及び第２の層２４はそれぞれスパッタリングで形成することができ、さらにメッキによって厚くしてもよい。第１の層２２は、電極１４、パッシベーション膜１６及び樹脂突起１８に接触している。第１の層２２は、ＴｉＷ、Ｔｉ若しくはＷ又はこれらのうちいずれかを含む材料から形成されている。これらの材料からなる層は、Ａｌ層（例えば電極１４）とＡｕ層（例えば第２の層２４）との間で相互拡散を防止するバリヤメタルとなり、Ａｕ層（例えば第２の層２４）よりもパッシベーション膜１６や樹脂突起１８との密着性が高い。第２の層２４は、Ａｕ、Ａｇ、鉛フリーはんだ及びＰｔからなるグループのうち少なくとも１つの材料から形成されている。これらの材料は、第１の層２２の材料（Ｔｉ又はＷ）よりも柔らかい。   The wiring 20 includes a first layer 22 and a second layer 24 that are stacked. The second layer 24 is formed in close contact with the first layer 22. The first layer 22 and the second layer 24 can be formed by sputtering, respectively, and may be thickened by plating. The first layer 22 is in contact with the electrode 14, the passivation film 16, and the resin protrusion 18. The first layer 22 is made of TiW, Ti, W, or a material containing any of these. The layer made of these materials is a barrier metal that prevents mutual diffusion between the Al layer (for example, the electrode 14) and the Au layer (for example, the second layer 24), and is more than the Au layer (for example, the second layer 24). Adhesiveness with the passivation film 16 and the resin protrusion 18 is high. The second layer 24 is made of at least one material selected from the group consisting of Au, Ag, lead-free solder, and Pt. These materials are softer than the material of the first layer 22 (Ti or W).

本実施の形態では、第１の層２２の膜厚Ｔ１と第２の層２４の膜厚Ｔ２について、
３００Å≦Ｔ１≦１０００Å
Ｔ１×８≦Ｔ２≦Ｔ１×２０
の関係が成立する。第１の膜３０をスパッタリングで形成する場合に、これを島状ではなく連続膜にするにはその膜厚Ｔ１は３００Å以上必要である。第１の層２２は、硬い材料（Ｔｉ又はＷを含む材料）からなるので薄いほどクラックが入りにくいが、バリヤメタルとしの機能を十分に発揮させ、かつ、耐熱性を確保するためには膜厚Ｔ１は５００Å以上あることが好ましい。 In this embodiment, the thickness T 2 of the film thickness T 1 and the second layer 24 of the first layer 22,
300Å ≦ T 1 ≦ 1000Å
T 1 × 8 ≦ T 2 ≦ T 1 × 20
The relationship is established. In the case of forming the first film 30 by sputtering, make this the continuous film rather than islands its thickness T 1 or more is required 300 Å. Since the first layer 22 is made of a hard material (a material containing Ti or W), the thinner it is, the harder it is to crack. However, the first layer 22 has a film thickness in order to fully function as a barrier metal and to ensure heat resistance. T 1 is preferably 500 mm or more.

具体例は次の通りである。
（第１の例）
Ｔ１＝５００Å
Ｔ２＝８０００Å
（第２の例）
Ｔ１＝６１０±６０Å
Ｔ２＝８０００±１０００Å
（第３の例）
Ｔ１＝１０００±１００Å
Ｔ２＝８０００±１０００Å A specific example is as follows.
(First example)
T 1 = 500Å
T 2 = 8000Å
(Second example)
T 1 = 610 ± 60Å
T 2 = 8000 ± 1000Å
(Third example)
T 1 = 1000 ± 100Å
T 2 = 8000 ± 1000Å

本実施の形態によれば、第１の層２２は、硬い材料（Ｔｉ及びＷを含む材料）からなるのでそれ自体はクラックが発生しやすいが、これよりも柔らかくて第１の層２２の膜厚の８倍以上の膜厚を有する第２の層２４が第１の層２２の上に形成されているので、第１の層２２のクラックを抑制し、よって第２の層２４にクラックが発生することを防止することができる。   According to the present embodiment, the first layer 22 is made of a hard material (a material containing Ti and W), so that the first layer 22 is liable to crack by itself, but is softer than this and is a film of the first layer 22. Since the second layer 24 having a thickness of eight times or more of the thickness is formed on the first layer 22, cracks in the first layer 22 are suppressed, and thus cracks are generated in the second layer 24. Occurrence can be prevented.

図３に示すように、樹脂突起１８の上面は、隣同士の配線２０の間の領域が、配線２０の直下の領域よりも、半導体基板１０に近くなるように形成されている。すなわち、樹脂突起１８の上面は、配線２０とオーバーラップする領域よりも、これらとオーバーラップしない領域が低くなるように形成されている。こうすることで、配線２０の外部端子となる部分を高くして電気的な接続を図りやすくすることができる。この形状は、樹脂突起１８上に配線２０を形成した後に、樹脂突起１８の隣り合う配線２０間の部分をエッチングし、樹脂突起１８の隣り合う配線２０間の部分をエッチングして得られる。   As shown in FIG. 3, the upper surface of the resin protrusion 18 is formed such that a region between adjacent wirings 20 is closer to the semiconductor substrate 10 than a region immediately below the wirings 20. That is, the upper surface of the resin protrusion 18 is formed so that the region not overlapping with the wiring 20 is lower than the region overlapping with the wiring 20. By doing so, it is possible to make the electrical connection easier by increasing the portion of the wiring 20 that becomes the external terminal. This shape is obtained by forming the wiring 20 on the resin protrusion 18, etching the portion between the adjacent wirings 20 of the resin protrusion 18, and etching the portion between the adjacent wirings 20 of the resin protrusion 18.

図４（Ａ）〜図５（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。本実施の形態では、図４（Ａ）に示すように、上述した半導体基板１０（例えば半導体ウエハ）に感光性の樹脂層２６を形成する。樹脂層２６は半導体基板１０の電極１４が形成された面（例えばその全面）に形成する。その形成にはスピンコート法を適用することができる。図４（Ｂ）に示すように、マスク２８を使用して樹脂層２６の一部を露光する。樹脂層２６として、光、Ｘ線又は電子ビームの照射によって現像液に不溶性又は難溶性になるネガ型レジストを使用する場合には、樹脂突起１８の形成領域に対して露光を行う。図４（Ｃ）に示すように、樹脂層２６を現像してパターニングする。図５（Ａ）に示すように、樹脂層２６を、熱で溶融して表面張力によって曲面を有するように変形させた後に固化して、上述した樹脂突起１８を形成する。   4A to 5D are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. In the present embodiment, as shown in FIG. 4A, a photosensitive resin layer 26 is formed on the semiconductor substrate 10 (for example, a semiconductor wafer) described above. The resin layer 26 is formed on the surface (for example, the entire surface) of the semiconductor substrate 10 on which the electrode 14 is formed. A spin coating method can be applied to the formation. As shown in FIG. 4B, a part of the resin layer 26 is exposed using a mask 28. In the case where a negative resist that becomes insoluble or hardly soluble in the developing solution by irradiation with light, X-rays, or an electron beam is used as the resin layer 26, the region where the resin protrusions 18 are formed is exposed. As shown in FIG. 4C, the resin layer 26 is developed and patterned. As shown in FIG. 5A, the resin layer 26 is melted by heat and deformed to have a curved surface by surface tension, and then solidified to form the resin protrusion 18 described above.

図５（Ｂ）に示すように、第１の膜３０を形成する。その形成にはスパッタリングを適用する。第１の膜３０は、電極１４、パッシベーション膜１６及び樹脂突上に形成する。半導体基板１０のパッシベーション膜１６が形成された面の全面を覆うように第１の膜３０を形成する。第１の膜３０の詳細については、平面形状を除いて上述した第１の層２２の内容が該当する。   As shown in FIG. 5B, the first film 30 is formed. Sputtering is applied to the formation. The first film 30 is formed on the electrode 14, the passivation film 16, and the resin protrusion. A first film 30 is formed so as to cover the entire surface of the semiconductor substrate 10 on which the passivation film 16 is formed. The details of the first film 30 correspond to the contents of the first layer 22 described above except for the planar shape.

図５（Ｃ）に示すように、第１の膜３０の上に第２の膜３２を形成する。その形成にはスパッタリングを適用する。半導体基板１０のパッシベーション膜１６が形成された面の全面を覆うように第２の膜３２を形成する。第２の膜３２の詳細については、平面形状を除いて上述した第２の層２４の内容が該当する。   As shown in FIG. 5C, a second film 32 is formed on the first film 30. Sputtering is applied to the formation. A second film 32 is formed so as to cover the entire surface of the semiconductor substrate 10 on which the passivation film 16 is formed. The details of the second film 32 correspond to the contents of the second layer 24 described above except for the planar shape.

図５（Ｄ）に示すように、第２の膜３２をパターニングして第２の層２４を形成する。パターニングにはウェットエッチングを適用してもよい。そして、第１の膜３０をパターニングして第１の層２２を形成する。パターニングにはウェットエッチングを適用してもよい。その後、半導体基板１０の裏面（電極１４が形成された面とは反対側の面）を研削して厚みを薄くする。半導体基板１０が半導体ウエハであればこれを切断する。その他の詳細は、上述した半導体装置の説明から自明のプロセスを含む。   As shown in FIG. 5D, the second layer 32 is formed by patterning the second film 32. Wet etching may be applied for patterning. Then, the first film 30 is patterned to form the first layer 22. Wet etching may be applied for patterning. Thereafter, the back surface of the semiconductor substrate 10 (surface opposite to the surface on which the electrodes 14 are formed) is ground to reduce the thickness. If the semiconductor substrate 10 is a semiconductor wafer, it is cut. Other details include a process that is obvious from the above description of the semiconductor device.

図６（Ａ）〜図６（Ｂ）は、本発明の実施の形態に係る半導体装置を有する電子デバイスを説明する図である。電子デバイスは、上述した半導体装置と、配線基板３４と、を有する。配線基板３４には、配線パターン３６が形成されている。配線基板３４は、液晶パネル又は有機ＥＬ（Electrical Luminescence）パネルの一部であってもよい。配線基板３４はガラス又はセラミックスのいずれであってもよい。   6A to 6B are diagrams illustrating an electronic device having a semiconductor device according to an embodiment of the present invention. The electronic device includes the semiconductor device described above and the wiring board 34. A wiring pattern 36 is formed on the wiring substrate 34. The wiring board 34 may be a part of a liquid crystal panel or an organic EL (Electrical Luminescence) panel. The wiring board 34 may be glass or ceramics.

半導体装置は、樹脂突起１８（その上端部）上の配線２０が配線パターン３６に対向するように、配線基板３４に搭載されている。複数の配線２０と配線パターン３６が電気的に接続している。複数の配線２０と複数の配線パターン３６は、対向して接触している。   The semiconductor device is mounted on the wiring board 34 so that the wiring 20 on the resin protrusion 18 (the upper end portion thereof) faces the wiring pattern 36. The plurality of wirings 20 and the wiring pattern 36 are electrically connected. The plurality of wirings 20 and the plurality of wiring patterns 36 are in contact with each other.

樹脂突起１８は、半導体装置及び配線基板３４の対向方向に圧縮された状態で配置されている。半導体基板１０と配線基板３４の間には、硬化した接着剤３８が介在する。接着剤３８は硬化収縮している。接着剤３８は、硬化時の収縮による残存ストレスを内在している。   The resin protrusion 18 is disposed in a compressed state in the facing direction of the semiconductor device and the wiring board 34. A cured adhesive 38 is interposed between the semiconductor substrate 10 and the wiring substrate 34. The adhesive 38 is cured and contracted. The adhesive 38 has residual stress due to shrinkage during curing.

半導体装置を有する電子デバイスは、表示デバイス（パネルモジュール）であってもよい。表示デバイスは、例えば液晶表示デバイスやＥＬ（Electrical Luminescence）表示デバイスであってもよい。図７には、表示デバイスとして構成された電子デバイス１０００を示す。電子デバイス１０００に使用される半導体装置１は、表示デバイスを制御するドライバＩＣである。また、電子デバイス１０００を有する電子機器として、図８にはノート型パーソナルコンピュータ２０００を、図９には携帯電話３０００を、それぞれ示す。   The electronic device having the semiconductor device may be a display device (panel module). The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. FIG. 7 shows an electronic device 1000 configured as a display device. The semiconductor device 1 used for the electronic device 1000 is a driver IC that controls a display device. As an electronic apparatus having the electronic device 1000, FIG. 8 shows a notebook personal computer 2000 and FIG. 9 shows a mobile phone 3000.

本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention is not limited to the above-described embodiments, and various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same purposes and results). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図１は、本発明の実施の形態に係る半導体装置を示す平面図である。FIG. 1 is a plan view showing a semiconductor device according to an embodiment of the present invention. 図２は、図１に示す半導体装置のII-II線断面図である。2 is a cross-sectional view of the semiconductor device shown in FIG. 1 taken along the line II-II. 図３は、図１に示す半導体装置のIII-III線断面図である。3 is a cross-sectional view of the semiconductor device shown in FIG. 1 taken along line III-III. 図４（Ａ）〜図４（Ｃ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。4A to 4C are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図５（Ａ）〜図５（Ｄ）は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。FIG. 5A to FIG. 5D are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. 図６（Ａ）〜図６（Ｂ）は、本発明の実施の形態に係る半導体装置を有する電子デバイスを説明する図である。6A to 6B are diagrams illustrating an electronic device having a semiconductor device according to an embodiment of the present invention. 図７は、本発明の実施の形態に係る半導体装置を有する電子デバイスを説明する図である。FIG. 7 is a diagram illustrating an electronic device having a semiconductor device according to an embodiment of the present invention. 図８は、本発明の実施の形態に係る電子デバイスを有する電子機器を説明する図である。FIG. 8 is a diagram illustrating an electronic apparatus having the electronic device according to the embodiment of the invention. 図９は、本発明の実施の形態に係る電子デバイスを有する電子機器を説明する図である。FIG. 9 is a diagram illustrating an electronic apparatus having the electronic device according to the embodiment of the invention.

符号の説明Explanation of symbols

１０…半導体基板、 １２…集積回路、 １４…電極、 １６…パッシベーション膜、 １８…樹脂突起、 ２０…配線、 ２２…第１の層、 ２４…第２の層、 ２６…樹脂層、 ２８…マスク、 ３０…第１の膜、 ３２…第２の膜、 ３４…配線基板、 ３６…配線パターン、 ３８…接着剤   DESCRIPTION OF SYMBOLS 10 ... Semiconductor substrate, 12 ... Integrated circuit, 14 ... Electrode, 16 ... Passivation film, 18 ... Resin protrusion, 20 ... Wiring, 22 ... 1st layer, 24 ... 2nd layer, 26 ... Resin layer, 28 ... Mask 30 ... first film 32 ... second film 34 ... wiring substrate 36 ... wiring pattern 38 ... adhesive

Claims (3)

集積回路が形成された半導体基板と、
前記半導体基板に形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に配置された樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記配線は、第１の層及び前記第１の層上に形成された第２の層を含み、
前記第１の層は、前記電極及び前記樹脂突起に接触し、Ｔｉ及びＷを含む材料から形成され、３００Å以上１０００Å以下の膜厚を有し、
前記第２の層は、Ａｕ、Ａｇ、鉛フリーはんだ及びＰｔからなるグループのうち少なくとも１つの材料から形成され、
前記第２の層の膜厚は、前記第１の層の前記膜厚の８倍以上２０倍以下である半導体装置。 A semiconductor substrate on which an integrated circuit is formed;
An electrode formed on the semiconductor substrate and electrically connected to the integrated circuit;
An insulating film having an opening located on the electrode and formed on the semiconductor substrate;
A resin protrusion disposed on the insulating film;
Wiring extending from above the electrode to the resin protrusion,
Have
The wiring includes a first layer and a second layer formed on the first layer,
The first layer is in contact with the electrode and the resin protrusion, is formed of a material containing Ti and W, and has a thickness of 300 to 1000 mm.
The second layer is formed of at least one material selected from the group consisting of Au, Ag, lead-free solder, and Pt,
The thickness of the second layer is a semiconductor device that is not less than 8 times and not more than 20 times the thickness of the first layer. 集積回路が形成された半導体基板と、
前記半導体基板に形成され、前記集積回路に電気的に接続された電極と、
前記電極上に位置する開口を有して前記半導体基板上に形成された絶縁膜と、
前記絶縁膜上に配置された樹脂突起と、
前記電極上から前記樹脂突起上に至るように延びる配線と、
を有し、
前記配線は、第１の層及び前記第１の層上に形成された第２の層を含み、
前記第１の層は、前記電極及び前記樹脂突起に接触し、
前記第２の層は、前記第１の層を形成する材料よりも柔らかい材料から形成され、
前記第２の層の膜厚は、前記第１の層の膜厚の８倍以上２０倍以下である半導体装置。 A semiconductor substrate on which an integrated circuit is formed;
An electrode formed on the semiconductor substrate and electrically connected to the integrated circuit;
An insulating film having an opening located on the electrode and formed on the semiconductor substrate;
A resin protrusion disposed on the insulating film;
Wiring extending from above the electrode to the resin protrusion,
Have
The wiring includes a first layer and a second layer formed on the first layer,
The first layer contacts the electrode and the resin protrusion,
The second layer is formed of a material softer than the material forming the first layer,
The semiconductor device wherein the thickness of the second layer is not less than 8 times and not more than 20 times the thickness of the first layer. 請求項２記載の半導体装置において、
前記第１の層の前記膜厚は、３００Å以上１０００Å以下である半導体装置。 The semiconductor device according to claim 2,
The semiconductor device wherein the thickness of the first layer is not less than 300 mm and not more than 1000 mm.
JP2007243847A 2007-09-20 2007-09-20 Semiconductor device Withdrawn JP2009076645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007243847A JP2009076645A (en) 2007-09-20 2007-09-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007243847A JP2009076645A (en) 2007-09-20 2007-09-20 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2009076645A true JP2009076645A (en) 2009-04-09

Family

ID=40611353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007243847A Withdrawn JP2009076645A (en) 2007-09-20 2007-09-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2009076645A (en)

Similar Documents

Publication Publication Date Title
JP4221606B2 (en) Manufacturing method of semiconductor device
JP2005340761A (en) Packaging method of semiconductor device, circuit board, electro-optical device, and electronic apparatus
JP2004186333A (en) Semiconductor device and its manufacturing method, circuit board, electro-optical device, and electronic apparatus
JP2012028708A (en) Semiconductor device
US8212356B2 (en) Semiconductor device having multi-layered wiring layer and fabrication process thereof
JP3938128B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
JP4645832B2 (en) Semiconductor device and manufacturing method thereof
JP4232044B2 (en) Manufacturing method of semiconductor device
JP4061506B2 (en) Manufacturing method of semiconductor device
JP4151634B2 (en) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, CIRCUIT BOARD, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE
JP2004327480A (en) Semiconductor device and its manufacturing process, electronic apparatus and its manufacturing process, and electronic apparatus
JP4145902B2 (en) Semiconductor device and manufacturing method thereof
JP2007042736A (en) Semiconductor device and electronic module, and process for manufacturing electronic module
JP2004281898A (en) Semiconductor device and its producing method, circuit board and electronic apparatus
JP4273347B2 (en) Semiconductor device
JP2009076645A (en) Semiconductor device
JP2007042735A (en) Method of manufacturing semiconductor device
JP4654820B2 (en) Semiconductor device and electronic device
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
JP2004140116A (en) Semiconductor device, its manufacturing method, circuit board, and electronic equipment
JP3726906B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP3885890B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2011114127A (en) Semiconductor device, electronic component and method for manufacturing the same
JP5464338B2 (en) Semiconductor device, electronic module and manufacturing method thereof
JP2007042777A (en) Semiconductor device and manufacturing method thereof, circuit board, electrooptical device, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101207