JP2010278477A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010278477A JP2010278477A JP2010204820A JP2010204820A JP2010278477A JP 2010278477 A JP2010278477 A JP 2010278477A JP 2010204820 A JP2010204820 A JP 2010204820A JP 2010204820 A JP2010204820 A JP 2010204820A JP 2010278477 A JP2010278477 A JP 2010278477A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- resin
- conductive portion
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、ウェハ状態で半導体チップのパッケージ化を実現する、ウェハレベルCSPタイプの半導体装置の製造方法であって、樹脂パターンの精度が向上した半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a wafer level CSP type semiconductor device that realizes packaging of a semiconductor chip in a wafer state, and relates to a method for manufacturing a semiconductor device with improved resin pattern accuracy.
従来、一般的に「ウェハレベルCSP」(以下、「ウェハレベルパッケージ」と称する場合がある)と呼ばれる半導体パッケージ構造がある。図7は、その一例を示す模式的断面図である。図7に示すように、この半導体装置101は、たとえばウェハ基板102の上に、緩衝層として絶縁樹脂層104を配し、その上に配線層106と封止樹脂層107を設け、さらに半田バンプ109等を設けた構造をしている。このような構造の半導体装置は、最終工程おいてウェハを所定のチップ寸法に切断することでパッケージ構造を具備した半導体チップとすることができる。
Conventionally, there is a semiconductor package structure generally called “wafer level CSP” (hereinafter sometimes referred to as “wafer level package”). FIG. 7 is a schematic cross-sectional view showing an example thereof. As shown in FIG. 7, in this
また、この半導体装置101は、たとえば図8に示すようにして製造される。まず、一面に電極103が設けられた半導体基板102を用意する[図8(a)]。次いで、半導体基板102の上面を覆うように全体的に、感光性の絶縁樹脂104aを塗布する[図8(b)]。ここでは、感光性の絶縁樹脂104aとしてネガの例を示しているが、ポジを用いてもよい。次に、絶縁樹脂104aの塗布後、露光光を透過する所望のパターンが形成されたマスク110を介して露光を行う[図8(c)]。露光後、現像によって電極103の付近から前記絶縁樹脂層104を除去することで、絶縁樹脂層104に開口部105を形成する[図8(d)]。続いて、めっき処理によって前記絶縁樹脂層4の一部を覆うように、前記開口部105を介して前記電極103と電気的に接続される配線層106を形成[図8(e)]。その後、前記絶縁樹脂層104および前記配線層106を覆うように封止樹脂107aを塗布する[図8(f)]。そして、前記絶縁樹脂104aと同様に、露光光を透過するパターンが形成されたマスクを介して露光を行うことにより、封止樹脂層107に開口部108を形成した図7に示すような半導体装置101とする。
The
このウェハレベルCSPの特徴は、パッケージを構成する部材を、すべてウェハの形成において加工することにある。すなわち、絶縁樹脂層、配線層、封止樹脂層、半田バンプ等は、すべてウェハをハンドリングすることで形成される。 そして、ウェハレベルパッケージは、ウェハのデバイス回路側の面にパッケージ部材を積層した後に、ダイシング工程により個片化され、ウェハ上に形成された半導体パッケージの端子を用いて回路基板上に実装されることで電子機器に使用される。 The feature of the wafer level CSP is that all members constituting the package are processed in the formation of the wafer. That is, the insulating resin layer, wiring layer, sealing resin layer, solder bump, and the like are all formed by handling the wafer. The wafer level package is formed by laminating a package member on the surface of the wafer on the device circuit side, and is separated into pieces by a dicing process and mounted on a circuit board using terminals of a semiconductor package formed on the wafer. It is used for electronic equipment.
また、近年の電子機器の高機能化、並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体装置は、従来にも増して益々小型化が進んでいる。これらの小型化した半導体装置として、絶縁樹脂層、配線層を順次積層することを繰り返すことによって、多層化するものがある。 In addition, with recent demands for higher functionality and lighter and thinner electronic devices, electronic components have been increasingly integrated and further mounted with high density, and semiconductor devices used in these electronic devices have been developed. Is becoming more and more compact than ever before. Some of these miniaturized semiconductor devices are multi-layered by repeating the sequential lamination of an insulating resin layer and a wiring layer.
ところが、従来この種の半導体パッケージに用いる絶縁樹脂は、緩衝層としての機能を保持する必要があるため厚さが厚く、十分なパターン精度が得られないものである。すなわち、パターン形成する場合、絶縁層として感光性のポリベンゾオキサゾール(PBO:polybenzoxazole)やポリイミド樹脂が用いられ、これらの樹脂をコーティングし、フォトリソグラフィ技術を利用することによってパターニングすることが行われているが、樹脂層の厚さを10μm以上とすると、ウェハ基板の一面に設けられた電極を露出させるための開口部や、配線層の一部を露出させるための開口部の大きさ及び形状を制御することが困難となり、精度良くパターン形成が行えないといった問題点があった。また、樹脂層は下地形状の影響を受けやすいので、均一な厚みを得ることが難しかった。したがって、ウェハ基板の一面に設けられた電極と配線層、または積層された配線層同士の電気的な接続不良を生じる虞があった。 However, the insulating resin conventionally used for this type of semiconductor package is thick because it is necessary to retain the function as a buffer layer, and sufficient pattern accuracy cannot be obtained. That is, when forming a pattern, photosensitive polybenzoxazole (PBO) or polyimide resin is used as an insulating layer, and these resins are coated and patterned by using a photolithography technique. However, if the thickness of the resin layer is 10 μm or more, the size and shape of the opening for exposing the electrode provided on one surface of the wafer substrate and the opening for exposing a part of the wiring layer are set. There is a problem that it is difficult to control and pattern formation cannot be performed with high accuracy. Further, since the resin layer is easily affected by the base shape, it is difficult to obtain a uniform thickness. Therefore, there is a possibility that an electrical connection failure occurs between the electrode provided on one surface of the wafer substrate and the wiring layer, or between the stacked wiring layers.
さらに、樹脂層が多層化されると均一な厚みを得ることが難しく、その表面に不均一な起伏段差が発生してしまう。よって、表面が平坦な半導体装置を得ることが難しかった。そのため、パターン精度を一層悪くするといったことの一因ともなっていた。 さらに、樹脂層の多層化には材料間の接着性が重要であり、樹脂層の表面にそりやうねりのような起伏段差があると、三層、四層といった多層化が困難となる。 Furthermore, when the resin layer is made multilayer, it is difficult to obtain a uniform thickness, and uneven undulation steps are generated on the surface. Therefore, it has been difficult to obtain a semiconductor device having a flat surface. For this reason, the pattern accuracy is further deteriorated. Furthermore, adhesion between materials is important for multilayering of the resin layer, and if there are undulating steps such as warpage or undulation on the surface of the resin layer, multilayering such as three layers or four layers becomes difficult.
一方、多層プリント配線板の層間絶縁層内に微細な配線パターンを容易かつ正確に形成する手段として、コア基板に形成された層間絶縁層が、熱硬化性樹脂、熱硬化性樹脂と熱可塑性樹脂との混合樹脂、感光性を付与した熱硬化性樹脂、感光性を付与した熱硬化性樹脂と熱可塑性樹脂との混合樹脂、及び感光性樹脂から選ばれる少なくとも1の樹脂によって形成され、前記層間絶縁層を軟化させ、次いで、凹凸部を有するモールドを軟化後の層間絶縁層に圧入して配線パターン形成用の溝などを転写し、前記溝の形状が崩れない程度に加熱あるいは冷却した後、モールドを層間絶縁層から取り外し、その後、前記溝内に導体を充填することが提案されている(例えば、特許文献1参照)。 On the other hand, as a means for easily and accurately forming a fine wiring pattern in an interlayer insulating layer of a multilayer printed wiring board, an interlayer insulating layer formed on a core substrate is composed of a thermosetting resin, a thermosetting resin, and a thermoplastic resin. A resin mixture, a thermosetting resin imparted photosensitivity, a mixed resin of a thermosetting resin imparted photosensitivity and a thermoplastic resin, and at least one resin selected from the photosensitive resin, the interlayer After softening the insulating layer, and then press-fitting the mold having the concavo-convex part into the softened interlayer insulating layer to transfer the groove for forming the wiring pattern, etc., and heating or cooling to such an extent that the shape of the groove does not collapse, It has been proposed to remove the mold from the interlayer insulating layer and then fill the groove with a conductor (for example, see Patent Document 1).
しかしながら、上記特許文献1に記載の手段は、樹脂の加熱軟化や、樹脂温度の降下あるいは上昇、といった複数の煩わしい手間や多くの工程を要するものであると共に、処理時間が長くなるという問題がある。 However, the means described in Patent Document 1 requires a plurality of troublesome steps such as heat softening of the resin and lowering or raising of the resin temperature and many steps, and has a problem that the processing time becomes long. .
本発明は、熱処理に伴う煩わしい工程が不要であり、多層プリント配線板への適用が可能な半導体装置の製造方法を得ることを目的とする。 An object of the present invention is to obtain a method of manufacturing a semiconductor device that does not require a troublesome process associated with heat treatment and can be applied to a multilayer printed wiring board.
本発明の請求項1に係る半導体装置の製造方法は、一面に電極が設けられた半導体基板と、該半導体基板の一面を覆うように設けられ、前記電極と整合する位置に第1の開口部を有する第1の樹脂層と、該第1の樹脂層の一部を覆うように設けられ、前記第1の開口部を介して前記電極と電気的に接続された導電部と、前記第1の樹脂層および前記導電部を覆い、該導電部と整合する位置に第2の開口部を有する第2の樹脂層と、を少なくとも備えた半導体装置の製造方法であって、一面に電極が設けられた半導体基板の前記一面を覆うように第1の樹脂を塗布する工程Aと、前記第1の樹脂の塗布後、凹凸を有するモールド型の凹凸面を前記第1の樹脂塗布面に押し付け、前記第1の樹脂からなる凸部領域と、前記電極を露出させるための凹部領域とを形成する工程Bと、前記モールド型を押し付けたまま前記第1の樹脂を硬化させ、前記凹部領域による第1の開口部と、前記凸部領域による第1の樹脂層を形成する工程Cと、を少なくとも具備したことを特徴とする。 According to a first aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a semiconductor substrate provided with an electrode on one surface; and a first opening provided at a position aligned with the electrode provided to cover one surface of the semiconductor substrate. A first resin layer, a conductive portion provided so as to cover a portion of the first resin layer, and electrically connected to the electrode through the first opening, and the first And a second resin layer that covers the conductive portion and has a second opening at a position aligned with the conductive portion, wherein an electrode is provided on one surface. Applying the first resin so as to cover the one surface of the obtained semiconductor substrate, and after applying the first resin, pressing the uneven surface of the mold having unevenness against the first resin application surface; A convex region made of the first resin and the electrode for exposing the electrode The first resin is cured while pressing the mold and the first resin layer is formed by the concave region and the first resin layer by the convex region. Step C is provided at least.
本発明の請求項2に係る半導体装置の製造方法は、請求項1に係る半導体装置の製造方法において、前記工程Cに続き、前記第1の樹脂層の一部を覆うように、前記第1の開口部を介して前記電極と電気的に接続される導電部を形成する工程Dと、前記第1の樹脂層および前記導電部を覆うように第2の樹脂を塗布する工程Eと、前記第2の樹脂の塗布後、凹凸を有するモールド型の凹凸面を前記第2の樹脂塗布面に押し付け、前記第2の樹脂からなる凸部領域と、前記導電部の一部を露出させるための凹部領域とを形成する工程Fと、前記モールド型を押し付けたまま前記第2の樹脂を硬化させ、前記凹部領域による第2の開口部と、前記凸部領域による第2の樹脂層を形成する工程Gと、を少なくとも具備したことを特徴とする。 A method for manufacturing a semiconductor device according to a second aspect of the present invention is the method for manufacturing a semiconductor device according to the first aspect, wherein after the step C, the first resin layer is covered so as to cover a part of the first resin layer. Forming a conductive portion electrically connected to the electrode through the opening, applying a second resin so as to cover the first resin layer and the conductive portion, and After the application of the second resin, the uneven surface of the mold having unevenness is pressed against the second resin application surface to expose the convex region made of the second resin and a part of the conductive portion. The step F for forming the recessed region, and the second resin is cured while pressing the mold, thereby forming the second opening by the recessed region and the second resin layer by the protruding region. Step G is provided at least.
本発明の請求項3に係る半導体装置の製造方法は、請求項2に係る半導体装置の製造方法において、前記第2の樹脂層はその上面にあって前記導電部が設けられていない領域に凸部を有し、該凸部は、前記モールド型の押し付けによって前記第2の樹脂層と同時に形成されることを特徴とする。 A method for manufacturing a semiconductor device according to a third aspect of the present invention is the method for manufacturing a semiconductor device according to the second aspect, wherein the second resin layer protrudes into an area where the conductive portion is not provided on the upper surface. And the convex portion is formed simultaneously with the second resin layer by pressing the mold.
本発明の請求項4に係る半導体装置の製造方法は、請求項1乃至3の何れか一項に係る半導体装置の製造方法において、前記モールド型が押し付けられる前記樹脂は感光性樹脂からなり、露光によって硬化されることを特徴とする。 A method for manufacturing a semiconductor device according to a fourth aspect of the present invention is the method for manufacturing a semiconductor device according to any one of the first to third aspects, wherein the resin pressed against the mold is made of a photosensitive resin, and is exposed. It is characterized by being cured by.
本発明によれば、一面に電極が設けられた半導体基板の前記一面を覆うように第1の樹脂を塗布した後、凹凸を有するモールド型の凹凸面を前記第1の樹脂塗布面に押し付け、前記モールド型を押し付けたまま前記第1の樹脂を硬化するようにしたので、第1の樹脂層に配された第1の開口部の側面は、前記モールド型の凸部側面に沿って転写された側面の傾斜が急峻なものとなり、電極が十分に露出されたものとすることが出来る。したがって、熱処理に伴う煩わしい工程が不要であり、多層プリント配線板への適用が可能な半導体装置を容易に製造することができる。しかも、本発明によれば、短時間で容易に形成することができる。 According to the present invention, after applying the first resin so as to cover the one surface of the semiconductor substrate provided with an electrode on one surface, the uneven surface of the mold having unevenness is pressed against the first resin application surface, Since the first resin is cured while pressing the mold, the side surface of the first opening disposed in the first resin layer is transferred along the convex side surface of the mold. Further, the slope of the side surface becomes steep, and the electrode can be sufficiently exposed. Therefore, a troublesome process accompanying heat treatment is unnecessary, and a semiconductor device that can be applied to a multilayer printed wiring board can be easily manufactured. And according to this invention, it can form easily in a short time.
以下、最良の形態に基づき、図面を参照して本発明を説明する。
図1は、本発明の半導体装置の一例を示す断面図である。
図1に示すように、本実施形態における半導体装置1は、半導体基板2と、前記半導体基板2の上面に設けられた絶縁樹脂層4と、前記絶縁樹脂層4の上面に設けられた導電部6と、前記導電部6の上面に設けられた封止樹脂層7と、を少なくとも備えている。本実施形態の場合、図で示す下側(半導体基板2側)の樹脂層である前記絶縁樹脂層4が第1の樹脂層となり、同上側の樹脂層である前記封止樹脂層7が第2の樹脂層となる。
The present invention will be described below with reference to the drawings based on the best mode.
FIG. 1 is a cross-sectional view showing an example of a semiconductor device of the present invention.
As shown in FIG. 1, the semiconductor device 1 according to this embodiment includes a
半導体基板2は、その一面に電極3として、たとえばAlパッドが設けられている。この半導体基板2は、シリコンウェハ等の半導体ウェハであり、半導体ウェハをチップ寸法に切断(ダイシング)した半導体チップであっても良い。
The
絶縁樹脂層4は、前記半導体基板2の一面を覆うように設けられ、前記電極3と整合する位置に開口部5を有する。この絶縁樹脂層4は、たとえばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば2〜200μmとすると良い。また、絶縁樹脂層4は感光性を有する。
また、前記開口部5は、その上方から見て任意の形状をなすものとすることができ、その側面は傾斜が急峻となっている。これにより、電極が十分に露出されたものとなる。
また、前記絶縁樹脂層4の上面は平坦である。これにより、その上に積層される樹脂のパターン精度を向上させ、優れた電気的接続を備えたものとすることができる。
The insulating
The
The upper surface of the insulating
導電部6は、前記絶縁樹脂層4の一部を覆うように設けられ、前記開口部5を介して前記電極3と電気的に接続された配線層である。この導電部6は、設計に応じて自由に形成できる。また、導電部6の材料としては、たとえばCuが用いられ、その厚さは、たとえば2〜20μmである。これにより充分な導電性が得られる。この導電部6はAu等によって形成しても良い。また、導電部6は、たとえば、電解銅メッキ法等のメッキ法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
The
封止樹脂層7は、前記絶縁樹脂層4および前記導電部6を覆い、該導電部6と整合する位置に開口部8を有する。この封止樹脂層7は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば2〜200μmとすると良い。また、封止樹脂層7は感光性を有する。
また、前記開口部8は、その上方から見て任意の形状をなすとともに、その側面は傾斜が急峻となっている。これにより、開口部の大きさが精度良く調整され、優れた電気的接続が確実に達成されるものとなる。
また、前記封止樹脂層7の上面もまた平坦である。これにより、その上に積層される樹脂のパターン精度を向上させることができ、容易に多層化構造とすることができる。
The sealing
The
The upper surface of the sealing
次に、本発明における導電部の製造方法の一例について説明する。 図2及び図3は、緩衝層としての絶縁樹脂層4が一層である場合の半導体装置の製造方法の一例を工程順に示す模式的断面図である。
図2に示すように、まず、半導体基板2を用意する[図2(a)参照]。この半導体基板2としては、例えば、表面に電極3やパッシベーション膜(図示せず)が形成された半導体ウェハがある。
次いで、半導体基板2の上面を覆うように全体的に、絶縁樹脂4aを塗布する[図2(b)参照]。絶縁樹脂4aは、例えばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなり、塗布する厚さは、例えば2〜200μm程度である。また、絶縁樹脂4aに使われる材料は感光性をもち、露光することにより硬化する。
Next, an example of the manufacturing method of the electroconductive part in this invention is demonstrated. 2 and 3 are schematic cross-sectional views showing an example of a method for manufacturing a semiconductor device in the order of steps when the insulating
As shown in FIG. 2, first, a
Next, an insulating
次に、絶縁樹脂4aの塗布後、形成すべき回路パターンの鏡像に対応する凹凸を有する、たとえば石英材質よりなるモールド型10の凹凸面10aを前記絶縁樹脂4aの塗布面に押し付ける[図2(c)参照]。
続いて、前記モールド型10を押し付けたまま前記絶縁樹脂4aに露光光を当てることにより露光して絶縁樹脂4aを硬化させ、前記絶縁樹脂4aからなる凸部領域と、前記電極3を露出させるための凹部領域とを形成する[図2(d)参照]。
Next, after applying the insulating
Subsequently, the insulating
その後、前記モールド型10を外して、前記凹部領域による開口部5と、前記凸部領域による絶縁樹脂層4を形成する[図2(e)参照]。この開口部5の側面の傾斜は急峻であり、その形状及び大きさはモールド型10によって精度良く調整されたものとなっている。これにより、電極との優れた電気的接続が確実に達成されるものとなる。しかも、このようにモールド型10による押し付けと露光が同時期に行われるため、開口部5が型崩れすることなく所定の形状の凸部領域を形成することができる。
Thereafter, the
また、絶縁樹脂層4が形成された半導体基板2の上に、めっき層の種となるシード層(図示せず)を形成する。このシード層は、例えばスパッタ法により形成できる。また、シード層は、蒸着法によっても形成できる。このシード層は、下地の絶縁樹脂層4との密着性を確保する。このシード層は、Cr層及びCu層からなる積層体、またはTi層及びCu層からなる積層体であり、その厚みは、例えば0.05〜0.5μm程度である。
Further, a seed layer (not shown) serving as a seed for the plating layer is formed on the
さらに、シード層上にレジスト膜を(図示せず)形成する。このレジスト膜は、導電部形成領域を除いて形成される。レジスト膜の厚さは、次工程のめっき工程で形成する配線層である導電部6よりも厚くする。めっき処理は、電解めっきまたは無電解めっきの両方式を利用できる。
Further, a resist film (not shown) is formed on the seed layer. This resist film is formed except for the conductive portion formation region. The thickness of the resist film is made thicker than the
その後、図3に示すように、めっき処理によって前記絶縁樹脂層4の一部を覆うように前記開口部5を介して前記電極3と電気的に接続される導電部6を導電部形成領域内に形成し、半導体基板2上に導電部6からなる回路パターンを形成する[図3(a)参照]。導電部6の形成後、レジストを除去する。また、めっきの無いエリアにはシード層が残っているので、そのエリアの不要なシード層もエッチング等により除去し、導電部6以外の部分に絶縁樹脂層4を露出させる。この導電部6は、CuまたはAuによって構成され、その厚みは、例えば2〜200μm程度である。
Thereafter, as shown in FIG. 3, the
次に、前記絶縁樹脂層4および前記導電部6を覆うように封止樹脂7aを塗布する[図3(b)参照]。封止樹脂7aは、例えばポリイミド系、エポキシ系又はシリコーン系の液状樹脂からなり、塗布する厚さは、例えば2〜200μm程度である。また、封止樹脂7aに使われる材料もまた感光性をもち、露光することにより硬化する。
次いで、封止樹脂7aの塗布後、凹凸を有する前記モールド型10の凹凸面10aを前記封止樹脂7aの塗布面に押し付ける[図3(c)参照]。
Next, a sealing
Next, after application of the sealing
続いて、前記モールド型10を押し付けたまま前記封止樹脂7aに露光光を当てることにより露光して硬化させ、前記封止樹脂7aからなる凸部領域と、前記導電部6の一部を露出させるための凹部領域とを形成する[図3(d)参照]。
その後、前記モールド型10を外して、前記凹部領域による開口部8と、前記凸部領域による封止樹脂層7を形成する[図3(e)参照]。この開口部8の側面もまた傾斜が急峻であり、その形状及び大きさはモールド型10によって精度良く調整されたものとなっている。このようにモールド型10による押し付けと露光が同時期に行われるため、開口部8が型崩れすることなく所定の形状の凸部領域を形成することができる。
Subsequently, the sealing
Thereafter, the
そして、前記開口部8に回路基板に実装するための半田バンプ9を設けることにより、図1に示すような半導体装置1とすることができる。 なお、封止樹脂層7の形成後、半田バンプ9を設け、これを所定の寸法にダイシングすることにより、パッケージ化された半導体チップを得ることができる。
Then, by providing the
以上のように構成された半導体装置1は、絶縁樹脂4aや封止樹脂7にモールド型10を物理的に接触させて所定の圧力を加えることで開口部5や開口部8を形成したものであるので、緩衝層としての機能を維持するため厚さを厚くした絶縁樹脂層4に配された開口部5や封止樹脂7に配された開口部8の側面の傾斜は急峻であり、その形状及び大きさが精度良く調整されたものとなっている。したがって、良好なパターン精度と優れた電気的接続とを備えた半導体装置とすることができる。また、絶縁樹脂層4の上面や封止樹脂7の上面はモールド型10の押し付けによって平坦化されたものとなっているので、一層良好なパターン精度を備えた半導体装置とすることができる。
また、本発明による半導体装置の製造方法は、熱処理に伴う煩わしい工程が不要であるので、容易に上記半導体装置を製造することができる。
The semiconductor device 1 configured as described above is such that the
In addition, the semiconductor device manufacturing method according to the present invention does not require a troublesome process associated with heat treatment, and thus the semiconductor device can be easily manufactured.
また、本発明の半導体装置は、図4及び図5に示すように、多層化構造とすることができる。
以下、本発明の他の実施形態について説明する。なお、後述する実施形態においては、上記実施形態と同様の構成部分については同じ符合を用い、その説明は省略することとし、特に説明しない限り同じであるものとする。
In addition, the semiconductor device of the present invention can have a multilayer structure as shown in FIGS.
Hereinafter, other embodiments of the present invention will be described. In the embodiments described later, the same reference numerals are used for the same components as those in the above-described embodiments, and the description thereof will be omitted.
図4は、本半導体装置の第二の実施形態の一例を示す断面図である。
図4に示すように、本実施形態における半導体装置11は、半導体基板2と、前記半導体基板2の上面に設けられた緩衝層としての第一絶縁樹脂層4Aと、前記第一絶縁樹脂層4Aの上面に設けられた第一導電部6Aと、前記第一導電部6Aの上面に設けられた緩衝層としての第二絶縁樹脂層4Bと、前記第二絶縁樹脂層4Bの上面に設けられた第二導電部6Bと、前記第二導電部6Bの上面に設けられた封止樹脂層7と、を少なくとも備えている。本実施形態の場合、図で示す下側(半導体基板2側)の樹脂層である前記第一絶縁樹脂層4Aが第1の樹脂層となり、同中間の樹脂層である前記第二絶縁樹脂層4B、及び同上側の樹脂層である前記封止樹脂層7が第2の樹脂層となる。
FIG. 4 is a cross-sectional view showing an example of the second embodiment of the semiconductor device.
As shown in FIG. 4, the
第一絶縁樹脂層4Aは、前記半導体基板2の一面を覆うように設けられ、前記電極3と整合する位置に開口部5Aを有する。
第一導電部6Aは、前記第一絶縁樹脂層4Aの一部を覆うように設けられ、前記開口部5Aを介して前記電極3と電気的に接続された配線層である。
また、第二絶縁樹脂層4Bは、前記第一絶縁樹脂層4Aおよび前記第一導電部6Aを覆い、該第一導電部6Aと整合する位置に開口部5Bを有する。
第二導電部6Bは、前記第二絶縁樹脂層4Bの一部を覆うように設けられ、前記開口部5Bを介して前記第一導電部6Aと電気的に接続された配線層である。
封止樹脂層7は、前記第二絶縁樹脂層4Bおよび前記第二導電部6Bを覆い、該第二導電部6Bと整合する位置に開口部8を有する。
The first insulating
The first
The second insulating
The second
The sealing
以上のように構成された半導体装置11は、第一絶縁樹脂層4A及び第二絶縁樹脂層4Bの各上面や、封止樹脂層7の上面が平坦化処理されたものとなるので、良好なパターン精度を有し、さらに、これら第一絶縁樹脂層4A及び第二絶縁樹脂層4Bの上面に第一導電部6A及び第二導電部Bがそれぞれ設けられるので、優れた電気的接続を備えた多層化構造の半導体装置とすることが出来る。
The
また、本発明においては、導電部と樹脂層とが交互に多数積層され、導電部の多層化を達成したものとすることもできる。
図5は、本半導体装置の第三の実施形態の一例を示す断面図である。
図5に示すように、本実施形態における半導体装置21は、半導体基板2と、前記半導体基板2の上面に設けられた緩衝層としての第一絶縁樹脂層4Aと、前記第一絶縁樹脂層4Aの上面に設けられた第一導電部6Aと、前記第一導電部6Aの上面に設けられた緩衝層としての第二絶縁樹脂層4Bと、前記第二絶縁樹脂層4Bの上面に設けられた第二導電部6Bと、前記第二導電部6Bの上面に設けられた緩衝層としての第三絶縁樹脂層4Cと、前記第三絶縁樹脂層4Cの上面に設けられた第三導電部6Cと、前記第三導電部6Cの上面に設けられた緩衝層としての第四絶縁樹脂層4Dと、前記第四絶縁樹脂層4Dの上面に設けられた第四導電部6Dと、前記第四導電部6Dの上面に設けられた封止樹脂層7と、を少なくとも備えている。すなわち、本実施形態の場合、導電部と樹脂層との積層回数が4であり、図で示す最下層(半導体基板2側)の樹脂層である前記第一絶縁樹脂層4Aが第1の樹脂層となり、図で示すその上に有する前記第二絶縁樹脂層4B、前記第三絶縁樹脂層4C、前記第四絶縁樹脂層4D、及び前記封止樹脂層7の4層が第2の樹脂層となる。
In the present invention, a large number of conductive portions and resin layers may be alternately stacked to achieve multi-layered conductive portions.
FIG. 5 is a sectional view showing an example of the third embodiment of the semiconductor device.
As shown in FIG. 5, the
第一絶縁樹脂層4Aは、前記半導体基板2の一面を覆うように設けられ、前記電極3と整合する位置に開口部5Aを有する。
第一導電部6Aは、前記第一絶縁樹脂層4Aの一部を覆うように設けられ、前記開口部5Aを介して前記電極3と電気的に接続された配線層である。
また、第二絶縁樹脂層4Bは、前記第一絶縁樹脂層4Aおよび前記第一導電部6Aを覆い、該第一導電部6Aと整合する位置に開口部5Bを有する。
第二導電部6Bは、前記第二絶縁樹脂層4Bの一部を覆うように設けられ、前記開口部5Bを介して前記第一導電部6Aと電気的に接続された配線層である。
The first insulating
The first
The second insulating
The second
また、第三絶縁樹脂層4Cは、前記第二絶縁樹脂層4Bおよび前記第二導電部6Bを覆い、該第二導電部6Bと整合する位置に開口部5Cを有する。
第三導電部6Cは、前記第三絶縁樹脂層4Cの一部を覆うように設けられ、前記開口部5Cを介して前記第二導電部6Bと電気的に接続された配線層である。
また、第四絶縁樹脂層4Dは、前記第三絶縁樹脂層4Cおよび前記第三導電部6Cを覆い、該第三導電部6Cと整合する位置に開口部5Dを有する。
第四導電部6Dは、前記第四絶縁樹脂層4Dの一部を覆うように設けられ、前記開口部5Dを介して前記第三導電部6Cと電気的に接続された配線層である。
封止樹脂層7は、前記第四絶縁樹脂層4Dおよび前記第四導電部6Dを覆い、該第四導電部6Dと整合する位置に開口部8を有する。
The third
The third
The fourth insulating
The fourth
The sealing
以上のように構成された半導体装置21は、第1の樹脂層である第一絶縁樹脂層4Aの上面も、第2の樹脂層である第二絶縁樹脂層4B、第三絶縁樹脂層4C、第四絶縁樹脂層4D、及び封止樹脂層7の上面も平坦化処理されたものであるので、何れも良好なパターン精度を有する樹脂層を容易に形成し、導電部と樹脂層とが交互に多数積層され、導電部の多層化を達成する半導体装置とすることが出来る。
なお、図5には、厚さ方向において、開口部8がほぼ同一の位置において重なる例を示したが、本発明はこれに限定されるものではない。例えば、開口部8が厚さ方向において、部分的に重なったり、あるいは全く重ならない構成としてもよい。
In the
FIG. 5 shows an example in which the
さらに、本半導体装置の第二の実施形態の一例を示す本発明の半導体装置は、図6に示すように、確実にかつ安定した多層化構造とすることができる。図6は、本半導体装置の第四の実施形態の一例を示す断面図である。
図6に示すように、本実施形態における半導体装置31は、半導体基板2と、前記半導体基板2の上面に設けられた緩衝層としての第一絶縁樹脂層4Aと、前記第一絶縁樹脂層4Aの上面に設けられた第一導電部6Aと、前記第一導電部6Aの上面に設けられた緩衝層としての第二絶縁樹脂層4Bと、を少なくとも備え、本実施形態の場合、前記第二絶縁樹脂層4Bの上面に凸部14を有する。そして、その後前記第二絶縁樹脂層4Bの上面に第二導電部6Bが設けられ、前記第二導電部6Bの上面に封止樹脂層7が設けられる。
Furthermore, the semiconductor device of the present invention showing an example of the second embodiment of the present semiconductor device can have a reliable and stable multilayer structure as shown in FIG. FIG. 6 is a cross-sectional view showing an example of the fourth embodiment of the semiconductor device.
As shown in FIG. 6, the
第二絶縁樹脂層4Bは、前記第一絶縁樹脂層4Aおよび前記第一導電部6Aを覆い、該第一導電部6Aと整合する位置に開口部5Bを有すると共に、その上面にあって前記第二導電部6Bが設けられない領域に前記凸部14も備えている。
この凸部14は、図1に示す第一の実施形態に係る半導体装置において開口部を形成するのと同様に、前記開口部5Bを形成するモールド型の押し付けによって前記第二絶縁樹脂層4Bと同時に形成される。これにより、第二絶縁樹脂層4B及び開口部5Bの形成と同時に、凸部14の形成が行われるため、工程が簡素化されたものとなる。
The second insulating
In the same manner as forming the opening in the semiconductor device according to the first embodiment shown in FIG. 1, the
以上のように構成された半導体装置31は、第二導電部6Bが、前記第二絶縁樹脂層4Bの上面にあって前記凸部14が設けられていない領域に設けられ、また、封止樹脂7が、前記第二絶縁樹脂層4Bをその上面に設けられた凸部14と共に覆うように設けられるので、前記凸部14よって多層化した際の上層との密着性を向上させることができるものとなる。したがって、積層される樹脂同士の密着性が良好なものとなり、確実に安定して多層化構造とすることができる。
In the
本発明は、パターン精度が良好で電気的な接続信頼性が高く、短時間で容易に形成することができるので、多層化及び小型化されたウェハレベルCSPタイプの各種半導体装置に適用できる。 The present invention has good pattern accuracy, high electrical connection reliability, and can be easily formed in a short time. Therefore, the present invention can be applied to various types of semiconductor devices of wafer level CSP type that are multi-layered and miniaturized.
1 半導体装置、2 半導体基板、3 電極、4 絶縁樹脂層(緩衝層)、5 第1の開口部、6 導電部(配線層)、7 封止樹脂層、8 第2の開口部、9 半田バンプ、10 モールド(型)、14 凸部。 DESCRIPTION OF SYMBOLS 1 Semiconductor device, 2 Semiconductor substrate, 3 Electrode, 4 Insulating resin layer (buffer layer), 5 1st opening part, 6 Conductive part (wiring layer), 7 Sealing resin layer, 8 2nd opening part, 9 Solder Bump, 10 mold, 14 convex.
Claims (4)
一面に電極が設けられた半導体基板の前記一面を覆うように第1の樹脂を塗布する工程Aと、
前記第1の樹脂の塗布後、凹凸を有するモールド型の凹凸面を前記第1の樹脂塗布面に押し付け、前記第1の樹脂からなる凸部領域と、前記電極を露出させるための凹部領域とを形成する工程Bと、
前記モールド型を押し付けたまま前記第1の樹脂を硬化させ、前記凹部領域による第1の開口部と、前記凸部領域による第1の樹脂層を形成する工程Cと、
を少なくとも具備したことを特徴とする半導体装置の製造方法。 A semiconductor substrate provided with an electrode on one surface, a first resin layer provided so as to cover one surface of the semiconductor substrate and having a first opening at a position aligned with the electrode, and the first resin layer A conductive portion that is provided so as to cover a part of the first conductive layer and is electrically connected to the electrode through the first opening, covers the first resin layer and the conductive portion, and is aligned with the conductive portion. A method for manufacturing a semiconductor device comprising at least a second resin layer having a second opening at a position to be
Applying a first resin so as to cover the one surface of the semiconductor substrate provided with electrodes on one surface; and
After application of the first resin, an uneven surface of a mold having unevenness is pressed against the first resin application surface, and a convex region made of the first resin, and a concave region for exposing the electrode, Forming step B;
Step C of curing the first resin while pressing the mold, and forming a first opening by the concave region and a first resin layer by the convex region;
A method for manufacturing a semiconductor device, comprising:
前記第1の樹脂層の一部を覆うように、前記第1の開口部を介して前記電極と電気的に接続される導電部を形成する工程Dと、
前記第1の樹脂層および前記導電部を覆うように第2の樹脂を塗布する工程Eと、
前記第2の樹脂の塗布後、凹凸を有するモールド型の凹凸面を前記第2の樹脂塗布面に押し付け、前記第2の樹脂からなる凸部領域と、前記導電部の一部を露出させるための凹部領域とを形成する工程Fと、
前記モールド型を押し付けたまま前記第2の樹脂を硬化させ、前記凹部領域による第2の開口部と、前記凸部領域による第2の樹脂層を形成する工程Gと、
を少なくとも具備したことを特徴とする請求項1に記載の半導体装置の製造方法。 Following the step C,
Forming a conductive portion electrically connected to the electrode through the first opening so as to cover a part of the first resin layer; and
Applying a second resin so as to cover the first resin layer and the conductive portion; and
After the application of the second resin, the uneven surface of the mold having unevenness is pressed against the second resin application surface to expose the convex region made of the second resin and a part of the conductive portion. Forming a recessed region of
A step G of curing the second resin while pressing the mold, and forming a second opening by the concave region and a second resin layer by the convex region;
The method for manufacturing a semiconductor device according to claim 1, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204820A JP2010278477A (en) | 2010-09-13 | 2010-09-13 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010204820A JP2010278477A (en) | 2010-09-13 | 2010-09-13 | Method of manufacturing semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005314194A Division JP2007123578A (en) | 2005-10-28 | 2005-10-28 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278477A true JP2010278477A (en) | 2010-12-09 |
Family
ID=43425084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010204820A Pending JP2010278477A (en) | 2010-09-13 | 2010-09-13 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010278477A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003509228A (en) * | 1999-09-14 | 2003-03-11 | マサチューセッツ・インスティテュート・オブ・テクノロジー | Fabrication of devices with fine features by liquid embossing |
US6716754B2 (en) * | 2002-03-12 | 2004-04-06 | Micron Technology, Inc. | Methods of forming patterns and molds for semiconductor constructions |
US6897089B1 (en) * | 2002-05-17 | 2005-05-24 | Micron Technology, Inc. | Method and system for fabricating semiconductor components using wafer level contact printing |
-
2010
- 2010-09-13 JP JP2010204820A patent/JP2010278477A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003509228A (en) * | 1999-09-14 | 2003-03-11 | マサチューセッツ・インスティテュート・オブ・テクノロジー | Fabrication of devices with fine features by liquid embossing |
US6716754B2 (en) * | 2002-03-12 | 2004-04-06 | Micron Technology, Inc. | Methods of forming patterns and molds for semiconductor constructions |
US6897089B1 (en) * | 2002-05-17 | 2005-05-24 | Micron Technology, Inc. | Method and system for fabricating semiconductor components using wafer level contact printing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415542B (en) | A printed wiring board, and a printed wiring board | |
US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
TWI374535B (en) | Electronic parts packaging structure and method of manufacturing the same | |
TWI381785B (en) | Wiring board and method for fabricating the same, and semiconductor package and method for fabricating the same | |
JP4950693B2 (en) | Electronic component built-in wiring board and its mounting parts | |
JP2004247706A (en) | Electronic component packaging structure and manufacturing method therefor | |
JP2005327984A (en) | Electronic component and method of manufacturing electronic-component mounting structure | |
US9935053B2 (en) | Electronic component integrated substrate | |
JP2008112995A (en) | Circuit board, and manufacturing method thereof | |
JP6418757B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE | |
JP2010192781A (en) | Semiconductor device and method of manufacturing same | |
US8143099B2 (en) | Method of manufacturing semiconductor package by etching a metal layer to form a rearrangement wiring layer | |
JP5734624B2 (en) | Manufacturing method of semiconductor package | |
TW201208510A (en) | Circuit board with anchored underfill | |
JP2007123578A (en) | Semiconductor device and its manufacturing method | |
JP2007317857A (en) | Semiconductor device and its manufacturing method | |
TWI420610B (en) | Semiconductor device and manufacturing method therefor | |
JP5075424B2 (en) | Manufacturing method of wiring board with built-in electronic components | |
TWI392071B (en) | Package substrate and fabrication method thereof | |
JP2002231765A (en) | Semiconductor device | |
JP2009246404A (en) | Manufacturing method for semiconductor device | |
JP2010278477A (en) | Method of manufacturing semiconductor device | |
US20110221066A1 (en) | Method for manufacturing a semiconductor device and a semiconductor device | |
JP6515243B2 (en) | Semiconductor device manufacturing method | |
KR101043471B1 (en) | Method manufacturing semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |