JP5439683B2 - ３ｄ電子モジュール - Google Patents

３ｄ電子モジュール Download PDF

Info

Publication number
JP5439683B2
JP5439683B2 JP2008542768A JP2008542768A JP5439683B2 JP 5439683 B2 JP5439683 B2 JP 5439683B2 JP 2008542768 A JP2008542768 A JP 2008542768A JP 2008542768 A JP2008542768 A JP 2008542768A JP 5439683 B2 JP5439683 B2 JP 5439683B2
Authority
JP
Japan
Prior art keywords
substrate
module according
electronic module
conductive
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008542768A
Other languages
English (en)
Other versions
JP2009517877A (ja
Inventor
クリスチャン、バル
リニエ、オリヴィエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Publication of JP2009517877A publication Critical patent/JP2009517877A/ja
Application granted granted Critical
Publication of JP5439683B2 publication Critical patent/JP5439683B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明の分野は、３次元（３Ｄ）電子モジュールの分野である。
３Ｄ電子モジュールには、電子基板（ｅｌｅｃｔｒｏｎｉｃ ｓｌｉｃｅ）の積み重ねが含まれる。基板５（この例は図１に示す）には、一般に、１つまたは複数の能動部品１ｃ、１ｂもしくは受動部品１ａが含まれるが、これらの部品は、基板における表面５１のうちの１つの上を走る電気接続要素２ｃ、２ｂまたは２ａを有し、電気絶縁樹脂６で覆われる。同じ表面５１に位置する１つまたは複数の線路７が、これらの部品を互いに接続するか、またはこれらの部品を、これらの部品間における基板の電気接続要素に、もしくは相互接続回路への基板の接続要素に接続する。
積み重ねの側面、すなわち積み重ねのエッジ５２に位置する導体によって基板を互いに電気的に接続することは周知である。
これは、特に、２つの部品がそれぞれ２つの基板の中央に位置する場合に、これらの部品を接続するための大きな電気接続長さに帰着する。接続部が長ければ長いほど、接続時間が増加し、これは、３Ｄモジュールの性能を全体的に低減する。
さらに、側面に位置する導体の数は、特に、必要なピッチを考慮すると、これらの側面の面積によって制限される。したがって、導体の数に対するこの制限によって、ルーティング可能な信号の数が制限される。
接続パッドを設けられ、かつ第１の基板の下面に位置する第１のチップを、第１の基板の下に位置する第２の基板の上面における、同様に接続パッドを設けられ、かつ第１のチップに対向して位置する第２のチップと接続する別の解決法が存在する。第１のチップのパッドには、先の尖った突起部が含まれる。両方のチップに対して、約０．２μｍの厚さのアルミニウムパッドが、数十オングストロームの非常に硬い天然アルミニウム酸化層で従来的に覆われる。第１のチップの突起部の厚さは、約３０μｍである。２つのチップを接続するために、２つのチップは、それらのうちの１つの突起部がもう一方のパッドに埋め込まれるように、重ね合わされて次に加圧される。この解決法によって、接続の長さを低減することが可能になり、かつルーティング可能信号の数に対する制限を回避することが可能になるが、しかしモジュールの基板数は、本質的に２つに制限される。この解決法には、別の不都合がある。電気接続を生成するために、圧力は、突起部が非常に硬い酸化層を横断するように十分でなければならない。ある場合において、パッドのわずかな厚さを考えてみると、圧力は、チップにひび割れを生じる。
チップの積み重ねの特定の場合であって、チップがさらに専用チップである場合に関する別の解決法が存在する。各チップには、一方の表面におけるオスコネクタすなわちこの例では硬い先端を備えた突起部と、もう一方の表面における、メスコネクタを構成する横断電極と、が含まれる。突起部および電極は、チップを構成するシリコンから形成される。モジュールを作製するためにチップが重ね合わされる場合には、電気接続を実現するような方法で、一方のチップの突起部が、もう一方のチップの電極に埋め込まれる。この接続は、極端な位置決め精度のための代価によってのみ実現される。さらに、得られたモジュールは、専用である各チップの高コストゆえに製造が高価であり、市販のチップまたは受動部品を用いて製造することができない。
本発明の目的は、上述の不都合を有しない３Ｄモジュールを製造することである。
より正確には、本発明の主題は、少なくとも第１の基板および第２の基板の積み重ねを含む３Ｄ電子モジュールであって、第１の基板が、導電性突起部の少なくとも１つのセットを１つの表面に有し、第２の基板が、基板の厚さを横断する、絶縁材料の少なくとも１つの領域を含む３Ｄ電子モジュールである。この３Ｄ電子モジュールは、第２の基板が、絶縁材料の領域において前記基板を横断しかつ第１の基板の突起部のセットを収容できる少なくとも１つの導電性要素を含むことを主として特徴とする。
このようにして、基板の数を制限されないモジュールであって、たとえ基板の中央であっても２つの基板間に短い電気接続部を有し、かつルーティング可能信号の数が制限されないので高電気接続密度を有するモジュールが得られる。
このモジュールは、市販のチップで作製できるので安価である。
好ましくは、第１の基板には、少なくとも１つの電子部品であって、前記表面に部品の電気接続要素を備えた少なくとも１つの電子部品が含まれ、この接続要素は、突起部のセットに接続される。
本発明の１つの特徴によれば、この要素は、直接および線路を介してセットに接続される。
第１の基板には、場合により、基板の厚さを横断する、電気絶縁材料の少なくとも１つの領域と、第１の基板における突起部のセットに接続された、領域において前記基板を横断する少なくとも１つの導電性要素と、が含まれる。突起部を有する表面に対向するもう一方の表面において、この第１の基板には、場合により、前記基板を横断する要素に接続された少なくとも１つの線路が含まれる。
本発明の別の特徴によれば、第２の基板は、第１の基板の突起部のセットを収容できる、収容表面と呼ばれる表面を有し、この基板は、横断要素に接続された少なくとも１つの線路を、収容表面に対向する表面に有する。
有利なことに、第２の基板には、少なくとも１つの電子部品であって、前記対向表面に、場合により第２の基板の線路に接続される部品の電気接続要素を備えた少なくとも１つの電子部品が含まれる。
本発明の一実施形態によれば、第２の基板には、対向表面に位置しかつ前記基板の少なくとも１つの線路に接続された導電性突起部の少なくとも１つのセットが含まれる。
好ましくは、この実施形態には、第２の基板に対しては第１の基板であり、かつ／または第１の基板に対しては第２の基板である少なくとも１つの中間基板がさらに含まれる。
この中間基板には、少なくとも１つの部品および／または少なくとも１つの線路が含まれる。
本発明の特徴によれば、横断要素には、金属もしくは金属合金、または導電性接着剤もしくは導電性ポリマーが含まれる。
金属または金属合金は、酸化しないのが好ましい。それらは、たとえば金またはパラジウムである。
本発明の別の特徴によれば、突起部には、ニッケルが含まれる。突起部の表面は、たとえば金またはパラジウムで作製される。それらは、高さが５〜２００μｍであり、断面が１０〜２５００μｍ2である。
有利なことに、横断要素は、直径が１００μｍにほぼ等しいおおむね円形の断面を有する。
突起部のセットには、たとえば１〜５００の突起部が含まれる。
本発明による３Ｄモジュールには、典型的には２〜１００の基板が含まれる。
基板は、厚さが２５μｍ〜３ｍｍであるのが好ましい。
基板の横断要素および突起部は、それぞれ、特定の硬度を有する材料によって構成される。横断要素の材料の硬度は、突起部の材料の硬度より小さく、別の基板の突起部が横断要素に貫入するために印加される圧力を最小限にすることができる。
３Ｄモジュールを作製するために、基板は、重ね合わされて互いに加圧される。横断要素の材料の低硬度ゆえに、突起部は、それらに面する横断要素に容易に貫入し、したがって、高い圧力を印加することは必要ではない。したがって、部品は、この段階中に、ひび割れする危険にも機械的に脆弱になる危険にもさらされない。
本発明の他の特徴および利点は、添付の図面に関連して非限定的な例として提供される次の詳細な説明を読むことによって、明らかになるであろう。
図のそれぞれにおいて、同じ要素は、同じ参照符号によって示される。
第１に、２つの基板すなわち第１の基板および第２の基板の積み重ねを含むモジュールを考える。
本発明によれば、第１の基板１０（この例は図２で説明する）は、表面１０１に導電性突起部４１の１つ（または複数の）セット４を含む。
この基板には、さらに、少なくとも１つの電子部品１が含まれるのが好ましい。それは、キャパシタ、電気抵抗器、コネクタなどの能動部品または受動部品１ａである。能動部品は、たとえばプラスチックで作製された保護ハウジングに含まれる、たとえばベアチップ１ｃまたはチップ１ｂである。部品は、表面波フィルタまたはアクチュエータなどのセンサとすることができる。電子部品１は、下記のテキストにおいて一般的な方法で考える。各部品１は、１つまたは複数の電気接続要素を備える。電気接続要素２は、たとえば、導電性材料から構成されたパッド２ｃ、ワイヤ２ｂまたはボールである。この要素は、図１において参照符号２ａで示すように部品の側部に配置された場合であっても、基板１０の表面１０１上を走る。
プリアンブルで既に言及したように、基板１０はまた、この表面１０１に１つまたは複数の線路７を含む。
突起部のセット４は、電子部品１の電気接続要素２に直接にかまたは線路７を介して接続される。
図２に示すように、部品１は、通常、たとえばエポキシ樹脂のような誘電性ポリマーなどの電気絶縁材料６で覆われる。したがって、第１の基板には、基板の厚さを通して一方の表面からもう一方の表面まで基板を横断する、この材料６だけを含む領域６１が存在する。本発明の変形によれば、第１の基板１０には、領域６１の一側から他側にこの基板を横断する少なくとも１つの導電性要素３が含まれる。この要素３は、表面１０１に配置された突起部のセット４に接続される。突起部は、要素３に直接配置されるか、または線路を介して要素３に接続される。この線路は、場合によりそれ自体、同じ基板の別の部品の接続要素に接続される。この第１の基板には、場合により、表面１０１に対向する表面に配置された１つまたは複数の線路が含まれる。
絶縁材料の領域６１は、横断要素３の周りで局所的に適応させることができる誘電率を有する。これは、材料が、場合によりそれ自体、いくつかの絶縁材料から構成されると言うのに等しい。
第２の基板３０（この例は図３ａで説明する）には、基板の厚さを通して一側から他側に基板を横断する少なくとも１つの電気絶縁領域６１と、この領域６１においてこの基板を横断する少なくとも１つの導電性要素３と、が含まれる。この横断要素３は、第１の基板１０の突起部のセット４を収容するように意図されている。これらの突起部を収容するように意図された基板の表面３０２は、収容表面と呼ばれる。一実施形態によれば、この表面３０２には、場合により少なくとも１つの線路が含まれる。
本発明の変形（この例は図３ｂに示す）によれば、第２の基板３０は、突起部４１の少なくとも１つのセット４を、収容表面に対向する表面３０１に含む。突起部４１は、図３ｂの参照符号３ａによって示すように直接にか、または線路７を介して、横断要素３に接続される。この第２の基板３０には、場合により、１つ（または複数の）電子部品１が含まれるが、この電子部品１は、線路７を介して、別の電子部品１におよび／または横断要素３におよび／または突起部のセット４に接続される接続要素２が設けられる。
この第２の基板は、その突起部４１および／またはその線路７を介して、３Ｄモジュールの相互接続要素に接続されるように意図することができる。
図４に関連して説明する別の実施形態によれば、３Ｄモジュールの積み重ね１００には、これらの第１および第２の基板１０および３０に加えて、少なくとも１つの中間基板２０が含まれるが、この中間基板２０は、それ自体、電気絶縁材料の領域６１を横断する少なくとも１つの導電性要素３を備えられている。第２の基板３０の説明と類似の方法で、この基板２０には、収容表面と、この収容表面に対向する表面２１と、が含まれる。要素３は、それ自体、この基板の表面２１の線路７に接続される。この基板には、場合により、部品１および／または突起部４１が含まれる。この中間基板は、第２の基板に対しては第１の基板であり、かつ／または第１の基板に対しては第２の基板である。
本発明による３Ｄモジュールには、典型的には２〜１００の基板が含まれる。基板は、厚さが２５μｍ〜３ｍｍである。もちろん、３Ｄモジュールは、それ自体、別の３Ｄモジュールにかまたは他の相互接続媒体に接続されるように意図されている。
横断要素３は、材料、すなわち、ある基板の突起部４１が横断要素に容易に貫入するために印加される圧力を最小限にできるようにする硬度の材料から構成される。横断要素の材料の硬度は、突起部４１の材料の硬度より小さい。この横断要素３は、固体であるが、たとえば、円形、矩形、または他の断面の柱形状を有する。断面は、表面１０１か３０１かまたは２１の平面にある。その面積は、１０〜２５００μｍ2である。
この要素３には、たとえば、金属もしくは金属合金、または導電性接着剤もしくは導電性ポリマーが含まれる。金属または金属合金は、酸化しないのが好ましい。この金属は、金またはパラジウムとすることができるが、これらの金属には、低硬度であるという利点がある。この硬度は、適応させることができる。
突起部４１は、たとえば、高さが２〜２００μｍである。突起部は、たとえば、円形、矩形、もしくは他の断面の柱形状か、円錐形状か、またはピラミッド形状を有する。フェース１０１か３０１かまたは２１の平面において考えられる断面の最大長さは、約５〜５０μｍである。突起部は、たとえばニッケルで構成される。それらは、たとえば金またはパラジウムで覆われるのが好ましく、かくして硬い先端を形成する。突起部４１のセット４には、１〜５００の突起部が含まれる。
ここで、要素３の接触面と共に突起部のセット４の接触面を考える。できれば、突起部の数は、これらの突起部の全てが共に、それらのベースにおいて、要素３の面積より小さい面積を示すように選択されるのが好ましい。先行技術におけるような精度で一方のチップをもう一方のチップ上に配置する必要がある場合より、一方の基板をもう一方の基板上に位置決めする際のより優れた許容範囲が、この方法で得られる。
３Ｄモジュールを作製するために、基板は、互いに加圧される。この段階中に、硬い先端を備えた突起部４１は、それらに面しかつそれらの硬度より低い硬度を有する横断要素３に貫入し、かくして、２つの基板間に電気接触をもたらす。したがって、もはや、天然の硬いアルミニウム層を横断する必要はない。したがって、圧力を低減することができ、部品１は、この段階中に、ひび割れの危険にさらされない。さらに、突起部４１が、部品１に対してオフセットされる場合に、部品１は、ひび割れする危険がさらにより少ない。
横断要素の材料、この例では金またはパラジウムが、突起部を覆う材料と同じである場合には、望ましくない経年変化および脆弱であるという不都合を有する金属間生成物がない。したがって、接続の信頼性が向上される。
本発明による３Ｄモジュールには、電磁遮蔽部を備えることができる。
さらに、この３Ｄモジュールは、当業者には周知の従来の大量生産技術を用いて製造することができる。
既に説明したが、先行技術による３Ｄモジュールの基板の図である。 本発明による３Ｄモジュールの第１の基板の例における図である。 本発明による３Ｄモジュールの第２の基板の２つの例における図である。 ３つの基板を含む、本発明による３Ｄ電子モジュールの例における図である。

Claims (26)

  1. 少なくとも第１の基板（１０）および第２の基板（３０）の積み重ね（１００）を含み、該基板が、その１つの表面（１０１）に電気接続要素（２）を備えたいくつかの電子部品（１）を含む、３Ｄ電子モジュールであって、
    前記第１の基板（１０）が、前記表面（１０１）に導電性突起部（４１）の少なくとも１つのセット（４）と、少なくとも１つの線路（７）とを有することと、
    少なくとも１つの接続要素（２）が、前記線路（７）を介して導電性突起部（４１）のセット（４）に接続されることと、
    前記第１の基板（１０）が、２つの電子部品の間に、該基板の厚さ方向に貫通する電気絶縁材料の少なくとも１つの領域（６１）を含むことと、
    前記第２の基板（３０）が、該基板の厚さ方向に貫通する電気絶縁材料の少なくとも１つの領域（６１）において該基板を貫通する少なくとも１つの導電性要素（３）とを含むことと、
    前記導電性要素（３）および前記突起部（４１）が、それぞれ特定の硬度を有する材料によって構成され、前記第１の基板（１０）の突起部（４１）のセット（４）が前記第２の基板（３０）の導電性要素（３）に埋め込まれるように、前記導電性要素（３）の前記材料の硬度が、前記突起部（４１）の前記材料の硬度より小さく、前記導電性要素（３）と前記突起部（４１）とが加圧のみで接続されていることと
    を特徴とする３Ｄ電子モジュール。
  2. 前記第１の基板（１０）が、該第１の基板（１０）の突起部（４１）のセット（４）に接続された領域（６１）において該基板を貫通する少なくとも１つの導電性要素（３）を含むことを特徴とする、請求項１に記載の３Ｄ電子モジュール。
  3. 前記第１の基板（１０）が、突起部を有する前記表面（１０１）に対向する別の表面を有することと、該基板（１０）が、該基板を横断する導電性要素（３）に接続された少なくとも１つの線路を、前記別の表面に含むこととを特徴とする、請求項１または２に記載の３Ｄ電子モジュール。
  4. 前記第２の基板（３０）が、前記第１の基板の突起部の前記セット（４）を収容することができる収容面となる表面を有し、
    前記第２の基板（３０）が、前記導電性要素（３）に接続された少なくとも１つの線路（７）を、前記収容面に対向する表面（３０１）に有することを特徴とする、請求項１〜３のいずれか一項に記載の３Ｄ電子モジュール。
  5. 前記第２の基板（３０）が、前記第１の基板の突起部の前記セット（４）を収容することができる収容面となる表面に対向する表面（３０１）を有し、
    前記第２の基板（３０）が、少なくとも１つの電子部品（１）であって、前記対向する表面（３０１）に前記部品の電気接続要素（２）を備えた少なくとも１つの電子部品（１）を含むことを特徴とする、請求項１〜４に記載の３Ｄ電子モジュール。
  6. 前記第２の基板（３０）の線路（７）が、該基板（３０）の前記部品の前記接続要素（２）に接続されることを特徴とする、請求項１〜５に記載の３Ｄ電子モジュール。
  7. 前記第２の基板（３０）が、前記第１の基板の突起部の前記セット（４）を収容することができる収容面となる表面に対向する表面（３０１）を有し、
    前記第２の基板（３０）が、前記対向する表面（３０１）に位置しかつ該基板の少なくとも１つの線路（７）に接続された導電性突起部の少なくとも１つのセット（４）を含むことを特徴とする、請求項１〜６のいずれか一項に記載の３Ｄ電子モジュール。
  8. 前記第１の基板（１０）および第２の基板（３０）の間に位置する少なくとも１つの中間基板（２０）であって、電気絶縁材料の少なくとも１つの領域（６１）と、前記領域を横断する、導電性材料の少なくとも１つの要素（３）と、導電性突起部の少なくとも１つのセット（４）を含む少なくとも１つの中間基板（２０）をさらに含み、この中間基板は、第２の基板に対しては第１の基板であり、または第１の基板に対しては第２の基板であることを特徴とする、請求項１〜７のいずれか一項に記載の３Ｄ電子モジュール。
  9. 前記中間基板（２０）が、少なくとも１つの部品（１）または少なくとも１つの前記線路（７）をさらに含むことを特徴とする、請求項８に記載の３Ｄ電子モジュール。
  10. 前記導電性要素（３）が、金属もしくは金属合金、または導電性接着剤もしくは導電性ポリマーを含むことを特徴とする、請求項１〜９のいずれか一項に記載の３Ｄ電子モジュール。
  11. 前記金属または前記金属合金が、酸化しないことを特徴とする、請求項１０に記載の３Ｄ電子モジュール。
  12. 前記金属が、金またはパラジウムであることを特徴とする、請求項１０〜１１のいずれか一項に記載の３Ｄ電子モジュール。
  13. 前記導電性要素（３）が、固体であることを特徴とする、請求項１〜１２のいずれか一項に記載の３Ｄ電子モジュール。
  14. 前記突起部（４１）が、ニッケルを含むことを特徴とする、請求項１〜１３のいずれか一項に記載の３Ｄ電子モジュール。
  15. 前記突起部（４１）の表面が、金またはパラジウムで作製されることを特徴とする、請求項１〜１４のいずれか一項に記載の３Ｄ電子モジュール。
  16. 前記接続要素（２）が、パッドかワイヤかまたは接続ボールであることを特徴とする、請求項１〜１５のいずれか一項に記載の３Ｄ電子モジュール。
  17. 前記突起部（４１）が、５〜２００μｍの高さを有することを特徴とする、請求項１〜１６のいずれか一項に記載の３Ｄ電子モジュール。
  18. 前記突起部（４１）が、１０〜２５００μｍ２の断面を有することを特徴とする、請求項１〜１７のいずれか一項に記載の３Ｄ電子モジュール。
  19. 前記横断要素（３）が、円形の断面（３１または３２）を有することを特徴とする、請求項１〜１８のいずれか一項に記載の３Ｄ電子モジュール。
  20. 前記電子部品（１）が、能動または受動部品であることを特徴とする、請求項１〜１９のいずれか一項に記載の３Ｄ電子モジュール。
  21. 前記電子部品（１）が、センサまたはアクチュエータであることを特徴とする、請求項１〜２０のいずれか一項に記載の３Ｄ電子モジュール。
  22. 前記突起部のセット（４）が、１〜５００の突起部（４１）を含むことを特徴とする、請求項１〜２１のいずれか一項に記載の３Ｄ電子モジュール。
  23. 前記絶縁材料（６）が、ポリマーであることを特徴とする、請求項１〜２２のいずれか一項に記載の３Ｄ電子モジュール。
  24. 絶縁材料の前記領域（６１）が、前記横断導電性要素（３）の周りで局所的に誘電率を適合させるために、異なる誘電率を有するいくつかの絶縁材料を含むことを特徴とする、請求項１〜２３のいずれか一項に記載の３Ｄ電子モジュール。
  25. ２〜１００の前記基板を含むことを特徴とする、請求項１〜２４のいずれか一項に記載の３Ｄ電子モジュール。
  26. 前記基板が、２５μｍ〜３ｍｍの厚さを有することを特徴とする、請求項１〜２５のいずれか一項に記載の３Ｄ電子モジュール。
JP2008542768A 2005-11-30 2006-11-30 ３ｄ電子モジュール Active JP5439683B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0512169 2005-11-30
FR0512169A FR2894070B1 (fr) 2005-11-30 2005-11-30 Module electronique 3d
PCT/EP2006/069164 WO2007063113A1 (fr) 2005-11-30 2006-11-30 Module electronique 3d

Publications (2)

Publication Number Publication Date
JP2009517877A JP2009517877A (ja) 2009-04-30
JP5439683B2 true JP5439683B2 (ja) 2014-03-12

Family

ID=36933420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008542768A Active JP5439683B2 (ja) 2005-11-30 2006-11-30 ３ｄ電子モジュール

Country Status (6)

Country Link
US (1) US8264853B2 (ja)
EP (1) EP1955374B1 (ja)
JP (1) JP5439683B2 (ja)
DE (1) DE602006006210D1 (ja)
FR (1) FR2894070B1 (ja)
WO (1) WO2007063113A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
FR2943176B1 (fr) 2009-03-10 2011-08-05 3D Plus Procede de positionnement des puces lors de la fabrication d'une plaque reconstituee
KR101696644B1 (ko) * 2010-09-15 2017-01-16 삼성전자주식회사 3차원 수직 배선을 이용한 ｒｆ 적층 모듈 및 이의 배치 방법
JP2018085384A (ja) * 2016-11-21 2018-05-31 オムロン株式会社 電子装置およびその製造方法
RU2705727C1 (ru) * 2018-12-28 2019-11-11 федеральное государственное бюджетное научное учреждение "Научно-производственный комплекс "Технологический центр" Способы изготовления трехмерных электронных модулей, трехмерные электронные модули

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2403688A1 (fr) * 1977-09-16 1979-04-13 Thomson Csf Dispositif attenuateur reglable
FR2456388A1 (fr) * 1979-05-10 1980-12-05 Thomson Brandt Microboitier de circuit electronique, et circuit hybride comportant un tel microboitier
FR2485262A1 (fr) * 1980-06-19 1981-12-24 Thomson Csf Boitier d'encapsulation resistant a de fortes pressions externes
FR2485796A1 (fr) * 1980-06-24 1981-12-31 Thomson Csf Resistance electrique chauffante et tete d'imprimante thermique comportant de telles resistances chauffantes
FR2525815B1 (fr) * 1982-04-27 1985-08-30 Inf Milit Spatiale Aeronaut Substrat composite a haute conduction thermique et application aux boitiers de dispositifs semi-conducteurs
FR2527039A1 (fr) * 1982-05-14 1983-11-18 Inf Milit Spatiale Aeronaut Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
FR2538618B1 (fr) * 1982-12-28 1986-03-07 Inf Milit Spatiale Aeronaut Boitier pour composant electronique comportant un element fixant l'humidite
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
FR2591801B1 (fr) * 1985-12-17 1988-10-14 Inf Milit Spatiale Aeronaut Boitier d'encapsulation d'un circuit electronique
FR2614134B1 (fr) * 1987-04-17 1990-01-26 Cimsa Sintra Procede de connexion d'un composant electronique pour son test et son montage, et dispositif de mise en oeuvre de ce procede
FR2666190B1 (fr) * 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
FR2674680B1 (fr) * 1991-03-26 1993-12-03 Thomson Csf Procede de realisation de connexions coaxiales pour composant electronique, et boitier de composant comportant de telles connexions.
FR2688629A1 (fr) * 1992-03-10 1993-09-17 Thomson Csf Procede et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices.
FR2688630B1 (fr) * 1992-03-13 2001-08-10 Thomson Csf Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
FR2691836B1 (fr) * 1992-05-27 1997-04-30 Ela Medical Sa Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant.
FR2696871B1 (fr) * 1992-10-13 1994-11-18 Thomson Csf Procédé d'interconnexion 3D de boîtiers de composants électroniques, et composants 3D en résultant.
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
FR2719967B1 (fr) * 1994-05-10 1996-06-07 Thomson Csf Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés.
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
FR2802706B1 (fr) * 1999-12-15 2002-03-01 3D Plus Sa Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
FR2805082B1 (fr) * 2000-02-11 2003-01-31 3D Plus Sa Procede d'interconnexion en trois dimensions et dispositif electronique obtenu par ce procede
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001332866A (ja) * 2000-05-24 2001-11-30 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
FR2812453B1 (fr) * 2000-07-25 2004-08-20 3D Plus Sa Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
JP2002170851A (ja) * 2000-11-30 2002-06-14 Shinko Electric Ind Co Ltd 電気的接続構造及びその形成方法
US7218527B1 (en) * 2001-08-17 2007-05-15 Alien Technology Corporation Apparatuses and methods for forming smart labels
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
FR2832136B1 (fr) * 2001-11-09 2005-02-18 3D Plus Sa Dispositif d'encapsulation hermetique de composant devant etre protege de toute contrainte
WO2003063242A1 (en) * 2002-01-16 2003-07-31 Alfred E. Mann Foundation For Scientific Research Space-saving packaging of electronic circuits
DE10250621B4 (de) * 2002-10-30 2004-09-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Erzeugen verkapselter Chips und zum Erzeugen eines Stapels aus den verkapselten Chips
DE60235267D1 (de) * 2002-12-20 2010-03-18 Ibm Herstellungsverfahren einer dreidimensionalen vorrichtung
FR2857157B1 (fr) * 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre

Also Published As

Publication number Publication date
EP1955374B1 (fr) 2009-04-08
WO2007063113A1 (fr) 2007-06-07
EP1955374A1 (fr) 2008-08-13
US20080316727A1 (en) 2008-12-25
FR2894070A1 (fr) 2007-06-01
US8264853B2 (en) 2012-09-11
FR2894070B1 (fr) 2008-04-11
DE602006006210D1 (de) 2009-05-20
JP2009517877A (ja) 2009-04-30

Similar Documents

Publication Publication Date Title
JP5439683B2 (ja) ３ｄ電子モジュール
KR101541054B1 (ko) 반도체 장치 및 그 제조 방법
JP5606695B2 (ja) 接続端子付き基板
JP5500870B2 (ja) 接続端子付き基板及び電子部品のソケット等
CN101752084B (zh) 电子部件以及电子部件内置基板
KR20090054390A (ko) 반도체 장치
CN105814687B (zh) 半导体封装及其安装结构
JP4766050B2 (ja) 電子回路装置の製造方法
KR100647090B1 (ko) 다수의 반도체 칩을 포함하는 반도체 소자
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
JP2010130004A (ja) 集積回路基板及びマルチチップ集積回路素子パッケージ
CN110402492B (zh) 柔性导电粘合
JP5379065B2 (ja) プローブカード及びその製造方法
KR100813623B1 (ko) 가요성 필름, 이를 이용한 반도체 패키지 및 제조방법
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
JP2003273280A (ja) チップパッケージ及びその製造方法
JP2011151103A (ja) 電子部品相互の接続構造及び接続方法
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
JP2010211997A (ja) 電気接続部品
US7122400B2 (en) Method of fabricating an interconnection for chip sandwich arrangements
JP2006164580A (ja) ケーブル付き電気コネクタ
US6753594B2 (en) Electronic component with a semiconductor chip and fabrication method
JP2007134618A (ja) シート状電子回路モジュールおよびその製造方法
JP2876789B2 (ja) 半導体モジュール
JP5704485B2 (ja) プリント配線板の接続構造、該プリント配線板の接続構造を備えるヘッド・スタック・アセンブリ、該ヘッド・スタック・アセンブリを備える磁気ディスク装置及びプリント配線板の接続構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120911

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130418

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Ref document number: 5439683

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250