JP4766050B2 - 電子回路装置の製造方法 - Google Patents

電子回路装置の製造方法 Download PDF

Info

Publication number
JP4766050B2
JP4766050B2 JP2007542333A JP2007542333A JP4766050B2 JP 4766050 B2 JP4766050 B2 JP 4766050B2 JP 2007542333 A JP2007542333 A JP 2007542333A JP 2007542333 A JP2007542333 A JP 2007542333A JP 4766050 B2 JP4766050 B2 JP 4766050B2
Authority
JP
Japan
Prior art keywords
semiconductor element
electronic circuit
circuit device
external connection
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007542333A
Other languages
English (en)
Other versions
JPWO2007052476A1 (ja
Inventor
謙太郎 熊澤
繁 近藤
英信 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007542333A priority Critical patent/JP4766050B2/ja
Publication of JPWO2007052476A1 publication Critical patent/JPWO2007052476A1/ja
Application granted granted Critical
Publication of JP4766050B2 publication Critical patent/JP4766050B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体素子または半導体素子と受動部品の複合部品からなる電子回路装置に関し、特に配線基板を用いずに構成する電子回路装置およびその製造方法に関する。
近年、ＩＣカード、携帯電話や携帯用端末機器などにおいては、半導体素子や半導体素子と電子部品を複合化して構成する電子回路装置の薄型化、小型化、軽量化が求められている。このような小型、薄型化を実現するために、特にダイパッドや配線基板を用いない電子回路装置が提案されている。
図１０は、日本特開２００１−２１７３３８号公報（以下、「特許文献１」と記す）に開示されている配線基板などの支持基板を用いない構成からなる従来の電子回路装置の断面図を示している。この電子回路装置は、絶縁性樹脂５６中に、導電路５０、半導体素子５１およびチップ型電子部品５４が埋め込まれている。半導体素子５１は、銀ペーストなどの導電性ペースト５２によって導電路５０のうちの導電路５０Ｂに固着されている。また、半導体素子５１の電極パッド（図示せず）は、金属細線５３により導電路５０のうちの導電路５０Ａ、５０Ｃに接続されている。さらに、チップ型電子部品５４の電極は、ロウ材５５を用いて導電路５０のうちの導電路５０Ｃ、５０Ｄに接続されている。なお、導電路５０は、厚さ方向の一部が絶縁性樹脂５６中に埋め込まれており、その他の面は絶縁性樹脂５６から露出している。
絶縁性樹脂５６としては、エポキシ樹脂などの熱硬化性樹脂やポリイミド樹脂などの熱可塑性樹脂が用いられ、金型を用いたモールド成型により図示するような形状に加工される。また、導電路５０としては、銅主材またはアルミニウム主材の導電箔あるいは鉄−ニッケルなどの合金箔が主として用いられる。
この電子回路装置は、以下のようにして作製される。最初に、導電箔の厚さ方向に、最終的にそれぞれの導電路５０Ａ、５０Ｂ、５０Ｃ、５０Ｄとなる形状の厚みより深い分離溝を形成する。つぎに、導電路５０Ｂとなる領域に半導体素子５１をダイボンドし、金属細線５３により導電路５０Ａ、５０Ｃとなる領域と電極パッドを接続する。さらに、チップ型電子部品５４を導電路５０Ｃ、５０Ｄとなる領域にはんだなどにより実装する。この後、絶縁性樹脂５６によりモールドする。さらに、導電箔を研磨して分離溝を露出させると、それぞれが分離した導電路５０Ａ、５０Ｂ、５０Ｃ、５０Ｄを有する電子回路装置を得ることができる。
また、薄いパッケージ形状とするだけでなく、はんだリフロー時にパッケージのクラックを生じないようにすることを目的とした電子回路装置が、日本特開平７−３２１１３９号公報（以下、「特許文献２」と記す）に開示されている。
図１１は、この電子回路装置の断面図である。この電子回路装置は、半導体素子６１の電極パッド（図示せず）とリード６２とが金属細線であるボンディングワイヤ６３で接続された後、リード６２の一部を除き絶縁性樹脂６４でモールドされた構造である。リード６２および半導体素子６１を絶縁性樹脂６４で支持しているため、支持基板が不要であり、従来のリードフレームを用いる電子回路装置に比べて、より薄型とすることができるだけでなく、はんだリフロー時に加熱を受けてもクラックが生じ難い。
この電子回路装置は、以下のようにして作製される。最初に、半導体素子６１を固定する凹部を有する支持台を準備する。つぎに、支持台の凹部に半導体素子６１およびリードフレームを配置する。リードフレームには、ダイパッドが設けられておらず、リード６２のみが設けられている。半導体素子６１は真空吸着によって支持台に仮固定される。つぎに、半導体素子６１の電極パッド（図示せず）とリード６２間をボンディングワイヤ６３で接続する。この状態で、リードフレームおよびボンディングワイヤ６３で保持されている半導体素子６１を支持台から取り外し、モールド金型内に設置してから樹脂モールドする。この後、モールドされた構造体からリードフレームを切断し、リード６２の先端部を外方に折り曲げ加工すると、図１１に示す電子回路装置が得られる。
上記特許文献１で説明した電子回路装置は、導電路を絶縁性樹脂で支持しているので、最終状態では支持基板は不要となる。したがって、従来のリードフレームを用いた電子回路装置に比べると、より薄型の電子回路装置を実現できる。しかし、半導体素子は導電路の面上にはんだなどにより固着されるので、熱膨張係数差による歪が作用し、剥離やクラックなどが発生する場合がある。また、電子回路装置とするためには、導電箔を分離溝が露出するまで研磨することが必要であるが、このステップは比較的複雑であり、低コスト化に対する課題を有している。
また、特許文献２で説明した電子回路装置の場合には、半導体素子はダイパッド固着せず、絶縁性樹脂中に埋設された構成を有している。これにより、回路基板への実装時に電子回路装置が加熱されても、クラックなどの不良発生を防止できる。
しかし、この電子回路装置はリードがモールド樹脂である絶縁性樹脂の側面から露出し、折り曲げられた構成の外部接続端子を有しており、回路基板の実装面積を小さくすることができない。また、この方法においては、複数の半導体素子、あるいは半導体素子と受動部品などの複合部品に対する実装構成については、何ら開示していない。
本発明の電子回路装置は、少なくとも１個の半導体素子と、複数個の外部接続端子と、この半導体素子と外部接続端子とを電気的に接続する接続導体と、半導体素子を被覆し、かつ接続導体を一体に支持する絶縁性樹脂とを備え、半導体素子は絶縁性樹脂中に埋設され、外部接続端子の端子面は絶縁性樹脂から露出している構成からなる。
このような構成とすることにより、半導体素子は接続導体のみにより保持されて絶縁性樹脂のほぼ中央領域に埋設されるので、反りを大幅に小さくすることができる。
また、本発明の電子回路装置の製造方法は、半導体素子を収容するための素子収容領域と、素子収容領域より深い段差を有して形成され、複数個の外部接続端子を収容するための端子収容領域とを有する位置決めプレートをセットするプレート準備ステップと、半導体素子の電極パッドが露出する方向に、半導体素子を素子収容領域に配置するとともに、外部接続端子を端子収容領域に配置する配置ステップと、半導体素子と外部接続端子とを接続導体によって電気的に接続する接続ステップと、接続導体、半導体素子および外部接続端子の露出面を絶縁性樹脂で覆いモールドする第１の樹脂モールドステップと、端子収容領域に接触していた外部接続端子のうちの端子面を除く領域および素子収容領域に接触していた半導体素子面を除く領域を、絶縁性樹脂で覆いモールドして、半導体素子を絶縁性樹脂中に埋設するとともに半導体素子と外部接続端子とを一体化し、かつ端子面を露出させる第２の樹脂モールドステップを備えた方法からなる。
このような方法とすることにより、半導体素子を絶縁性樹脂のほぼ中央領域に埋設しながら、外部接続端子の端子面を露出する構成とすることができる。この結果、反りを大幅に抑制することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素については同じ符号を付しており、説明を省略する場合がある。
（第１の実施の形態）
図１Ａは本発明の第１の実施の形態にかかる電子回路装置５の構成を示す図１Ｂの１Ａ−１Ａ線断面図で、図１Ｂは本発明の第１の実施の形態にかかる電子回路装置５の構成を上面からみた平面図である。なお、図１Ｂは、理解をしやすくするために絶縁性樹脂を透過してみた状態の平面図である。
図１Ａと図１Ｂに示す電子回路装置５は、少なくとも１個の半導体素子１と、複数個の外部接続端子２と、この半導体素子１と外部接続端子２とを電気的に接続する接続導体３と、半導体素子１を被覆し、かつ接続導体３を一体に支持する絶縁性樹脂４とを備え、半導体素子１は絶縁性樹脂４中に埋設され、外部接続端子２の端子面２Ａは絶縁性樹脂４から露出している構成からなる。
すなわち、本実施の形態の電子回路装置５は、半導体素子１が絶縁性樹脂４中に埋設されており、外部接続端子２は半導体素子１より深い位置に設けられ、その端子面２Ａが絶縁性樹脂４から露出している以外は、半導体素子１、外部接続端子２および接続導体３を含めて、すべてが絶縁性樹脂４中に埋設された構成からなる。
絶縁性樹脂４としては、エポキシ樹脂などの熱硬化性樹脂、あるいはポリイミド樹脂やポリフェニレンサルファイドなどの熱可塑性樹脂を用いることができる。さらに、絶縁性樹脂４は、加熱したときに型に注入できるような低い粘度を有し、半導体素子１の熱膨脹係数に近い値を有する樹脂材料であれば、上記の材料に限定されず使用することができる。なお、型に注入して形成するだけでなく、ディップ方式や塗布コーティング方式で形成してもよい。
接続導体３としては、金を主材料とする金属細線、アルミニウムを主材料とする金属細線あるいは銅を主材料とする金属細線などを用いて、ワイヤボンディング方式により接続することが望ましい。ワイヤボンディング方式としては、熱圧着接続方式、超音波接続方式または超音波と熱圧着とを併用する接続方式のいずれであってもよい。
半導体素子１としては、ベアチップの半導体素子を用いる。この半導体素子としては、メモリ、ロジックＩＣ、ＣＰＵなどを用いることができる。さらに、絶縁性樹脂４として透光性材料を用いれば、発光ダイオードや半導体レーザ、受光部品などの光デバイスを用いることもできる。
このような構成とすることにより、薄型の電子回路装置５を実現することができる。さらに、外部接続端子２の端子面２Ａは、絶縁性樹脂４と同一面となっているので、回路基板に対しても最小の厚みで実装することができる。また、半導体素子１の周囲は絶縁性樹脂４のみであるので、はんだリフローなどの熱衝撃を受けてもクラックなどが発生することがなく信頼性を大幅に改善できる。
なお、図１Ａと図１Ｂに示すように本実施の形態の電子回路装置５では、半導体素子１を絶縁性樹脂４の厚み方向のほぼ中央部に配置している。これにより、絶縁性樹脂４により半導体素子１に加わる熱応力は、電極パッド１Ａが形成された表面部と、これに対向する裏面部とに均等に加わるので、電子回路装置の反りを大幅に抑制できる。ただし、本発明は上記に限定されることはなく、半導体素子１が絶縁性樹脂４により覆われ、埋設されておればよい。
また、図１Ｂにおいては、半導体素子１の電極パッド１Ａが長手方向の両端部に配置された構成について示したが、電極パッド１Ａが半導体素子１の４辺に配置される構成であってもよい。この場合には、外部接続端子２も、半導体素子１の電極パッド１Ａに対応する位置に配置すればよい。
以下に、図２Ａから図２Ｃおよび図３Ａから図３Ｃを用いて、本実施の形態の電子回路装置５の製造方法について説明する。
図２Ａから図２Ｃは、本実施の形態の電子回路装置５の製造方法における前半のステップを説明するための断面図である。また、図３Ａから図３Ｃは、この電子回路装置５の製造方法における後半のステップを説明するための断面図である。
まず、図２Ａに示すように、位置決めプレート６を用意する。この位置決めプレート６は、耐熱性を有し、熱変形が生じ難く、樹脂に対する離型性のよい材料、例えばタングステン系合金などの金属材料やアルミナなどのセラミック、エンジニアリングプラスチックあるいはこれらのコンポジット材料などを使用することができる。
位置決めプレート６には、半導体素子１を収容する素子収容領域６Ａおよび外部接続端子２を収容する端子収容領域６Ｂが形成されている。端子収容領域６Ｂは、素子収容領域６Ａの長手方向の両端部に一定の間隔を設けて形成されている。また、素子収容領域６Ａの深さに対して、端子収容領域６Ｂの深さの方が大きくなるように、すなわち深い段差を有して形成されている。この深さについては、絶縁性樹脂４を形成したときに、半導体素子１が絶縁性樹脂４のほぼ中央部に配置されるような位置関係としている。素子収容領域６Ａと端子収容領域６Ｂの加工は、位置決めプレート６として金属材料を用いる場合には、例えば切削や放電加工などにより形成すれば精度よく加工することができる。
つぎに、図２Ｂに示すように、素子収容領域６Ａには半導体素子１を、端子収容領域６Ｂには外部接続端子２を、それぞれ配置する。このとき、半導体素子１の電極パッド（図示せず）が露出する方向にむけて配置する。なお、半導体素子１および外部接続端子２を素子収容領域６Ａおよび端子収容領域６Ｂに、それぞれ固定することが望ましい。このために、例えば粘着剤を塗布しておいてもよい。この粘着剤として、一定の温度に加熱したときに粘着性を喪失する特性を有するものを用いれば、絶縁性樹脂４を注入するときの加熱時に粘着性を喪失するようにできる。これにより、半導体素子１および外部接続端子２を、絶縁性樹脂の冷却後に位置決めプレート６から容易に剥離することができる。なお、位置決めプレート６の素子収容領域６Ａおよび端子収容領域６Ｂが設けられた領域の一部に貫通孔を設けて、この貫通孔を介して真空吸着させてもよい。
この後、半導体素子１と外部接続端子２とを、例えばワイヤボンディング方式により接続導体３である金属細線で接続する。
つぎに、図２Ｃに示すように、樹脂成型用の成型金型７と位置決めプレート６とを嵌合する。すなわち、本実施の形態の製造方法では、位置決めプレート６が樹脂成型用の金型の一方を兼用している。このように、位置決めプレート６を樹脂成型用の金型の一方として兼用することにより、半導体素子１と外部接続端子２とを固定した状態で、そのまま樹脂成型をすることができる。
成型金型７と位置決めプレート６とを嵌合させた後、低粘度の絶縁性樹脂材料を樹脂流入口８から注入する。注入後、絶縁性樹脂材料を硬化させる。
つぎに、図３Ａに示すように、片面が樹脂モールドされた構造体を取り出す。この状態では、半導体素子１と外部接続端子２の一部および接続導体３のすべてが絶縁性樹脂４中に埋設されており、絶縁性樹脂４により固定されている。したがって、取り出しても、その位置関係や接続部の剥がれなどは生じない。
つぎに、図３Ｂに示すように、片面が樹脂モールドされた構造体を、樹脂モールド側が下になるように下金型９に配置する。その上に、上金型１０を嵌合する。これにより、空間部１２が形成される。この後、低粘度の絶縁性樹脂材料を樹脂流入口１１から空間部１２に注入する。注入後、絶縁性樹脂材料を硬化させる。なお、この時注入する絶縁性樹脂材料は、図２Ｃのステップにおいて使用した絶縁性樹脂材料と同じものを用いることが望ましい。これにより、冷却後には、半導体素子１、接続導体３および外部接続端子２の一部が１種類の絶縁性樹脂材料により封止された構造体となるので、下金型９と上金型１０を除去すれば、図１Ａに示す電子回路装置５が得られる。
なお、本実施の形態の電子回路装置５の製造方法では、絶縁性樹脂４の注入をトランスファーモールドにより行う方法として説明したが、本発明はこれに限定されない。例えば、インジェクションモールドまたはディッピングを用いても、同様に樹脂モールドすることができる。また、樹脂材料としては、エポキシ樹脂などの熱硬化性樹脂を用いる場合はトランスファーモールド方式が好ましく、ポリイミド樹脂やポリフェニレンサルファイドなどの熱可塑性樹脂を用いる場合はインジェクションモールド方式が好ましい。これについては、後述する他の実施の形態についても同様である。
また、本実施の形態では、１個の半導体素子１を用いた電子回路装置の製造方法について説明したが、本発明はこれに限定されない。例えば、複数の半導体素子、あるいは半導体素子と受動部品とを同様な方法により実装した電子回路装置を作製してもよい。
図４Ａは本発明の第１の実施の形態にかかる電子回路装置の構成の第２の例を示す図４Ｂの４Ａ−４Ａ線断面図で、図４Ｂは本発明の第１の実施の形態にかかる電子回路装置の構成の第２の例の上面からみた平面図である。なお、図４Ｂは、理解をしやすくするために絶縁性樹脂を透過してみた状態の平面図である。
この第２の例の電子回路装置１５が、本実施の形態の電子回路装置５と異なる点は、第２の例の電子回路装置１５の場合には複数個の半導体素子１６、１７、１８をほぼ同一平面上に配置して、外部接続端子２を含めてそれぞれの電極パッド１６Ａ、１７Ａ、１８Ａの相互間を金属細線３により接続して構成していることである。
この構成により、薄型で、かつ高機能の電子回路装置を実現できる。この第２の例の電子回路装置１５は、本実施の形態の電子回路装置５の製造方法と同様なステップで作製することができるので説明を省略する。
なお、図４Ａと図４Ｂでは、それぞれの半導体素子１６、１７、１８はほぼ同一の厚みで、かつ同一面内に１列に配置した例を示しているが、厚さが異なっていてもよく、また１列に配置しなくてもよい。また、この第２の例の電子回路装置１５では、３個の半導体素子１６、１７、１８を用いたが、本発明はこれに限定されない。例えば、半導体素子と受動部品との組み合わせとしてもよい。受動部品としては、例えばチップ抵抗、コンデンサやインダクタあるいはセンサなどを用いることができる。
また、図４Ａと図４Ｂに示す電子回路装置１５では、半導体素子１６、１７、１８の電極パッド１６Ａ、１７Ａ、１８Ａには１本の金属細線３を接続しているが、複数の金属細線３を接続してもよい。同様に、１個の外部接続端子２に複数の金属細線３を接続してもよい。
図５Ａは本発明の第１の実施の形態にかかる電子回路装置の構成の第３の例を示す図５Ｂの５Ａ−５Ａ線断面図で、図５Ｂは本発明の第１の実施の形態にかかる電子回路装置の構成の第３の例の上面からみた平面図である。なお、図５Ｂは、理解をしやすくするために絶縁性樹脂を透過してみた状態の平面図である。
この第３の例の電子回路装置２０の場合には、半導体素子２１、２２と受動部品２３とを用いて電子回路を構成している。さらに、この第３の例の電子回路装置２０においては、中継端子板２４を半導体素子２１の両側に配置している。中継端子板２４は、半導体素子２１、２２とほぼ同じ厚みとすることが望ましい。なお、半導体素子２１、２２、受動部品２３中および中継端子板２４には、電極パッド２１Ａ、２２Ａ、２３Ａ、２４Ａがそれぞれ必要な個数設けられている。中継端子板２４を用いることにより、半導体素子２２の電極パッド２２Ａと外部接続端子２との間のように比較的長距離の接続であっても、接続導体３である金属細線によりショートなどの不良を防止して安定な接続をすることができる。
また、図５Ｂに示すように、半導体素子２１、２２の電極パッド２１Ａ、２２Ａ、中継端子板２４の電極パッド２４Ａおよび外部接続端子２については、複数の金属細線３を接続することもできるので、配線基板を用いなくても高機能の電子回路装置を実現できる。例えば、図５Ａと図５Ｂに示す電子回路装置２０において、半導体素子２１を制御用ＩＣ、半導体素子２２を大容量メモリおよび受動部品２３をチップコンデンサとすれば、薄型のメモリカード、例えばＳＤメモリカードを容易に作製できる。このようにして作製したメモリカードは、半導体素子が絶縁性樹脂のほぼ中央部に配置されているので、絶縁性樹脂でモールドしても、反りを非常に小さくすることができる。この結果、メモリカードを種々の電子機器に搭載する場合であっても、メモリカードの挿入動作でトラブルを生じることがなくなる。
なお、中継端子板２４を用いずに金属細線３で接続が可能な場合には、特に中継端子板２４は不要である。また、この第３の例の電子回路装置２０では、半導体素子２１、２２と同じ平面上に中継端子板２４を配置したが、半導体素子２１、２２の面上にも配置してもよい。このように配置することにより、さらに金属細線３による接続の自由度を大きくすることができる。
このような構成からなる第３の例の電子回路装置２０についても、図５Ｃに示すように、少なくとも端子収容領域６Ｂよりも浅い部品収容領域６Ｃをさらに設けた位置決めプレート６を用いる以外は、本実施の形態と同様に作製できるので、その説明を省略する。つまり、図５Ｃに示す位置決めプレート６の端子収容領域６Ｂに外部接続端子２、素子収容領域６Ａに半導体素子２１、２２および部品収容領域６Ｃに受動部品２３を、それぞれ配置する。それ以降は、電子回路装置５と同様の製造方法により電子回路装置２０が作製される。なお、上記位置決めプレートは、高さ（厚み）の異なる半導体素子や受動部品を有する電子回路装置の作製に用いることができる。
（第２の実施の形態）
図６Ａは本発明の第２の実施の形態にかかる電子回路装置２５の構成を示す図６Ｂの６Ａ−６Ａ線断面図で、図６Ｂは本発明の第２の実施の形態にかかる電子回路装置２５の構成を上面からみた平面図である。なお、図６Ｂは、理解をしやすくするために絶縁性樹脂を透過してみた状態の平面図である。
本実施の形態の電子回路装置２５は、第１の半導体素子２６の表面上に第２の半導体素子２７、２８を積層して配置している。なお、第１の半導体素子は大形状を有する半導体素子であり、第２の半導体素子は第１の半導体素子に比べて小さい小形状を有する半導体素子である。図６Ａと図６Ｂからわかるように、第２の半導体素子２７、２８は、第１の半導体素子２６の面上で、かつ電極パッドを除く領域に、絶縁性接着剤２９により接着固定されている。そして、第１の半導体素子２６、第２の半導体素子２７、２８および外部接続端子２との相互間については、接続導体３である金属細線により行っている。また、それぞれの電極パッド２６Ａ、２７Ａ、２８Ａと外部接続端子２については、必要に応じて複数の金属細線３を接続している。これにより、配線基板を用いなくても比較的複雑な機能を有する電子回路装置２５を実現することができる。
以下に、本発明の第２の実施の形態にかかる電子回路装置２５の製造方法を、図７Ａから図７Ｄを用いて説明する。
図７Ａから図７Ｄは、本実施の形態にかかる電子回路装置２５の製造方法を説明する主要ステップの断面図である。
まず、図７Ａに示すように、位置決めプレート３０を用意する。この位置決めプレート３０は、第１の実施の形態の製造方法と同様な材料を用いることが好ましい。位置決めプレート３０には、第１の半導体素子２６を収容する素子収容領域３０Ａおよび外部接続端子２を収容する端子収容領域３０Ｂが形成されている。端子収容領域３０Ｂは、素子収容領域３０Ａの長手方向の両端部に一定の間隔を設けて形成されている。また、素子収容領域３０Ａの深さに対して、端子収容領域３０Ｂの深さの方が大きくなるように、すなわち深い段差を有して形成されている。この深さについては、絶縁性樹脂４を形成したときに、第１の半導体素子２６が絶縁性樹脂４のほぼ中央部に配置されるような位置関係としている。素子収容領域３０Ａと端子収容領域３０Ｂの加工は、位置決めプレート３０として金属材料を用いる場合には、例えば切削や放電加工などにより形成すれば精度よく加工することができる。
つぎに、図７Ｂに示すように、素子収容領域３０Ａには第１の半導体素子２６を、端子収容領域３０Ｂには外部接続端子２を、それぞれ配置する。このとき、第１の半導体素子２６の電極パッド（図示せず）が露出する方向にむけて配置する。なお、第１の半導体素子２６および外部接続端子２を素子収容領域３０Ａおよび端子収容領域３０Ｂに、それぞれ固定することが望ましい。このために、例えば粘着剤を塗布しておいてもよい。この粘着剤として、一定の温度に加熱したときに粘着性を喪失する特性を有するものを用いれば、絶縁性樹脂４を注入するときの加熱時に粘着性を喪失するようにできる。これにより、第１の半導体素子２６および外部接続端子２を、絶縁性樹脂４の冷却後に位置決めプレート３０から容易に剥離することができる。なお、位置決めプレート３０の素子収容領域３０Ａおよび端子収容領域３０Ｂが設けられた領域の一部に貫通孔を設けて、この貫通孔を介して真空吸着させてもよい。
そして、第１の半導体素子２６の電極パッド２６Ａを除く領域に、第２の半導体素子２７、２８を接着固定する。この接着は、第２の半導体素子２７、２８の裏面に絶縁性接着剤２９を塗布した後に、第１の半導体素子２６の電極パッド２６Ａを除く領域に接着すれば容易に固定できる。
さらに、第１の半導体素子２６および第２の半導体素子２７、２８の電極パッド２６Ａ、２７Ａ、２８Ａと外部接続端子２との相互間を、例えばワイヤボンディング方式により接続導体３である金属細線で接続する。
つぎに、図７Ｃに示すように、樹脂成型用の成型金型３１と位置決めプレート３０とを嵌合する。すなわち、本実施の形態の製造方法においても、位置決めプレート３０が樹脂成型用の金型の一方を兼用している。このように、位置決めプレート３０を樹脂成型用の金型の一方として兼用することにより、第１の半導体素子２６、第２の半導体素子２７、２８および外部接続端子２を固定した状態で、そのまま樹脂成型をすることができる。
成型金型３１と位置決めプレート３０とを嵌合させた後、低粘度の絶縁性樹脂材料を樹脂流入口３２から注入する。注入後、絶縁性樹脂材料を硬化させる。
つぎに、図７Ｄに示すように、片面が樹脂モールドされた構造体を取り出す。この状態では、第１の半導体素子２６、第２の半導体素子２７、２８および外部接続端子２の一部と接続導体３のすべてが絶縁性樹脂４中に埋設されており、絶縁性樹脂４により固定されている。したがって、構造体を取り出しても、その位置関係や接続部の剥がれなどは生じない。ここまでのステップにより、第１の実施の形態の製造方法において説明した図３Ａと同様な構造体を作製することができる。
これ以降のステップについては、図３Ｂと図３Ｃに示すステップと同様であるので、同図を用いて説明する。
まず、図３Ｂに示すように、片面が樹脂モールドされた構造体を、樹脂モールド側が下になるように下金型９に配置する。その上に、上金型１０を嵌合する。これにより、空間部１２が形成される。この後、加熱して低粘度とした絶縁性樹脂材料を樹脂流入口１１から空間部１２に注入する。注入後、絶縁性樹脂材料を冷却する。なお、この時に注入する絶縁性樹脂材料は、図７Ｃのステップにおいて使用した絶縁性樹脂材料と同じものを用いることが望ましい。これにより、冷却後には、第１の半導体素子２６、第２の半導体素子２７、２８、接続導体３および外部接続端子２の一部が１種類の絶縁性樹脂材料により封止された構造体となる。この後、下金型９と上金型１０を除去すれば、図６Ａに示す電子回路装置２５が得られる。
なお、図６Ａと図６Ｂでは、第１の半導体素子２６の上に２個の第２の半導体素子２７、２８を積層する構成の例について説明したが、第１の半導体素子の面上に第２の半導体素子と受動部品とを積層してもよい。また、第１の半導体素子を２つ以上配置し、これらの上に第２の半導体素子または第２の半導体素子と受動部品とを積層してもよい。さらには、第１の実施の形態の第３の例で説明したような中継端子板を積層してもよい。さらに、半導体素子にダミーパッドを形成してもよい。
（第３の実施の形態）
図８Ａは本発明の第３の実施の形態にかかる電子回路装置３５の構成を示す図８Ｂの８Ａ−８Ａ線断面図で、図８Ｂは本発明の第３の実施の形態にかかる電子回路装置３５の構成を上面からみた平面図である。なお、図８Ｂは、理解をしやすくするために絶縁性樹脂を透過してみた状態の平面図である。
本実施の形態の電子回路装置３５は、接続導体として、その一部が絶縁性シートで支持されている配線導体を用いたことが特徴である。このような接続導体として、本実施の形態ではフィルムキャリア３８を用いている。このフィルムキャリア３８は、絶縁性シート４０で支持された金属箔からなる配線導体３９により構成されている。通常、絶縁性シート４０としてはポリイミドフィルムを用い、金属箔としては１８μｍあるいは３５μｍ厚みの銅箔を用いることが多い。このフィルムキャリア３８を用いることにより、配線の接続構成をより簡単で、かつ高信頼性にすることができる。
なお、本実施の形態の電子回路装置３５では、２個の半導体素子３６、３７を用いた例について説明する。この電子回路装置３５は、例えば半導体素子３６を制御用ＩＣとし、半導体素子３７をメモリとすれば、半導体メモリカード、例えばＳＤメモリカードやマイクロＳＤメモリカードとすることができる。
半導体素子３６、３７の電極パッド３６Ａ、３７Ａにはバンプ３６Ｂ、３７Ｂがそれぞれ形成されている。このバンプ３６Ｂ、３７Ｂとフィルムキャリア３８の配線導体３９とをそれぞれ接続する。この接続は、一般的に熱圧着により行われる。例えば、フィルムキャリア３８の配線導体３９の表面にスズめっきをしておき、バンプ３６Ｂ、３７Ｂの少なくとも表面を金としておけば、熱圧着は容易にできる。フィルムキャリア３８の配線導体３９の端部は、外部接続端子２に接続されている。この接続についても、同様に熱圧着で容易に行うことができる。
以上のような構成からなる本実施の形態の電子回路装置３５は、複数の半導体素子を絶縁性樹脂４中に埋設できるだけでなく、さらに受動部品なども接続して複合化することもできる。
以下に、本発明の第３の実施の形態にかかる電子回路装置３５の製造方法を、図９Ａから図９Ｄを用いて説明する。
図９Ａから図９Ｄは、本実施の形態にかかる電子回路装置３５の製造方法を説明する主要ステップの断面図である。
まず、図９Ａに示すように、フィルムキャリア３８として半導体素子３６、３７に対応し、かつ外部接続端子２に接続するパターン形状の配線導体３９を形成する。さらに、絶縁性シート４０は、これらの配線導体３９を保持する領域のみに設けられている。このような形状は、ロール状において連続的に加工して形成することができる。半導体素子３６、３７は、フィルムキャリア３８の配線導体３９にそれぞれ接続する。この接続は、バンプ３６Ｂ、３７Ｂと配線導体３９の材料の組み合わせを上記のようにすれば、熱圧着方式により容易に接続できる。
なお、半導体素子３６、３７のフィルムキャリア３８への接続は、ロール状のまま連続的に接続した後に、図９Ａに示す形状に切断すれば接続ステップを生産性よく行うことができる。さらに、配線導体３９は銅箔をエッチング加工して形成するので、自由な形状を形成できる。したがって、図８Ｂに示すように分岐する形状なども容易に作製できる。
つぎに、図９Ｂに示すように、外部接続端子２に接続するフィルムキャリア３８の配線導体３９の一部をフォーミングして折り曲げた形状を作り、その先端部を外部接続端子２との接続領域３９Ａとする。
つぎに、図９Ｃに示すように、位置決めプレート４１の端子収容領域４１Ｂに外部接続端子２を固定する。そして、フィルムキャリア３８に接続されている半導体素子３６、３７を素子収容領域４１Ａに入れ込むとともに、フィルムキャリア３８の接続領域３９Ａを外部接続端子２に接続する。この接続は、熱圧着により容易に行うことができる。なお、外部接続端子２の位置決めプレート４１への固定は、第１の実施の形態や第２の実施の形態と同様に粘着剤を塗布して粘着させればよい。
また、半導体素子３６、３７はすでにフィルムキャリア３８の配線導体３９に接続されているので、必ずしも位置決めプレート４１に固定する必要はない。ただし、後のステップの絶縁性樹脂材料を注入するときに、半導体素子３６、３７が浮き上がるような場合には粘着剤により固定しておいてもよい。なお、第１の実施の形態や第２の実施の形態と同様に真空吸着してもよい。また、半導体素子３６、３７はすでにフィルムキャリア３８に接続され，それぞれの位置が固定されているので、これらを嵌合する素子収容領域４１Ａを必ずしも設ける必要はない。
つぎに、図９Ｄに示すように、樹脂成型用の成型金型４２と位置決めプレート４１とを嵌合する。すなわち、本実施の形態の製造方法においても、位置決めプレート４１が樹脂成型用の金型の一方を兼用している。このように、位置決めプレート４１を樹脂成型用の金型の一方として兼用することにより、半導体素子３６、３７と外部接続端子２とを固定した状態で、そのまま樹脂成型をすることができる。
成型金型４２と位置決めプレート４１とを嵌合させた後、低粘度の絶縁性樹脂材料を樹脂流入口４３から注入する。注入後、絶縁性樹脂材料を硬化させる。これにより、片面が樹脂モールドされた構造体が得られる。この状態では、半導体素子３６、３７と外部接続端子２の一部およびフィルムキャリア３８のすべてが絶縁性樹脂４中に埋設されており、絶縁性樹脂４により固定されている。したがって、構造体を取り出しても、その位置関係や接続部の剥がれなどは生じない。
これ以降のステップについては、第１の実施の形態の製造方法を説明した図３Ｂと図３Ｃに示す後半のステップと同様なステップにより作製することができるので、同図を用いて説明する。
まず、図３Ｂに示すように、片面が樹脂モールドされた構造体を、樹脂モールド側が下になるように下金型９に配置する。その上に、上金型１０を嵌合する。これにより、空間部１２が形成される。この後、加熱して低粘度とした絶縁性樹脂材料を樹脂流入口１１から空間部１２に注入する。注入後、絶縁性樹脂材料を冷却する。なお、この時注入する絶縁性樹脂材料は、図９Ｄのステップにおいて使用した絶縁性樹脂材料と同じ材料を用いることが望ましい。これにより、冷却後には、半導体素子３６、３７、フィルムキャリア３８および外部接続端子２の一部が１種類の絶縁性樹脂材料により封止された構造体となる。この後、下金型９と上金型１０を除去すれば、図８Ａと図８Ｂに示した電子回路装置３５が得られる。
本実施の形態の電子回路装置３５では、接続導体である配線導体３９が絶縁性シート４０により支持されているので、パターン形状を一定に保持できる。なお、必要に応じて絶縁性シート４０間の支持のためにダミーの接続導体を設けてもよい。さらに、図８Ｂの配線導体３９のパターンで示すように、途中で分岐するパターン形状も容易に加工できるので、より複雑なパターン形状を有する配線導体３９を形成することができ、半導体素子や受動部品などを多数配置しても相互の接続を容易に行うことができる。したがって、薄型にしても反りを非常に小さくでき、かつ高機能の電子回路装置、例えばＳＤメモリカードなどのメモリカードを作製することができる。
なお、本実施の形態では、接続導体としてフィルムキャリアを用いたが、その一部が絶縁性シートで支持されている配線導体であればよく、例えばポリエチレンテレフタレート（ＰＥＴ）フィルムを絶縁性シートとして用い、この面上に蒸着やめっき、あるいは銅箔などを用いて配線導体を形成した構成であってもよい。
さらに、第１の実施の形態から第３の実施の形態までにおいては、第１の樹脂モールドステップと第２の樹脂モールドステップとで同じ絶縁性樹脂材料を用いたが、本発明はこれに限定されない。それぞれ異なる材料を用いてもよい。
本発明の電子回路装置は、半導体素子または半導体素子と受動部品とを接続導体のみにより接続し、これらを絶縁性樹脂中に埋設することにより、薄型にしても反りを非常に小さくできるので、特にカード型の電子回路装置、例えばメモリカード分野に有用である。
本発明の第１の実施の形態にかかる電子回路装置の構成を示す図１Ｂの１Ａ−１Ａ線断面図 本発明の第１の実施の形態にかかる電子回路装置の構成を上面からみた平面図 本発明の第１の実施の形態の電子回路装置の製造方法における前半のステップを説明するための断面図 本発明の第１の実施の形態の電子回路装置の製造方法における前半のステップを説明するための断面図 本発明の第１の実施の形態の電子回路装置の製造方法における前半のステップを説明するための断面図 本発明の第１の実施の形態の電子回路装置の製造方法における後半のステップを説明するための断面図 本発明の第１の実施の形態の電子回路装置の製造方法における後半のステップを説明するための断面図 本発明の第１の実施の形態の電子回路装置の製造方法における後半のステップを説明するための断面図 本発明の第１の実施の形態にかかる電子回路装置の第２の例の構成を示す図４Ｂの４Ａ−４Ａ線断面図 本発明の第１の実施の形態にかかる電子回路装置の第２の例の構成を上面からみた平面図 本発明の第１の実施の形態にかかる電子回路装置の第３の例の構成を示す図５Ｂの５Ａ−５Ａ線断面図 本発明の第１の実施の形態にかかる電子回路装置の第３の例の構成を上面からみた平面図 本発明の第１の実施の形態にかかる電子回路装置の第３の例の作製時に用いられる位置決めプレートを示す断面図 本発明の第２の実施の形態にかかる電子回路装置の構成を示す図６Ｂの６Ａ−６Ａ線断面図 本発明の第２の実施の形態にかかる電子回路装置の構成を上面からみた平面図 本発明の第２の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第２の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第２の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第２の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第３の実施の形態にかかる電子回路装置の構成を示す図８Ｂの８Ａ−８Ａ線断面図 本発明の第３の実施の形態にかかる電子回路装置の構成を上面からみた平面図 本発明の第３の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第３の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第３の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 本発明の第３の実施の形態にかかる電子回路装置の製造方法を説明するための主要ステップの断面図 従来の配線基板などの支持基板を用いない構成からなる電子回路装置の断面図 従来の他の構成の電子回路装置の断面図
符号の説明
１，１６，１７，１８，２１，２２，３６，３７，５１，６１ 半導体素子
１Ａ，１６Ａ，１７Ａ，１８Ａ，２１Ａ，２２Ａ，２３Ａ，２４Ａ，２６Ａ，２７Ａ，２８Ａ，３６Ａ，３７Ａ 電極パッド
２ 外部接続端子
２Ａ 端子面
３ 接続導体（金属細線）
４，５６，６４ 絶縁性樹脂
５，１５，２０，２５，３５ 電子回路装置
６，３０，４１ 位置決めプレート
６Ａ，３０Ａ，４１Ａ 素子収容領域
６Ｂ，３０Ｂ，４１Ｂ 端子収容領域
６Ｃ 部品収容領域
７，３１，４２ 成型金型
８，１１，３２，４３ 樹脂流入口
９ 下金型
１０ 上金型
１２ 空間部
２３ 受動部品
２４ 中継端子板
２６ 第１の半導体素子
２７，２８ 第２の半導体素子
２９ 絶縁性接着剤
３６Ｂ，３７Ｂ バンプ
３８ フィルムキャリア
３９ 配線導体
３９Ａ 接続領域
４０ 絶縁性シート
５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ 導電路
５２ 導電性ペースト
５３ 金属細線
５４ チップ型電子部品
５５ ロウ材
６２ リード
６３ ボンディングワイヤ

Claims (6)

  1. 半導体素子を収容するための素子収容領域と、前記素子収容領域より深い段差を有して形成され、複数個の外部接続端子を収容するための端子収容領域とを有する位置決めプレートを準備するプレート準備ステップと、
    前記半導体素子の電極パッドが露出する方向に、前記半導体素子を前記素子収容領域に配置するとともに、前記外部接続端子を前記端子収容領域に配置する配置ステップと、
    前記半導体素子と前記外部接続端子とを接続導体によって電気的に接続する接続ステップと、
    前記接続導体、前記半導体素子および前記外部接続端子と、をモールドする樹脂モールドステップとを含み、
    前記樹脂モールドステップは、
    前記接続導体、前記半導体素子および前記外部接続端子の露出面を第１絶縁性樹脂で覆いモールドし片面が樹脂モールドされた構造体を作製する第１の樹脂モールドステップと、
    前記位置決めプレートから、前記構造体を取り除き、前記構造体の片面を金型に設置し、前記構造体の別の片面の前記外部接続端子の端子面を除く領域を、第２絶縁性樹脂で覆いモールドする第２の樹脂モールドステップとからなることを特徴とする電子回路装置の製造方法。
  2. 前記プレート準備ステップにおいて、前記位置決めプレートに前記端子収容領域より浅い部品収容領域をさらに設け、前記配置ステップにおいて、さらに受動部品を前記部品収容領域に配置し、
    前記接続ステップにおいて、前記受動部品を、前記半導体素子および前記外部接続端子の少なくとも一方と前記接続導体により接続し、
    前記第１の樹脂モールドステップと前記第２の樹脂モールドステップとにおいて、前記受動部品も前記半導体素子と同様に前記絶縁性樹脂中に埋設することを特徴とする請求項１に記載の電子回路装置の製造方法。
  3. 前記第１の樹脂モールドステップにおいて、前記位置決めプレートを下金型として用いることを特徴とする請求項１に記載の電子回路装置の製造方法。
  4. 前記配位ステップにおいて、さらに、中継端子板の電極パッドが露出する方向に、前記中継端子板を前記素子収容領域に配置し、
    前記接続ステップにおいて、さらに、前記中継端子板と前記外部接続端子とを接続導体によって電気的に接続する接続し、
    前記第１の樹脂モールドステップにおいて、さらに、前記中継端子板の露出面を絶縁性樹脂で覆いモールドし、
    前記中継端子板を前記絶縁性樹脂中に埋設するとともに前記半導体素子と前記中継端子板と前記外部接続端子とを一体化することを特徴とする請求項１から３のいずれか１項に記載の電子回路装置の製造方法。
  5. 前記接続導体として、前記半導体素子と接続するための配線パターンおよび前記外部接続端子と接続する接続領域とからなる配線導体が絶縁性シートにより支持された構成を用いることを特徴とする請求項１から４のいずれか１項に記載の電子回路装置の製造方法。
  6. 前記配置ステップにおいて、前記素子収容領域に第１の半導体素子と、前記第１の半導体素子の電極パッドで囲まれた領域内に１つ以上の第２の半導体素子を積層して配置することを特徴とする請求項１から５のいずれか１項に記載の電子回路装置の製造方法。
JP2007542333A 2005-11-02 2006-10-19 電子回路装置の製造方法 Expired - Fee Related JP4766050B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007542333A JP4766050B2 (ja) 2005-11-02 2006-10-19 電子回路装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005319043 2005-11-02
JP2005319043 2005-11-02
JP2007542333A JP4766050B2 (ja) 2005-11-02 2006-10-19 電子回路装置の製造方法
PCT/JP2006/320823 WO2007052476A1 (ja) 2005-11-02 2006-10-19 電子回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007052476A1 JPWO2007052476A1 (ja) 2009-04-30
JP4766050B2 true JP4766050B2 (ja) 2011-09-07

Family

ID=38005628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007542333A Expired - Fee Related JP4766050B2 (ja) 2005-11-02 2006-10-19 電子回路装置の製造方法

Country Status (4)

Country Link
US (1) US7910406B2 (ja)
JP (1) JP4766050B2 (ja)
CN (1) CN101278383B (ja)
WO (1) WO2007052476A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449369B2 (en) * 2006-01-23 2008-11-11 Stats Chippac Ltd. Integrated circuit package system with multiple molding
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
DE102010030528A1 (de) * 2010-06-25 2011-12-29 Robert Bosch Gmbh Eingekapseltes Steuerungsmodul für ein Kraftfahrzeug
JP5747737B2 (ja) * 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
CN102983424B (zh) * 2012-11-20 2015-08-26 芜湖致通汽车电子有限公司 一种电路板与壳体插件连接结构及连接方法
WO2015182284A1 (ja) * 2014-05-30 2015-12-03 富士電機株式会社 半導体装置
JP6750416B2 (ja) * 2016-09-14 2020-09-02 富士電機株式会社 半導体モジュールおよび半導体モジュールの製造方法
CN106686920B (zh) * 2016-12-23 2018-05-22 华中科技大学 一种提升电路稳定性的方法
US9978613B1 (en) * 2017-03-07 2018-05-22 Texas Instruments Incorporated Method for making lead frames for integrated circuit packages
JP2021025785A (ja) * 2019-07-31 2021-02-22 旭化成エレクトロニクス株式会社 電流センサおよび電流センサの製造方法
KR20210146038A (ko) * 2020-05-26 2021-12-03 엘지이노텍 주식회사 패키지기판 및 이의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162348A (ja) * 1995-12-12 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2005244211A (ja) * 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114693A (ja) * 1991-10-23 1993-05-07 Toshiba Corp 半導体装置
US5474958A (en) 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
EP0977251B1 (en) * 1997-02-10 2011-11-16 Panasonic Corporation Resin sealed semiconductor device and method for manufacturing the same
JP2001077268A (ja) * 1999-06-28 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置およびその製造方法
JP3574025B2 (ja) 2000-01-31 2004-10-06 三洋電機株式会社 回路装置およびその製造方法
JP4619486B2 (ja) * 2000-06-01 2011-01-26 日東電工株式会社 リードフレーム積層物および半導体部品の製造方法
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
CN100413070C (zh) 2004-01-30 2008-08-20 松下电器产业株式会社 部件内置模块、配备部件内置模块的电子设备以及部件内置模块的制造方法
JP2005294443A (ja) 2004-03-31 2005-10-20 Sony Corp 半導体装置及びその製造方法
US7521297B2 (en) * 2006-03-17 2009-04-21 Stats Chippac Ltd. Multichip package system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162348A (ja) * 1995-12-12 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP2005244211A (ja) * 2004-01-30 2005-09-08 Matsushita Electric Ind Co Ltd 部品内蔵モジュールおよび部品内蔵モジュールを備えた電子機器

Also Published As

Publication number Publication date
WO2007052476A1 (ja) 2007-05-10
JPWO2007052476A1 (ja) 2009-04-30
US7910406B2 (en) 2011-03-22
CN101278383A (zh) 2008-10-01
US20090267214A1 (en) 2009-10-29
CN101278383B (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
JP4766050B2 (ja) 電子回路装置の製造方法
KR100523495B1 (ko) 반도체 장치 및 그 제조 방법
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US8344492B2 (en) Semiconductor device and method of manufacturing the same, and electronic apparatus
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP3526788B2 (ja) 半導体装置の製造方法
JP5215244B2 (ja) 半導体装置
KR20150012285A (ko) 와이어 본드 상호연결을 이용하여 기판 없이 적층가능한 패키지
TWI236759B (en) Semiconductor device, and laminated semiconductor device
JP2002026233A (ja) 半導体装置およびその製造方法
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US11862600B2 (en) Method of forming a chip package and chip package
US20120056319A1 (en) Embedded package and method for manufacturing the same
JP2005294443A (ja) 半導体装置及びその製造方法
JPWO2007057954A1 (ja) 半導体装置及びその製造方法
KR20020070107A (ko) 표면에 장착 가능한 칩형 반도체 장치 및 그 제조 방법
US20120086133A1 (en) Semiconductor Device And Semiconductor Device Manufacturing Method
JP2001257291A (ja) 回路装置
JP3759572B2 (ja) 半導体装置
JP2001332580A (ja) 半導体装置及びその製造方法
JP3634709B2 (ja) 半導体モジュール
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
TW201036113A (en) Substrateless chip package and fabricating method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

R151 Written notification of patent or utility model registration

Ref document number: 4766050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees