JP5439287B2 - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP5439287B2 JP5439287B2 JP2010137175A JP2010137175A JP5439287B2 JP 5439287 B2 JP5439287 B2 JP 5439287B2 JP 2010137175 A JP2010137175 A JP 2010137175A JP 2010137175 A JP2010137175 A JP 2010137175A JP 5439287 B2 JP5439287 B2 JP 5439287B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- layer
- channel layer
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000010410 layer Substances 0.000 claims description 103
- 239000004065 semiconductor Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 40
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 239000011241 protective layer Substances 0.000 claims description 19
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 17
- 229910052796 boron Inorganic materials 0.000 claims description 17
- 238000004544 sputter deposition Methods 0.000 claims description 16
- 238000000059 patterning Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000011810 insulating material Substances 0.000 claims description 11
- 229910004205 SiNX Inorganic materials 0.000 claims description 10
- 229910017107 AlOx Inorganic materials 0.000 claims description 9
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 229910007541 Zn O Inorganic materials 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 229910020923 Sn-O Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910007604 Zn—Sn—O Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 3
- -1 In—Ga—O Inorganic materials 0.000 claims 2
- 229910052810 boron oxide Inorganic materials 0.000 claims 1
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 claims 1
- 238000007737 ion beam deposition Methods 0.000 claims 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 43
- 239000011787 zinc oxide Substances 0.000 description 24
- 239000000463 material Substances 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 239000011701 zinc Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000011259 mixed solution Substances 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910018514 Al—O—N Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 229910007611 Zn—In—O Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、薄膜トランジスタ及びその製造方法に関する。より詳細には、酸化物半導体に特定の窒化物を組み合わせた半導体薄膜を薄膜トランジスタのチャネル層に適用した酸化物薄膜トランジスタ及びその製造方法に関する。
薄膜トランジスタの製造において、チャネル層の形成時に主に使用される半導体素材として、大きく、シリコン基盤半導体素材、ＺｎＯ基盤半導体素材及び非ＺｎＯ基盤半導体素材が使用されている。以下、これらの各々について具体的に説明する。
（１）シリコン基盤半導体素材
非晶質シリコン及び多結晶シリコンを基盤とした素子が具現されており、非晶質シリコントランジスタは、移動度が略１ｃｍ／Ｖｓと低く、多結晶シリコントランジスタは、移動度が略１００ｃｍ／Ｖｓと高いが、素子の均一性において問題点を有している。
非晶質シリコン及び多結晶シリコンを基盤とした素子が具現されており、非晶質シリコントランジスタは、移動度が略１ｃｍ／Ｖｓと低く、多結晶シリコントランジスタは、移動度が略１００ｃｍ／Ｖｓと高いが、素子の均一性において問題点を有している。
（２）ＺｎＯ基盤半導体素材
ＺｎＯ基盤半導体素材は、チャネル層を形成するとき、性能向上のために、亜鉛と酸素（Ｚｎ／Ｏ）の割合を調節する工法が開発されてきており、例えば、Ｌａ、Ｂａ、Ｓｒなどの置換を用いてバンド−ギャップを調節する構造的接近法や、低温熱処理及びレーザーアニリングのような後処理工程を調節する方法が挙げられる。
ＺｎＯ基盤半導体素材は、チャネル層を形成するとき、性能向上のために、亜鉛と酸素（Ｚｎ／Ｏ）の割合を調節する工法が開発されてきており、例えば、Ｌａ、Ｂａ、Ｓｒなどの置換を用いてバンド−ギャップを調節する構造的接近法や、低温熱処理及びレーザーアニリングのような後処理工程を調節する方法が挙げられる。
また、ＺｎＯ基盤半導体素材は、ＺｎＯの多結晶化構造に起因した特性劣化を改善させるための研究が進行されてきた。例えば、単結晶化の場合、グレーン成長方法、低温ＭＢＥ工程により改善しているし、非晶質化の場合、インジウム、ガリウム、亜鉛、酸素の４成分系素材を利用して改善している。しかしながら、インジウム、ガリウム、亜鉛、酸素の４成分系素材は、日本国のホソノ（Ｈｏｓｏｎｏ）によって特許化されているので、使用時にライセンスが要求されるという問題点がある。
ＺｎＯ基盤半導体素材を利用したチャネル層を形成するとき、Ｎ−タイプ及びＰ−タイプキャリア濃度の調節を用いた特性改善が研究されており、例えば、単元素ドーピング法または低価移植（implantation）工法が活用されており、また、３成分系化合物半導体、例えば、ＺｎＳｎＯ、ＭｇＺｎＯまたはＣｄＺｎＯなどが利用されており、３成分系化合物半導体に追加的な置換などについては研究が進行される余地が充分にある。
（３）非ＺｎＯ基盤半導体素材
非ＺｎＯ基盤半導体素材として、Ｉｎ−Ｇａ−Ｚｎ−Ｏタイプの非晶質半導体またはＩｎ２Ｏ３、ＳｎＯ２の個別酸化物半導体が挙げられる。前記Ｉｎ−Ｇａ−Ｚｎ−Ｏタイプの非晶質半導体は、ホソノの源泉特許を避けにくく、Ｉｎ２Ｏ３、ＳｎＯ２の個別酸化物半導体は、ＺｎＯに比べて特性が劣化するが、相対的に研究が少ないため、組成調節またはドーピング置換などを用いた特性改善に対する余地が十分である。非ＺｎＯ基盤半導体素材として、ＣｄＳ、ＺｎＳ、ＺｎＳｅなどの不透明半導体があるが、特性は、ＡＭＯＬＥＤに適用可能であるが、透明でないため、技術制約がある。
非ＺｎＯ基盤半導体素材として、Ｉｎ−Ｇａ−Ｚｎ−Ｏタイプの非晶質半導体またはＩｎ２Ｏ３、ＳｎＯ２の個別酸化物半導体が挙げられる。前記Ｉｎ−Ｇａ−Ｚｎ−Ｏタイプの非晶質半導体は、ホソノの源泉特許を避けにくく、Ｉｎ２Ｏ３、ＳｎＯ２の個別酸化物半導体は、ＺｎＯに比べて特性が劣化するが、相対的に研究が少ないため、組成調節またはドーピング置換などを用いた特性改善に対する余地が十分である。非ＺｎＯ基盤半導体素材として、ＣｄＳ、ＺｎＳ、ＺｎＳｅなどの不透明半導体があるが、特性は、ＡＭＯＬＥＤに適用可能であるが、透明でないため、技術制約がある。
上記のように、シリコン基盤半導体素材、ＺｎＯ基盤半導体素材、及び非ＺｎＯ基盤半導体素材を使用した薄膜トランジスタは、次のような問題点を有する。
ＺｎＯ基盤半導体薄膜の場合、大気湿度、熱処理、製造過程などに薄膜の特性が敏感に変わることができるので、安定性において問題があり、結晶質チャネルで素子均一性に問題をもたらすことができる。一方、電流及び光に対する素子の変形が深刻になることができる。
また、ＺｎＯにインジウム及びガリウム酸化物を適用したＩＧＺＯチャネルが適用された薄膜トランジスタの場合、インジウム及びガリウムが枯渇資源であり、価格が高いという問題点を有する。
シリコン基盤半導体薄膜の場合、特に非晶質シリコンの場合、低い移動度が問題になり、多結晶シリコンの場合、均一度の問題がパネルの大型化に対して大きい短所として作用している。特に、非晶質シリコントランジスタは、電流による安定性に脆弱である。
全般的に酸化物薄膜トランジスタは、チャネル薄膜の内部的に、またはゲート絶縁膜との界面によって電流に対して安定性が脆弱になることができる。
また、そのほか、ＺｎＳ、ＺｎＳｅ、ＣｄＳなどを使用した薄膜トランジスタは、不透明なので、透明電子素子への応用が制限されることができる。
これより、本発明者らは、薄膜トランジスタに対する研究を進行しながら、薄膜トランジスタのチャネル層を形成するにあたって、酸化物半導体に特定の窒化物を組み合わせて使用する場合、移動度の増加及び高温での安定性を改善させることができることを知見し、本発明を完成した。
本発明の目的は、特定の窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜をチャネル層に適用し、移動度の増加及び高温での安定性を確保した薄膜トランジスタを提供することにある。
本発明の他の目的は、特定の窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜をチャネル層として形成することを含む製造工程を最適化し、移動度の増加及び高温での安定性を確保した薄膜トランジスタの製造方法を提供することにある。
上記目的を達成するために、本発明は、基板上に、ソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を含む薄膜トランジスタにおいて、前記チャネル層は、酸化物半導体にボロンまたはアルミニウムが含有された窒化物を含む半導体薄膜であることを特徴とする薄膜トランジスタを提供する。
本発明による薄膜トランジスタにおいて、チャネル層は、チャネル層の上部にＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成されたチャネル保護層をさらに含むことが好ましい。
本発明による薄膜トランジスタは、基板上に順次にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極が形成されている上部ゲートコプレーナ型構造と、基板上に順次にチャネル層、ソース・ドレーン電極、ゲート絶縁層及びゲート電極が形成されている上部ゲートスタガード型構造と、基板上に順次にゲート電極、ゲート絶縁層、ソース・ドレーン電極及びチャネル層が形成されている下部ゲートコプレーナ型、または基板上に順次にゲート電極、ゲート絶縁層、チャネル層及びソース・ドレーン電極が形成されている下部ゲートスタガード型構造を有する。
本発明による薄膜トランジスタにおいて、チャネル層に使用される酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択されることが好ましく、前記ボロンまたはアルミニウムが含有された窒化物として、ＢＮまたはＡｌＮが好ましく、ボロンまたはアルミニウムを含む窒化物は、ボロンまたはアルミニウムが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることが好ましい。
本発明による薄膜トランジスタにおいて、ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成された絶縁膜であることが好ましい。
また、本発明は、基板上にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を形成する薄膜トランジスタの製造方法において、ボロンまたはアルミニウムが含有された窒化物が組み合わせられた酸化物半導体の半導体薄膜でチャネル層を形成する段階と、前記チャネル層をパターニングする段階とを含む薄膜トランジスタの製造方法を提供する。
本発明による薄膜トランジスタの製造方法において、チャネル層の上部に絶縁物質でチャネル保護層を形成する段階をさらに含み、前記チャネル保護層は、チャネル層とともにパターニングされることが好ましい。
本発明による薄膜トランジスタの製造方法において、チャネル層の形成段階で、酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択され、ボロンまたはアルミニウムが含有された窒化物は、ボロンまたはアルミニウムが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることが好ましい。
本発明による薄膜トランジスタの製造方法において、チャネル層は、窒化物が組み合わせられた酸化物半導体であって、スパッタリング法、ＰＬＤ法またはイオンビーム蒸着法を利用して５乃至１００ｎｍの厚さで常温乃至３００℃の間の温度で形成され、次いで、６００℃以下の温度で後熱処理して形成されることが好ましい。
本発明による薄膜トランジスタの製造方法において、チャネル保護層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用してＣＶＤ法、ＡＬＤ法、スパッタリング法で１乃至２０ｎｍの厚さで形成されることが好ましい。
本発明による薄膜トランジスタの製造方法において、チャネル層またはチャネル保護層のパターニング段階で、パターニングは、フォトレジストでパターニングし、ドライまたはウェットエッチング、またはイオンミーリング法でエッチングされるか、またはフォトレジストでリフトオフパターンを製作して実施されることができ、フォトレジストは、１５０℃未満で適用されることが好ましい。
本発明による薄膜トランジスタにおいて、ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用して原子層蒸着法で形成されることが好ましい。
本発明の効果は、次の通りである。
第一に、本発明による窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜は、従来の酸化物半導体薄膜に比べて、移動度の増加など電気的特性が改善され、素子の活用可能性が非常に高くなった。
第一に、本発明による窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜は、従来の酸化物半導体薄膜に比べて、移動度の増加など電気的特性が改善され、素子の活用可能性が非常に高くなった。
第二に、本発明による窒化物が組み合わせられた酸化物半導体で形成された半導体薄膜は、高温での安定性が高くて、工程中に発生する温度に対する抵抗力を増加させることができる。
以下、本発明をさらに詳しく説明する。
本発明による薄膜トランジスタは、図１の（ａ）乃至（ｄ）に示されたように、すなわち、基板１０上に、ソース・ドレーン電極２０、チャネル層３０、ゲート絶縁層４０及びゲート電極５０が順次に積層されているコプレーナ型構造、または、基板１０上に、チャネル層３０、ソース・ドレーン電極２０、ゲート絶縁層４０及びゲート電極５０が順次に積層されている逆スタガード型構造の上部ゲート薄膜トランジスタを構成することができ、また、基板１０上に、ゲート電極５０、ゲート絶縁層４０、ソース・ドレーン電極２０及びチャネル層３０が順次に積層されているコプレーナ型構造、または基板１０上に、ゲート電極５０、ゲート絶縁層４０、チャネル層３０、及びソース・ドレーン電極２０が順次に積層されているスタガード型構造の下部ゲート薄膜トランジスタを構成することができる。
本発明による薄膜トランジスタは、図１の（ａ）乃至（ｄ）に示されたように、すなわち、基板１０上に、ソース・ドレーン電極２０、チャネル層３０、ゲート絶縁層４０及びゲート電極５０が順次に積層されているコプレーナ型構造、または、基板１０上に、チャネル層３０、ソース・ドレーン電極２０、ゲート絶縁層４０及びゲート電極５０が順次に積層されている逆スタガード型構造の上部ゲート薄膜トランジスタを構成することができ、また、基板１０上に、ゲート電極５０、ゲート絶縁層４０、ソース・ドレーン電極２０及びチャネル層３０が順次に積層されているコプレーナ型構造、または基板１０上に、ゲート電極５０、ゲート絶縁層４０、チャネル層３０、及びソース・ドレーン電極２０が順次に積層されているスタガード型構造の下部ゲート薄膜トランジスタを構成することができる。
本発明の他の実施例による薄膜トランジスタは、図２の（ａ）乃至（ｄ）に示されたように、チャネル層３０の上部に各々チャネル保護層Ａをさらに含む。
便宜上、図２（ａ）を参照して、各層について詳しく説明する。図２を参照すれば、本発明による薄膜トランジスタは、基板１０上に、ソース・ドレーン電極２０、チャネル層３０、チャネル保護層Ａ、ゲート絶縁層４０及びゲート電極５０を含む。
前記基板１０としては、この分野における一般的なものが使用されることができ、例えば、ガラス、金属箔、プラスチック、またはシリコンの中から選択されることができる。
前記基板１０上に形成されるソース・ドレーン電極２０は、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ（Ｇａ）などの透明酸化物、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔｉなどの金属または伝導性高分子が使用されることができるが、これらに限定されるものではない。また、前記ソース・ドレーン電極２０は、前記金属と酸化物の二層構造を形成してもよい。前記ソース・ドレーン電極２０は、この分野における通常の厚さでスパッタリング法、原子層蒸着法（ＡＬＤ）、化学気相蒸着法（ＣＶＤ）などのような工程を通じて蒸着された後にパターニングされる。
前記基板１０とソース・ドレーン電極２０上のチャネル領域に形成されるチャネル層３０は、ボロンまたはアルミニウムが含有された窒化物が組み合わせられた酸化物半導体を利用して５乃至１００ｎｍの厚さで蒸着される。
前記蒸着は、この分野における一般的な蒸着方法を使用することができ、好ましくは、スパッタリング法、ＰＬＤ方法またはイオンビーム蒸着法などが使用される。スパッタリング蒸着時に、窒化物が組み合わせられた酸化物ターゲットが使用されることができ、また、窒化物ターゲット及び酸化物タケットを別々に装着し、同時スパッタリングすることもできる。ターゲットの場合、窒化物粉末と酸化物粉末を充分に混合した後、９００乃至１５００℃の温度で焼結して製作されることができる。この場合、焼結温度及び雰囲気は、粉末の種類及び相対的な量によって異なり、酸素、窒素及び真空雰囲気で焼結することができる。
前記チャネル層３０は、４５０℃以下の温度で蒸着されることができ、好ましくは、常温乃至３００℃で蒸着されることが好ましい。後熱処理は、６００℃以下の温度、好ましくは、３００乃至６００℃の範囲内で行われることができる。
前記酸化物半導体として、亜鉛酸化物系、錫酸化物系、インジウム酸化物系またはガリウム酸化物系のようなすべての酸化物半導体が対象になることができ、好ましくは、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３−ＺｎＯ）、Ｚｎ−Ｓｎ−Ｏ（ＺｎＯ−ＳｎＯ２）、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ（ＺｎＯ−Ｉｎ２Ｏ３−ＳｎＯ２）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（Ｉｎ２Ｏ３−Ｇａ２Ｏ３−ＺｎＯ）、Ｉｎ−Ｇａ−Ｏ（Ｉｎ２Ｏ３−Ｇａ２Ｏ３）またはＳｎＯ２である。
前記酸化物半導体に組み合わせられるボロンまたはアルミニウムが含有された窒化物として、ＢＮまたはＡｌＮが使用されることができ、ボロン窒化物またはアルミニウム窒化物は、ボロンまたはアルミニウムが半導体薄膜を構成する金属酸化物の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることが好ましい。ボロン窒化物またはアルミニウム窒化物の添加は、移動度の増加だけでなく、高温での安定性をも大きく増大させる効果を有する。
前記チャネル層３０の上部には、選択的にチャネル保護層Ａが形成されることができる。チャネル保護層Ａは、エッチングなどからチャネル層を保護するために形成されるもので、その厚さは、１乃至２０ｎｍの範囲が好ましく、ＡｌＯｘ、ＳｉＮｘまたはＳｉＯｘなどの絶縁物質で形成されることができる。
チャネル保護層Ａの形成方法は、ＣＶＤ法、ＡＬＤ法またはスパッタリング法などの方法が適用されることができる。
前記チャネル層３０またはチャネル層３０とチャネル保護層Ａのパターニングは、イオンミーリング、ドライエッチング方法、ウェットエッチング方法またはリフトオフ方法で実行される。
前記リフトオフ方法は、フォトレジストでリフトオフパターンを形成して実行されることができ、ここで、フォトレジストは、蒸着温度に脆弱なので、１５０℃未満で適用されることが好ましい。
前記チャネル層３０と少なくとも部分的に界面を形成するゲート絶縁層４０は、アルミナ、シリコン窒化物またはシリコン酸化物を利用して４５０℃以下の温度で蒸着して形成される。アルミナの場合、ＡＬＤ法、ＰＥＣＶＤ法またはＭＯＣＶＤ法を使用し、好ましくは、ＡＬＤ法を使用して１００乃至２５０℃の温度で蒸着されることが好ましく、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）は、低温工程の場合、１００乃至３００℃の温度でＰＥＣＶＤ法により蒸着されることが好ましく、高温工程の場合、５００℃未満の温度が適用されることができる。前記ゲート絶縁層４０の形成後に、２００乃至３００℃の温度で後熱処理することが安定的な特性面から好ましい。
前記ゲート絶縁層４０の上に形成されるゲート電極５０は、ＩＴＯ、ＩＺＯ、ＺｎＯ：Ａｌ（Ｇａ）などのような透明酸化物、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｃｒ、Ａｌ／Ｃｒ／Ａｌ、Ｎｉなどのような様々な種類の抵抗が低い金属または伝導性高分子が使用されることができるが、これらに限定されるものではない。前記ゲート電極５０は、この分野における通常の厚さでスパッタリング法、ＡＬＤ法またはＣＶＤ法などの工程により蒸着された後にパターニングされる。
以下、本発明は、実施例によりさらに詳しく説明するが、本発明が下記実施例に限定されるものではない。
実施例１
基板上にＩＴＯを利用してソース・ドレーン電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングした。次に、前記ソース・ドレーン電極上にアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ａｌ−Ｏ−Ｎ（Ｚｎ：Ｉｎ：Ａｌ原子比＝２：２：１）を利用してスパッタリング法によって常温で蒸着し、２０ｎｍの厚さのアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｏチャネル層を形成し、４００℃で１時間熱処理した。次に、チャネル層上にアルミナを利用してチャネル保護層を１０ｎｍの厚さで形成した。次に、チャネル層とチャネル保護層を薄いＨＦ溶液でウェットエッチングしてパターニングした。次に、前記パターン化されたチャネル層及びチャネル保護層上にアルミナを利用して１５０℃でＡＬＤ法で蒸着し、１９０ｎｍの厚さでゲート絶縁層を形成し、次いで、ゲート絶縁層を１２０℃まで加熱されたリン酸溶液でエッチングしてパターニングした。ゲート絶縁層上にＩＴＯを利用してゲート電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングし、薄膜トランジスタを製作した。得られたトランジスタの特性を評価し、その結果を図３に示した。図３から分かるように、ＳＳ値は、０．３３であり、移動度は、２２．１８ｃｍ２／ｓＶであった。
基板上にＩＴＯを利用してソース・ドレーン電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングした。次に、前記ソース・ドレーン電極上にアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ａｌ−Ｏ−Ｎ（Ｚｎ：Ｉｎ：Ａｌ原子比＝２：２：１）を利用してスパッタリング法によって常温で蒸着し、２０ｎｍの厚さのアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｏチャネル層を形成し、４００℃で１時間熱処理した。次に、チャネル層上にアルミナを利用してチャネル保護層を１０ｎｍの厚さで形成した。次に、チャネル層とチャネル保護層を薄いＨＦ溶液でウェットエッチングしてパターニングした。次に、前記パターン化されたチャネル層及びチャネル保護層上にアルミナを利用して１５０℃でＡＬＤ法で蒸着し、１９０ｎｍの厚さでゲート絶縁層を形成し、次いで、ゲート絶縁層を１２０℃まで加熱されたリン酸溶液でエッチングしてパターニングした。ゲート絶縁層上にＩＴＯを利用してゲート電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングし、薄膜トランジスタを製作した。得られたトランジスタの特性を評価し、その結果を図３に示した。図３から分かるように、ＳＳ値は、０．３３であり、移動度は、２２．１８ｃｍ２／ｓＶであった。
実施例２
基板上にＩＴＯを利用してソース・ドレーン電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングした。次に、前記ソース・ドレーン電極上にアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｓｎ−Ａｌ−Ｏ−Ｎ（Ｚｎ：Ｉｎ：Ｓｎ：Ａｌ原子比＝３：５：１：０．５）を利用してスパッタリング法によって常温で蒸着し、２０ｎｍの厚さのアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｓｎ−Ｏチャネル層を形成し、４００℃で１時間熱処理した。次に、チャネル層上にアルミナを利用してチャネル保護層を１０ｎｍの厚さで形成した。次に、チャネル層とチャネル保護層を薄いＨＦ溶液でウェットエッチングしてパターニングした。次に、前記パターン化されたチャネル層及びチャネル保護層上にアルミナを利用して１５０℃でＡＬＤ法で蒸着し、１９０ｎｍの厚さでゲート絶縁層を形成し、次いで、ゲート絶縁層を１２０℃まで加熱されたリン酸溶液でエッチングしてパターニングした。ゲート絶縁層上にＩＴＯを利用してゲート電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングし、薄膜トランジスタを製作した。得られたトランジスタの特性を評価し、その結果を図４に示した。図４から分かるように、ＳＳ値は、０．４０であり、移動度は、１７．９６ｃｍ２／ｓＶであった。
基板上にＩＴＯを利用してソース・ドレーン電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングした。次に、前記ソース・ドレーン電極上にアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｓｎ−Ａｌ−Ｏ−Ｎ（Ｚｎ：Ｉｎ：Ｓｎ：Ａｌ原子比＝３：５：１：０．５）を利用してスパッタリング法によって常温で蒸着し、２０ｎｍの厚さのアルミニウム窒化物が組み合わせられたＺｎ−Ｉｎ−Ｓｎ−Ｏチャネル層を形成し、４００℃で１時間熱処理した。次に、チャネル層上にアルミナを利用してチャネル保護層を１０ｎｍの厚さで形成した。次に、チャネル層とチャネル保護層を薄いＨＦ溶液でウェットエッチングしてパターニングした。次に、前記パターン化されたチャネル層及びチャネル保護層上にアルミナを利用して１５０℃でＡＬＤ法で蒸着し、１９０ｎｍの厚さでゲート絶縁層を形成し、次いで、ゲート絶縁層を１２０℃まで加熱されたリン酸溶液でエッチングしてパターニングした。ゲート絶縁層上にＩＴＯを利用してゲート電極を１５０ｎｍの厚さでスパッタリング法で蒸着した後、リン酸と硝酸の混合液を使用して５０℃でエッチングしてパターニングし、薄膜トランジスタを製作した。得られたトランジスタの特性を評価し、その結果を図４に示した。図４から分かるように、ＳＳ値は、０．４０であり、移動度は、１７．９６ｃｍ２／ｓＶであった。
前記実施例の結果から、アルミニウム窒化物が組み合わせられた酸化物半導体をチャネル層に適用した薄膜トランジスタの電気的特性が改善したことを確認することができた。
このように窒化物が組み合わせられた酸化物半導体をチャネル層に適用した薄膜トランジスタは、多様な分野に応用されることができ、ディスプレーだけでなく、各種透明回路の設計に使用されることができる。例えば、医療用透明ディスプレーパネル、電子回路、ＵＶ ＰＤ、透明ＬＥＤ、両方向透明モニターパネル、ＬＣＤ、ＯＬＥＤの駆動素子であって、パネル、透明ＲＦＩＤ、透明ガラス窓とディスプレー機能を同時に行うことができるスマト窓、自動車及び航空機などのヘッド−アップディスプレー（Head-up display；ＨＵＤ）、頭部装着型ディスプレー（Head Mounted Display；ＨＭＤ）、汎用透明ディスプレーまたは透明で且つ柔軟なディスプレーなどに使用されることができる。
１０ 基板
２０ ソース・ドレーン電極
３０ チャネル層
４０ ゲート絶縁層
５０ ゲート電極
２０ ソース・ドレーン電極
３０ チャネル層
４０ ゲート絶縁層
５０ ゲート電極
Claims (13)
- 基板上に、ソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を含む薄膜トランジスタにおいて、
前記チャネル層は、酸化物半導体にボロンを含有する窒化物を含む半導体薄膜であり、
前記ボロンが含有された窒化物は、ボロンが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％の範囲内に存在するように含まれることを特徴とする薄膜トランジスタ。 - 前記チャネル層の上部に、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成されたチャネル保護層をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記薄膜トランジスタは、基板上に順次にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極が形成されている上部ゲートコプレーナ型構造；基板上に順次にチャネル層、ソース・ドレーン電極、ゲート絶縁層及びゲート電極が形成されている上部ゲートスタガード型構造；基板上に順次にゲート電極、ゲート絶縁層、ソース・ドレーン電極及びチャネル層が形成されている下部ゲートコプレーナ型；または基板上に順次にゲート電極、ゲート絶縁層、チャネル層及びソース・ドレーン電極が形成されている下部ゲートスタガード型構造であることを特徴とする請求項１または２に記載の薄膜トランジスタ。
- 前記酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−ＺｎＯ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択されることを特徴とする請求項１または２に記載の薄膜トランジスタ。
- 前記ボロンが含有された窒化物は、ＢＮであることを特徴とする請求項１または２に記載の薄膜トランジスタ。
- 前記ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質で形成された絶縁膜であることを特徴とする請求項１または２に記載の薄膜
トランジスタ。 - 基板上にソース・ドレーン電極、チャネル層、ゲート絶縁層及びゲート電極を形成する薄膜トランジスタの製造方法において、
ボロンが含有された窒化物が組み合わせられた酸化物半導体の半導体薄膜でチャネル層を形成する段階と、
前記チャネル層をパターニングする段階と、を含み、
前記チャネル層の形成段階で、酸化物半導体として、ＺｎＯ、Ｉｎ−Ｚｎ−Ｏ、Ｚｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−ＺｎＯ、Ｚｎ−Ｉｎ−Ｓｎ−Ｏ、Ｉｎ−Ｇａ−Ｏ及びＳｎＯ２よりなる群から一種以上選択され、ボロンが含有された窒化物は、ボロンが半導体薄膜を構成する酸化物半導体の金属原子の全体原子量に対して０．０１乃至５０ａｔ％範囲内に存在するように含まれることを特徴とする薄膜トランジスタの製造方法。 - 前記チャネル層の上部に絶縁物質でチャネル保護層を形成する段階をさらに含み、前記チャネル保護層は、チャネル層とともにパターニングされることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
- 前記チャネル層の形成段階で、チャネル層は、ボロンが含有された窒化物が組み合わせられた酸化物半導体でスパッタリング法、ＰＬＤ法またはイオンビーム蒸着法を利用して５乃至１００ｎｍの厚さで常温乃至３００℃の間の温度で形成され、次いで、６００℃以下の温度で後熱処理することを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
- 前記チャネル保護層の形成段階で、チャネル保護層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用してＣＶＤ法、ＡＬＤ法、スパッタリング法で１乃至２０ｎｍの厚さで形成されることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
- 前記チャネル層またはチャネル保護層のパターニング段階で、パターニングは、フォトレジストでパターニングし、ドライまたはウェットエッチングまたはイオンミーリング法でエッチングされることを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
- 前記チャネル層またはチャネル保護層のパターニング段階で、パターニングはフォトレジストでリフトオフパターンを製作して実行され、前記フォトレジストは、１５０℃未満で適用されることを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
- 前記ゲート絶縁層は、ＡｌＯｘ、ＳｉＮｘ及びＳｉＯｘよりなる群から一種以上選択された絶縁物質を利用して原子層蒸着法で形成されることを特徴とする請求項７または８に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0122990 | 2009-12-11 | ||
| KR1020090122990A KR20110066370A (ko) | 2009-12-11 | 2009-12-11 | 박막트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011124532A JP2011124532A (ja) | 2011-06-23 |
| JP5439287B2 true JP5439287B2 (ja) | 2014-03-12 |
Family
ID=44141909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010137175A Expired - Fee Related JP5439287B2 (ja) | 2009-12-11 | 2010-06-16 | 薄膜トランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8563356B2 (ja) |
| JP (1) | JP5439287B2 (ja) |
| KR (1) | KR20110066370A (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719493B (zh) | 2008-10-08 | 2014-05-14 | 株式会社半导体能源研究所 | 显示装置 |
| KR20110066370A (ko) | 2009-12-11 | 2011-06-17 | 한국전자통신연구원 | 박막트랜지스터 및 그의 제조방법 |
| US9391209B2 (en) | 2010-02-05 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN105590964B (zh) * | 2010-02-05 | 2019-01-04 | 株式会社半导体能源研究所 | 半导体装置 |
| TWI476931B (zh) * | 2010-10-21 | 2015-03-11 | Au Optronics Corp | 薄膜電晶體與具有此薄膜電晶體的畫素結構 |
| TWI545652B (zh) * | 2011-03-25 | 2016-08-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
| US9219159B2 (en) * | 2011-03-25 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| US8673426B2 (en) * | 2011-06-29 | 2014-03-18 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit |
| TW201312757A (zh) * | 2011-09-14 | 2013-03-16 | Hon Hai Prec Ind Co Ltd | 薄膜電晶體結構及其製造方法 |
| US8716708B2 (en) | 2011-09-29 | 2014-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9018629B2 (en) * | 2011-10-13 | 2015-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR20130043063A (ko) | 2011-10-19 | 2013-04-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR101283936B1 (ko) * | 2011-12-09 | 2013-07-16 | 강릉원주대학교산학협력단 | 산화물 반도체 트랜지스터 및 그의 제조방법 |
| JP5910294B2 (ja) * | 2012-05-10 | 2016-04-27 | 富士通株式会社 | 電子装置及び積層構造体の製造方法 |
| KR101346612B1 (ko) * | 2012-05-21 | 2014-01-03 | 성균관대학교산학협력단 | 박막 트랜지스터 및 이의 제조 방법 |
| KR102004398B1 (ko) | 2012-07-24 | 2019-07-29 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| KR101927409B1 (ko) | 2012-08-07 | 2018-12-10 | 삼성전자주식회사 | 고전자이동도 트랜지스터 |
| WO2014045543A1 (ja) * | 2012-09-21 | 2014-03-27 | 凸版印刷株式会社 | 薄膜トランジスタ及びその製造方法、画像表示装置 |
| US20140110714A1 (en) * | 2012-10-22 | 2014-04-24 | Applied Materials, Inc. | High mobility compound semiconductor material using multiple anions |
| JP6121149B2 (ja) * | 2012-11-28 | 2017-04-26 | 富士フイルム株式会社 | 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ |
| CN103915507A (zh) * | 2012-12-31 | 2014-07-09 | 瀚宇彩晶股份有限公司 | 氧化物薄膜晶体管结构及制作氧化物薄膜晶体管的方法 |
| US20150177311A1 (en) * | 2013-12-19 | 2015-06-25 | Intermolecular, Inc. | Methods and Systems for Evaluating IGZO with Respect to NBIS |
| CN104409361A (zh) * | 2014-12-16 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| WO2016127372A1 (zh) * | 2015-02-12 | 2016-08-18 | 深圳市柔宇科技有限公司 | 顶栅薄膜晶体管、阵列基板及其制造方法以及tft器件 |
| US9853210B2 (en) * | 2015-11-17 | 2017-12-26 | International Business Machines Corporation | Reduced process degradation of spin torque magnetoresistive random access memory |
| KR101876011B1 (ko) * | 2016-01-29 | 2018-07-06 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조방법 |
| KR101914835B1 (ko) * | 2016-11-18 | 2018-11-02 | 아주대학교산학협력단 | 금속산화물 이종 접합 구조, 이의 제조방법 및 이를 포함하는 박막트랜지스터 |
| KR102437514B1 (ko) * | 2017-11-09 | 2022-08-26 | 엘지디스플레이 주식회사 | 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
| KR102014132B1 (ko) * | 2017-11-28 | 2019-08-26 | 광운대학교 산학협력단 | 고성능 ｉｇｚｏ ｔｆｔ를 위한 저온 용액 공정 기반의 고품질 ａｌ２ｏ３ ｂｎ 절연막 제조 방법 및 그 ｉｇｚｏ ｔｆｔ |
| CN110233156A (zh) * | 2019-07-05 | 2019-09-13 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管基板的制作方法及薄膜晶体管基板 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291318A (ja) | 1993-02-02 | 1994-10-18 | Fujitsu Ltd | 薄膜トランジスタマトリクス装置及びその製造方法 |
| JPH08264790A (ja) * | 1995-03-22 | 1996-10-11 | Toshiba Corp | 薄膜電解効果トランジスタ及び液晶表示装置 |
| JP2000228516A (ja) * | 1999-02-08 | 2000-08-15 | Tdk Corp | 半導体積層薄膜、電子デバイスおよびダイオード |
| JP4146062B2 (ja) | 2000-05-12 | 2008-09-03 | 健吉郎 小林 | ｐ型酸化物半導体およびその製造方法 |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| US20050017244A1 (en) * | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
| JP2006032552A (ja) * | 2004-07-14 | 2006-02-02 | Toshiba Corp | 窒化物含有半導体装置 |
| JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
| KR101410926B1 (ko) | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2009043920A (ja) | 2007-08-08 | 2009-02-26 | Rohm Co Ltd | ｐ型ＭｇＺｎＯ系薄膜及び半導体発光素子 |
| JP5291928B2 (ja) * | 2007-12-26 | 2013-09-18 | 株式会社日立製作所 | 酸化物半導体装置およびその製造方法 |
| JP5704790B2 (ja) * | 2008-05-07 | 2015-04-22 | キヤノン株式会社 | 薄膜トランジスタ、および、表示装置 |
| KR101343570B1 (ko) * | 2008-12-18 | 2013-12-20 | 한국전자통신연구원 | 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법 |
| KR20110066370A (ko) * | 2009-12-11 | 2011-06-17 | 한국전자통신연구원 | 박막트랜지스터 및 그의 제조방법 |
-
2009
- 2009-12-11 KR KR1020090122990A patent/KR20110066370A/ko active Search and Examination
-
2010
- 2010-06-16 JP JP2010137175A patent/JP5439287B2/ja not_active Expired - Fee Related
- 2010-09-21 US US12/887,282 patent/US8563356B2/en not_active Expired - Fee Related
-
2013
- 2013-09-17 US US14/028,617 patent/US8809857B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110066370A (ko) | 2011-06-17 |
| JP2011124532A (ja) | 2011-06-23 |
| US8809857B2 (en) | 2014-08-19 |
| US20110140097A1 (en) | 2011-06-16 |
| US20140008650A1 (en) | 2014-01-09 |
| US8563356B2 (en) | 2013-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5439287B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US8071434B2 (en) | Method of fabricating a thin film transistor using boron-doped oxide semiconductor thin film | |
| US9087907B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR101294113B1 (ko) | 아모퍼스 산화물 및 전계 효과형 트랜지스터 | |
| US9123750B2 (en) | Transistors including a channel where first and second regions have less oxygen concentration than a remaining region of the channel, methods of manufacturing the transistors, and electronic devices including the transistors | |
| KR101238823B1 (ko) | 박막 트랜지스터 및 그의 제조 방법 | |
| JP5780902B2 (ja) | 半導体薄膜、薄膜トランジスタ及びその製造方法 | |
| KR101344483B1 (ko) | 박막 트랜지스터 | |
| US20100019239A1 (en) | Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor | |
| JP5499529B2 (ja) | 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置 | |
| US20100006837A1 (en) | Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor | |
| JP5857432B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR102550633B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| KR20100010888A (ko) | Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법 | |
| JP2012186383A (ja) | 薄膜トランジスタの製造方法 | |
| KR102277143B1 (ko) | P형 산화물 반도체, p형 산화물 반도체 제조 방법 및 이를 포함하는 트랜지스터 | |
| WO2016035503A1 (ja) | 薄膜トランジスタ | |
| KR102180511B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| US20180315777A1 (en) | Oxide semiconductor material, thin-film transistor, and fabrication method thereof | |
| KR102090289B1 (ko) | 산화물 스퍼터링 타겟, 이를 이용한 박막 트랜지스터 및 그 제조 방법 | |
| KR102214812B1 (ko) | 비정질 박막 트랜지스터 및 이의 제조 방법 | |
| KR20190051632A (ko) | 산화물 박막 트랜지스터 제조방법 및 산화물 박막 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130528 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130925 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20131002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5439287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |